JPH0336620A - 高速ｅｏｌ検出回路 - Google Patents
高速ｅｏｌ検出回路Info
- Publication number
- JPH0336620A JPH0336620A JP1172371A JP17237189A JPH0336620A JP H0336620 A JPH0336620 A JP H0336620A JP 1172371 A JP1172371 A JP 1172371A JP 17237189 A JP17237189 A JP 17237189A JP H0336620 A JPH0336620 A JP H0336620A
- Authority
- JP
- Japan
- Prior art keywords
- eol
- register
- bits
- word
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
Landscapes
- Image Processing (AREA)
- Facsimile Transmission Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＨＨ号化された連続するデータ中にあるＥ
ＯＬを高速に検出する凹路に関する。
ＯＬを高速に検出する凹路に関する。
従来、ＭＨ符符号データ処理区かいて、ＥＯＬの検出Ｆ
ｉ、ＭＨ符号復号時に行なっていた。したがって１ドツ
トラインの先頭が不明確なため次のラインの復号もこれ
に連続して行なう。
ｉ、ＭＨ符号復号時に行なっていた。したがって１ドツ
トラインの先頭が不明確なため次のラインの復号もこれ
に連続して行なう。
このため、ＭＨＨ号復号器を１つで復号処理を行なわな
ければならない上、１ビツトずつシフトしてＥＯＬ検出
を行なうために少なくとも１２回のシフトが必要であり
、したがってシフトクロヴクの１２倍という膨大な検出
時間を必要とするという欠点があった。
ければならない上、１ビツトずつシフトしてＥＯＬ検出
を行なうために少なくとも１２回のシフトが必要であり
、したがってシフトクロヴクの１２倍という膨大な検出
時間を必要とするという欠点があった。
本発明は転送データ１フードを格納する少なくとも２つ
のレジスタと、前記レジスタに格納された２フードのデ
ータ中にＥＯＬが存在するか否かを検出する谷１１ピッ
ト、（２ｍ−１０）個のゼロディテクタと前記ゼロディ
テクタのうちの１りにゼロが出た時、何番目のゼロディ
テクタかを判断するためのデコーダとより収る。
のレジスタと、前記レジスタに格納された２フードのデ
ータ中にＥＯＬが存在するか否かを検出する谷１１ピッ
ト、（２ｍ−１０）個のゼロディテクタと前記ゼロディ
テクタのうちの１りにゼロが出た時、何番目のゼロディ
テクタかを判断するためのデコーダとより収る。
次に本発明について図面を参照して詳細に説明する。
第１図でデータバスからのデータは、まず第１ワードを
レジスタ２にセットし、その後同ワードをレジスタ１に
セットすると共に第２フードをレジスタ２にセットする
。１クードをｍビットとした時、ＯＳのセロディテクタ
にはレジスタ２ ｍ −１ビツトつ唾りｍｓＢから ２
１’ｌｌ −１１ビツトまでのデータが、１番のゼロデ
ィテクタには、レジスタｌの２１１ビツトから２ ＠
−１２ビツトまでのデータを入力とし、同様にしてｎｒ
ｎ□査のゼロディテクタにはレジスタ２の２１０ビット
から２０ビツトまでのデータを入力とするようにして、
連続する１１ビツトを検索し、レジスタｌとレジスタ２
とに格納された連続する２ワードの中にＥＯＬがあるか
どうかを調べる。もし連続する２ワードの中にＥＯＬが
なければ２進符号器の出力■は、ＯＲ回路で制御されて
ハイインピーダンスとな９、レジスタ２の内容をレジス
タ１へ１ワ一ド同時に転送すると開時に、次に続くデー
タｒｎビ、トヲレジスタ２にセットする。そして、ＭＨ
符号データを記憶するメモリの１番地のデータがレジス
タ１に、４＋１番地のデータが、レジスタ２に格納され
た時、ｎ番のゼロディテクタに＠０”が出たとすると、
それを２進符号器で２進符号化し、ＯＲＩ！？Ｊ路によ
ってトライステートバッファｒｉ開いているので■には
２進数ｎが、■にはＥＯＬ検出＜ｇ号が出力されること
になる。
レジスタ２にセットし、その後同ワードをレジスタ１に
セットすると共に第２フードをレジスタ２にセットする
。１クードをｍビットとした時、ＯＳのセロディテクタ
にはレジスタ２ ｍ −１ビツトつ唾りｍｓＢから ２
１’ｌｌ −１１ビツトまでのデータが、１番のゼロデ
ィテクタには、レジスタｌの２１１ビツトから２ ＠
−１２ビツトまでのデータを入力とし、同様にしてｎｒ
ｎ□査のゼロディテクタにはレジスタ２の２１０ビット
から２０ビツトまでのデータを入力とするようにして、
連続する１１ビツトを検索し、レジスタｌとレジスタ２
とに格納された連続する２ワードの中にＥＯＬがあるか
どうかを調べる。もし連続する２ワードの中にＥＯＬが
なければ２進符号器の出力■は、ＯＲ回路で制御されて
ハイインピーダンスとな９、レジスタ２の内容をレジス
タ１へ１ワ一ド同時に転送すると開時に、次に続くデー
タｒｎビ、トヲレジスタ２にセットする。そして、ＭＨ
符号データを記憶するメモリの１番地のデータがレジス
タ１に、４＋１番地のデータが、レジスタ２に格納され
た時、ｎ番のゼロディテクタに＠０”が出たとすると、
それを２進符号器で２進符号化し、ＯＲＩ！？Ｊ路によ
ってトライステートバッファｒｉ開いているので■には
２進数ｎが、■にはＥＯＬ検出＜ｇ号が出力されること
になる。
以上のように従来に比較して、本発明のＥ ＯＬ検出回
路ｒ１．％ ２ワードをパラレルにセットして、■及び
■が出力されるまで１シフトクロック未満と高速である
。
路ｒ１．％ ２ワードをパラレルにセットして、■及び
■が出力されるまで１シフトクロック未満と高速である
。
第２区は、本ＥＯＬ検出回路のレジスタと−ゼロディテ
クタの動作説明−であり、第３図はセロディテクタの論
理−略図、第４図は２進符号器、第５図２進符号化テー
ブルの例である。ＥＯＬは＠０″が１１個以上連続して
最後に”１″が出るものであるため例えば第２−におい
て、ＥＮＯとＥＮＩが共にＬｏｗレベルになることもあ
り得るが、これは第５図のような２進化符号テーブルを
持つことによって解消される。よって■及び■から１ド
ツトラインの先頭が明確になるため、ＭＨ符号復号器を
複数個有することが可能となる。
クタの動作説明−であり、第３図はセロディテクタの論
理−略図、第４図は２進符号器、第５図２進符号化テー
ブルの例である。ＥＯＬは＠０″が１１個以上連続して
最後に”１″が出るものであるため例えば第２−におい
て、ＥＮＯとＥＮＩが共にＬｏｗレベルになることもあ
り得るが、これは第５図のような２進化符号テーブルを
持つことによって解消される。よって■及び■から１ド
ツトラインの先頭が明確になるため、ＭＨ符号復号器を
複数個有することが可能となる。
以上説明したようにＥＯＬ検出回路を第１図のように構
成することにより、ＥＯＬ′１に高速に検出すると共に
、ドツトラインの先頭が明確になるためＭＨ符号復号器
を複数個持って、並列復号処理を可能にするという効果
がある。
成することにより、ＥＯＬ′１に高速に検出すると共に
、ドツトラインの先頭が明確になるためＭＨ符号復号器
を複数個持って、並列復号処理を可能にするという効果
がある。
第１図は本発明の一実施例のブロック図、第２図はシフ
トレジスタ及びゼロディテクタの動作説明図、第３図は
ゼロディテクタの論理回路図、第４図は２進符号器の入
出力説明図、第５図は２ａ符号器の符号化テーブルで、
出力を１６進数で表わした図である。
トレジスタ及びゼロディテクタの動作説明図、第３図は
ゼロディテクタの論理回路図、第４図は２進符号器の入
出力説明図、第５図は２ａ符号器の符号化テーブルで、
出力を１６進数で表わした図である。
Claims (1)
- ホストシステムから、印字データがモディファイドハフ
マン符号（以後ＭＨ符号と云う）で与えられる装置にお
いて、転送データ１ワードを格納する少なくとも２つの
レジスタと、レジスタに格納された２ワードのデータの
中に１１個の連続したゼロが存在するか否かを検出する
各１１ビット、１ワードをｍビットとした時、（２ｍ−
１０）個のゼロディテクタと前記ゼロディテクタのうち
の１つにゼロが出た時、何番目のゼロディテクタかを検
知し、２進符号を出力するデコーダとより成る高速ＥＯ
Ｌ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172371A JPH0336620A (ja) | 1989-07-03 | 1989-07-03 | 高速ｅｏｌ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172371A JPH0336620A (ja) | 1989-07-03 | 1989-07-03 | 高速ｅｏｌ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0336620A true JPH0336620A (ja) | 1991-02-18 |
Family
ID=15940670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172371A Pending JPH0336620A (ja) | 1989-07-03 | 1989-07-03 | 高速ｅｏｌ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0833968A (ja) * | 1994-07-22 | 1996-02-06 | Masaru Nemoto | ダイカスト鋳造方法およびダイカスト鋳造装置 |
-
1989
- 1989-07-03 JP JP1172371A patent/JPH0336620A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0833968A (ja) * | 1994-07-22 | 1996-02-06 | Masaru Nemoto | ダイカスト鋳造方法およびダイカスト鋳造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0380294B1 (en) | String matching | |
| US4010445A (en) | Word recognition apparatus | |
| US4099257A (en) | Markov processor for context encoding from given characters and for character decoding from given contexts | |
| EP0568305A2 (en) | Data compression | |
| JPH08274649A (ja) | Ｌｅｍｐｅｌ−Ｚｉｖタイプ・アルゴリズムを用いたデータ圧縮装置 | |
| US4845655A (en) | Carry circuit suitable for a high-speed arithmetic operation | |
| JPS60140981A (ja) | 符号語システムのデジタル符号語を復号する方法および装置 | |
| US4188669A (en) | Decoder for variable-length codes | |
| US5400007A (en) | Multiple level parallel magnitude comparator | |
| JPH05145770A (ja) | 符号・復号化装置 | |
| JPH0336620A (ja) | 高速ｅｏｌ検出回路 | |
| JPH04228187A (ja) | ランダム・アクセス・メモリ・アレイ | |
| US4364025A (en) | Format switch | |
| JPH0315221B2 (ja) | ||
| US3909783A (en) | Coded information signal forming apparatus | |
| CN115833845B (zh) | 位置输出装置和位置输出方法 | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JPH0149072B2 (ja) | ||
| JP2969825B2 (ja) | デュアルポートメモリ | |
| JPS63227179A (ja) | 変化画素アドレス検出装置 | |
| JPH054037Y2 (ja) | ||
| US5191654A (en) | Microprocessor for high speed data processing | |
| US20080079483A1 (en) | Circuit and device for processing digital data | |
| JPS61284178A (ja) | １次元符号復号化回路 | |
| JP3028122U (ja) | ランレングス符号の並列処理装置 |