JPS61284178A - １次元符号復号化回路 - Google Patents
１次元符号復号化回路Info
- Publication number
- JPS61284178A JPS61284178A JP12669185A JP12669185A JPS61284178A JP S61284178 A JPS61284178 A JP S61284178A JP 12669185 A JP12669185 A JP 12669185A JP 12669185 A JP12669185 A JP 12669185A JP S61284178 A JPS61284178 A JP S61284178A
- Authority
- JP
- Japan
- Prior art keywords
- code
- circuit
- eol
- bit
- dimensional code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は１次元符号復号化回路に関し、特にラスタスキ
ャン方式のファクシミリ装置において上位装置からの１
次元符号を復号処理する１次元符号復号化回路に関する
。
ャン方式のファクシミリ装置において上位装置からの１
次元符号を復号処理する１次元符号復号化回路に関する
。
一般にこの種のファクシミリ装置では、通信データ形式
として１次元符号、＃にいわゆるモディファイドハフマ
ン符号（以下ＭＨ符号）が用いられている。
として１次元符号、＃にいわゆるモディファイドハフマ
ン符号（以下ＭＨ符号）が用いられている。
第３図は一般のＭＨ符号復号器の一例を示す内部ブロッ
ク図である。
ク図である。
従来この種のＭＨ符号復号は、第３図に示すようＫ、並
直変換レジスタ１３、復号テーブル１４、ビデオデータ
発生回路１５．タイミング制御回路１６よシ構成される
唯一のＭＨ符号復号器で行なっていた。並直変換レジス
タ１３はタイミング制御回路１６からの信号Ｃ，によっ
てＭＨ符号データを１ビットずつシフトして復号テーブ
ル１４に与える。復号テーブル１４は並直変換レジスタ
１３の出力１ビットを入力順に記憶しビット列の内容が
復号テーブル１４のある値と一致した時２進ラン長デー
タを出力する。復号テーブル１４で出力された２進ラン
長データを参照して、次段のビデオデータ発生回路１５
でラン長分の白又は黒のビデオデータを出力する。ＭＨ
符号データは符号長が違うものの連続体であシ符号間の
境界が解らないので、並直変換レジスタ１３１Ｃ格納さ
れたデータは信号Ｃ１によって１ビットずつシフトする
しかなかった。
直変換レジスタ１３、復号テーブル１４、ビデオデータ
発生回路１５．タイミング制御回路１６よシ構成される
唯一のＭＨ符号復号器で行なっていた。並直変換レジス
タ１３はタイミング制御回路１６からの信号Ｃ，によっ
てＭＨ符号データを１ビットずつシフトして復号テーブ
ル１４に与える。復号テーブル１４は並直変換レジスタ
１３の出力１ビットを入力順に記憶しビット列の内容が
復号テーブル１４のある値と一致した時２進ラン長デー
タを出力する。復号テーブル１４で出力された２進ラン
長データを参照して、次段のビデオデータ発生回路１５
でラン長分の白又は黒のビデオデータを出力する。ＭＨ
符号データは符号長が違うものの連続体であシ符号間の
境界が解らないので、並直変換レジスタ１３１Ｃ格納さ
れたデータは信号Ｃ１によって１ビットずつシフトする
しかなかった。
上述した従来のＭＨ符号復号では、符号長の異なる連続
データとして転送される都合上沓符号の境界が復号時で
しか認識できないので、復号に美大な時間を必要とする
、つｔｂ高速復号化ができない欠点がある。
データとして転送される都合上沓符号の境界が復号時で
しか認識できないので、復号に美大な時間を必要とする
、つｔｂ高速復号化ができない欠点がある。
本発明の１次元符号復号化回路は、１ページのＭＨ符号
を半分に分割し復号の並列化処理によシ１次元符号の復
号の高速化を図るものであシ、ライン同期に使用するＥ
ＯＬの有無を検出するＢＯＩ。
を半分に分割し復号の並列化処理によシ１次元符号の復
号の高速化を図るものであシ、ライン同期に使用するＥ
ＯＬの有無を検出するＢＯＩ。
検出回路と、少なくとも１ページ分の前記１次元符号を
記憶するコードデータ記憶回路と、前記ＥＯＬ検出回路
の出力結果からＥＯＬ最終ビットの次のビットの前記コ
ードデータ記憶回路への格納番地及びワード内ビット位
置を演算するデータアドレス演算回路と、走査ライン先
頭ビットの格納番地及びワード内ビット位置をあらかじ
め定められたラインごとに格納する指標レジスタと、少
なくと本２つの１次元符号復号回路と、制御部から構成
され、前記ＥＯＬ検出回路は転送された前記１次元符号
の１ワードｍビットを格納する少なくとも２つのコード
レジスタと、該コードレジスタに格納された２ワードの
データ中に前記ＥＯＬが存在するか否かを探知するそれ
ぞれ１２ビット入力１ビット出力で該ＥＯＬを探知した
ときローレベルを出力する（２ｍ−１１）個のゼロディ
テクタと、該ゼロディテクタのうち１つがローレベルに
なったときどのゼロディテクタからのものかを検知して
２進符号を出力する２連符号器とを備え、前記制御部は
前記コードデータ記憶回路のアドレス制御と、前記１次
元符号復号回路のタイミング制御と、前記コードレジス
タ及び前記指標レジスタへのデータセット制御を行って
いる。
記憶するコードデータ記憶回路と、前記ＥＯＬ検出回路
の出力結果からＥＯＬ最終ビットの次のビットの前記コ
ードデータ記憶回路への格納番地及びワード内ビット位
置を演算するデータアドレス演算回路と、走査ライン先
頭ビットの格納番地及びワード内ビット位置をあらかじ
め定められたラインごとに格納する指標レジスタと、少
なくと本２つの１次元符号復号回路と、制御部から構成
され、前記ＥＯＬ検出回路は転送された前記１次元符号
の１ワードｍビットを格納する少なくとも２つのコード
レジスタと、該コードレジスタに格納された２ワードの
データ中に前記ＥＯＬが存在するか否かを探知するそれ
ぞれ１２ビット入力１ビット出力で該ＥＯＬを探知した
ときローレベルを出力する（２ｍ−１１）個のゼロディ
テクタと、該ゼロディテクタのうち１つがローレベルに
なったときどのゼロディテクタからのものかを検知して
２進符号を出力する２連符号器とを備え、前記制御部は
前記コードデータ記憶回路のアドレス制御と、前記１次
元符号復号回路のタイミング制御と、前記コードレジス
タ及び前記指標レジスタへのデータセット制御を行って
いる。
次に、本発明について図面を参照して説明する。
第１図は本発明の１次元符号復号化回路の一実施例を示
すＭ）ｌ符号復号化回路のブロック図である。
すＭ）ｌ符号復号化回路のブロック図である。
同図において、ＭＨ符号復号化回路はコードデータ記憶
回路２と、ＭＨ符号復号回路３と、ＥＯＬ検出回路４と
、データアドレス演算回路５と、指標レジスタ６と、制
御部７とから成る。上位装置１からコードデータバスを
経てＭＨ符号データはコードデータ記憶回路２及びＥＯ
Ｌ検出回路４に転送される。制御部７からのセット信号
すによってＭＨ符号データはＥＯＬ検出回路４に、格納
され、同時に書込み読出し信号Ｃ，アドレス情報ｄＫよ
ってコードデータ記憶回路２に格納される。この時ＥＯ
Ｌ検出回路４においてＥＯＬ（１１個の連続する論理（
ｉ＠Ｏ”とそれに続く１つの論理値１１＃）が検出され
なければ、次のＭＨ符号データを上記手順で格納する。
回路２と、ＭＨ符号復号回路３と、ＥＯＬ検出回路４と
、データアドレス演算回路５と、指標レジスタ６と、制
御部７とから成る。上位装置１からコードデータバスを
経てＭＨ符号データはコードデータ記憶回路２及びＥＯ
Ｌ検出回路４に転送される。制御部７からのセット信号
すによってＭＨ符号データはＥＯＬ検出回路４に、格納
され、同時に書込み読出し信号Ｃ，アドレス情報ｄＫよ
ってコードデータ記憶回路２に格納される。この時ＥＯ
Ｌ検出回路４においてＥＯＬ（１１個の連続する論理（
ｉ＠Ｏ”とそれに続く１つの論理値１１＃）が検出され
なければ、次のＭＨ符号データを上記手順で格納する。
もしＥＯＬが検出されれば、ＥＯＬ検出回路４はＥＯＬ
検出信号りを制御部７に通知すると共に、ＥＯＬ検出情
報７をデータアドレス演算回路５へ転送する。データア
ドレス演算回路５はあらかじめ制御部７から与えられ九
ＥＯＬ検出回路４に格納されているデータのコードデー
タ記憶回路２への格納番地情報ｔとＥＯＬ検出情報？と
からＥＯＬの次のドツト、すなわち次走査ラインの先頭
ＭＨＨ号データのコードデータ記憶回路２への格納番地
情報ｉ及びワード内ビット位置情報ｊを演算して出力す
る。制御部７はあらかじめ上位装置１から与えられた全
走査ライン数情報ａを記憶しておき、ＥＯＬ検出信号り
の回数をカウントして走査ライン数の半数になった時の
データアドレス演算回路５から出力された番地情報ｉ及
びビット位置情報ｊを指標レジスタ６に格納すべき書込
み制御信号ｅを出力し、前記情報ｉ及びｊを格納する。
検出信号りを制御部７に通知すると共に、ＥＯＬ検出情
報７をデータアドレス演算回路５へ転送する。データア
ドレス演算回路５はあらかじめ制御部７から与えられ九
ＥＯＬ検出回路４に格納されているデータのコードデー
タ記憶回路２への格納番地情報ｔとＥＯＬ検出情報？と
からＥＯＬの次のドツト、すなわち次走査ラインの先頭
ＭＨＨ号データのコードデータ記憶回路２への格納番地
情報ｉ及びワード内ビット位置情報ｊを演算して出力す
る。制御部７はあらかじめ上位装置１から与えられた全
走査ライン数情報ａを記憶しておき、ＥＯＬ検出信号り
の回数をカウントして走査ライン数の半数になった時の
データアドレス演算回路５から出力された番地情報ｉ及
びビット位置情報ｊを指標レジスタ６に格納すべき書込
み制御信号ｅを出力し、前記情報ｉ及びｊを格納する。
コードデータ記憶回路２のＭＨＨ号データは指標レジス
タ６の値によってＥＯＬを境に領域Ａ、 Ｂに分割され
るので、復号の際には領域Ａの読出し先頭番地情報とし
て、皿符号データのコードデータ記憶回路２への書込み
先頭番地情報を、また領域Ｂの読出し先頭番地情報とし
て指標レジスタ６に格納した番地情報ｉを与えることに
よシ、領域Ａ、領領域のＭＨＨ号データを書込み読出し
信号ＣＫよって読み出し、領域ＡのＭＨＨ号データはＭ
ＨＨ号復号回路３のＭＨ符符号復号器へ、また領域Ｂの
ＭＨＨ号データはＭＨＨ号復号器りへ転送して復号を実
行し、ビデオデータを出力する。領域Ｂの復号開始の際
はワード内ビット位置情報ｊをアドレス情報ｄで与え、
そのビット位置までシフトした後復号を実行する。
タ６の値によってＥＯＬを境に領域Ａ、 Ｂに分割され
るので、復号の際には領域Ａの読出し先頭番地情報とし
て、皿符号データのコードデータ記憶回路２への書込み
先頭番地情報を、また領域Ｂの読出し先頭番地情報とし
て指標レジスタ６に格納した番地情報ｉを与えることに
よシ、領域Ａ、領領域のＭＨＨ号データを書込み読出し
信号ＣＫよって読み出し、領域ＡのＭＨＨ号データはＭ
ＨＨ号復号回路３のＭＨ符符号復号器へ、また領域Ｂの
ＭＨＨ号データはＭＨＨ号復号器りへ転送して復号を実
行し、ビデオデータを出力する。領域Ｂの復号開始の際
はワード内ビット位置情報ｊをアドレス情報ｄで与え、
そのビット位置までシフトした後復号を実行する。
次に、第２図は第１図におけるＥＯＬ検出回路の一例を
示す内部ブロック図であシ、２つのコードレジスタ８，
９と、０番からｆ１ｍａｚ＃ｒまで（２ｍ−１１）個の
ゼロディテクタ１００．〜ｌＱｎｒａｍと、２連符号器
１１と、アンド回路１２と、トライステートバッファ１
７とを備えている。
示す内部ブロック図であシ、２つのコードレジスタ８，
９と、０番からｆ１ｍａｚ＃ｒまで（２ｍ−１１）個の
ゼロディテクタ１００．〜ｌＱｎｒａｍと、２連符号器
１１と、アンド回路１２と、トライステートバッファ１
７とを備えている。
第１図、第２図において、制御部７からのセット信号す
でコードレジスタ９に以前格納されていたコードデータ
記憶回路２のｔ番地に格納されたものと同じデータがコ
ードレジスタ８に格納され、コードデータ記憶回路２の
（ｔ＋１ ）番地に格納されるものと同じデータがコー
ドレジスタ９に格納される。この連続する２ワードの中
ＫＥＯＬが存在するかどうかを探知する。転送されたＭ
ＨＨ号データ１ワードのビット長をｍとすれば、ゼロデ
ィテクタは（２ｍ−１１）個有シ、０番のゼロディテク
タ１００はコードレジスタ８０ＭＨ符号データの２！１
１−１ビットから２ｍ−１２ビットまでの連続する１２
ビットを、１番のゼロディテクタ１０１は２ ！ＩＩ
−２ビットから２ｆｆｉ−１３ビットまでの連続する１
２ビットを探知する。２ワードにまたがる所ではコード
レジスタ８の２°ビットの次にコードレジスタ９の２ｍ
−１ビットが来るようにする。同様にして、 ｎｔ
ｍｘ番目のゼロディテクタｌＱｎｍｘはコードレジスタ
９の２１１ビットから２°ビットまでの１２ビットを探
知するようにする。もし、ＥＯＬがコードレジるので、
出力信号ＥＮＯ・、〜ＥＮｎｍ−の論理積であるＥＯＬ
検出信号りはハイレベルのｔｔである。したがって制御
部７が上位装置１からの次のＭＨＨ号１ワードをコード
レジスタ９にセットするためセット信号すを出力すると
、同時にコードレジスタ９の内容がコードレジスタ８に
移動する。そして、第ｎ番目のゼロディテクタ１０ｆｌ
にＥＯＬが探知されると出力信号ＢＮｎがローレベルに
な夛、出力信号ＥＮｎは２連符号器１１で符号化されて
２進符号ｎが出力され、この時ＫＯＬ検出信号りはロー
レベルであるので、トライステートバッファ１７が透過
状態となシ２進符号ｎはＥＯＬ検出情報？としてデータ
アドレス演算回路５０入力となる。
でコードレジスタ９に以前格納されていたコードデータ
記憶回路２のｔ番地に格納されたものと同じデータがコ
ードレジスタ８に格納され、コードデータ記憶回路２の
（ｔ＋１ ）番地に格納されるものと同じデータがコー
ドレジスタ９に格納される。この連続する２ワードの中
ＫＥＯＬが存在するかどうかを探知する。転送されたＭ
ＨＨ号データ１ワードのビット長をｍとすれば、ゼロデ
ィテクタは（２ｍ−１１）個有シ、０番のゼロディテク
タ１００はコードレジスタ８０ＭＨ符号データの２！１
１−１ビットから２ｍ−１２ビットまでの連続する１２
ビットを、１番のゼロディテクタ１０１は２ ！ＩＩ
−２ビットから２ｆｆｉ−１３ビットまでの連続する１
２ビットを探知する。２ワードにまたがる所ではコード
レジスタ８の２°ビットの次にコードレジスタ９の２ｍ
−１ビットが来るようにする。同様にして、 ｎｔ
ｍｘ番目のゼロディテクタｌＱｎｍｘはコードレジスタ
９の２１１ビットから２°ビットまでの１２ビットを探
知するようにする。もし、ＥＯＬがコードレジるので、
出力信号ＥＮＯ・、〜ＥＮｎｍ−の論理積であるＥＯＬ
検出信号りはハイレベルのｔｔである。したがって制御
部７が上位装置１からの次のＭＨＨ号１ワードをコード
レジスタ９にセットするためセット信号すを出力すると
、同時にコードレジスタ９の内容がコードレジスタ８に
移動する。そして、第ｎ番目のゼロディテクタ１０ｆｌ
にＥＯＬが探知されると出力信号ＢＮｎがローレベルに
な夛、出力信号ＥＮｎは２連符号器１１で符号化されて
２進符号ｎが出力され、この時ＫＯＬ検出信号りはロー
レベルであるので、トライステートバッファ１７が透過
状態となシ２進符号ｎはＥＯＬ検出情報？としてデータ
アドレス演算回路５０入力となる。
データアドレス演算回路５は現在コードレジスタ８に格
納されているＭＨＨ号データのコードデータ記憶回路２
での格納番地ｔとＥＯＬ検出情報ｔ１すなわち２進符号
ｎによって次走査ライン先頭ＭＨ符号データのコードデ
ータ記憶回路２での格納番地ｉ及びワード内ビット位置
ｊを次のように計算する。
納されているＭＨＨ号データのコードデータ記憶回路２
での格納番地ｔとＥＯＬ検出情報ｔ１すなわち２進符号
ｎによって次走査ライン先頭ＭＨ符号データのコードデ
ータ記憶回路２での格納番地ｉ及びワード内ビット位置
ｊを次のように計算する。
ｍ≧１３の時、１５ｍ−１３ならばｉ＝ｚ、４噸−１３
−ｎ。
−ｎ。
ｍ−１３（ｎ５２ｍ−１２ならばｉ＝ｔ＋ｘ、ｊ＝ｚｍ
−１３−ｎ。
−１３−ｎ。
６≦ｍ〈１３の時、ｉ＝ｔ＋１． ｊ ＝２ｍ−１３−
ｎで与えられる。
ｎで与えられる。
なおｍ〈６の時は、転送回数が増加して実用的でないた
め除外する。
め除外する。
次に、第３図においてＭＨ符号復号時は、 ＭＨ符号デ
ータを制御部７（第１図に図示）からのセット信号ｆで
並直変換レジスタ１３に格納し、コードデータ記憶回路
２（第１図に図示）の領域Ｂを復号するＭＨ符号復号器
Ｄ（第１図に図示）は制御部７からのアドレス情報ｄす
なわち前記ビット位置情報ｊからシフト数（ｍ−ｊ ）
を求め復号前Ｋ（ｍ−ｊ）回並直変換シフトレジスタ１
３をシフトしておくことによって領域Ｂの先頭ビットが
得られる。
ータを制御部７（第１図に図示）からのセット信号ｆで
並直変換レジスタ１３に格納し、コードデータ記憶回路
２（第１図に図示）の領域Ｂを復号するＭＨ符号復号器
Ｄ（第１図に図示）は制御部７からのアドレス情報ｄす
なわち前記ビット位置情報ｊからシフト数（ｍ−ｊ ）
を求め復号前Ｋ（ｍ−ｊ）回並直変換シフトレジスタ１
３をシフトしておくことによって領域Ｂの先頭ビットが
得られる。
以上の説明では分配領域及びＭＨ符号復号器を２組に限
定したが、指標レジスタをＲ対持つことによってＭＨ符
号復号器も（Ｒ＋１ ）持つことができることは明白で
ある。
定したが、指標レジスタをＲ対持つことによってＭＨ符
号復号器も（Ｒ＋１ ）持つことができることは明白で
ある。
以上説明したように、本発明はＥＯＬ検出回路によシ各
走査ラインの先頭ビットを復号前に認識しておくことに
よシ、複数のＭＨ符号復号器で並列的にＭＨ符号が復号
できるようになるので、非常に高速の復号が可能となる
効果がある。
走査ラインの先頭ビットを復号前に認識しておくことに
よシ、複数のＭＨ符号復号器で並列的にＭＨ符号が復号
できるようになるので、非常に高速の復号が可能となる
効果がある。
【図面の簡単な説明】
第１図は本発明の１次元符号復号化回路の一実施例を示
すＭＨ符号復号化回路のブロック図、第２図は第１図に
おけるＥＯＬ検出回路の一例を示す内部ブロック図、第
３図は一般のＭＨ符号復号器の一例を示す内部ブロック
図である。 １・・・・・・上位装置、２・・・・・・コードデータ
記憶回路、３・・・・・・ＭＨ符号復号回路、４・・・
・・・ＥＯＬ検出回路、５・・・・・・データアドレス
演算回路、６・・・・・・指標レジスタ、７・・・・・
・制御部、８，９・・・・・・コードレジスタ、１００
、１０１．〜１０ｎ、 １０！１ｍ！ −−−−−−ゼ
ロディテクタ、１１・・・・・・２連符号器、１２・・
・・・・アンド回路、１３・・−・・・並直変換レジス
タ、１４・・・・・・復号テーブル、１５・・・・・・
ビデオデータ発生回路、１６・・・・・・タイミング制
御回路、１７・・・・・・トライステートバッファ。 第３図
すＭＨ符号復号化回路のブロック図、第２図は第１図に
おけるＥＯＬ検出回路の一例を示す内部ブロック図、第
３図は一般のＭＨ符号復号器の一例を示す内部ブロック
図である。 １・・・・・・上位装置、２・・・・・・コードデータ
記憶回路、３・・・・・・ＭＨ符号復号回路、４・・・
・・・ＥＯＬ検出回路、５・・・・・・データアドレス
演算回路、６・・・・・・指標レジスタ、７・・・・・
・制御部、８，９・・・・・・コードレジスタ、１００
、１０１．〜１０ｎ、 １０！１ｍ！ −−−−−−ゼ
ロディテクタ、１１・・・・・・２連符号器、１２・・
・・・・アンド回路、１３・・−・・・並直変換レジス
タ、１４・・・・・・復号テーブル、１５・・・・・・
ビデオデータ発生回路、１６・・・・・・タイミング制
御回路、１７・・・・・・トライステートバッファ。 第３図
Claims (1)
- 上位装置からの１次元符号を復号化するラスタスキャン
方式のファクシミリ装置における１次元符号復号化回路
であって、ライン同期に使用するエンドオフライン（以
下ＥＯＬ）の有無を検出するＥＯＬ検出回路と、少なく
とも１ページ分の前記１次元符号を記憶するコードデー
タ記憶回路と、前記ＥＯＬ検出回路の出力結果からＥＯ
Ｌ最終ビットの次のビットの前記コードデータ記憶回路
への格納番地及びワード内ビット位置を演算するデータ
アドレス演算回路と、走査ライン先頭ビットの格納番地
及びワード内ビット位置をあらかじめ定められたライン
ごとに格納する指標レジスタと、少なくとも２つの１次
元符号復号回路と、制御部とから構成され、前記ＥＯＬ
検出回路は転送された前記１次元符号の１ワードｍビッ
トを格納する少なくとも２つのコードレジスタと、該コ
ードレジスタに格納された２ワードのデータ中に前記Ｅ
ＯＬが存在するか否かを探知するそれぞれ１２ビット入
力１ビット出力で該ＥＯＬを探知したときローレベルを
出力する（２ｍ−１１）個のゼロディテクタと、該ゼロ
ディテクタのうち１つがローレベルになったときどのゼ
ロディテクタからのものかを検知して２進符号を出力す
る２進符号器とを備え、前記制御部は前記コードデータ
記憶回路のアドレス制御と、前記１次元符号復号回路の
タイミング制御と、前記コードレジスタ及び前記指標レ
ジスタへのデータセット制御とを行うことを特徴とする
１次元符号復号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12669185A JPS61284178A (ja) | 1985-06-11 | 1985-06-11 | １次元符号復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12669185A JPS61284178A (ja) | 1985-06-11 | 1985-06-11 | １次元符号復号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61284178A true JPS61284178A (ja) | 1986-12-15 |
Family
ID=14941459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12669185A Pending JPS61284178A (ja) | 1985-06-11 | 1985-06-11 | １次元符号復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61284178A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240173A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 画像信号復号化装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140979A (ja) * | 1983-12-27 | 1985-07-25 | Matsushita Graphic Commun Syst Inc | 画信号符号化および復号化の並列処理装置 |
-
1985
- 1985-06-11 JP JP12669185A patent/JPS61284178A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140979A (ja) * | 1983-12-27 | 1985-07-25 | Matsushita Graphic Commun Syst Inc | 画信号符号化および復号化の並列処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240173A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 画像信号復号化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04199981A (ja) | 即時処理型１次元符号器 | |
| JPH04270568A (ja) | 画像処理装置におけるデータ圧縮方式 | |
| JPH0525224B2 (ja) | ||
| JPH069375B2 (ja) | 中間調画情報の符号化伝送方式 | |
| JPS61284178A (ja) | １次元符号復号化回路 | |
| US5623556A (en) | System and method of extracting binary image data | |
| JPS6338152B2 (ja) | ||
| JPS5673974A (en) | Compression system of picture data | |
| JPH0149072B2 (ja) | ||
| JPS6333350B2 (ja) | ||
| JPS58225779A (ja) | 画信号の復号方式 | |
| JPS6341276B2 (ja) | ||
| JPH0311883A (ja) | 可変長符号の復号化方式とファクシミリ装置、および静止画像伝送システム | |
| JP2615215B2 (ja) | 画像データ圧縮方式 | |
| JPH0336620A (ja) | 高速ｅｏｌ検出回路 | |
| EP0302432A2 (en) | Document decompressing system | |
| JPS6131886B2 (ja) | ||
| JPS61251275A (ja) | 画像信号の処理回路 | |
| JP2556160B2 (ja) | 圧縮符号伸長装置 | |
| JPS62260477A (ja) | デ−タ圧縮方式 | |
| JPH06245084A (ja) | 画像データの処理装置 | |
| JPH05128241A (ja) | 画像処理装置 | |
| JPH06225166A (ja) | 符号化および復号化装置 | |
| JPS6051370A (ja) | 画像情報符号化処理装置 | |
| JPS63287265A (ja) | 画像処理装置 |