JPS63287265A

JPS63287265A - 画像処理装置

Info

Publication number: JPS63287265A
Application number: JP12341487A
Authority: JP
Inventors: Takashi Fujinaga; 隆史藤永
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-05-20
Filing date: 1987-05-20
Publication date: 1988-11-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ランレングス符号化されたデータを入力し
、このデータを画像データに変換して出力する画像処理
装置に関するものである。

〔従来の技術〕

画像データを２次元のピクセルデータとして表現すると
、通常は膨大なサイズとなり、伝送、蓄積等を行う場合
に極めて効率が悪くなる。そこで、一般には、画像の冗
長性を利用したデータ圧縮処理を行うことになる。この
データ圧縮処理の方式は各種あるが、そのうち、ベクト
ル符号化方式はデータサイズの縮少だけに止まらず、Ｘ
−Ｙプロッター等、ベクトルデータを扱う装置にそのま
ま加えることができるため、かなり有用な方式とされて
いる。しかしながら、一度ベクトル化したデータを用い
て他の処理を行う場合には、原画像データに復号化する
ための画像処理装置が必要になる。

第６図はこの種の従来の画像処理装置の構成を示すブロ
ック図である。図において、（１）はランレングスベク
トル符号が記憶されている符号メモリ、（２）　はこの
符号メモリのランレングスベクトルを順次設定するカウ
ンタ、（３）はこのカウンタの数値分だけデータをシフ
トするシフト制御部、（４）はシフト制御部が動作する
毎に白の画素に対応する“１”と黒の画素に対応する“
０”とを交互に出力するセレクタ、（５）は符号メモリ
（１）および後述する復号化画像用メモリの読出し、書
込みを制御するメモリ制御部、（６）はシフト制御部（
３）の指示に応じてセレクタ（４）から出力されるパ１
”または°゛０”をシフトさせるシフトレジスタ、（７
）はこのシフトレジスタの内容を書込む画像メモリであ
る。

次に動作について説明する。一般に、ランレングスベク
トル符号は画像を走査する方向に対して、連続する白の
画素（以下白ランという）および黒の画素（以下黒ラン
という）の長さで示される。符号メモリ（１）に記憶さ
れているランレングスベクトル符号は、メモリ制御部（
５）によって読み出されてカウンタ（２）に設定される
。ランレングスベクトルにおいては、白ランと黒ランと
が交互に現れるため、これに対応してシフト制御部（３
）がセレクタ（４）を切替えて“１”と０”とを交互に
出力させる。また、シフト制御部（３）はこの操作と併
せてカウンタ（２）の数値分だけ、シフトレジスタ（６
）に加わるセレクタ（４）の値をシフトさせる。このよ
うにしてシフトレジスタ（６）にデータが詰まった時点
で、シフト制御部（３）の指示によりメモリ制御部（５
）がシフトレジスタ（６）の内容を画像メモリ（７）に
書込む。以下、カウンタ（２）の数値が零になる毎に符
号メモリ（１）に記憶されている次のランレングスベク
トルデータをカウンタ（２）に設定して同様な復号化処
理を行う。

〔発明が解決しようとする問題点〕

一般に画像は同一の色（白または黒）が複数個連続する
場合が多いものであるが、上述した従来の画像処理装置
においては１ピクセル単位で復号化処理しているので、
画像の特徴を有効に利用しておらず、その分だけ処理速
度が低くなってしまうという問題点があった。

この発明は上記の問題点を解決するためになされたもの
で、ランレングス符号化されたデータの復号化処理を高
速に行うことのできる画像処理装置を得ることを目的と
する。

〔問題点を解決するための手段〕

この発明にかかる画像処理装置は、ランレングス符号化
データを画像データ出力用メモリのワード幅単位に分割
すると共に、必要なワード数とワード内端数とに変換す
るデータ変換部と、このデータ変換部で変換されたワー
ド数とワード内端数に基づいて、ワード内のビット操作
をワード幅単位で一括して行なうセレクタ部とを備えた
ものである。

〔作用〕

この発明においては、ランレングス符号化データを出力
用メモリのワード幅単位に分割すると共に、ワード長に
満たない画素または分割後のワード内端数を求め、これ
らをワード幅単位で一括して変換するので従来装置と比
較して、処理速度を大幅に向上させることができる。

〔実施例〕

第１図はこの発明の一実施例の構成を示すブロック図で
ある。同図において第６図と同一の符号を付したものは
同一または相当部分を示す。そして、これら以外の（１
１）は符号メモリ（１）のデータ読出しを制御する読出
し制御部、（１２）は符号メモリ（１）から読出された
ランレングスデータを、復号化画像を記憶するためのメ
モリのワード幅に分割し、これを書込むに必要なワード
数（以下書込みワードカウントという）を求めると同時
に、先頭ワード内の端数（以下先頭ワード内オフセット
という）および最終ワード内の端数（最終ワード内オフ
セットという）を求めるデータ変換部、（１３）は先頭
ワード内オフセットを設定するレジスタ、（１４）はワ
ードカウントを設定するカウンタ、（１５）は最終ワー
ド内オフセットを設定するレジスタ、（１６）はこのレ
ジスタよびカウンタの設定値により後述するデータセレ
クタ、画像メモリ等の書込みを制御する書込み制御部、
（１７）はデータ変換部（１２）の動作に応じて“１”
と“０”を出力するフリップ・フロップ、（１８ａ）、
（１８ｂ）、（１８ｃ）は書込み制御部（１６）の操作
によりフリップ・フロップ（１７）の出力を選択するデ
ータセレクタ、（１９）は選択されたデータを画像メモ
リ（７）に書込むためのデータラッチである。

以上のように構ｇ、された木実層側の動作を、第２図乃
至第５図をも参照し・て以下に説明する。

先ず、ランレングス符号化データは、第２図（ａ）　　
に示すように、旧ラン、黒ランが交互に並び、そのビク
セル数Ｊ、）Ｙ荀号メモリ（１）に格納されているもの
とｊる。このうち、先頭のランは必ず白ランとし、黒・
ランから始まる場合には長さが「０」の白ン、２・デー
タを先頭にイ」カロするものとする７ごれにより第２図
（ｌｌｌ）に示すような画像データが１成されるが、こ
れを書込む画像メモリ（７）のワー・１幅が８　ｂｉｔ
であったとする。

ここで、読出し制御部（１１）によフて符号メモリ（１
）のランレングス符号化データが読出されてデータ変換
部（１２）に加えられたとし、このとき、生成すべきデ
・−夕が第３図（ａ）　に示すように１５個の白ランを
含むデータＡであるとする。データ変換部（１２）は前
ラインの最終ワード内オフセットとその長さから第３図
（ｌ′ｌ）に示すように当該ランの内部処理データ、す
なわち、先頭ワード内オフセット、書込みワードカウン
ト、および、最終ワード内オフセットの各データＢを生
成する。これらの各データはレジスタ（１３）、カウン
タ（１４）、レジスタ（１５）にセットされる。

次に、書込み制御部（１６）はランレングス符号化デー
タの読出し毎に出力を反転するフリップ・フロップ（１
７）の出力、すなわち５当該ランの色を表わすデータ出
力と、前ランでの最終データとを、先頭ワード内オフセ
ットによりピッｌ−単仁でデータセレクタ（１８ａ）、
（ｔａｂ）　、　（１８Ｇ）を用いて選択した上で、第
３図（ｃ）に示すように、データラッチ（１９）に書込
む。この場合、カウンタ（１４）がｒＱＪでなければ、
そのデータを画像メモリ（ア）に書込み、カウンタ（１
４）の値を「１」減算し、ワード内オフセットを「０」
にする。これ以降、カウンタ（１４）が「０」になるま
で同様の動作を続ける。カウンタ（１４）がｒ□」にな
ると、画像メモリ（７）への書込みは行わずに読出し制
御部（１１）を起動し、次のランレングスデータの処理
に穆る。

なお、第３図（ａ）、（ｂ）、（ｃ）では白のランレン
グスが「１５ノの場合を示したが、同じく、白のランレ
ングスが「７」の場合には第４図（ａ）、（ｂ）、（Ｃ
）のようになり、白のランレングスが「２」の場合には
第５図（ａ）　、　（ｂ）、（ｃ）のようになる。

なお、上記実施例では画像メモリ（７）のワード幅を８
　ｂｉｔとしたが、これは１６ｂｉｔ、３２ｂｉｔ等任
意のサイズであっても上述したと同様な処理が可能であ
る。

なおまた、上記実施例では、ランレングス符号化データ
が白ランから始まるランの長さで示しているが、例えば
、黒ランの始点と長さ、あるいは、黒ランの始点と終点
の座標等の表現でも同様であり、データ変換部（１２）
の変更により対応できる。

さらにまた、上記実施例では、符号メモリ（１）を入力
部とし、画像メモリ（７）を出力部としているが、デー
タ入力部、および、データ出力部が他の装置で構成され
ていても同様な処理ができる。

（発明の効果）以上の説明によって明らかなように、この発明によれば
、ランレングスデータの変換処理を画像データ出力部の
ワード幅単位で一括して行うようにしたので、ワード幅
をｎとした場合、従来装置と比較して最大ｎ倍の高速処
理が実現出来るという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図乃至第５図は同実施例の動作を説明するための説
明図、第６図は従来の画像処理装置の構成を示すブロッ
ク図である。（１）：符号メモリ　　（７）：画像メモリ（１２）　
：データ変換部　（１３）、（１５）　：レジスタ（１
４）　：カウンタ　　（１７）　：フリップ・フロップ
（１８ａ）、（ｌｌｌｂ）、（１８ｃ）　　：データセ
レクタ（１９）　：データラッチなお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

ランレングス符号化データを入力し、画像データに変換
して出力する画像処理装置において、上記ランレングス
符号化データを画像データ出力用メモリのワード幅単位
に分割すると共に、必要なワード数とワード内端数とに
変換するデータ変換部と、このデータ変換部で変換され
た上記ワード数とワード内端数とに基づいて、上記ワー
ド内のビット操作をワード幅単位で一括して行なうセレ
クタ部とを備えたことを特徴とする画像処理装置。