JPS60194671A - ランレングス符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、画像のデータ圧縮などに用いられるランレ
ングス（以下ＲＬと略記する）符号化方式における符号
化装置の構成に関するものである。

〔従来技術〕

一般にＲＬ符号化装置では、入力されるデータの列にお
いて、同じデータ値が連続している部分（これをランと
いう）のデータ数（これが即ちＲＬ）を計数し、そのＲ
Ｌ値を順次に対応する符号語へ変換して、伝送路や記憶
装置等（以下これらを代表して単に伝送路という）に出
力する。

一方、ＲＬ復号化装置では、伝送路から入力される上記
のような符号語の列を順次にＲＬ値に逆変換し、さらに
ＲＬを逆計数しながらその数値だけのデータのランを再
生することによりデータ列を復元して出力する。

ここで、ＲＬは当然一定値ではなく、また符号語長もデ
ータ圧縮の効果を向上させる目的から非定長になってい
ることが普通であるから、上記のようなＲＬ符号化装置
の内部における動作タイミングは複雑であり、その前後
のデータや符号の入出力速度も一定でない。ところが、
符号化装置の前後に来るべきデータ入力装置や伝送路は
そのような非定常的な速度変化には追随し難いので、中
間にタイミング調整用のバッファメモリが必要となる。

ここではそのようなバッファもＲＬ符号化装置に含めて
考えるものとする。

なお、以下においては、特に断らない叱り、白黒２値の
ファクシミリデータのＲＬ符号化の場合を具体例として
説明する。

第１図は上記のようなＲＬ符号化装置の従来のものの構
成を示す図で、図において、１１はデータ入力部、１２
は入力データバソファ、１３は入力データバソファ１２
から入力データａ′を順次続出しそのランレングスを計
数するＲＬ計数部、１４はＲＬ計数部１３からのＲＬ（
Ｉｔｂを処理することにより、該ＲＬ値すを、非定長符
号語ｄ゛を生成するのに十分な情報を有する中間符号Ｃ
に変換する符号変換部、１５は符号変換部１４がらの中
間符号Ｃを非定長符号ｄ゛に変換する非定長化変換部、
１６は出力符号バッファである一０次に動作について説
明する。

データ入力部１１は例えば画像をその走査器で走査して
、各画素毎の濃度をデータ値として電気信号に変換し、
これを入力データａとして入力データバッファ１２に送
出する。ファクシミリデータでは、白画素は“０″、黒
画素は“１”というデータ値を持ち、これが走査線単位
（即ち走査線内では連続的、走査線間では間欠的）に入
力データバッファ１２に入力され、順次に記憶される。

ＲＬ計数部１３ではこのデータをラン単位に読出してデ
ータ長を計数し、その結果を２進数のＲＬ値すとして出
力する。符号変換部１４ではＲＬ値の２進数すをビット
並列的又はビット直列的に変換して、非定長符号語ｄ′
を生成するのに十分な情報を有する中間符号Ｃを出力し
、これを非定長化変換部１５で非定長符号ｄ゛に変換す
る。ここで、ビット並列的変換とは、ＲＬ値の２進数各
桁の値を同時に処理して変換を行なうことで、後述のＲ
ＯＭ　（リードオンリーメモリ）による変換はこれにあ
たる。このようなビット並列的符号変換では、変換は通
常ｌ動作ステップで変換を終了する。またビット直列的
符号変換とは、ＲＬ値の２進数の各桁の値を１個又は複
数個ずつ順次に処理することにより変換を行なうことで
、Ｗｙｌｅ符号やＢ２符号における符号変換はこのよう
に行なわれることが普通である。このビット直列的符号
変換には通常複数個の動作ステップが必要であるが、同
時に非定長化変換を行なうことができる場合が多く、そ
の場合は符号変換部１４と非定長化変換部１５とを必ず
しも分離して考える必要はない（実際、従来は中間符号
はほとんど着目されていなかった）。

次に、非定長化変換部１５の出力ｄ′は、出力符号バッ
ファ１６に一旦記憶され、そこから伝送路の伝送速度に
合わせて読出される。この出力ｄは非定長符号語の列で
あり、各情報ビットについて、バッファ１６に入力され
た順番が保たれており、本質的に直列的な信号である。

ところで、第１図のような構成の従来のＲＬ符号化装置
では、入力データバソファ１２がらランを読出してＲＬ
を針数する処理と、ＲＬ値から符号変換及び非定長化変
換によって非定長符号語を生成する処理とが時分割で行
なわれ、あるランの符号化を完了した後で次のランの符
号化を開始するというような動作制御が行なわれる。こ
のため１つのランの符号化について、ＲＬを針数するた
めの動作ステップ数と、符号変換及び非定長化変換のた
めの動作ステップ数の和の動作ステップ数が必要である
。この和のステップ数は１走査線内でも一定でないため
、ラン単位でも走査線単位でも符号化処理を周期的に行
なうことはできず、動作制御は複雑である。また上述の
ような時分割的動作を行なうことから、１ラン当たりの
所要符号化ステップ数が加算により増加する。これは、
符号処理を高速化する際には大きな問題となる。

さらに、第１図のような構成のＲＬ符号化装置では、バ
ッファメモリが入力端と出力端の両方に存在するので、
バッファ制御が複雑になるという欠点がある。

即ち、まず、出力符号バッファ１６には、符号を伝送路
の伝送速度にあわせて間断なく出力できるように常に十
分な量の符号を記憶させ、一方では、記憶符号量が該出
力符号バッファ１６の容量を越えないように符号化処理
を制御しなければならない。このためには、符号化処理
が十分に高速であると共に、必要に応じて一時停止させ
られることが必要となる。従って入力デーツバソファ１
２側では、上記のように高速で間欠的な符号化処理に対
処し得るだけのデータ量の記憶を確保すると共に、入力
データがこの入力データバッファ１２の容量を越えない
ように制御しなければならない。ここでバッファ１２で
データがオーパフロウすることを避けるために符号化処
理を高速で行なわせると、前述のバッファ１６で符号が
オーハフロウする恐れがあり、両方のバッファでオーパ
フロウ及びアンダーフロラ（出力すべきデータや符号が
不足すること）を避けるように制御することは容易でな
い。

実際には、出力符号バッファ１６を非雷に大きくしてこ
こでのオーパフロウを防止し、逆にもし出力符号バッフ
ァ１６でアンダーフロラが生じればダミー符号を出力し
て対処するという方策がとられることが多い。また、入
力データバソファ１２でのオーパフロウを避ける方法と
して走査器などの入力装置を一時停止させられるように
するなど、入力装置を間欠的に動作させることもしばし
ば行なわれる。

従ってこの方法では、入力装置に間欠動作が可能な機能
が必要となるが、高速でかつ間欠動作を精確に行なう機
構には高度な技術を要し、また装置の価格も高くなって
実用上問題がある。もし入力装置が十分に高速でなけれ
ば、入力データバソファ１２がアンダーフロラしやすく
なってダミー符号が増加し、それだけ符号化の効率が低
下することになる。また入力装置に間欠動作を行なわせ
ないとすれば、入力データバソファ１２の容量を極めて
大きくしておき、最悪に備えて入力データのほとんどを
記憶できるようにしなければならない。この場合、入力
データは出力符号と異なってデータ圧縮されていないの
で、記憶効率が悪く、装置価格も高くなる（例えばＡ４
判画像一枚のファクシミリデータは数メガビットにもな
る）。

以上述べたように、従来のＲＬ符号化装置の構成では、
動作制御が複雑であり、また符号化処理の高速化が困難
であって、これを避けようとすれば符号化効率が低下し
たり、装置の価格が高くなるという欠点があった。

〔発明の概要〕

この発明は、上記のような従来のものの問題点に鑑みて
なされたもので、データ入力部を入力速度可変なものと
し、符号変換部と非定長化変換部との間に中間符号を記
憶するバッファメモリを設け、該バッファメモリに記憶
されている中間符号を非定長符号語に変換した場合の総
符号長の大きさに応じて上記データ入力部の入力速度を
制御することにより、動作制御が簡単に、かつ符号化処
理の高速化が容易となり、さらに上記中間符号として、
非定長符号語を一意的に決定し得る短い語長のものを採
用することにより、上記バッファメモリの容量が少な（
て済み、装置の価格を安価にすることができるＲＬ符号
化装置を提供することを目的としている。

〔発明の実施例〕

以下、この発明の実施例を図について説明する。

第２図はこの発明の一実施例によるＲＬ符号化装置の構
成を示す概略ブロック図で、図において、２１は入力速
度可変のデータ入力部、２５はデータ入力部２１からの
入力データａのランレングスを計数し各計数値の２進数
をビット並列に処理し。

該２進数を非定長符号語ｄを一意的に決定し得る一定長
の中間符号Ｃに変換する第１の変換部で、これは従来と
同一の機能を有するＲＬ計数部１３と、このＲＬ計数部
１３からのＲＬ値すをビット並列に符号変換して中間符
号Ｃを出力する並列符号変換部２２とで構成されている
。また２３は上記中間符号Ｃをビット並列に順次に記憶
する並列符号バッファ、２４はこの並列符号バッファ２
３内に記憶されている中間符号を対応する非定長符号語
に変換した場合の総符号長を監視しこの総符号長の大き
さに応じてデータ入力部２１のデータ入力速度を制御す
るバッファ監視部、１５は第２の変換部としての非足長
化変換部で、並列符号バッファ２３から入力された中間
符号Ｃ゛を一度非定長符号語を生成するのに十分な情報
を有する符号に変換し、更にこれを変換して上記中間符
号に一意的に対応する非定長符号語ｄを順次に生成する
。なお、第１図における入力データバッファ１２や出力
符号バッファ１６に相当するものは不要である。

次に動作について説明する。

第２図において、入力データａはデータ入力部２１から
走査線単位で入力され、ＲＬ計数部１３で計数されてラ
ン毎に２進数のＲＬ値すが出力される。このＲＬ値すは
並列符号変換部２２において直ちにビット並列的に符号
変換され、非定長符号ｄを一意的に決定し得る定長の中
間符号Ｃに変換され、並列符号バッファ２３に順次に記
憶される。非定長化変換部１５は並列符号バッファ２３
から中間符号Ｃ°を順次続出して対応する非定長符号ｄ
に変換し、これを伝送路へ出力する。

この時バッファ監視部２４は並列符号バッファ２３内に
記憶されている中間符号を非定長符号語に変換した場合
の総符号長（以下バッファ２３内の非定長符号の記憶量
と称す）を監視しており、その量に応じて適当な入力速
度切替信号ｆをデータ入力部２１に送出する。

ここで、並列符号バッファ２３を隔てた両側の部分は並
行して動作させることができる。即ち、あるランについ
てのＲＬ計数及び並列符号変換の処理と、それ以前のラ
ンについての中間符号Ｃ′から非定長符号語ｄを生成す
る処理とをパイプライン的に並行して行なわせることが
できる。このことは、１ランの符号化に要する動作ステ
ップ数が実効的に減少して、それだけ符号化処理の高速
化が可能となることを意味する。

また、並列符号バッファ２３以前の処理であるＲＬ計数
及び並列符号変換の動作ステップ数は、１走査線内では
そのデータ数に等しく常に一定となることにも意味があ
る。そして、ＲＬ計数の最後の動作ステップと並列符号
変換に要する１動作ステップと中間符号Ｃを並列符号バ
ッファ２３に入力する動作ステップとを同じ動作ステッ
プで実行すれば、ｌ走査線の入力データを１データ当た
り１動作ステップで連続的にＲＬ計数部１３に入力する
ことが可能であるから、ｌ走査線分のデータの中間符号
Ｃへの変換は常に同じ時間内に完了させることができる
。

第３図は、上記のような動作タイミングの一例を示す図
である０図中Ａは１ラインのファクシミリデータであっ
て、小矩形が１画素を表わし、さらに黒画素には斜線を
施している。ＢはデータＡとこれを１画素分ずつ遅延さ
せたデータとの排他的論理和の値であり、該論理和が“
ｌ”となる箇所がランの境界となっていることを示す。

なお、ｌラインの先頭の画素と１ライン終了後ではこの
値を強制的に１”に設定するものとする。またクロック
Ｃ及びＤは各動作ステップの同位相のクロックが論理値
Ｂに従って分離され、ＲＬ計数部１３にＲＬ値ｌをプリ
セットするためのクロ・ツクＤ及びＲＬ値カウントのた
めのクロックＣとなったものである。これらにより、Ｒ
Ｌ計数部１３の出力はＥのようなＲＬ値を示すことにな
る。但しＥではＲＬ値を１０進数で記している。そして
このＲＬ（ＩＥの斜線を施した時間に、並列符号変換が
行なわれる。そして並列符号変換部２２の出力である中
間符号Ｃは、ＲＬ計数部１３をプリセットする直前にバ
ッファ書込みパルスＦにより並列符号バッファ２３に書
込まれる。このようにして、連続的に入力されるデータ
が、１データ当たり１動作ステップで停滞なく中間符号
Ｃに変換されて並列符号バッファ２３に入力される。

一方、非定長化変換部１５では、並列符号バッファ２３
から続出した中間符号Ｃ′を順次に非定長符号ｄへ変換
する処理が行なわれるが、この処理に要する動作ステッ
プ数は平均的にみればＲＬを計数する動作ステップ数よ
りも小さくなる。この理由は、非定長化変換に本質的に
必要なのは、符号語長だけの動作ステップであり、デー
タ圧縮によりその数は入力データ数の数分の１から士数
分の１にまで削減されているからである。しかし、。

中間符号の構造や、非定長化変換の具体的方法によって
、動作ステップ数が符号語長よりも大きくなることがあ
る。また非定長符号の中にはＲＬ値よりも符号語長の方
が長いものと、その逆のものとが併存している。従って
、連続的に入力されてくるデータのＲＬ値の分布に偏り
がある場合、非定長化変換に必要な動作ステップがＲ’
Ｌ値よりも大きくなることが連続的に起こり、一時的に
並列符号バッファ２３がオーパフロウしたり、逆に、動
作ステップ数がＲＬ値よりも小さい場合が連続的に起こ
り、並列符号バッファ２３がアンダーフロラになる場合
が起こり得る。従って定速でデータ入力を行なうために
は最悪の場合に備えて画像−数分の中間符号のほとんど
を記憶できるだけの容量のバッファメモリが必要であり
、その量は画像によって異なるため、十分な容量を準備
しておくと記憶効率が悪（なり、また装置価格も高くな
る。

そこでバッファメモリの記憶量を監視してデータ入力速
度を制御する必要があるが、この実施例によるＲＬ符号
化装置では、従来のように２つのバッファ間の関係を考
慮する必要がなく、単に並列符号バッファ２３内の非定
長符号の記憶量のみを監視すればよいのでバッファ制御
が容易である。

即ち、バッファ監視部２４で並列符号バッファ２３内の
非定長符号の記憶量ｅを監視し、その値がある基準値以
上になればデータ入力部２１の動作速度を遅くする信号
を、またある基準値以下になればデータ入力部２１の動
作速度を速くする信号をデータ入力部２１に送出し、デ
ータ入力速度を制御することによって並列符号バッファ
２３のオーパフロウ、又アンダーフロラを避けることが
できる。また並列符号バッファ２３内の非定長符号の記
憶量の基準値とデータ入力速度の種類とを増すことによ
り、どんな画像に対しても、少ないバッファ容量でデー
タ入力を停止することなく連続的な入出力が可能であり
、データ入力部２１は作動中に副走査を停止したり、停
止状態から起動したりする必要がない。従って、データ
入力部は従来のもののような間欠動作は必要なく、複数
種の動作速度が切り替えられれば良いので、高速化が容
易で且つ経済的でもある。

上記のように、この実施例によるＲＬ符号化装置の構成
は、装置価格の点からも優位なものとなっている。

以下にこの発明の一実施例によるＲＬ符号化装置の各部
の具体例を図によって説明する。

第４図は、並列符号変換部２２の一例を示すものである
。この例では、並列符号変換部２２はＲＯＭにより構成
され、ＲＯＭ２２のアドレス入力に２進数のＲＬ値すを
並列入力することにより、並列出力として中間符号Ｃを
得る。この場合、中間符号は非定長符号語の種類を示す
ものとする。

ファクシミリデータの国際標準的な符号化方式として知
られているモディファイド・ハフマン符号（以下ＭＨ符
号と略記する）のように符号諸種が２５６未満であるな
らば、８ビツトの中間符号で全ての非定長符号語を区別
できるので、中間符号の語長は８ビツトでよい。第９図
はＭＨ符号にラン長の短いものから順に２進番号を付け
、さらに白ランと黒ランとの区別を最上位のビットで行
なえるようにした８ビツト中間符号の一例を示すもので
ある。

この中間符号Ｃが一意的に非定長符号語ｄに変換できる
ことは当然である。第５図はその変換を行なう非定長化
変換部１５の一例を示す回路図である。図中、５１はＲ
ＯＭ、５２はシフトレジス夕、５３はプリセンタプルな
カウンタ、５４及び５５はＡＮＤ回路、５６は否定回路
である。

並列符号バッファ２３から読み出された中間符号Ｃ′は
、ＲＯＭ５１の並列入力端子Ｄｏ−Ｄ７へ入力される。

ＲＯＭ５１の並列出力端子ＱＯ〜Ｑ３からは入力された
中間符号Ｃ゛に対応する非定長符号語の符号語長Ｃ２（
４ビツトの２進数）が、また並列出力端子Ｑ４〜Ｑｌｌ
からは入力された中間符号Ｃ°に対応する非定長符号の
下位８ビツトの符号主要部Ｃ１が出力される。

ＭＨ符号ではこの１２ビツトから、次のような規則によ
り第９図に示すような目的とする非定長符号語を生成す
ることができる。即ち、もし符号語長Ｃ２が８であれば
符号主要部ｃ１をそのまま符号語ｄとし、もし符号語長
ｃ２が８より大きければその超過数だけの“０”を符号
主要部ｃ１の上位に付加して符号語ｄを作り、符号語長
ｃ２が８より小さければ符号主要部ｃ１のうち語長数だ
けの上位ビットが符号語ｄを成すものとする。この規則
は第５図の非定長化変換部１５において以下のように実
行される。

符号主要部Ｃ１（８ビツト）はシフトレジスタ５２の並
列入力端子ＤＯ〜Ｄ７へ、また符号語長Ｃ２（４ビツト
）はカウンタ５３のプリセットデータ入力端子ＤＯ〜Ｄ
３へ接続され、セントパルスＳによりそれぞれセットさ
れる。この回路例では、符号語長Ｃ２は実際のビット数
より１だけ小さい値とする。

次にシフトパルスＳＰがカウンタ５３のクロック入力端
子ＣＫに印加されてカウンタ５３の４数値がＯとなり、
ゼロ出力Ｚが“１”となるまでカウントダウンを続ける
。カウンタ５３のプリセント値が８以上である場合は、
７にカウントダウンされるまでカウンタ５３の２３桁の
出力Ｑ３が“１″であるから、否定回路５６を経て、２
つのＡＮＤ回路５４及び５５に“０″が入力され、シフ
トパルスＳＰはシフトレジスタ５２のクロック入力端子
ＣＫに達せず、ＡＮＤ回路５５の出力値も“０”のまま
である。シフトパルスＳＰはそのまま非定長符号ｄの各
符号ビットを出力するパルス０Ｃでもあるから、この間
の符号ビットとしては“０”が出力されることになる。

そしてカウンタ５３の計数値が７以下になると、カウン
タ５３のＱ３出力は０”となり、シフトパルスＳＰがＡ
ＮＤ回路５４を経てシフトレジスタ５２をシフトし、シ
フトレジスタ５２の最上位桁の出力Ｑ７がＡＮＤ回路５
５を経てそのまま符号出力ｄとなる。即ち符号主要部Ｃ
Ｉが上位ビットから順番に符号ビットとして出力されて
ゆき、カウンタ５３のゼロ出力Ｚが１″となった後、さ
らにもう１つのシフトパルスで最後の符号ビットが出力
されて非定長化変換が完了する。

もしカウンタ５３のプリセント値が７より小さければ、
符号主要部Ｃ１の上位から途中までのビットが符号ビッ
トとして出力されることになるのは明らかである。そし
て次の中間符号Ｃ゛がシフトレジスタ５２及びカウンタ
５３に入力され、上記と同様の動作が繰返される。

第５図の非定長化変換部１５において、上記の最後の符
号ビットの出力と次の中間符号の入力が同一の動作ステ
ップ内で行なわれるならば、非定長化変換に要する動作
ステップ数は非定長符号語の語長に等しくなる。

さて、次にバッファ監視部２４による入力速度制御の一
例を説明する。

並列符号バッファ２３内の非定長符号の記憶量、即ち並
列符号バッファ２３内に蓄積された中間符号を非定長符
号に変換した場合の非定長語長の総和がバッファ監視部
２４による監視の対象となる量であるが、この量は一般
に次のようにして得ることができる。即ち、並列符号変
換部２２からバッファ２３に中間符号が書込まれる際に
その中間符号に対応する非定長符号語長を加算し、バッ
ファ２３から非定長変換部１５へ中間符号が読出される
際にその中間符号に対応する非定長符号語長を減算する
ような演算を継続して行なえば、當にバッファ２３内部
の非定長符号語長の累積値が得られる。

第６図は上記のような演算を実行するバッファ監視部２
４の一例を示すブロック図である。図中、６１はデータ
セレクタ、６２はＲＯＭ、６３は加算回路、６４はラッ
チ回路、６５はＯＲ回路、６６はＲＯＭである。

データセレクタ６１の一方の入力は並列符号変換部２２
から並列符号バッファ２３に書込まれる中間符号Ｃであ
り、通常はこの入力がそのままデータセレクタ６１から
出力されて、ＲＯＭ６２により対応する非定長符号語の
語長を示す２進数ｇに変換され、加算回路６３の一方の
入力となる。

加算回路６３のもう一方の入力はそれ以前の非定長符号
語長の累積値を記憶しているランチ回路６４の出力値ｅ
であり、この両者の和の値りが加算回路６３の出力とし
て得られる。この和りはランチ回路６４の入力に接続さ
れ、バッファ２３への！込みパルスＢＷの最後で、ラッ
チされて新しい累積値ｅとして保持される。データセレ
クタ６１のもう一方の入力は、並列符号バッファ２３か
ら非定長化変換部１５へ読出される中間符号Ｃ゛であり
、バッファ続出しパルスＢＲがオンの時のみデータセレ
クタ６１を通過してＲＯＭ６２に入力され、ここで対応
する非定長符号語の語長を示す２進数の補数、即ちその
語長を絶対値とする負の２進数に変換される。このため
ＲＯＭ６２にも続出しパルスＢＲがアドレス入力の最上
位桁として入力されている。変換後の負の語長ｇは加算
回路６３によってそれまでの累積値ｅと加算される。

この演算は非足長符号語長の累積値から、今回読出され
た中間符号Ｃ”に対応する非定長符号語長を減算するこ
とに他ならず、その結果の値りは読出しパルスＢＲの最
後で、ランチ回路６４に新しい累積値ｅとして保持され
る。

第６図中のＲＯＭ６６は、上記のようにして得られた非
定長符号の記憶量ｅを、予め定められた複数種の基準値
とどんな大小関係にあるかを示す信号ｆに変換するため
の比較器として働くものであり、この信号ｆがバッファ
監視部２４の出力としてデータ入力部２１の動作速度を
制御するために使われる。

引続き、データ入力部２１のデータ入力速度を制御する
方法を説明する。ここではデータ入力部２１は予め定め
られた複数段階の入力速度を取り得るものとし、かつバ
ッファ監視部２４からの制御信号によりその入力速度が
変えられるものとする。

第７図はこのようなデータ入力部をもつものの場合に、
バッファ監視部２４が非定長符号の記憶量に基づいてデ
ータ入力部２１のデータ入力速度を制御する方法の一例
を示す図である。

並列符号バッファ２３のバッファ容量を図のように４つ
の領域に区分する９図中、７１はＰＩＬＬ付加領域、７
２は加速領域、７３は定速領域、７４は減速領域であり
、記号ＡないしＤは各領域７１〜７４を区分する閾値を
表わす。そしてバッファ監視部２４では非定長符号の記
憶量ｅをこれらの闇値Ａ−Ｄと比較して、記憶量ｅが第
７図の４つの領域７１〜７４のいずれに属するかを制御
信号ｆとして出力する。

データ入力部２１では１ライン分の入力データを中間符
号に変換して並列符号バッファ２３に書込むことが完了
する度にバッファ監視部２４がらの制御信号ｒをチェッ
クし、次の１ライン分の入力データに対する動作クロッ
ク速度、即ちデータ入力速度を決定すると共に、必要に
応じて第１の変換部２５に後述のようなＦＩＬＬ付加を
指令する。

もし、非定長符号の記憶量ｅがＦＩＬＬ付加領域７１　
（０≦６＜Ａ）内であった場合は、データ入力１１１２
１は並列符号バッファ２３のアンダーフロラを避けるた
め記憶量ｅが閾値Ａに達するまで画像データとしては意
味を持たないダミーのＦＩＬＬ信号に相当する中間符号
を該バッファ２３に入力する必要がある。例えばＭＨ符
号の例ではＢＯＬ（ＥｎｄＯｆ　Ｌｉｎｅ　）符号の前
に余分な１０″をつければよいから、第９図のような形
式の中間符号では未定義の符号語（例えば上位４ビツト
が０１１１の符号語）を利用して、下位４ビツトに付加
すべき“０”の個数を２進数で表現した値を持たせた中
間符号語をＦＩＬＬ付加のためのダミーとして並列符号
バッファ２３に入力する。もし１つの中間符号語で十分
なＦＩＬＬ信号が得られなければ、複数の中間符号語が
該バッファ２３に入力されることになる。

非定長符号の記憶量ｅが加速領域７２に入る場合（Ａ≦
ｅ≦Ｂ）には、データ入力部２１の入力速度が一段階加
速されるように動作クロックを選ぶ、同様に非定長符号
の記憶量定速領域７３（Ｂ〈ｅ≦Ｃ）内ではデータ入力
速度をそのまま維持し、減速領域７４（Ｃ＜ｅ≦Ｄ）内
ではデータ入力速度を一段階減速するような動作クロッ
クが選ばれる。

上記のような制御により、並列符号バッファ２３に入力
される中間符号の量を制御し、伝送路に定速で出力され
る非定長符号語の出力量を平均的に均衡させることが可
能となる。

ここでデータ入力部２１の入力速度が最高の段階ではｌ
ライン当たりに発生される中間符号量が１ラインの入力
時間内にバッファから伝送路へ出力される非定長符号量
より必ず大きくなり（ＦＩＬＬ付加領域の閾値Ａはこの
条件により定められる）、入力速度が最低の段階では、
逆に発生される中間符号量がバッファからの出力符号量
よりも小さくなるように複数段階の入力速度が設定され
ていれば、アンダーフロラやオーパフロウを避けること
が可能である。

なお、定速領域７３は必ずなければならないものではな
く、閾値Ｂが閾値Ｃに等しくなっても上記の制御方法は
基本的に不要である。

また並列符号バッファ２３内には実際には中間符号が蓄
積されていることから、厳密な意味ではバッファ監視部
２４で非定長符号語長の総和とともに中間符号の記憶量
も監視しなければオーパフロウの危険性があるが、中間
符号量とそれを非定長符号に変換した場合の総符号語長
とは統計的にほぼ比例しているので、減速領域７４を多
少の余裕を持たせた大きさにしておけば、実用上非定長
符号の記憶量の監視のみで差支えない。

ところで上記第５図の例では８ビツトの中間符号により
、Ｍｌ符号の符号語の種類を表わし、この中間符号Ｃを
非定長化変換部１５において変換し、非定長符号語を生
成するのに十分な情報を有する符号（ＣＩとＣ２）とし
、これを更に変換して非定長符号語を生成した。またバ
ッファ監視部２４においては並列符号バッファ２３に入
出力される中間符号から対応する非定長符号語の語長値
を得、これを加減演算することにより、バッファ２３内
の非定長符号の記憶量を計算できた。

このように本発明における中間符号としては、各中間符
号語が対応する非定長符号語を一意的に決定できるよう
な性質さえもっていれば、非定長符号への変換及びバッ
ファ監視が可能であることがわかる。しかもこうした中
間符号は非定長符号語を生成するのに十分な情報をもた
ないためにその語長が短く、並列符号バッファ２３の容
量が少なくて済む。

なお、上記実施例では、中間符号を符号語の種類に１対
１に対応させるようにしたが、この中間符号は、非定長
符号語を一意的に決定し得るならば上記実施例に限るも
のではない。例えば、ファクシミリ信号ではランは白ラ
ンと黒ランが必ず交互に出現するから第９図のように白
ランと黒ランの区別を含んだ中間符号でなくても一意的
に対応する非定長符号語を決定できる。そのような場合
はＭＨ符号に対しては第１０図のように白ランと黒ラン
のそれぞれのラン長に共通に７ビツトの定長符号を中間
符号として用いることができるわけであり、並列符号バ
ッファ２３の所要容量を更に少くできる効果がある。

但しこのような中間符号に対しては非定長化変換部１５
で対応する非定長符号語に変換する際と、バッファ監視
部２４で対応する非定長符号語の語長を得て非定長符号
の記憶量を演算する際に、それぞれの中間符号語が白ラ
ン符号と黒ラン符号のいずれを表わしているかを識別し
なければならない。そのためフリップフロップのような
状態記憶素子を用いて初期状態から逐次に処理対象とな
る中間符号語がどちらのランを表わすものであるがを追
跡し、１つのランの処理が完了する度に、記憶状態を反
転させることにより、白ラン用の処理から黒ラン用の処
理へ、或いはその逆の方向へと処理を切替えるような工
夫が必要となる。

例えば、非定長化変換部１５にはフリップフロップが１
ケ、またバッファ監視部２４では並列符号バッファ２３
の書込み側と読出し側の両方で計２ヶのフリップフロッ
プが状態記憶のために必要となるわけである。

第８図はそのような場合に相当し、白ランと黒ランとの
区別のためのビットを省略した７ビソトの中間符号Ｃ゛
から非定長符号ｄを生成する非定長化変換部１５の一構
成例を示す回路図である。

図中、８１はシフトレジスタ、８２はプリセンタプルな
カウンタ、８３，８４．８７はＡＮＤ回路、８５．８６
はＴ型のフリップフロップ、８８はＲＯＭ、８９は否定
回路である。

並列符号バッファ２３から７ビツト並列に読み出された
中間符号語Ｃ”は、まずＲＯＭ８８によって対応する非
定長符号語を生成するに十分な情報を含む１４ビット並
列の信号ｌに変換される。

この際に、変換の対象となる中間符号語が第１θ図にお
ける白ラン符号語か黒ラン符号語のいずれを表わしてい
るかの情報がＲＯＭ８Ｂの入力端子Ｄ７に入力されなけ
ればならないが、この情報はラン長が０から６３までを
表わす中間符号語（第１０図に示すようにその最上位桁
Ｄ６が０である）が並列符号バッファ２３から続出され
、ＲＯＭ８８に印加される度に読出しパルスＢＲがＡＮ
Ｄ回路８７を経てフリップフロップ８６のトグル端子Ｔ
に入力され、ラン毎にフリップフロップ８６の出力Ｑが
反転されることにより得られる。

ここで、ＲＯＭ８Ｂの並列出力ｌは最大の非定長符号語
長より１だけ大きいビット数を持ち、非定長符号語がそ
の下位に詰められた形で含まれ、さらに非定長符号語の
鰻上位桁より１桁上位のビットを“１″とし、それより
も上位のビットは全て＠０”であるものとする。つまり
ＲＯＭ８８の並列出力ｌの桑上位桁Ｑ１３から順に見て
最初の“１”が符号語の開始位置を示すマークｍであり
、その次の桁から最下位桁ＱＯまでの各ビットが非定長
符号語ｄを成す形式を持つものとする。

ｍ　ｄ （開始マーク）（非定長符号語） ＲＯＭ８８から１４ビット並列に出方された信号ｌは、
シフトレジスタ８１の並列入力端子ＤＯ〜Ｄ１３に接続
され、セットパルスＳによりセントされる。また、これ
と同時にカウンタ８２に「１４」という値がプリセット
され、フリップフロップ８５がリセットされる。次に、
シフトパルスＳＰがシフトレジスタ８１及びカウンタ８
２のクロック入力端子ＧＫに印加され、これによってシ
フトレジスタ８１のシフトと共に、カウンタ８２のカウ
ントダウンが行なわれる。このシフトパルスＳＰはカウ
ンタ８２の計数値が０となりゼロ出力２が“１”となる
まで続けて印加される。シフトレジスタ８１の最上位桁
の出力Ｑ１３に“１″の値が出力されるまではフリップ
フロップ８５０出カＱが０”のままであるから、シフト
パルスＳＰがＡＮＤ回路８４でゲートされて、出力クロ
ックＯＣは発生されず、有効な符号出方はない。フリッ
プフロップ８５の出力Ｑに最初の“１”、即ち開始マー
クｍが現われると、シフトパルスＳＰがＡＮＤ回路８３
を経て、フリップフロップ８５のトグル端子Ｔに印加さ
れ、フリップフロップ８５の出力Ｑ値を反転させる。こ
の反転で、出力Ｑは１”となり、以後のシフトパルスＳ
Ｐは全てＡＮＤ回路８４を通過して非定長符号ｄを出力
するためのクロックＯＣとなる。またフリップフロップ
７５の出力ｄは“０”となって、ＡＮＤ回路８３のゲー
トを閉じるため、以後シフトレジスタ８１の出力Ｑ１３
がどんな値を出力してもフリップフロップ８５の出力値
が反転することはない。これにより、中間符号Ｃ°中の
開始マークｍの次のビットから順次に符号出力ｄ及び符
号クロックｏｃが出力され、カウンタ８２の計数値が０
となり、ゼロ出力Ｚが１″となるときに中間符号Ｃ”の
最下位ビットが出力されて、１つの非定長符号語の出力
が完了する。そして、次の中間符号がＲＯＭ８Ｂに印加
されると以後上記と同じ動作が繰り返される。

なおこの例の非定長化変換部では、出力される符号語長
の大小に拘らず、一定数（１４以上）の動作ステップが
必要である。

以上、いくつかの具体例により、この発明によるＲＬ符
号化装置の構成を説明してきたが、並列符号変換や非定
長化変換、それにバッファ監視による入力速度制御の方
法はこれらの例の場合に限定されるものではなく、符号
化の中間過程で、非定長符号を一意的に決定し得る一定
長の中間符号を想定できるようなＲＬ符号化方式であれ
ば、必ずこの発明によるＲ　Ｌ符号化装置の構成が適用
でき、それぞれの符号化方式に適した並列符号変換や非
定長化変換の方法を見出すことが可能である。

なお、これまでの説明においては、白黒２値のファクシ
ミリデータのＲＬ符号化を具体例として用いてきたが、
ＲＬ符号化が通用できるデータ、例えば中間調画像やカ
ラー画像等の画像データ、また音声データや数値データ
などでも、ＲＬ符号化の部分についてはこの発明による
ＲＬ符号化装置の構成が適用できることは言うまでもな
い。但し、２値のファクシミリデータと異なり、各ラン
のデータ値がＲＬ符号の列のみでは識別できないため、
ＲＬ値の符号化のみでなく、データ値の符号化も含めて
、これまでの説明に述べたようにデータを連続的に入力
したり、中間符号をビット並列的な符号変換で生成でき
る場合に限って、この発明によるＲＬ符号化装置の構成
が大きな意味を持つわけである。

〔発明の効果〕

以上のように、この発明によれば、データ入力部を入力
速度可変なものとし、符号変換部と非定長化変換部との
間に中間符号を記憶するバッファメモリを設け、該バッ
ファメモリに記憶されている中間符号を非定長符号語に
変換した場合の総符号長の大きさに応じて上記データ入
力部の入力速度を制御するようにしたので、動作制御が
簡単に、かつ符号化処理の高速化が容易となり、さらに
装置の価格を安価にできる効果がある。また上記中間符
号として、非定長符号語を一意的に決定し得る短い語長
のものを採用したので、上記バッファメモリの容量が少
なくて済み、この点からも装置の価格をさらに安価にす
ることができる効果がある。

【図面の簡単な説明】

第１図は従来のＲＬ符号化装置の構成を示すブロック図
、第２図はこの発明の一実施例によるＲＬ符号化装置の
構成を示すブロック図、第３１ｉ！Ｊはこの発明の一実
施例によるＲＬ符号化装置のＲＬ計数及び並列符号変換
処理の動作タイミングの一例を示すタイミングチャート
図、第４図ないし第８図はこの発明によるＲＬ符号化装
置の並列符号変換部又は非定長化変換部、或いはバッフ
ァ監視部の具体例を示す図で、第４図は第２図の並列符
号変換部の一例を示す図、第５図はそれに対応する非定
長化変換部の一例を示す図、第６図はバッファ監視部の
一例を示す図、第６図はバッファ監視部の一例を示す図
、第７図はバッファ監視に基づいてデータ入力速度を制
御する方法の一例を示す図、第８図は並列符号変換の他
の一例に対応した非定長化変換部を示す図、第９図及び
第１θ図は、ＭＨ符号と中間符号の対応例を示す図であ
る。 ２１・・・データ入力部、２５・・・第１の変換部、２
３・・・並列符号バッファ（バッファメモリ）、２４・
・・バッファ監視部、１５・・・非定長化変換部（第２
の変換部）。 なお図中同一符号は同−又は相当部分を示す。 代理人　大　岩　増　雄 ｈａ１図 第２図 第６図 第７図 ｅ　八゛・・ノフヱ　１ム　ｆａ！ 第９図 第１０図

Claims (2)

【特許請求の範囲】
1. （１）　入力データを同じデータ値をもつデータの連な
   りに分割し各連なりのデータの個数であるランレングス
   を順次に非定長符号語に変換して出力するランレングス
   符号化装置において、データ入力速度可変なデータ入力
   部と、該データ入力部からの入力データのランレングス
   を計数し各計数値の２進数をビット並列に処理し対応す
   る非定長符号語を一意的に決定し得る一定長の中間符号
   に変換する第１の変換部と、上記中間符号をビット並列
   に順次に記憶するバッファメモリと、該バッファメモリ
   から中間符号を順次に読み出して該中間符号を対応する
   非足長符号語に変換し出力する第２の変換部と、上記バ
   ッファメモリ内に記憶されている中間符号を非定長符号
   語に変換した場合の総符号長を検知しその大きさに応じ
   て上記データ入力部のデータ入力速度を制御するバッフ
   ァ監視部とを備え、上記第１１．第２の変換部を並行し
   て　′動作させるようにしたことを特徴とするランレン
   グス符号化装置。
2. （２）上記バッファ監視部が、上記バッファメモ　′す
   への中間符号の書込みの際に対応する非定長符号語の語
   長値を加算し中間符号の読出しの際に対応する非定長符
   号語の語長値を減算することにより、該バッファメモリ
   内に記憶されている中間符号を非定長符号語に変換した
   場合の総符号長を検知するようにしたことを特徴とする
   特許請求の範囲第１項記載のランレングス符号化装置。