JPS6068729A - デジタルデ−タ圧縮方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタルメツセージ又はデータ流を圧縮して
受信位置へ送り、受信位置で、これを非圧縮状態に復帰
して最初のメツセージ又はデータ流を回復するような方
法及び装置に係る。

従来の技術 最近では、デジタルデータの通信量が急激に増加し、こ
れに伴なって回線使用料が次第に重要視されてきている
ために、デジタルデータ圧縮技術を用いて送信時間を短
縮することに大きな関心がもたれてきている。成る都の
情報を短い時間で送信できれば、これに対応して回線使
用料も低減することは明らかである。

データを圧縮する技術としては、色々なものが知られて
いる。１つの技術は、信号シーケンスを曲線又は波形で
表わして曲線に適合した多項式の係数を送信するような
アナログ式曲線適合法である。受信位置では、これらの
係数から曲線か再構成される。然し乍ら、この圧縮技術
では、波形に厳密に適合する曲線を形成できないことか
らエラーが生じる。それ故、この技術は、絶対的な精度
が要求されるところでデジタルデータ流を送信するには
適当でない。例えば、テキストデータや会計データの送
信には、通常、エラーがあってはならない。

ハフマン（Ｈｕｆｆｍａｎ）コード化として知られてい
る別の技術においては、文字のブロックが、それらの発
生頻度に応じてコード化される。この技術は、長いメツ
セージの場合、非常に効率的なコードを形成することが
できる。然し乍ら、メツセージの長さが中程度もしくは
短い場合には、発生頻度の変化を表わすようにコードを
時々変えねばならない。このような変化をなす時には、
受信位置へコード化命令を送信して、受信器がその送信
メツセージをデコードできるようにしなければならない
。これらの命令を送信する必要があるために、メツセー
ジ情報のコード化によって得られる送イａ時間の節約が
減少されることは明らかである。

発明の目的 そこで、本発明の目的は、デジタルデータを効率よくコ
ード化して受信器へ送信し、受信器がエラーを生しるこ
となく元のデータを復帰できるようにする改良された方
法及び装置を提供することである。

本発明の別の方法は、送信データから元のメツセージを
検索できるようにする特殊なコード化情報を受信器へ送
信する必要性をなくした上記形式のシステムを提供する
ことである。

本発明の更に別の目的は、全体的に複雑でなく、又、製
造経費もしくは維持費が安い上記形式のシステムを提供
することである。

本発明の他の目的の１部分は、自明であり、又、１部分
は、以下の説明から明らかとなろう。

発明の構成、作用及び効果 従って、本発明は、多数の方法段階、及び、このような
段階の１つ以上と他の段階の各々との関係、並びに、こ
のような方法段階を実行するための以下で詳細に述べる
部品の配列、素子の組み合わせ及び構造特徴を用１．Ｘ
た装置を提供し、本発明の範囲は、特許請求の範囲で規
定する。

簡単に説明すると、本発明のシステムでＬ±、送信すべ
きデータが、キーボード、コンピュータ及びテレメトリ
受信器等の如き一般のデータソースから得られる。どの
ようなデジタルデータ流ｔこも圧縮技術を適用できるが
、説明」二、データ流は１種々の英文字数字、区読点、
及びイｍの記−号・、例えば一般のＡＮＣＩＩ　７ビン
トコードされた記号、を用いた英文メンセージであると
仮定する。又、説明上，ＡＮＳＩＩコート′のような一
般のコードで表わされた記号を指すものとして「平文（
プレインテキスト）Ｊとしｘ；）ｉ６を用１，）る。【
コート」及び「コード化Ａ．！：し）うＨｉｔよ、本シ
ステムで形成されるコートを指す。

送信位置では、種々の文字ブロックの発生頻度を考慮し
たコード化アル、：Ｉ’　ＩＪズムによって文字ブロッ
クにコードか与えられる。従って，これは、記号のソー
スから送信位置に受（す取られる平文記号列に応じて全
コードが変イヒするような連続的なプロセスである。

最初のコートは、適当な手段によって受信位置へ送られ
る。次いで、メツセージの受信中に、受信器は、デコー
ドプロセスにより復帰された平文記号に、送信位置で用
いたものと同じコード変化アルゴリズムを適用すること
により、記憶されたコードテーブルを状態に応じて更新
する。従って、受信器は、更新情報の別途送信を必要と
せずに、更新されたコードによりど送信位置から受けた
コード化記号を連続的にデコードすることができる。

この構成では、メツセージの送信に要するビット数が２
：ｌで減少された。更に、２文字のブロックのみをコー
ド化する状態でも、この減少が達成された。

特に、好ましいコード化アルゴリズムにおいては、コー
ドテーブルがランダムアクセスメモリにマトリクス形態
で記憶される。コード化を受ける記号セットの各記号は
、このコードメモリにおいて特定の１組のアドレスを規
定する。例えば、」二記ＡＮＣＩＩセットの各文字は、
メモリ内の行のアドレスとして使用され、即ち、その行
の１組のメモリアドレスを規定する。又、メモリは、列
アドレスも番号が付けられている。従って、選択された
行及び列アドレスをメモリに送ることにより、特定のメ
モリ位置が規定される。

送信さるべきメツセージの文字は、メモリ内の対応行を
アドレスするのに使用され、次いで、システムは、テキ
スト内のアドレス文字に続く文字ブロックがメモリ内の
その行の位置に記憶されているかどうかを決定するよう
に列アドレスを介して作動を繰り返す。説明を容易にす
るため、この点において、システムは、アドレス文字に
統く次ぎの２つの文字につシ）て走査を行なって、これ
ら文字がその行の位置にあるかどうかを調べるものと仮
定する。

アドレス文字に続く２文字のブロックが見つからない場
合には、これが、アドレスされたメモリ行の中の使用で
きるメモリ位置にロードされ。

第２の文字が解除されて、平文として送信される。送信
する直前に、その文字に対する７ビツトの平文表示が、
８番目のビット、例えばゼロと結合され、これは、平文
として送信されるビットを識別する状態ビットとして働
く。

一方、その文字対が、アドレスされたメモリ行の成る位
置において見い出された場合には、その位置に対応する
メモリ列番号が、そのブロックのコードワードとして送
信される。この場合は、結合される状態ビットが１であ
り、ワードを文字対のコードとして識別する。従って、
送信される単一の列番号は、メツセージの２文字を表わ
し、実際に送信されるデータにおいて１文字が節約され
る。

受信位置には、送信位置のコードメモリと全く同じ内容
をもつコードメモリがある。従って、列番号を受け取る
と、受信ユニットは、受信した列番号と、その手前の文
字により与えられる行アドレスとでもってそのメモリを
アドレスする。このようにして、受信ユニットは、列番
号でコード化された２つの文字の平文変換体をそのメモ
リから検索する。

第２の文字が平文として送信された場合には、送信ユニ
ットが、そのメツセージの第３及び第４文字を含む位置
についてそのコードメモリ内の対応行を探索する。この
ような位置が見つかると、送信ユニットは、前記したよ
うに対応列番号を送信する。受信ユニットは、前記した
ように、そのコードメモリから第３及び第４文字を検索
することにより列番号をデコードする。　第２及び第３
文字がコードで送信された場合には、送信゛　ユニット
は、第３文字ヘスキップし、第４及び第５文字について
そのメモリの対応行を探索する。

これらの文字がその行の位置で見つかるかどうかに基づ
いて、（ａ）第４及び第５文字に対するコード（列番号
）、又は、（ｂ）平文の第４文字のいずれかが送信され
る。これに応じて、受信ユニットは、前記したように応
答する。

従って、データ送（Ｍを制御するアルゴリズムは、次の
通りである。

（１）文字が平文として送信される場合、次の文字ブロ
ックは、このブロックがその文字で規定される行内のコ
ードメモリ位置に見つかれば、コード（即ち、列番号）
で送られ、さもなくば、次の文字は平文で送られる。

（２）文字が、コードで送信されるブロック内の最後の
文字である場合には、上記（１）の手順に従い、即ち、
その文字で規定されたメモリ行内の位置に見つかった場
合には次のブロックがコードで送信される。さもなくば
、次の文字は平文で送られる。

（３）文字が、コードで送信されるブロック内にあるが
、そのブロックの最後の文字ではない場合には、何の処
理も行なわれない。

送信位置及び受信位置にあるメモリは、多数のアルゴリ
ズムのいずれかに基づいて更新される。文字が平文とし
て送信される場合には、その文字で始まるテキストブロ
ックを、その手前の文字で位置が規定される行に含むよ
うなコードメモリが見つからないという事実に基づいて
、簡単なアルゴリズムを使用することができる。従って
。

平文の文字が送信される場合には、その文字で始まるプ
１口↓りを、手前のテキスト文字で規定された行内の次
に使用できる位置に記憶することによりコードメモリが
更新される。その他の時には、メモリは更新されない。

各々のメモリ行内の１次に使用できる」位置は、内容が
最も長く記憶されている位置を選択するだけで決定する
ことができる。このような規準は、各々の位置を順次に
選択するだけで、換言すれば、列番号を１つづつたどる
だけで、満足することができる。

或いは又、システムは、各行の各位置で文字ブロックが
見い出された頻度を追跡するように、各行について統計
学的な値を維持することができる。従って、その行内の
１次に使用できる」位置とは、このような一致の頻度が
最も少ない位置である。

いずれの場合にも、文字セットのコード化は、テキスト
内の種々の文字ブロックの頻度に応じて行なわれ、この
アルゴリズムは、より厳密に頻度に従ったものであるが
、システムの複雑さが成る程度増加する。

更に、送信及び受信の両位置は、同じ適応アルゴリズム
に容易に従うことができ、即ち、受信ユニットは、その
目的で特殊な送信を行なわずにコードテーブルを更新す
ることができる。

実際には、本発明のシステムの実施例において、前記し
たように、大きいブロックをコード化する程、メツセー
ジの圧縮度が犬きくなるので、５つのメツセージ文字よ
り成るブロックがコード化される。又、後述するように
、種々のメモリ位置に記憶された５つの文字に対する部
分的な一致をコード化して、送信されているメツセージ
を更に圧縮するような構成にされている。

送信ステーションでは、ブロック数と同数の文字が送信
される後まで、コードメモリの更新が遅延される。これ
により、送信ステーションと受信ステーションとで必要
な同期をとって更新が行なわれる。特に、この遅延によ
り、′システムは、送信及び受信の両ステーションにお
いてデータ汝の同し点でコートを更新することができる
。従って、受信ステーションは、該ステーションのコー
トメモリが、受信したコードワードの最新指定を含むよ
うに更新される前に、そのコードワードをＭ、、Ａする
といった不ｆＪｆ能な作業に直面しないようにされる。

本発明のコード化システムは、適応システムであるから
、コードメモリにテーブルを形成して石くのに成る程度
の時間を要する。従って、メツセージの始めの圧縮度は
比較的僅かである。然し乍ら、ノー、セージが続くにつ
れて、圧縮度は増加する。メモリの内容をスクラッチか
ら確立する必要性をなくすために、送信及び受信位置の
コードメモリには、予め分かっている成る発生用爪を表
わす同一・ブロックを予めロードすることができる。こ
れにより、送信開始から少なくとも成る程度のメツセー
ジ圧縮が与えられる。

実際に、コードメモリを予めロードすることにより、送
信が傍受されたとしても、予めロードされたコードテー
ブルをもたない聴取溝にこれが分からないように、送信
を盗聴防止する便利な手段が与えられる。

本発明の特徴及び目的を完全に理解するため、添付図面
を参照して本発明を以下に詳細に説明する。

実施例 さて、添付図面の簡単な説明すれば、参照番号１０で一
般的に示された本システムのコード化部分は、ソース１
２からのデジタルデータ流を処理して、送信手段１４に
より受信位置へ送信する。ソース１２は、キーボードで
あってもよいし、コンピュータであってもよいし、或い
は他の処理手段であってもよい。送信手段１４は、受信
部１０からの出力を適当な通信リンクを経て受信位置へ
送出するモデム又は他の一般の手段である。好ましくは
、部分１０は、それ自身の内部制御器２２に基づいて独
自に作動できるようにバッファメモリ１６及び１８によ
ってソース１２及び送信手段１４から分離され、制御器
２２は、コード化部分内の他の素子へ適当な制御及びタ
イミング信号を発生する。これら信号の幾つかは、添付
図面に明確に示しであるが、他の信号はシステムの作動
において重要度の低いものであり、これは当業者にとっ
て明らかなものであろう。制御器は、それ自身の時間間
隔及びシステム内の種々の信号の状態に応じて作動し、
システム全体が状態装置として機能するようになってい
る。更に、種々の信号の相対的な時間は、ここに述べる
アルゴリズムに基づいて保持されるが、それらの絶対的
なタイミングは変化してもよい。例えば、文字のブロッ
クがコードワード表示によって送信される時には、バッ
ファ１６からの平文文字をシフトすることによってブロ
ー２りの交換速度を上げるために、ここに述べるＳ信号
の速度が上げられる。

コード化部分１０は、ランダムアクセスコードメモリ３
２にマトリクス形態で含まれているコートテーブルに基
づいて文字のブロックをコード化する。コード化部分に
おいては、バッファ１６からの次々のメツセージ文字が
、制御器２２からの″シフト”パルスＳによって、一連
の５個のしのレジスタ２４にある文字はマルチプレクサ
２９の１つのチャンネル即ち１組の端子に送られる。

このマルチプレクサは、その他方のチャンネルにレジス
タ３０の内容を受け取る。マルチプレクサの出力は、バ
ッファ１８に送られる。マルチプレクサ２９は、その選
択端子２９ａに″コード′°信号が送られない限り、レ
ジスタ２４からのデータを通し、°“コード″“信号が
送′られた場合には、レジスタ３０に含まれたコードワ
ードを通す。

アドレスカウンタ３１は、マルチプレクサ３３を経てコ
ードメモリ３２の列アドレスを与える。メモリの行アト
°レスは、行アドレスレジスタ３４からマルチプレクサ
３５を経て受け取られる。行アドレスレジスタ３４は、
右側のレジスタ２４からシフトして出された最後の文字
を含んでいる。

パルスＳとパルスＳとの間に、制御器２ｚからメモリ３
２及びマルチプレクサ３３及び３５へ送られる読み取り
／書き込み（Ｒ／Ｗ）信号の読み取り状、ＤＪによって
コード化ルーチンが開始される。又、制御器は、このル
ーチン中に、行アドレスレジスタ３４のメツで一ジ文字
も与え、これはメモリ３２内の位置についての行アドレ
スとして用いられる。更に、カウンタ３１は、メモリの
列アドレスを繰り返したどり、これにより、システムは
、アドレスされたメモリ行内の位置を走査して、レジス
タ２４ないし２８の合成された内容とこれらメモリ位置
の１つに含まれた文字のブロックとの間に一致もしくは
部分的な一致があるかどうかを決定することができる。

この例では、部分１０で処理されるメツセージ文字は、
特定の文字を識別する７つのビットによって各々表わさ
れる。従って、メモリ３２は、１２８のアドレス可能な
行３２　ないし３２１２７ を有し、これらは、文字ＣないしＣに対応０　１２７ する。メモリ３２の列は、カウンタ３１からの５ビツト
の列番号で識別され、従って、カウンタは０から３１ま
での循環カウントを有し、メモリは３２のアドレス可能
な列を有する６本システムは、レジスタ２４−２８の文
字のうちの５細工でな、メモリ位置の内容と一致させよ
うとするものであるから、メモリ３２は５文字分の奥行
であり、即ち、各位置は、５文字より成るブロックを記
憶するウ レジスタ３０に含まれたコードワードは、（ａ）レジス
タ２４−２８の内容に一致する文字のブロックを含むメ
モリ列の番号を指定する５ビツトと、（ｂ）一致の程度
を示す２ビットで構成される。即ち、００は、最初の２
つの文字（レジスタ２４及び２５の）がメモリ位置の対
応文字に一致することを示し、０１は、最初の３つの文
字が一致することを示し、１０は、最初の４つの文字が
一致することを示し、そして１１は、レジスタ２４−２
８の５個の文字全部が一致することを示す。

コード化ルーチン中に、比較回路３６は、レジスタ２４
及び２５の文字で始まる・２個以」二の文字が、カウン
タ３１の循環により走査されるメモリ行内の３２個の各
位置にある文字のブロックと一致するかどうかを検出す
る。このような一致を検出すると、比較回路３６は、レ
ジスタ？４−２８の内容とメモリ内でパ見い出されたパ
文字ブロックとの間の一致の程度を示す２偏の程度指示
ビットを２木の出力ラインに発生する。この程度指示ビ
ットは、コード化ルーチンを開始する前にクリアされた
レジスタ３０内の対応ビットと、比較器３７で比較され
る。一致の程度が、レジスタ３０内の程度ビットで表わ
された数値を越える場合には（コード化ルーチン中に最
初に一致が生じる場合は常にこのようになる）、比較器
３７は、比較回路３６が程度指示ビットを出力した直後
に制御器２２からのＴｘパルスに応答して比較回路３６
が送出した°°ロード″パルスＬをレジスタ３０へａｔ
。このＬパルスに応答して、レジスタ３０は、アドレス
カウンタ３１の内容と、回路３６からの程度指示ビット
とをロードする。

従って、カウンタ３１が、アドレスされたメモリ行に沿
って走査する時に、一致もしくは部分的な一致が、レジ
スタ３０に記録された手前の一致より程度が高く、即ち
、手前の記録された一致の場合よりも多くの文字が一致
する場合には、これが比較器３７によって検出される。

この時、比較器は、ロードパルスをレジスタ３０へ発生
し、新たな一致に関係したコードを記録する。従って、
カウンタ３１が、アドレスされたメモリ行の３２の位置
を通して走査した後に、レジスタ３０は、その行で見い
出された″最良″の一致から導出されたコードを含む。

コード化ルーチン中に、一致が得られた場合には、回路
３６が一致バルスＭを発生する。

更に、第１図を説明すれば、回路３６により発生された
一致信号Ｍは、カウンタ３１がアドレスされたメモリ行
を走査した後、ツリツブ−フロップ４４のセット入力に
送られる。フリップ−フロップ４４は、次のシフトパル
スによってリセットされる。フリップ−フロップ４′４
がセットすると、マルチプレクサの端子２９ａに信号が
与えられ、該マルチプレクサは、レジスタ２４の文字で
はなくレジスタ３０のコードを選択するようにされる。

でルチプレクサ２９は、該マルチプレクサから送られる
データワードを平文文字ではなくコードとして識別する
”１″状態ビツトを上記コードに追加する。

比較回路３６が一致を検出しないか或いはレジスタ２４
の１文字だけの一致を検出した場合にＺｌ、フリップ−
フロップ４４をセー、卜するＭパルスは発生されない。

従って、マルチプレクサ２９は、レジスタ２４の文字を
通し、これを平文文字として識別する”ｏ”状態を追加
する。

マルチプレクサ２９を通過したデータは、バッファ１８
０制御端子１８ａがＳパルスを受けた時だけ該バッファ
にロードされる。このパルスは一般的に５０で示された
論理回路を通されたものであり、該回路が上記の送信ア
ルゴリズムを適用するものである。

特に、回路５０は、デコーダ５３から文字数がロードさ
れるカウンタ５２を備え、デコーダ５３は、一致の程度
を表わす２つの程度表示ビ・ント（レジスタ３０に含ま
れた）を受け取る。上記文字数は、アンド回路５４にゼ
ロパルスとＭ／＜ルスとが同時に送られて、該回路が上
記カウンタにロード信号を発生した時に、上記カウンタ
にロードされる。即ち、５文字が一致した場合には、カ
ウンタにカウント５がロードされ、４文字が一致した場
合には、カウンタにカウント４が入れられ、というよう
にして、カウンタにカウント２まで入れられる。カウン
タ５２は、アンド回路５６を通ったシフトパルスをカウ
ントする。カウンタはゼロまでカウントダウンし、この
時、カウンタのデコード回路が′°ゼロ″信号を出力す
る。この信号は、アンド回路５６を作動不能にし、カウ
ントを停止させる。

カウンタ５２からのゼロ信号は、上記したように作動可
能化信号としてアンド回路５４へ送られると共に、オア
回路５８にも送られ、該回路５８は、フリップ−フロッ
プ４４から″１′′入力も受け取る。このオア回路から
の信号により、ゲ−トロ２は、パルスＳをバッフγ制御
端子１８ａへ通すことができる。

カウンタ５２は、そのゼロ状態で″アイドリング′する
。従って、マルチプレクサ２９がレジスタ２４からの平
文文字を通す状態にされた時には、カウンタ５２からの
ゼロ信号によって、ゲート６２が、次のパルスＳをバッ
ファ１８へ通すことができる。一方、コードメモリ３２
において一致が見つかって、コードを送信すべき場合に
は、ゼロ信号によってゲート５４が作動可能にされ、Ｍ
パルスにより、デコーダ５３からカウンタ５２へ文字数
がロードされる。これにより、カウンタ５２からのゼロ
信号が落ち、カウンタは、今や作動可能にされたゲート
５６を通ったパルスＳをカウントし始める。これと同時
に、Ｍパルスがフリップ−フロップ４４をセットし、そ
の出力により、ゲート６２が次のパルスＳを通すことが
できる。このパルスＳに応答して、／ヘツファ１８は。

マルチプレクサ２９を通ったレジスタ３０からのコード
をロードする。

上記パルスＳによってフリップ−フロップ４４がリセッ
トされ、これによりゲート６２が作動不能にされる。そ
れ故、バッフγ１８は、次のパルスＳに応答せず、従っ
て、レジスタ２４の文字を受け入れない。この禁止作動
が続き、次々の文字はレジスタ３０にロードされるが、
カウンタ５２がゼロに達するまでバ・ンファ１８にロー
ドされない。カウンタ５２がセ゛口に達すると、該カウ
ンタからの信号により、バッファ１８に、マルチプレク
サｚ９を通った次の１フード（平文文字又はコードワー
ド）をロードすることができる。従って、バッファ１８
が、レジスタ３０に含まれたコードワードを受け入れら
れるようになった後、論理回路５０は、そのコードワー
ドで表わされた平文文字をこのバッファが受け入れない
ようにする。

カウンタ５２がゼロに向かってカウントダウンする間は
、その出力信号がアンド回路５４を禁止する。従って、
そのカウントは、レジスタ３４に入るいかなる文字につ
いても、回路３６で検出されたメモリ３２内の文字のプ
ロ・ツクの一致によって影響され、レジスタ３４に入る
文字は、最後の文字以外は、前記したようにコード化ア
ルゴリズＪ１てコードとして送４Ｍされているブロック
内のちのである。

メモリ３２に含まれたコードテーブルの更新に使用する
ように、コード化部分１０は、書き込みアドレスレジス
タセット４２と、６（！ｌのレジスタ４３　ａ−４３ｆ
より成るレジスタ列４３も備えている。レジスタセット
４２は、文字ＣないしＣの各々に対しメモリ３２内の次
に使用でき２７ る位置を示す列アドレスを含んでいる。従って、各々の
文字に対応する１２８個のレジスタ４２゜ないし４２　
があり、これらのレジスタは、メ２７ モリ３２内の１つの行において次に使用できる位置を各
々含んでいる。

レジスタ４３ａ−４３ｆは、レジスタ２４からシフトし
て出される文字を順次に受け取り、これらの文字は、パ
ルスＳによりレジスタ列４３を通してシフトされる。従
って、レジスタ列４３は、コート化部分から送られた（
・１１文又はコートで）Ｉα後の６つの文字を含む。更
に、レジスタ４３ａ−４３ｆの各々は、これに含まれた
文字に関連した状態も含む。このビットの機能は以下で
説明する。

・Ｆ文文字を送信すべきかコードを送信すべきかの判断
をするたびに、コード化部分ｌＯは、メモリ３２内のコ
ードテーブルを更新すべきかどうかの判断も行なう。特
に、ここに示す例では、（ａ）平文文字を送信すべきか
、或いは（ｂ）２文字のみのブロックについてのコート
を送信すべきかのいずれかである場合に、コードテーブ
ルが、５文字より成る新たなブロックで更新される。

然し乍ら、前記したように、コード化部分を介して次の
５文字が処理されてしまうまで更新が遅延される。受信
位置にあるデコード部分は、平文文字、即ち、デコード
された文字でそのコードテーブルを更新する。上記の遅
延により、受信位置では、そのコードテーブルを、メツ
セージの文ｆ・シーケンスに対し、送信ｆｑ１ζ５での
更新と同期して更新するように確保される。換ｎ“すれ
ば、文字シーケンスのいかなる点においても、送信位置
と受信位置が全く同じコードテーブルをもつように確保
される。

比較回路３６は、比較作動によって全（一致が指示され
ないか３文字未満の一致しか指示されない時に、制御器
２２がらのＴ２パルスに応答して更新パルスを発生する
。この更新パルスによりフリップ−フロップ４５がセッ
トされる。フリップ−フロップ４５の出方により、次の
パルスＳに応答してレジスタ４３ｆの状態ビットがセッ
トされ、又、このパルスによりレジスタ２４の文字がレ
ジスタ４３ｆにシフトされる。更に、パルスＳによりフ
リップ−フロップ４５がリセットされる。

次々のパルスＳにより、レジスタ２５−２８の文字がレ
ジスタ列４３ヘシフトされ、全部で５個のパルスの後、
更新パルス発生時にレジスタ２４−２８に含まれていた
文字のブロックが、今度はレジスタ４３ｂ−４３ｆに含
まれる。又、この時には、レジスタ４３ａが、更新パル
ス発生時にコードメモリ３２の行アドレスを与えた文字
を含む。更に、レジスタ４３ｆにセットされていた状態
ビットが、今度は、レジスタ４３ｂに含まれる。レジス
タ４３ｂのこのセット状態ビットにより、ゲート４７は
、パルスＴＩを遅延更新パルスとして制御器２２へ通す
ことができる。

制御器は、更新ルーチンに応じて作動し、この更新ルー
チンは次のコード化ルーチンが始まる前に終了する。特
に、制御器は、コードメモリ３２の書き込み動作に対す
るＲ／Ｗ信号を調整する。又、Ｒ／Ｗ信号により、マル
チプレクサ３５がメモリ３２の行アドレスに対してレジ
スタ４３ａを選択すると共に、マルチプレクサ３３が列
アドレスに対してレジスタセット４２をメモリ３２に接
続する。更に、レジスタ４３ａの文字により、レジスタ
４２　−４２　の対応する１つが０　１２７ 選択され、そのアドレスがケーえられる。次いで、制御
器２２からの適当な信号により、レジスタ４３ｂ−４３
ｆに含まれたブロックがメモリ３２の選択された位置に
ロードされ、選択されたレジスタ４２　−４２　の列ア
ドレスが１だけ増加さ１２７ れて、選択された行内の次に使用できる位置が与えられ
る。これで更新ルーチンが終了する。

レジスタ４２　−４２　がメモリ３２をア１２７ トレスするのに使用されている時にこれらレジスタか増
加すると、各メモリ行に新たなブロックが記憶され、そ
の行内の位置を循環するようにされる。従って、文字の
ブロックがメモリ行に記憶されるたびに、その行の最も
古いブロックが取り替えられる。これにより、メモリ３
２に含まれたコートテーブルは、一般に、システムで処
理される文字の流れにおける種々のブロックの発生頻度
の変化に追従するようにされる。

第２図は、レジスタ２４−２８の内容を、選択されたコ
ードメモリ位置３２ａから検索された文字のブロックと
比較して、上記した種々の出力信号を発生する比較回路
３６を詳細に示している。

第３図を説明すれば、部分１０からのコード化された送
信情報は、受信器７０に到達し、次いで、参照番号７２
で一般的に示されたデコード部分で処理されて、元のメ
ツセージにおける平文データが復帰され、プリンタ７４
のような出力装置へ送られる。デコード部分７２は、バ
ッファ７６及び７８によって受信器及びプリンタから分
離され、内部の制御器８０に応答して独立して作動する
。

入力送信情報に含まれた次々のデータ（平文文字及びコ
ード化文字のブロックで構成された）は、バッファ７６
からレジスタ８４ヘシフトされ、２チヤンネルマルチプ
レクサ８６の一方の端子即ちチャンネルへ送られる。

マルチプレクサは、その制御端子８６ａにデコード信号
が送られると、レジスタ８８に含まれた文字を通゛し、
さもなくば、レジスタ８４に含まれた原文文字を通す。

レジスタ８８の内容は、ランダムアクセスコードメモリ
８２のコードテーブルから得た文字のブロックである。

従って、マルチプレクサ８６の出力は、一連の平文文字
であ′す、これらは、制御器８０からのパルスＳにより
一連の６個のレジスタ９５−９０を介してバッファ７８
ヘシフトされる。

デコード信号は、フリップ−フロップ９８によって発生
される。フリップ−フロップ９８は、ゲート１０２を通
過した制御器８０からのタイミングパルスＴ２によって
セットされる。ゲート１０２は、ｌ記したコード化ステ
ーションでコードワードに追加された°′１′′状態ビ
ットによって作動可能にされる。従って、レジスタ８４
にロードされたブー１ζが列番号を含む時には、ゲート
１０２がパルスＴ２を通して、フリー、ブーフロップ９
８をそのデコード状態にセットする。一方、バッファ７
６からレジスタ８４へ平文文字がロードされた場合には
、ビットが”′０″となり、フリップ−フロ、プ９８は
セットされない。

デコード信号か与えられないと、マルチプレクサ８６は
、文字をレジスタ９５に通し、該文字は制御器８０から
の次のパルスＳに応答してロードされる。

フリ・７プーフロツプ９８からのデコード信号は、デコ
ードルーチンの開始を知らせるために制御器８０にも送
られ、更に、パルスＳがバッフ７７６及びレジスタ８４
へ送られないようにするためアンドゲート１０８にも送
られる。ゲー）１０２からの上記パルスは、カウンタ１
’０４にも送られて、該カウンタにエンコーダ１０５か
らの程度表示数値をロードする。エンコーダ１０５は、
レジスタ８４に含まれたコードワードの程度表示ビット
を、コード化されたブロック即ち列番号がコードワード
であるようなブロックにおける平文文字数に変換する。

カウンタ１０２からのパルスは、ゲート１０７にも送ら
れ、該ゲートは、コード化されたブロック内の文字数が
２である時にデコーダ１１３の出力によって作動可能に
される。ゲート１０７を通ったパルスによりフリップ−
フロップ１０９がセットされる。該フリップ−フロップ
の機能については以下で述べる。

」−記したカウンタ５２の場合と同様に、カウンタ１０
４は、エンコーダ１０５かもの文字数に基づいて５．４
．３又は２からカウントダウンする。カウンタ１０４は
、ゲート１０６を通ったパルスＳをカウントし、そのカ
ウントがゼロに達した時、カウンタ内のデコード回路が
フリップ−フロップ９８のリセット入力にゼロ信号を発
生する。この信号によって、ゲート１０６が作動不能に
されてカウントが停止し、カウンタ１０４はゼロ状態で
″アイドリング゛する。

コードメモリ８２の行アドレスは、以下で簡単に述べる
ように部分７２がデコードルーチンを行なっているか更
新ルーチンを行なっているかに基づいてレジスタ９５又
はレジスタ９０のいずれかからマルチプレクサ１１０を
介してメモリへ送られる。メモリ８２の列番号は、部分
７２がデコードルーチンを行なっているか更新ルーチン
を行なっているかに基づいてレジスタ８４又は書き込み
レシスタセッ）１１２のいずれかから得られる。列番リ
ーは、マルチプレクサ１１４を介してメモリへ送られる
。

デコード信号に応答して、制御器８０は、読み取り／書
き込み（Ｒ／Ｗ）信号を読み取り状態に調整することに
より、次のパルスＳの前にデコードルーチンを開始する
。これにより、メモリ８２は、読み取り作動を行なうよ
うにされる。又、マルチプレクサ１１０及び１１４は、
レジスタ９５の文字をメモリ８２の行アドレスとして且
つレジスタ８４の列番号を列アドレスとして通すような
状態にされる。この時、制御器８０は、メモリの読み取
りサイクルを開始し、ロートノくパルスＬをレジスタ８
８に送って、アドレスされたメモリ位置からレジスタ８
８へ５個の文字のプロ・ンクをロードする。

次いで、制御器８０からのシフトパルスによりレジスタ
８８からマルチプレクサ８６を経て次の一連のレジスタ
９５−９０へと文字が１つづりシフトされ、やがてカウ
ンタ１０４がゼロになってゼロ信号を発生ずる。この信
号により、フリップ−フロップ９８がリセットして、デ
コード信号を終了させ、レジスタ８８に残された文字は
マルチプレクサ８６を通過しなくなる。又、デコード信
号が終ることにより、アンドゲート１０８が作動可能に
され、次のパルスＳがバッファ７６及びレジスタ８４へ
送られる。これによりレジスタ８４に受信メツセージの
次′のワードがロードされる。

一例を示すと、レジスタ８４に含まれたコードワードの
２つの程度指示ビットが３つの一致を示し、即ち、コー
ドワード及び手前の平文文字によってアドレスされたメ
モリ位置に記憶されているブロックの５つの文字のうち
の最初の３個を用いて送信情報から平文を復帰すべき場
合には、カウンタ１０４にカウント３がロードされる。

その結果、メモリ８２からレジスタ８８にロードされた
５文字のブロックの３文字が次の３個のパルスＳによっ
てマルチプレクサ８６を介してシフトされ、この時間中
はレジスタ８４４こ新たなデータカ９０−ドされない。

次いで、デコードル−チンカく終る際に、レジスタ９５
にあった行アドレス文字カー今度はレジスタ９２にあり
、メモリ８２力）ら検索された３文字がレジスタ９３−
９５に含まれる。

レジスタ８４ヘシフトされた次のワード力くコートワー
ドである場合には、前記のデコードル−チンが繰り返さ
れる。これが平文文字である場合には、文字がマルチプ
レクサ８６を介してレジスタ９５ヘシフＩ・され、レジ
スタ９２−９５の文字はこれら一連のレジスタに沿って
／＜・２２７７８に向って進む。

成る程度変更された状態ビ・ントもマルチプレクサ８６
を通り、次々のレジスタ９５−９１を通ってレジスタ９
０へ送られる。特に、入って来る平文文字に追加された
ゼロ状態ビー／　）ζ±、伺等変化を受けずにマルチプ
レクサ８６を通過する。

デコードされた文字がレジスタ８８から検索される時は
、状態ビットがフ１ルンプーフロツプ１１１によって供
給される。このフリップ−フロップは、通常、セットさ
れており、カウント１をフＲすカウンタ１０４からの信
号を通すゲート１１５の出力によってリセツｌ−される
。デー１−１１５　＋よ、フリップ−フロップ１０９が
セ、ント状態であることによって作動可能にされ、即ち
、コードワードされたブロックの文字数が２の時に作動
１丁１指にされる。

フリップ−フロップ１０９は、カウンタ１０４からの１
カウント信号によって１Ｊセ・２トされ、フリップ−フ
ロップ１１１は、次のノ＜）レスＳ＋こよってセットさ
れる。従って、３文字、４文字又は５文字より成るデコ
ードされたプロ・ンクの全ての文字と同様に、２文字よ
り成るデコードされたブロックの各々の最後の文字には
′”０“状態ビ゛・ントが追加され、プロ・ンクの他の
文字に（±“１″状態ビットか追加される。

従って、マルチプレクサ８６を通過した各文字に追加さ
れる状態ビ・ントは、文字が平文文字として受信された
か、或いは文字が２文字より成るデコードされたプロ・
ンクの最後の文字である場合だけ、ゼロ値となる。これ
は、送信位置でコードテーブルを更新すべきかどうかを
決定するために＋ｔｉｉ記コード化部分で用いられたも
のと同じ条件である。

更に、第３図を参照し、メモリ８２のコードテーブルが
、コード４化部分１０のメモリ３２に記憶された更新済
みのテーブルと厳密に対応するように、デコード部分７
２がメモリ８２のコードテーブルを更新する機構につい
て説明する。

レジスタ９１では、該レジスタへと文字がシフトされる
たびに更新ルーチンを開始するかどうかの指示として状
態ビットが使用される。このビットがＯであれば、ゲー
ト１２０を作動可能にして制御器８０からのタイミング
パルスＴｌを通すことができる。

制御器は、これにより生じる更新パルスに応答して、更
新ルーチンを作動させる。特に、制御器は、メモリ８２
に書き込み作動を行なわせるようにＲ／Ｗ信号を調整す
る。又、Ｒ／Ｗ信号のこの状態により、マルチプレクサ
１１０は、レジスタ９０に含まれた文字をメモリ８２の
行アドレスとして通すような状態にされると共に、マル
チプレクサ１１４は、書き込みアドレスレジスタセット
１１２の出力を列アドレスとして通すような状態にされ
る。制御器８０からの適当な信号に応答して、メモリは
、そのアドレスされた位置に、レジスタ９１−９５に含
まれた５つの文字をロードする。

レジスタセラｈｌ１２は、コード化部分のレジスタセッ
ト４２と同様である。従って、このレジスタセットは、
１組のレジスター１２　−１１２１２７を有し、その各
々は、コードメモリ８２の１つの行において°°次に使
用できる゛°列アドレスを含んでいる。これらのレジス
タは、レジスタ９０に含まれた文字Ｃ−Ｃによって選択
されＯ１２７ る。更に、レジスター１２　−１１２　に含まＯ１２７ れた列番号は、レジスタセット４２の列番号と同様に更
新される。

従って、メモリ８２のコードテーブルは、コード化部分
のメモリ３２に含まれたコードテーブルの更新を左右し
たものと同じアルゴリズムに基づいて更新される。それ
故、このシステムは、これにより処理される平文データ
にそのコードを適用するが、コードの変化を受信位置へ
知らせる必要はない。

ここでは、「行ｊ及び「列Ａという語は、複合メモリア
ドレスの２つの部分を指すものとして概念的に使用する
。このようなメモリアドレスは、通當の場合、これら２
つの部分を連結したものである。従って、メモリ３２及
び８２の物理的な行及び列は、通當は、ここに示す行及
び列に対応しない。

程度指示ビットも、コードメモリ内の特定の物理的位置
を指すのに使用されるので、メモリアドレスの一部分と
考えられる。これは、ここに開示するコード化の考え方
から逸脱することなくアドレス機構において行なうこと
のできる多数の変形の１つを考慮すれば明らかであろう
。特に、１つのメモリ位置に文字のブロックを記憶する
のではなく、次々の位置にブロックの文字を記憶するこ
とができる。従って、４文字のブロックについて考えれ
ば、各ブロックの文字を記憶するのに用いられる４つの
メモリ位置が、メモリをアドレスするのに用いられるワ
ードに含まれた２つの最−ド位ビットで指示される。従
って、アドレスワードは、（ａ）上記したように決定さ
れる行アドレスと、（ｂ）メモリ内の特定のブロックの
位置を識別するもにとして上記したように定められる列
番号と、（Ｃ）そのブロック内の位置を特定する下位ビ
ットとで橘成される。然し乍ら、文字のブロックを識別
するために送られるコードは、上記したものと同じであ
る。

コードの有効性は、コード化される種々のシーケンスの
数によって部分的に左右される。又、逆に、各々のコー
ド化されたシーケンスに対するコードワード内のビット
数によっでも左右される。成る意味においては、メモリ
３２及び８２に記憶された文字の各コード化ブロックに
対するコードワードか、そのコード化ブロックのメモリ
位置の全アドレスを含む。即ち１行及び列アドレスと程
度指示ビー、トとを連結したものでａ成される。然し乍
ら、行アドレスは、手前のテキストの一部分として、コ
ードもしくは平文で既に送信されている。それ故、送信
コードワードは、列番号及び程度指示ピントのみで構成
され、システムは、短いコードワードを有効に用いて、
比較的多数のコード化ブロックを識別する。

本発明の別の態様においては、本発明のこの特徴を利用
し、更に別の行アドレスを使用してメモリを拡張するこ
とにより、送信コードワードのビット数を増加すること
なくコード化シーケンスの数か増加される。特に、メモ
リ行を指定するような文字のシーケンス２例えば、文字
の対が使用される。

これを簡単なやり方で行なうとすれば、文字対を使用し
た場合、メモリアドレスの数が平方値となる。然し乍ら
、対応する程度の有効性は増加しない。というのは、成
る文字対、例えばｉｉ。

ｑｘ、ｚｗが、全く生じないが、或いは、はとんど生じ
ないからである。従って、特にこれら文字対に対するメ
モリ位置を与えることによって得られるものはほとんど
ない。それ故、文字対を、コ。

−トメモリ３２及び８２の行アドレスに変換するような
同一のルック・アップテーブルを使用するのが好ましい
。このテーブルは、より一般的な文字対に対して異なっ
た行アドレスを形成し、そしてあまり一般的でない文字
対の群に対して単一の行アドレスを形成するようにＭＩ
ｊ成できる。

かくして、以上の説明から明らかとなる目的の中でも、
前記した目的が効果的に達成されたことは明らかであり
、更に、本発明の範囲から逸脱せずに」二記方法及びト
記構成において種々の変更かなされ得るから、添付図面
に示され或いは上記で説明された全ての事柄は、本発明
を解説するものに過ぎず、本発明を何等これに限定する
ものではないことを理解されたい。

又、特許請求の範囲は、ここに開示する本発明の一般的
な特徴及び特定の特徴を全て網羅するものとする。

【図面の簡単な説明】

第１図は、本発明装置の送信部分を示す図、第２図は、
第１図の送信部分の一部を詳細に示す１Δ、そして 第３図は、ｒｆ５１図と同様な図であるが、本発明装置
の受信部分を示す図である。 １０ψ・・コート化部分　１２争・・ソース１４−争・
送信手段 １６．１８争φ・パンノアメモリ ２２１１ψ会ｎＪＩ（ＪｕＸ　２４−２８−ｈ　＊　１
．／シフ、９２９拳ｅ１１マルチプレクサ ３０１１１１響レジスタ ３１φや拳アドレスカウンタ ３２争・争ランダムアクセスコードメモリ３３．３５争
１１＃マルチブレク勺 ３４争・・行アドレスレジヌ、り ３６．３７・管・比較回路 ４２・・・書き込みアドレスレジスタセット４３−・・
レジスタ列 ５０・拳争論理回路　５２−−−カウンタ５３・・ψデ
コーダ　５４◆・・アンド回路５６争拳・アンド回路 ７０・・・受信器　７２・・・デコード部分７４・争幸
プリンタ ７６．７８−＠−バンファ ８０・・・制御器　− ８２争赤・ランダムアクセスコードメモリ８６争・・マ
ルチプレクサ ９０−９５・０・レジスタ ９８．１０９＠−−フリップ−ノロツブ１Ｏ４ＩＩＩＩ
ＬＩカウンタ　１０５・ｌ１１１エンコータ１０７−−
−ゲート 手続補正書（方式） １．事件の表示　昭和５９年特許願第１２８３９２号２
、発明の名称　デジタルデータ圧縮方法及び装置３、補
正をする者 事件との関係　出願人 氏　名（名称）シーティアイ　パートナーズ４、代理人

Claims (10)

【特許請求の範囲】
1. （１）デジタルデータの圧縮方法において、平文記号の
   コードテーブルを送信位置に維持し、 上記コードテーブルを用いてメツセージ内の平文記号の
   ブロックをコード化し、 更新アルゴリズムに基づいて上記コードテーブルを更新
   し、 上記ブロックに対するコードを受信位置へ送信し、 受信位置にコードチーゾルを維持し、 受信位置にあるコードテーブルを用いて、上記送信され
   た記号をデコードし、そして上記の２つのコードテーブ
   ルが同一に保たれるように、デコードプロセス中に復帰
   される平文記号に上記送信位置で使用されたものと同じ
   更新アルゴリズムを適用することによって受信位置のコ
   ードテーブルを更新するという段階を備えたことを特徴
   とする方法。
2. （２）上記コードテーブルの更新には、メツセージにお
   ける種々の平文記号ブロックの発生頻度が考慮される特
   許請求の範囲ｆｆｉ　（１）項に記載の方法。
3. （３）各々のコードテーブルの維持は、メツセージの平
   文記号とコード番号−とによってメモリ位置が決まるよ
   うなメモリに、上記平文記号ブロックを記憶することに
   より行なう特許請求の範囲第（１）項に記載の方法。
4. （４）上記の送信段階は、 メツセージの記号が平文で送信される場合、アドレスが
   その記号で構成されるようなメモリ位置に次の記号ブロ
   ックが見つかれば、該次の記号ブロックはコードで送信
   し、さもなくば、該次の記号は平文で送信し、 記号が、コードで送信されるブロックの最後の記号であ
   る場合、その記号でアドレスされたメモリ位置に次のブ
   ロックが見つかれば数次のブロックはコードで送信し、
   さもなくば、次の記号は平文で送信し、そして 記号が、コードで送信されるブロック内にあるがブロッ
   クの最後の記号ではない場合、何の処理も行なわない、 というように制御される特許請求の範囲第（３）項に記
   載の方法。
5. （５）送信を開始する前に、両方のコードテーブルに平
   文記号を同じように予めロードするという更に別の段階
   を備えた特許請求の範囲第（１）項に記載の方法。
6. （６）デジタルデータの圧縮装置において、平文記号の
   コードテーブルを送信位置に維持形成する手段と。 上記コードテーブルを用いてメツセージ内の平文記号の
   ブロックをコード化する手段と、更新アルゴリズムに基
   づいて上記コードテーブルを更新する手段と、 上記ブロックに対するコードを受信位置へ送受信位置に
   コードテーブルを形成する手段と、 受信位置にあるコードテーブルを用いて、」二記送信さ
   れた記号をデコードする手段と、上記の２つのコードテ
   ーブルが同一に保たれるように、デコードプロセス中に
   復帰される平文記号に上記送信位置で使用されたものと
   同じ更新アルゴリズムを適用することによって受信位置
   のコードテーブルを更新する手段とを備えたことを特徴
   とする装置。
7. （７）上記更新手段は、上記コードテーブルが、メツセ
   ージ内のより頻繁に生しるブロックを常に含むように更
   新を制御する手段を備えている特許請求の範囲第（６）
   項に記載の装置。
8. （８）両方の上記コードテーブルは、送信を開始する前
   に同じ平文記号内容を有している特許請求の範囲第（６
   ）項に記載の装置。
9. （９）上記のコードテーブル形成手段は、メツセージの
   平文記号とコード番号とでアドレスされるメモリを備え
   ている特許請求の範囲第（６）項に記載の装置。
10. （１０）上記送信手段は１ 、　メツセージの記号が平文で送信される場合、アドレ
    スがその記号で構成されるようなメモリ位置に次の記号
    ブロックが見つがれば、数次の記号ブロックはコードで
    送信し、さもなくば、数次の記号は平文で送信し、 記号が、コードで送信されるブロックの最後の記号であ
    る場合、その記号でアドレスされたメモリ位置に次のブ
    ロックが見つがれば数次のブロックはコードで送信し、
    さもなくば、次の記号は平文で送信し、そして 記号が、コードで送信されるブロック内にあるがブロッ
    クの最後の記号ではない場合、伺の処理も行なわない、 というアルゴリズムに基づいて上記コードを送信する特
    許請求の範囲第（９）項に記載の装置。