JPH02503367A - 保留バスを用いて割り込みに応じる装置及び方法 - Google Patents

保留バスを用いて割り込みに応じる装置及び方法

Info

Publication number
JPH02503367A
JPH02503367A JP63506377A JP50637788A JPH02503367A JP H02503367 A JPH02503367 A JP H02503367A JP 63506377 A JP63506377 A JP 63506377A JP 50637788 A JP50637788 A JP 50637788A JP H02503367 A JPH02503367 A JP H02503367A
Authority
JP
Japan
Prior art keywords
interrupt
node
message
bus
responds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63506377A
Other languages
English (en)
Other versions
JPH0679305B2 (ja
Inventor
ウィリアムス ダグラス ディー
Original Assignee
ディジタル イクイプメント コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル イクイプメント コーポレーション filed Critical ディジタル イクイプメント コーポレーション
Publication of JPH02503367A publication Critical patent/JPH02503367A/ja
Publication of JPH0679305B2 publication Critical patent/JPH0679305B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 保留バスを用いて割り込みに応じる 装置及び方法 発明の分野 本発明は、コンピュータシステムにおいて多数のノード間でメツセージを転送す るために保留バスを介して割り込みに応じる技術に関する。
先行技術 近代的なコンピュータシステムは、多数のリソースを使用することができるが、 これらのリソースはデータ路を経て互いに通信できねばならない、多数のシステ ムリソースがそれらの間でデータを転送できるようにバスが設けられている。コ ンピュータシステムに含まれる典型的なリソースは、プロセッサ、メモリ装置及 び入力/出力(I 10)装置である。I10装置は、通常は、コンピュータシ ステム内の要素と、コンピュータシステム外部のソース及び行き先とをインター フェイスするためにコンピュータシステムに使用される手段である。
割り込みとは、I10装置がシステムの注意を引いてシステムがI10装置の要 望に応じられるようにすることをいう。
従来の多くのシステムにおいては、I10装置が特殊な「割り込み要求」信号を 発生し、これが専用の制御ラインを経て送られる。
或いは又、メツセージをベースとする割り込み機構においては、I10装置がシ ステムバスを介してシステムへ割り込み要求メツセージを送出する。従って、メ ツセージをベースとするシステムにおいては、別々のそして個別の状態制御ライ ンは必要とされない0割り込み要求メツセージのようなメツセージのルール、即 ち形成及び解釈を「プロトコル」と称する。
割り込み要求に応じる幾つかのプロトコルによれば、割り込みに応じるリソース は、I10装置からの追加情報を要求する。このような追加情報を得るための1 つの方法は、割り込み確認メツセージを送ることである。この割り込み確認に応 答して、I10装置は、その要求された割り込みに特定の情報を含む割り込みベ クターを返送する。この割り込みベクターは、例えば、割り込みを発しているI 10装置に応じるためのルーチンのスタートアドレスに関する情報を与えること ができる。
多数のI10装置が割り込み要求を発したり或いは1つのI10装置が多数の割 り込み要求を発したりするようなシステムにおいては、これらの要求を仲裁する ためにある方法を設けなければならない0例えば、割り込みを発している装置又 は個々の割り込み要求のいずれかに、システムが仲裁の助けとして使用できる割 り込み優先順位を指定することができる。
「保留」バスを用いる概念及びその幾つかの利点は、以下のシステムの概要の部 分で述べる。理想的には、メツセージをベースとする割り込み機構と、保留バス との両方の利点を得るためには、これら2つの解決策を組合せることが望まれる 。然し乍ら、このような組合せは、多数の理由で達成することが困難である。こ の困難の1つの原因は、保留バスを用いる場合には、割り込みを発しているノー ドと割り込みに応じるノードとの間でメツセージを送給するための付加的な情報 が必要とされることである、更に、割り込みの要求とこれら割り込みに応じるこ ととが同時に且つ非同期で行なわれるために本来必要になる保留バスの並列動作 は、保留中の割り込み要求に対してコヒレントな即ちそのときまでの状態情報を 確立することを困難にする。
これらの問題に加えて、割り込みを発している全てのノードに対する割り込み保 留状態情報を全て異なる優先順位レベルに維持するという複雑さが生じる。専用 の制御ワイヤを用いている場合にはこれは困難なことではない、というのは、こ れらのワイヤを検査することによって状態を決定できるからである。
然し乍ら、バスに接続されたプロセッサや他のノードの数が増加するにつれて、 専用の制御ラインの数も増加しなければならず、専用制御ラインシステムの使用 が大型のマルチプロセッサシステムにとって実用的なものではなくなる。
然し乍ら、メツセージをベースとする割り込みシステムを使用すると、この問題 は解消するが、保留中の状態情報を維持するという別の問題が生じる0例えば、 保留バスを用いたメツセージをベースとするシステムにおいては、割り込みを発 しているノードが割り込みに応じる多数のノードを指定することが考えられる。
これは、割り込みに応じる多数のノードが同じ要求に応じられないという問題の 解決策を見出す際に更に困難さを増すことになる。従って、保留バスにおけるメ ツセージをベースとする割り込み機構は、割り込みに応じるノードが他の割り込 みに応じるノードがとる動作を検出できるようにするある機構を必要とする。
メツセージを用いて割り込み要求を発生するときに生じる関連した問題は、割り 込みに応じるノードが種々の割り込み発生ノードからの未解決の割り込み要求を いかに区別できるかということである。その他、割り込み確認メツセージが送ら れるときには多数の割り込み発生ノード間で競合が生じ、それに敗れた割り込み 発生ノードは、それらの割り込み要求を再び発生しなければならないことになる 。
そこで、本発明の目的は、保留バスにおけるメツセージをベースとする割り込み 機構を提供することである。
本発明の更に別の目的は、マルチプロセッサシステムにおいて保留バスを介して 分配割り込みサービス(分配して割り込みに応じる)をサポートすると共に、こ の分配割り込みサービスと同時に、割り込みを発生する特定のノードと割り込み に応じる特定のノードとの間で直接割り込みサービス(直接割り込みに応じる) を行なえるようにすることである。
本発明の更に別の目的は、割り込みを発生する多数の装置にインターフェイスす る保留バスと共に働くメツセージをベースとする割り込み機構を提供することで ある。
本発明の更に別の目的は、割り込み要求に対するそのときまでの状態情報を維持 すると共に、各々の要求に応答して1つの割り込み確認メツセージのみを送るよ うにすることである。
本発明の更に別の目的は、割り込み発生装置が1つの割り込み事象に対して割り 込み要求を再発生する必要をなくすことである。
本発明の更に別の目的及び効果は、その一部分は以下の説明に述べそしてその一 部分は以下の説明から明らかであり、又は本発明の実施によって学び取ることが できよう0本発明の目的及び効果は、請求の範囲に特に指摘された手段及びその 組合せによって実現及び達成することができよう。
発明の要旨 本発明の目的を達成するためにそして本発明の目的によれば、ここに実施して広 く説明するように、割り込み要求を発生しているノードと割り込みに応じるノー ドとの間でメツセージを転送するように保留バスにおいて割り込み機能を実行す る方法が提供される。この方法は、割り込み要求を発しているノードから、その 割り込み要求を発しているノードを識別するためのIDデータを含む割り込み要 求メツセージをバスに供給し、割り込みに応じるノードから、その割り込みに応 じるノードが割り込み要求メツセージに応じる用意ができたときに上記割り込み 要求を発しているノードを指定する行き先データを含む割り込み確認メツセージ をバスに供給し、上記割り込み要求を発しているノードにおいてバス上の割り込 み確認メツセージを監視して、その割り込み要求を発しているノードを指定する 行き先データを含む割り込み確認メツセージを検出し、そしてその割り込み要求 を発しているノードを指定する行き先データを含む割り込み確認メツセージの検 出に応答してその割り込み要求を発しているノードからバスへ割り込みベクター メツセージを供給するという段階を具備している。
本発明の目的に関連した更に別の目的は、割り込み要求メツセージ、割り込み確 認メツセージ及び割り込みベクターメツセージを含むメツセージを転送するため の保留バスと、このバスに接続された割り込み要求発生ノードと、そしてこのバ スに接続された割り込みに応じるノードとを具備し、上記割り込み要求発生ノー ドは、割り込み要求発生ノードを識別するためのIDデータを含む割り込み要求 メツセージをバスに供給するための第1手段と、割り込み要求発生ノードを指定 する行き先データを含む割り込み確認メツセージを検出するためにバス上の割り 込み確認メツセージを監視する第2手段と、割り込み要求発生ノードを指定する 行き先データを含む割り込み確認メツセージの検出に応答して割り込みベクター メツセージをバスに供給する第3手段とを備えており、上記割り込みに応じるノ ードは、該ノードが割り込み要求メツセージに応じる用意ができたときに割り込 み確認メツセージを供給するものであって、上記割り込み要求発生ノードによっ て供給されるバス上の割り込み要求メツセージを検出する第4手段と、割り込み 要求発生ノードからの割り込み要求が保留になっていることを指示する第5手段 と、割り込み要求発生ノードを指定する行き先データを含む割り込み確認メツセ ージをバスに供給する第6手段と、割り込み要求発生ノードによって供給された バス上の割り込みベクターメツセージを検出するための第7手段とを備えている ことを特徴とする割り込み要求に応じるシステムによって達成される。
以下、添付図面を参照して、本発明の原理を詳細に説明する。
図面の簡単な説明 第1図は、本発明によるシステムバスを含むデータ処理システムのブロック図、 第2図は、第1図のデータ処理システムのノニドを示すブロック図、 第3図は、第1図のデータ処理システムに用いるタイミング信号を示すタイミン グ図、 第4図は、第2図のノノードのデータインターフェイスを示すブロック図、 第5図は、第1図のデータ処理システムのアービタを示すブロック図、 第6図は、割り込み要求発生ノードのブロック図、第7図は、割り込みに応じる ノードのブロック図、第8図は、割り込みに応じるノードに含まれた記憶要素の ブロック図、そして 第9A図及び第9B図は、割り込み要求に応じる方法を示すフローチャートであ る。
好ましい実施例の説明 添付図面に一例が示された本発明の好ましい実施例を詳細に説明する。
A、システム全体の説明 第1図は、本発明によるデータ処理システム20の一例を示している。システム 20の中心部はシステムバス25であり、これは、多数のプロセッサと、メモリ サブシステムと、I10システムとの間で通信を行なうことのできる同期バスで ある。
システムバス25を介しての通信は、周期的なバスサイクルを用いて同期的に行 なわれる。システムバス25に対する典型的なバスサイクルタイムは、64nS である。
第1図において、システムバス25は、2つのプロセッサ31及び35と、メモ リ39と、1つのI10インターフェイス41と、1つのI10ユニット51と に接続される。I10ユニット53は、I10バス45及びI10ユニットイン ターフェイス41によりシステムバス25に接続される。
データ処理システム20の好ましい実施例では、中央アービタ(仲裁回路)28 もシステムバス25に接続されている。
アービタ28は、幾つかのタイミング及びバス仲裁信号をシステムバス25上の 他の装置へ直接供給し、ある信号をこれらの装置とで共有する。
第1図に示されたものは、現在好ましいと考えられるものであり、必ずしも本発 明をこれに限定するものではない1例えば、I10ユニット53はシステムバス 25に直接接続することができるし、アービタ28は、本握明について述べるよ うに動作しなくてもよい。
本発明を説明する上で使用する用語として、プロセッサ31及び33、メモリ3 9、I10インターフェイス41、及びI10装置、51は、全てFノード」と 称する。 「ノード」とは、システムバス25に接続されるハードウェア装置と 定義する。
「ライン」は、物理的な配線の名称を指すものとして交換可能に用いられる。[ データ」又はrレベル」という用語は、信号又はラインがとることのできる値を 指すものとして用いられる。
ノードは、システムバス25を介して他のノードとの転送を実行する。「転送」 は、共通の送信器及び共通のアービタを分担する1つ以上の連続サイクルである 0例えば、あるノードがシステムバス25上の別のノードから情報を得るために 開始する読み取り動作においては、第1のノードから第2のノードヘコマンドを 転送した後に、ある程度の時間が経ってから、第2のノードから第1のノードへ 1つ以上の戻りデータを転送することが必要である。
「トランザクション」は、システムバス25において実行される完全な論理的タ スクとして定められ、2つ以上の転送を含むことができる0例えば、コマンド転 送に続いて1つ以上の戻りデータ転送を行なう読み取り動作は1つのトランザク ションである。システムバス25の好ましい実施例では、許容できるトランザク ションが種々のデータ長さの転送をサポートし、これは、読み取り、書き込み( マスクされた)、インターロック読み取り、ロック解除書き込み及び割り込み動 作を含む、インターロック読み取りと、通常の即ち非インターロック読み取りと の相違は、特定位置に対するインターロック読み取りの場合にその位置に記憶さ れた情報を検索しそしてその後のインターロック読み取りコマンドによってアク セスをその記憶された情報に制限することである。アクセスの制限は、ロック機 構をセットすることによって行なわれる。その後のロック解除書き込みコマンド は、その指定の位置に情報を記憶し、そしてその位置においてロック機構をリセ ットすることによりその記憶された情報へのアクセスを復帰する。従って、イン ターロック読み取り/ロック解除書き込み動作は、ある種の読み取り一変更−書 き込み動作である。
システムバス25は[保留された」バスであるから、他のノードが応答を待機し て浪費してしまうバスサイクルを使用できるようにすることにより、バスリソー スを効率良く使用するよう促す、保留されたバスにおいては、1つのノードがト ランザクションを開始した後に、そのトランザクションが完了する前に他のノー ドがバスにアクセスすることができる。従って、そのトランザクションを開始す るノードは、全トランザクション時間中バスを束縛するのではない、これに対し 、非保留バスの場合には、全トランザクション中パスが拘束される0例えば、シ ステムバス25においては、ノードが読み取りトランザクションを開始しそして コマンドの転送を行なった後に、そのコマンド転送が向けられるノードは、その 要求されたデータを直ちに返送することができない、従って、コマンド転送と、 読み取りトランザクションの戻りデータ転送との間にバス25のサイクルを使用 することができる。システムバス25は他のノードがこれらのサイクルを使用で きるようにする。
システムバス25を使用する場合に、各ノードは、情報の転送を行なうために異 なった役割を果たすことができる。これらの役割の1つが[コマンダ」であり、 これは現在処理中のトランザクションを開始したノードとして定義される0例え ば、書き込み又は読み取り動作においては、コマンダは、書き込み又は読み取り 動作を要求したノードであり、これは、必ずしもデータを送信もしくは受信する ノードでなくてもよい、システムバス25の好ましいプロトコルにおいては、ノ ードは、たとえ別のノードがトランザクションのあるサイクル中にシステムバス 25の所有権をもったとしても全トランザクションを通じてコマンダとして保持 される0例えば、あるノードは、読み取りトランザクションのコマンド転送に応 答してデータ転送中にシステムバス25の制御権をもつが、このノードはバスの コマンダとはならない、むしろ、このノードは[レスポンダ」と称する。
レスポンダはコマンダに応答する0例えば、コマンダがノードAからノードBに データを書き込むための書き込み動作を開始した場合には、ノードBがレスポン ダとなる。更に、データ処理システム20においては、ノードが同時にコマンダ 及びレスポンダとなることがある。
送信器及び受信器は、個々の転送中にノードがとる役割を果たす、「送信器」は 、転送中にシステムバス25に出される情報のソースであるノードとして定義さ れる。「受信器」は、送信器の相補的なものであり、転送中にシステムバス25 に出された情報を受信するノードとして定義される0例えば、読み取りトランザ クション中に、コマンダは、最初、コマンドの転送中に送信器となりそして戻り データの転送中に受信器となる。
システムバス25に接続されたノードがシステムバス25上で送信器になろうと する場合には、そのノードが中央のアービタ28とその特定ノードとの間に接続 された2本の要求ラインCMD  REQ (コマンド要求)及びRES  R EQ (レスポンダ要求)の一方を肯定する。一般に、ノードは、そのCMD   REQラインを用いてコマンダとなることを要求しそしてシステムバス25を 介してトランザクションを開始し、モしてノードは、そのRES  REQライ ンを用いてレスポンダとなってデータ又はメツセージをコマンダへ返送する。一 般に、中央アービタ28は、とのノードがバスへのアクセスを要求しているか( 即ち、どの要求ラインが肯定されたか)を検出する。
次いで、アービタは、肯定された要求ラインの1つに応答して、優先順位アルゴ リズムに基づいてバス25への対応するノードアクセスを許可する。好ましい実 施例では、アービタ28は、2つの独立した円形の待ち行列を維持し、即ち、そ の一方の待ち行列はコマンダ要求に対するものでありそしてもう一方はレスポン ダ要求に対するものである。好ましくは、レスポンダ要求はコマンダ要求よりも 優先順位が高く、コマンダ要求の前に処理される。
コマンダ要求ライン及びレスポンダ要求ラインは仲裁信号であると考えられる。
第1図に示すように、仲裁信号は、中央アービタ28から各ノードへ送られるポ イント−ポイントの条件に応じた許可信号と、マルチパスサイクル転送を実行す るシステムバス拡張信号と、例えば、メモリのようなノードがシステムバス上の トラヒックを瞬間的に維持できなくなったときに新たなバストランザクションの 開始を制御するシステムバス抑制信号とを含む。
システムバス25を構成することのできる他の形式の信号は、情報転送信号、応 答信号、制御信号、コンソール/フロントパネル信号、及び幾つかの種々の信号 を含む、情報転送信号は、データ信号、現在サイクル中にシステムバスで行なわ れるファンクションを表わすファンクション信号、コマンダを識別する識別子信 号、及びパリティ信号を含む、応答信号は、一般に、データ転送の状態を送信器 に通知するための受信器からの確認信号を含む。
制御信号は、クロック信号と、低いライン電圧又は低いDC電圧を示す信号のよ うな警報信号と、初期化中に使用されるリセット信号と、ノード欠陥信号と、バ スのアイドリングサイクル中に用いられる欠陥信号と、エラー欠陥信号とを含む 、コンソール/フロントパネル信号は、直列データをシステムコンソールに送信 したりそこから受信したりするための信号と、始動時にブートプロセッサの特性 を制御するためのブート信号と、システムバス25上のプロセッサの消去可能な FROMを変更できるようにする信号と、フロントパネルのRUN  LIGH Tを制御する信号と、あるノードのクロック論理回路にバッテリ電力を供給する 信号とを含む、その他の信号としては、スペア信号に加えて、各ノードがその識 別コードを定めることができるようにする識別信号を含む。
第2図は、システムバス25に接続されたノード60の一例を示している。ノー ド60は、プロセッサであってもよいし、メモリであってもよいし、I10ユニ ットであってもよいし、I10インターフェイスであってもよい、第2図に示す 例では、ノード60は、ノードに特定の論理回路65と、ノードバス67と、デ ータインターフェイス61及びクロックデコーダ63を含むシステムバスインタ ーフェイス64とを備えている。データインターフェイス61、クロックデコー ダ63及びノードバス67は、システムバス25に接続されたノードのための標 準的な要素であるのが好ましい、ノードに特定の論理回路65は、システムバス インターフェイス64とは異なった集積回路を用いており、好ましくは、ノード の特定の機能を実行するようにユーザによって指定された回路に加えて、ノード バス67にインターフェイスする標準的な回路を含んでいる。一般に、データイ ンターフェイス61は、ノード60とシステムバス25との間の主たる論理的及 び電気的なインターフェイスであり、クロックデコーダ63は中央で発生される クロック信号に基づいてノード60ヘタイミング信号を供給し、ノードバス67 はデータインターフェイス61とノードに特定の論理回路65との間の高速イン ターフェイスをなす。
第2図に示されたノード60及びシステムバスインターフェイス64の好ましい 実施例では、クロックデコーダ63は、システムバス25を経て送られるべき信 号を形成するための制御回路を含んでおり、中央アービタ28から受は取ったク ロック信号を処理して、ノードに特定な論理回路65及びデータインターフェイ ス61のためのタイミング信号を得るようにする。
クロックデコーダ63によって得られたタイミング信号は中央で発生されたクロ ック信号を用いているので、ノード60は、システムバス25と同期して作動す る。
第3図は、1つのバスサイクル、クロックデコーダ63によって受は取ったクロ ック信号、及びクロックデコーダ63によって発生される幾つかのタイミング信 号を示すタイミング図である。クロックデコーダ63によって受は取られるクロ ツク信号は、第3図に示すように、Time  H信号、TimeL信号及びP hase信号を含む、TimeH及びT i m eLは、基本的なりロック信 号の逆数であり、そしてPhase信号は、基本的なりロック信号を3で分割す ることによって得られる。クロックデコーダ63によって発生されたタイミング 信号は、C12、C23、C34、C45、C56及びC61を含み、これらは 全て第3図に示されている。データインターフェイス61によって要求されバス サイクル当たり一度生じるこれらのタイミング信号は、データインターフェイス 61に送られ、そしてデータインターフェイス61に送られたタイミング信号と 等価なものを含む1組のタイミング信号がバッファされて、ノードに特定の論理 回路65に送られる。バッファ動作の目的は、ノードに特定の論理回路65がタ イミング信号を不適切にロードすることによってシステムバスインターフェイス 64の動作に悪影響を及ぼさないようにすることである。クロック63は、クロ ック信号を使用して、各バスサイクルごとに6つのサブサイクルを形成し、そし てこれらのサブサイクルを使用して、6つのタイミング信号CXYを形成する。
但し、X及びYは、1つのタイミング信号を形成するように合成される2つの隣 接するサブサイクルを表わしている。
システムバスの各ノードは、そのクロックデコーダ63によって発生されたそれ 自身の対応する1組のタイミング信号を有している0通常、対応する信号は、シ ステム全体を通じて各ノードごとに全く同じ時間に生じるが、クロックデコーダ 63と多数のノードの他の回路との間の変動により対応する信号間にタイミング 変動を招く、これらのタイミング変動は、一般に「クロックスキュー」として知 られてい葛。
第4図は、データインターフェイス61の好ましい実施例を示している。データ インターフェイス61は、ノードバス67の各ラインとシステムバス25の各ラ インとの間に両方向性の高速インターフェイスを与えるための一時的な記憶回路 及びバス駆動回路の両方を含んでいる。第4図に示すように、データインターフ ェイス61は、ノードバス67からシステムバス25への通信路を形成するため に記憶要素70及び72とシステムバスドライバ74とを備えているのが好まし い、又、データインターフェイス61は、システムバス25からノードバス67 への通信路を形成するために記憶要素80及びノードバスドライバ82も備えて いる。データインターフェイス61の説明で用いたように、「記憶要素」という 用語は、一般に、透過ラッチやマスター/スレーブ記憶要素のような双安定性の 記憶装置を指すものであって、特定の手段を指すものではない、当業者であれば 、どの形式の記憶要素が適当であるか明らかであろう。
第4図に示すように、記憶要素70は、その入力がノードバス67からデータを 受は取るように接続されそしてその出力が記憶要素72の入力に接続される。記 憶要素72の出力は、システムバスドライバ74の入力に接続され、そしてその 出力はシステムバス25に接続される。記憶要素70及び72は、クロックデコ ーダ63によって発生されたタイミング信号から導出されるノードバス制御信号 76及び78によって各々制御される。記憶要素70及び72は、ノードバス6 7からシステムバス25ヘデータをバイブライン動作するための2段の一時的な 記憶手段を形成する0種々の個数の記憶段を使用することもできる。
システムバスドライバ74は、システムバスドライバイネーブル信号79によっ て制御される。システムバスドライバイネーブル信号79の状態により、システ ムバスドライバ74の入力は、その出力に接続されて記憶要素72の出力のデー タをシステムバス25に転送するか、又はその出力からデカップルされる。シス テムバスドライブイネーブル信号79がシステムバスドライバ74の入力と出力 をデカップルするときには、システムバスドライバ74がシステムバス25に高 インピーダンスを与える。又、システムバスドライブイネーブル79は、システ ムバス25から受は取ったクロック信号と、ノードに特定の論理回路65かも受 は取った制御信号とに基づいてクロックデコーダ63によって発生される。
記憶要素80は、その入力端子がシステムバス25に接続されそしてその出力端 子がノードバスドライバ82の入力に接続される。ノードバスドライバ82の出 力はノードバス67に接続されて戻される。好ましくは、透過ラッチである記憶 要素80は、クロックデコーダ63によって発生されたタイミング信号から導出 されるシステムバス制御信号85によって制御される。ノードバスドライブ信号 87は、システムバスドライブ信号79がシステムバスドライバ74を制御する のと同様にノードバスドライバ82を制御する。従って、ノードバスドライバ信 号87に応答して、ノードバスドライバ82はその入力をその出力に接続するか その入力をその出力からデカップルし、ノードバス67に高インピーダンスを与 える。
システムバス25を経ていかにデータが転送されるかを説明するために、システ ムバスドライブイネーブル信号79と制御信号85との間の関係を理解すること が重要である。ここに示す実施例では、この関係が第3図に示されている。シス テムバスドライブイネーブル信号79は、通常、バスサイクルの始めから終りま で導出される。新たなデータは、バスサイクルにおいてドライバ伝播及びバス安 定時間が経過した後のある時間にシステムバス25から受は取られるようになる 。好ましい実施例においては、記憶要素80は透過ラッチである。制御信号85 は、クロックC45と論理的に透過である。バスのタイミングは、制御信号85 が否定される若干前にシステムバス25のデータが受は取られるように確保する 。記憶要素80は、制御信号85を否定する前の少なくとも設定時間に安定して いて且つ制御信号85を否定した後の保持時間中安定したま)であるバスデータ を記憶する。
ノードバス67は、ノードに特定の論理回路65とシステムバス25との間でデ ータインターフェイス61により両方向性のデータ転送を行なうことのできる非 常に高速度のデータバスであるのが好ましい、第2図に示されたノード60の好 ましい実施例では、ノードバス67は、システムバスインターフェイス64とノ ードに特定の論理回路65との間の点7点接続を形成する相互接続手段である。
然し乍ら、本発明によれば、このような点7点相互接続は必要とされない。
第5図は、システムバス25に接続された中央アービタ2・8の好ましい実施例 を示している。中央アービタ28は、システムバス25のためのクロック信号を 発生すると共に、システムバス25上のノードに対するバスの所有者関係を許可 する。
中央アービタ28は、仲裁回路90と、クロック回路95と、発振器97とを備 えているのが好ましい0発振器97は、基本的なりロック信号を発生する。クロ ック95は、仲裁回路71のタイミング信号と、システムバス25上でタイミン グをとるための基本的なTime  H,Time  L及びPhaseクロッ ク信号とを発生する。仲裁回路71は、コマンダ及びレスポンダの要求信号を受 は取り、システムバス25にアクセスしようとしているノード間の競合の仲裁を 果たし、そしてコマンダ及びレスポンダの要求に対する上記待ち行列を維持する 。又、仲裁回路71は、幾つかの制御信号をクロック95へ供給する。
B、  番゛みに、じる 本発明による割り込み要求発生ノードが第6図に参照番号110で一般的に示さ れている。第2図に示されたノード60の特性をもつノード110は、保留バス であるシステムバス25に接続される。上記したように、システムバス25は、 割り込み要求メツセージ、割り込み確認メツセージ及び割り込みベクターメツセ ージを含むメツセージを、バスに接続されるプロセッサやI10装置のようなノ ード間で転送する。ここに実施するように、ノード110は、システムバスイン ターフェイス64と、システムプロトコルに基づいてメツセージを発生したり解 読したりするための1組の発生器及びデコーダとによってバス25に接続されて いる。ノードバス67は、ノード110内の要素とシステムバスインターフェイ ス64との間でメツセージを転送できるようにするために設けられている0割り 込み要求を発するノード110はシステムバス25に割り込み要求を送り、これ らの要求は、その後、割り込みに応じるノードによって処理される。
本発明によれば、割り込み要求を発するノードは、該ノードを割り込み要求のソ ースとして識別するためのIDデータを含む割り込み要求メツセージをバスに供 給するための第1手段を備えている。ここに実施するように、このような手段は 、割り込み要求コマンド発生器118を備えている。このコマンド発生器118 は、バス25において使用されるプロトコルに基づいてメツセージを形成し、こ のメツセージは、そのプロトコルを用いる他のノードによって割り込み要求メツ セージとして確認できるファンクション及びコマンドコードを含んでいる。
好ましい実施例においては、割り込み要求発生ノード110@識別するためのI Dデータを有する割り込み要求メツセージを供給するためにスロットID信号が コマンド発生器118に入力される。あるノードがコンピュータシステムに含ま れていてシステムバス25にアクセスするときには、多数の物理的なスロットを 含むシステムバックブレーンとノードとの間に物理的な接続がなされる。バック プレーンへの接続に含まれる多数のワイヤは、バックブレーンと各々のノードと の間に嵌合されねばならない、然し乍ら、これらワイヤの幾つかは、バックブレ ーン上の各スロットに対して独特なものである。スロットに対して独特なこれら ワイヤには、そのスロットを他のスロットの各々と区別するための特定のIDを 発生するようにハードコード化されるワイヤが含まれる。それ故、ノードの存在 するスロットに対する特定のIDでハードコード化されたバックプレーンからの 独特の1組のワイヤを用いて、ノードがスロットID入力を発生器118へ発生 するのが好ましい、もちろん、割り込み発生ノード110を識別するIDデータ を発生してコマンド発生器118へ入力するやり方において種々の変更や修正を なすことができる。
好ましい実施例においては、割り込み要求コマンド発生器118への更に別の入 力がある0割り込み要求イネーブル信号は、データ処理システム20内のノード の1つによって処理されねばならない割り込みをノード110が発生することを 必要とするある事象が生じたことを指示するために割り込み発生ノード110か ら発生器118へ入力される。
本発明によれば、割り込みノードは、割り込みに応じる特定のノードを指定する 行き先データを有する割り込み要求メツセージを発生する手段を備えることもで きる。第6図に示されたノード110においては、コマンド発生器118は、割 り込み要求行き先マスクレジスタ120から行き先データを受は取る。このレジ スタ120のデータは、レジスタをハードコード化したり、バス25を経て転送 されるメツセージを用いてレジスタにデータを書き込んだり或いはノード110 内の他の要素の1つからレジスタ120ヘデータを内部で書き込んだりといった 多数の方法のいずれかでセットすることができる。
レジスタ120に記憶されたデータは、発生器118からバス25へ送られる割 り込み要求メツセージの行き先としてデータ処理システム20内のどのノードが 指定されるかを決定する行き先マスクである。データ処理システム20内に多数 のノードが含まれておりモしてノード110によってなされている割り込み要求 に応じるためにこれらノードの多くをリソースとして使用したい場合には、行き 先マスク内のデータで複数のこれらノードを指定することができる0例えば、シ ステム内の8個のノードがプロセッサでありそしてこれらプロセッサのうちの4 個でノード110からの割り込み要求に応じられるようにしたい場合には、デー タ処理システム2o内の1つの選択されたプロセッサに各々対応する4つの特定 のビットがセットされるようにレジスタ120に記憶されたマスクを選択するこ とができる。
本発明によれば、割り込み要求メツセージを発生するための手段は、割り込み要 求の優先順位レベルを指定する割り込み優先順位レベル(IPL)データを有す る割り込み要求メツセージを発生する手段を備えることができる0例えば、電源 事故のような事象に関連した割り込みは、典型的に、高い優先順位レベルにセッ トされ、そしてディスクドライブからのデータの入手のような事象に関連した割 り込みよりも迅速に処理されねばらばない、好ましい実施例においては、割り込 み優先順位データがノード110によって発生器118に入力され、この割り込 み要求(IR)IPLデータは、ノード110によって現在発生されている割り 込み要求の優先順位レベルを指定する。
本発明によれば、割り込みを発するノードは、バス上の割り込み確認メツセージ を監視し、そしてその割り込み発生ノードを指定すると共に割り込み要求メツセ ージのIDデータに対応する行き先データを含む割り込み確認メツセージをバス 上で検出するための第2手段も備えている。このような手段は、コマンドデコー ダ122及び行き先比較論理回路124を備えているのが好ましい、システムバ ス25上のノードによってコマンドが転送されるときには、このコマンドがノー ド110によって受は取られ、レスポンダの入力待ち行列126に記憶される。
これは、典型的に、コマンドデコード中に一時的な記憶装置として用いられる先 入れ先出しレジスタである0次いで、待ち行列126のメツセージは、コマンド デコーダ122へ供給される。システムバス25を経て送られる各々の割り込み 確認コマンドは、そのメツセージを割り込み確認コマンドとして識別するファン クション及びコマンドコードを備えている。コマンドデコーダ122は、待ち行 列126に記憶されたメツセージが割り込み確認メツセージであるかどうかを検 出し、もしそうであれば、割り込み確認メツセージを受は取ったときに割り込み 確認存在信号をアンドゲート128に出力する。
待ち行列126のメツセージが割り込み確認メツセージである場合には、このメ ツセージが行き先データも含む、コマンドデコーダ122は、この行き先データ を行き先比較論理回路124へ出力する0行き先比較論理回路124は、行き先 データをスロットID信号と比較する。この信号は、前記したように、割り込み を発しているノード110を識別するIDデータを含んでいる。システムバス2 5上の割り込み確認メツセージが特定の割り込み発生ノード110を指定する行 き先データを含んでいるときには、行き先比較論理回路124が一致があること を指示する信号をアンドゲート128へ出力する。アンドゲート128は、コマ ンドデコーダ122が割り込み確認メツセージが存在することを検出しそして行 き先比較論理回路124がメツセージにノード110を指定する行き先データが 含まれていることを検出するときに、割り込みベクターイネーブル信号をその出 力としてアサートする0割り込みベクターイネーブル信号は、割り込みベクタ一 応答発生器130へ送られる。
本発明の割り込み発生ノードによれば、割り込み発生ノードを指定する行き先デ ータを含む割り込み確認メツセージの検出に応答して、割り込みベクターメツセ ージをバスに供給するための第3手段が設けられている。ここに実施するように 、このような手段は、割り込みベクタ一応答発生器130を備えている。この応 答発生器130は、入力データをシステムプロトコルによって要求されるフォー マットのメツセージに変換するという点でコマンド発生器118と同様である。
応答発生器130は、アンドゲート128からの割り込みベクターイネーブル信 号レベルによってイネーブルされる0割り込み確認メツセージに応答して、割り 込みを発するノード110によってシステムバス25に送られる情報は、ベクタ ーレジスタファイル132に記憶される。第6図に示すように、ベクターレジス タファイル132は、ベクターレジスタ134.136.138及び140を備 えている。
第6図に示す本発明の好ましい実施例においては、多数のベクターレジスタが使 用される。というのは、別々の組のプログラム命令の実行によって処理を行なう 必要のある別々の事象に応答してノード110が割り込み要求メツセージを発生 できるからである。それ故、本発明の割り込み発生ノードは、割り込み確認メツ セージからの優先順位レベルデータに基づいて複数の割り込みベクターメツセー ジの1つを選択する手段を含むことができる。ここに実施するように、この手段 は、ベクターレジスタファイル132と、ベクターレジスタファイル132のベ クターレジスタの1つに含まれた割り込みベクターデータを選択するためのマル チプレクサ142とを備えている。
バス25上の割り込み確認メツセージには、割り込みに応じるノードが処理を行 なう準備をした割り込み要求メツセージの優先順位レベルを指定する割り込み確 認割り込み優先順位レベル(1,A、IPL)データが設けられるのが好ましい 、この1.A、IPLデータは、コマンドデコーダ122によってマルチプレク サ142に供給され、このマルチプレクサは、受は取った1、A、IPLデータ に基づいて割り込みベクターデータを選択する。その結果、選択された割り込み ベクターデータは、割り込みベクタ一応答発生器130に供給され、そしてこの 発生器130によって発生される割り込みベクターメツセージに含まれる0次い で、この応答発生器130は、システムバス25へ割り込みベクターメツセージ を出力し、割り込みに応じるノードによってこのメツセージを受は取ることがで きるようにする。
又、本発明の割り込み発生ノードは、割り込みに応じる特定のノードを識別する ソースデータを有した割り込みベクターメツセージを発生するための手段も含む ことができる。好ましい実施例では、割り込みに応じるノードによって与えられ てノード110によって検出される割り込み確認メツセージは、割り込みに応じ る特定のノードを割り込み確認メツセージのソースとして識別するためのソース データを備えている。このソースデータは、コマンドデコーダ122から割り込 みベクタ一応答発生器130へ送られる。この発生器130が割り込みベクター メツセージを発生するときには、コマンドデコーダ122から受は取ったソース データを用いて、ソースデータを有する割り込みベクターメツセージをバスに供 給する0割り込みベクターメツセージにソースデータを含ませたことにより、割 り込みに応じる特定のノードによって要求された割り込みベクターを容易に受は 取ることができるようになる。
割り込みに応じるノードで、本発明の原理を実施したノードが、第7図及び第8 図に参照番号144で一般的に示されている。スロットID信号、システムバス インターフェイス64、ノードバス67、入力待ち行列、コマンド発生器、デコ ーダ、及び第7図に示された行き先比較論理回路は、その構造及び動作が、ノー ド110について第6図に示されて割り込み発生ノード110の説明で述べた対 応する要素と同様である。第6図に示された要素に関連してこれらの要素を用い ると、ノードが割り込み要求を出すノード及び割り込みに応じるノードの両方の 機能を果たすことができるようになる0割り込みに応じるノード144は、割り 込み要求を出すノードによって供給されたバス25上の割り込み要求メツセージ を処理する。ノード144は、システムバスインターフェイス64及び1組の発 生器/デコーダを介してシステムバス25へ接続される。
本発明の割り込みに応じるノードは、割り込み発生ノードを識別するIDデータ を含むバス上の割り込み要求メツセージを検出するための第4手段を備えている 。保留バス25を経て転送されるメツセージは、割り込みに応じるノード144 によってレスポンダの入力待ち行列146に記憶され、この待ち行列は、コマン ドデコード中に一時的な記憶装置として使用される先入れ先出しレジスタである 。各々の記憶されたメツセージは、検出手段に含まれたコマンドデコーダ148 に供給される。
システムバス25を経て転送される割り込み要求メツセージは、それを割り込み 要求メツセージとして識別するファンクション及びコマンドコードを含んでおり 、デコーダ148は、バス25上の割り込み要求メツセージの検出に応答してア ンドゲート150へ割り込み要求存在信号を供給する。
割り込みに応じるノード144の行き先比較論理回路152は1割り込み要求メ ツセージの行き先データを検査するのに用いられる。前記したように、割り込み 要求発生ノード110によって与えられた割り込み要求メツセージは、割り込み に応じる特定のノードを指定するための行き先データを含むことができる0行き 先マスクの形態であるこの行き先データは、デコーダ148により行き先比較論 理回路152へ出力される。比較論理回路152は、行き先データと、割り込み に応じるノード144を独特に識別するスロットID信号とを比較する9割り込 みに応じるノード144が行き先マスクにおいて指定又は選択されたノードの1 つである場合には、比較論理回路152が一致を示す信号をアンドゲート150 に発生する。好ましい実施例においては、アンドゲート150は、割り込みに応 じるノード144を指定する行き先データを含む割り込み要求メツセージが検出 されたことを指示するセット記憶要素信号を発生する。
本発明によれば、割り込みに応じるノードは、割り込み発生ノードからの割り込 み要求が保留されていることを指示するための第5手段も備えている0割り込み に応じるノード144においては、このような指示手段は記憶アレイ154によ って実施される0割り込み要求を発生する特定の割り込み発生ノードは、割り込 み発生ノード110によりバスに送られた割り込み要求メツセージに含まれた割 り込みノードIDデータを用いてノード144によって決定される。この情報は 、次いで、対応する割り込み要求ノードからの割り込み要求が保留中であること を指示するために記憶アレイ154を用いて記憶される。
本発明によれば、割り込みに応じるノードは、種々の割り込み発生ノードに各々 対応するノード記憶要素を含む記憶手段を有することができ、これは、対応する ノードからの割り込み要求が保留中であるかどうかを指示する。ノード144に おいては、このような記憶手段が記憶アレイ154より成るように実施される。
本発明の割り込みに応じるノードは、対応する割り込み発生ノードを割り込み要 求のソースとして識別するIDデータを含む割り込み要求メツセージの検出に応 答してノード記憶要素の1つをセットするための手段も備えている。これは、対 応する割り込みノードが保留中の割り込み要求を有していることを指示する。
記憶アレイ154の好ましい実施例が第8図に示されている。記憶要素はアレイ 154に含まれており、特定の割り込み発生ノードに応答する。好ましくは、セ ット/リセットフリップ−フロップが記憶要素として用いられ、各記憶要素15 6が特定の割り込み発生ノードに対応するようになっている。第7図及び第8図 に示されたように、割り込み発生ノードのIDデータは、コマンドデコーダ14 8がらデマルチプレクサ158へ出力される0割り込み発生ノードのIDデータ は、割り込み発生ノードかもシステムバス25に送られる割り込み要求メツセー ジに含まれる。デマルチプレクサ158は、IDデータに応答して、単一のノー ド選択ラインを作動すると共に、多数のアンドゲート160の1つをイネーブル する信号を発生する。
各々のアンドゲートは、特定の割り込み発生ノードに対応する記憶要素156の セット端子に接続されている。アンドゲート150からのセット記憶要素信号も 各々のアンドゲート16゜によって受は取られる。従って、アンドゲート160 はセット手段として働く、その結果、特定の割り込み発生ノードに対応する単一 記憶要素156は、そのノードがもの保留中の割り込み要求があることを示すよ うにセットされる。
又、本発明は、割り込み発生ノードを指定する行き先データを含む割り込み確認 メツセージがバスに供給されるのに応答して特定の割り込み発生ノードに対応す るノードの記憶要素をクリアするための手段も含むことができる。ここに実施す るように、システムバス25に送られる割り込み確認メツセージは、ノード11 0を指定する行き先データであって、割り込みに応じるノードが処理の準備をし たところの割り込み要求を有するデータを含んでいる。この行き先データは、コ マンドデコーダ148によって記憶アレイ154へ出力され、第8図に1組の行 き先データラインによって示されている。各ラインは多数のアンドゲート162 の1つにイネーブル入力を供給する。その結果、システムバス25上の割り込み 確認メツセージに応答して、選択されたアンドゲート162がイネーブルされる 8選択される特定のアンドゲート162は、割り込み確認メツセージに含まれた 行き先データによって左右される0選択されたアンドゲート162の出力は、割 り込み確認メツセージの行き先として指定された特定の割り込み発生ノードに対 応する記憶要素156のリセット入力と接続される0割り込み確認メツセージに 応答して、コマンドデコーダ148は、アンドゲート162の各々に割り込み確 認存在信号を出力し、記憶要素をクリアさせる。従って、アンドゲート162は クリア手段として働く。
その結果、特定のノードからの割り込み要求が処理されていることを割り込み確 認メツセージが指示するときに、ノード110に対応する単一の記憶要素156 がクリアされる。
割り込みに応じるノードは、各記憶要素に対応する割り込み発生ノードの識別を 指定する手段を含むことができる。ここに実施するように、このような指定手段 は、エンコーダ164を備えている。各々の記憶要素156からの出力はエンコ ーダ164に接続される。エンコーダ164はある所定の順序で各入力を走査し 、セットされた記憶要素156の特定の1つを選択する。エンコーダ164は、 ノード144によって処理される特定の割り込み発生ノードを識別する選択され たノードデータを出力する。第7図に示すように、この選択されたノードデータ は、記憶アレイ154から割り込み確認コマンド発生器166へ出力され、割り 込みに応じるノードによって処理されている特定の割り込み発生ノードの識別を 指定する。
本発明によれば、割り込みに応じるノードは、その割り込みに応じるノードが特 定の割り込み発生ノードからの割り込み要求メツセージを処理する用意ができた ときにその割り込み発生ノードを指定する行き先データを含む割り込み確認メツ セージをバスに供給するための第6手段を備えている。ここに実施するように、 割り込み確認メツセージを発生する手段は、割り込み確認コマンド発生器166 を備えている。好ましくは、システムバス25から受は取られた割り込み要求メ ツセージは、特定の割り込み発生ノード110を識別するIDデータを含んでい る。前記したように、このIDデータは、デコーダ148からデマルチプレクサ 158へ出力され、記憶アレイ154における特定の割り込み発生ノード110 に対応する記憶要素をセットするのに月いられる。記憶要素156の各々からの 出力はオアゲート168の1つに接続される。各々のオアゲート168は、割り 込みに応じるノード内の他の論理要素に送られる割り込み要求保留出力を有して いる。この割り込み要求保留出力は、保留中の割り込み要求が存在することを指 示する。ノード144が割り込み要求に応じる用意ができたときに、CPUのよ うなノード144の論理回路が割り込み確認コマンド発生器166へ割り込み確 認イネーブル信号を発生する。この発生器166は、エンコーダ164が選択さ れたノードデータをこの発生器166へ出力するので保留中の割り込み要求を有 する特定の割り込み発生ノードを指定する行き先データを含む割り込み確認メツ セージを発生することができる0選択されたノードデータは、発生されている割 り込み確認メツセージの行き先である特定の割り込み発生ノード110の識別を 指定する0次いで、発生器166は、割り込み確認メツセージをシステムバス2 5に供給する。
本発明によれば、割り込みに応じるノードは、その割り込みに応じるノードを識 別するソースデータを含むことのできる割り込みベクターメツセージをバス上で 検出するための第7の手段も備えている。ここに実施しそして第7図に示されて いるように、ノード144は、システムバス25を経て転送されたメツセージを 記憶するための先入れ先出しレジスタであるコマンダ入力待ち行列170を備え ている。記憶されたメツセージは、検出手段である応答デコーダ172に転送さ れる。デコーダ172は、割り込みベクターメツセージの存在を検出すると、ア ンドゲート174をイネーブルする1本発明の好ましい実施例では、システムバ ス25上の割り込みベクターメツセージは、割り込みに応じる特定のノード14 4を指定するソースデータを備えている。このソースデータは、デコーダ172 によって行き先比較論理回路176へ出力され、この論理回路は、このデータと 、割り込みに応じるノード144を独特に識別するスロットID信号とを比較す る。ノード144が割り込みベクターメツセージに含まれた割り込みベクターデ ータの意図された行き先である場合には、比較論理回路176への入力が一致し 、該回路176がアンドゲート174をイネーブルする。アンドゲート174の 上記入力の両方がイネーブルされたときには、アンドゲート174が割り込みベ クター有効信号をノード144の論理回路へ7サートする。又、応答デコーダ1 72は、割り込みベクターメツセージに含まれた割り込みベクターデータをノー ド144の論理回路へ出力する。この情報により、割り込みに応じるノード14 4は、割り込み発生ノード110によって発生された悪込み要求に対応するプロ グラムのスタートアドレスを計算することができる。好ましくは、割り込みに応 じるノード144は、このノード144が割り込み確認メツセージをシステムバ ス25に発生した後に待機状態に入ってシステムバス25からの割り込みベクタ ーメツセージの受信を待機するCPUを含む。
本発明の1つの特徴によれば、割り込みに応じるノードは、そのノードが保留中 の割り込み要求に応じる準備ができたときにバスの制御権を得ると共に、割り込 み確認メツセージを保留バスに供給する前に所定の時間中ヌル・オペレーション を実行するための手段を備えている。ここに実施されそして第7図に示されたよ うに、このような手段は、割り込み確認コマンド発生器166を備えている1割 り込み確認コマンド発生器166は、割り込み確認メツセージをシステムバス2 5に供給する準備ができたときに、システムバス25へのアクセスを要求するた めのコマンダ要求信号を出力する。ノード144のバス25へのアクセスが許さ れると、割り込み確認メツセージの発生器166は、ヌル・オペレーションとし て解釈されるバスサイクルをシステムバス25へ供給することによって動作を開 始する。
バスに送られるこれらのサイクルは、「ノー・オペレーション」ファンクション コードを含んでおり、このコードは、コンピュータシステムのプロトコルにより 、コンピュータシステムの各ノードによりオペレーションの実行を要求しないも のとして解釈される。ヌル・オペレーションは、実際の割り込み確認メツセージ がシステムバス25に送られる前に発生器166によって与えられる。所定の時 間待機することにより、ノード144は、特定の割り込み発生ノード110が割 り込みに応じる別のノードによってそれまで処理されていない保留中の割り込み 要求をまだ有するように確保する。上記所定の時間は、記憶要素をクロアする動 作に関連した[パイプライン」遅延を考慮するもので、これは、バス25にわた って割り込み確認メツセージを送信した後に更に別のサイクルを完了しなければ ならないというものである。従って、この所定時間の待機により、ノード144 は、記憶アレイ154の記憶要素が、特定の割り込み発生ノード110が保留割 り込み要求をまだ有しているかどうかを正確に指示するコヒレントな情報を発生 するよう確保する。
第1図ないし第8図に示されたデータ処理システム20の好ましい実施例におい ては、割り込み確認メツセージがバス25に送られた後に、割り込みに応じるノ ードがそれに対応する記憶要素をクリアするのに約4ないし8個のバスサイクル が必要である。それ故、割り込み確認メツセージを発生する前にクリア動作が完 了するのを待機することにより、記憶アレイは、全て、そのときまでの割り込み 要求状態情報を含む、ノード144がシステムバス25の制御権を得モしてヌル ・オペレーションを実行するときには、それ以上の割り込み確認メツセージも割 り込み要求メツセージもシステムバス25に送ることができない。
ここに実施するように、オアゲート168の出力は、割り込み確認コマンド発生 器166によって受は取られ、所定時間が終る前に割り込み要求がまだ保留であ るかどうか指示する。
信号が生じない場合には、保留中の割り込み要求がないことを指示し、割り込み 確認発生器166は、割り込み確認メツセージを保留バスに発生する前に中止さ れる。
ノード110からの割り込み要求はもはや保留中でないが、異なった割り込み要 求が記憶アレイ154内の他の記憶要素においてまだ保留中である場合には、オ アゲート168の出力がこの保留を指示し、割り込み確認発生器166へ出力さ れる選択されたノードデータは、保留中の割り込み要求を有するノードの1つの 識別を表わす、第7図及び第8図に示された好ましい実施例においては、エンコ ーダ164が記憶要素156からの1組の入力を走査し、セットされた記憶要素 の1つを選択し、そしてその記憶要素の識別を選択されたノードデータとして発 往器166へ供給する。
前記したように、本発明による割り込みに応じるノードは、特定の割り込み発生 ノードを指定する行き先データを含む割り込み確認メツセージがノードによって バスに供給されるのに応答してそめ特定の割り込み発生ノードに対応する記憶要 素をクリアするための手段を備えている。それ故、特定の割り込み発生ノード1 10からの割り込み要求がデータ処理システム20内の割り込みに応じるいずれ かのノードによって処理されているときには、その特定の割り込み発生ノード1 10に対応する記憶要素156がクリアされて、ノード110の割り込み要求が 処理されていることを指示する。これは、割り込みに応じるノード144が付加 的な割り込み確認メツセージを供給するのを阻止すると共に、該ノードが保留中 の割り込み要求をもはや有していない特定のノード110を処理しようと試みる のを阻止する。
本発明によれば、11り込みに応じるノードは、その割り込みに応じるノードを 識別するためのソースデータを有する割り込み確認メツセージを発生するための 手段を含むこともできる。
このソースデータが供給されることにより、割り込み確認メツセージが既に与え られている特定の割り込みに応じるノード144へ割り込みベクターメツセージ が容易に向けられるようになる。第7図に示すように、割り込み確認発生器16 6には。
割り込みに応じるノード144を独特に識別するスロットID信号が供給される 。その結果、発生器166は、割り込みに応じるノード144を識別するソース データを含む割り込み確認メツセージを形成することができる、 本発明の別の特徴によれば、割り込みに応じるノードは、割り込みに応じるノー ドに対する処理の優先順位レベルを指定するための処理優先順位レベル手段であ って、割り込み要求メツセージの優先順位レベルがその処理優先順位レベルに等 しいときにそのノードが割り込み要求に応じる準備ができたことを指示するため の優先順位レベル手段を備えることができる。ここに実施するように、割り込み に応じるノード144は、そのノードが保留中の割り込み要求に応じる準備がで きたことを指示する割り込み確認イネーブル信号をコマンド発生器166にアサ ートすることができる。処理IPL(割り込み優先順位レベル)データは、処理 することのできる1組の選択された保留中の割り込み要求を指定し、そして割り 込み確認イネーブル信号と共に、処理優先順位レベル手段のファンクションを果 たす。
好ましい実施例においては、割り込み要求メツセージは、割り込み要求の優先順 位レベルを指定するIPLデータを含み、そ憶アレイ154に出力される。
又、本発明は、特定の割り込み発生ノードに対応する記憶要素を割り込み要求メ ゛ツセージの指定の優先順位レベルにセットするための手段と、その優先順位レ ベルにおいて特定の割り込み発生ノードからの保留中の割り込み要求があること を指示する手段とを含むことができる。同様に、本発明は、特定の優先順位レベ ルにおいて特定の割り込み発生ノードに対応する記憶要素をクリアし、これによ り、指定のIPLにある割り込み発生ノードの割り込み要求が処理されているこ とを指示するための手段を含むことができる。ここに実施するように、このよう な手段は、アンドゲート160及び162を含んでいる。好ましい実施例のシス テムプロトコルによれば、ノード144によって発生される割り込み確認メツセ ージは、割り込みに応じるノードが処理の準備をしたところの割り込み要求メツ セージの優先順位レベルを指定するデータも含んでいる。
好ましい実施例において、割り込み要求メツセージ又は割り込み確認メツセージ がシステムバス25から割り込みに応じるノード144によって受は取られると きには、コマンドデコーダ148によって記憶アレイ154に出力されるIPL データを含んでいる。ノード144は記憶要素の多数のバンクを使用することが でき、各バンクは別々のIPLに対応し、各バンクの記憶要素は各々のあり得べ き割り込み発生ノードに対応している。デマルチプレクサ!77はノード144 の記憶アレイ154に含まれており、要求又は確認されている割り込みの優先順 位レベルデータに基づいて記憶要素の多数のバンクの1つを選択する。各特定の 優先順位レベルにおいて各特定の割り込み発生ノードごとに別々の記憶要素15 6がある。
割り込み要求メツセージがシステムバス25に送られたときには、デマルチプレ クサ177は、イネーブルされるアンドゲート160が指定の優先順位レベルに 対応する記憶要素156に接続されたもののみとなるように確保する。それ故、 割り込み要求メツセージのiPLデータによって指定された優先順位レベルにあ る特定のノードに対応する記憶要素のみがセットされる。同様に、割り込み確認 メツセージがシステムバス25に送られたときには、デマルチプレクサ177は 、イネーブルされるアンドゲート162が割り込み確認メツセージに含まれたI PLデータに対応する記憶要素156に接続されたもののみであるよう確保する 。その結果、IPLデータによって指定された優先順位レベルにある特定の割り 込み発生ノードに対応する記憶要素のみがクリアされて、どの割り込み要求が処 理されているかを指示する。
好ましくは、マルチプレクサ178は、指定のIPLにおける特定の割り込み発 生ノードに対応する記憶要素を選択するための手段の一部分としてノード144 に含まれる。各指定の優先順位レベル、ひいては、各バンクに関連した別々のオ アゲート168があり、これらオアゲート168がらの出力はノード144の他 の論理要素及びマルチプレクサ180に送られる。
処理IPLデータは、ノード144によってマルチプレクサ178に送られ、割 り込み確認発生器166への選択されたノードデータ入力が、ノード144によ って発生された処理IPLデータで指定されたものに等しいIPLにおいて保留 中の割り込み要求を有する特定の割り込み発生ノードに対応するようになってい る0割り込みに応じるノードは、典型的に、割り込み要求に応じるためのCPL 7を含んでいる。処理IPLデータは、例えば、割り込みに応じるノード144 のCPUが処理の準備をしたところの割り込み要求の優先順位レベルを決定する 。CPUは、その動作中に、特定のIPLで作動し、これはIPLが命令を実行 するにつれて変化する。
CPUは、オアゲート168の出力を周期的に検査して、CPUがそのとき動作 している割り込み優先順位レベルより高いIPLにおいて保留中の割り込み要求 があるかどうかを決定する。CPUの割り込み優先順位レベルより高いIPLに おいて保留中の割り込み要求がある場合には、ノード144は、割り込み確認イ ネーブル信号をアサートすると共に、処理IPLデータを割り込み確認コマンド 発生器へ供給して、ノード144が指定のIPLにおける保留中の割り込み要求 に応じる準備ができたことを指示する。ノード144は、鰯定の処理割り込み優 先順位レベル(処理IPL)データに対応して割り込み要求が保留中であるとこ ろの記憶要素のなかから特定のノードよりを選択する。マルチプレクサ178は 、エンコーダ164の1つから出力を選択し、選択されたノードデータを発生器 166へ出力する。このデータは、処理IPLデータによって指定された優先順 位レベルに保留中の要求を有する特定の割り込み発生ノードを識別する。
本発明の好ましい実施例では、マルチプレクサ180から割り込み確認コマンド 発生器166へ出力されるべき割り込み要求保留信号は処理IPLデータに基づ いてオアゲート168の出力から選択される。ヌル・オペレーションが所定時間 行なわれた後に、処理IPLデータによって指定された優先順位レベルに保留中 の割り込み要求がない場合には、割り込み確認発生器166が中止され、割り込 み確認メツセージを発生しない。
又、好ましい実施例では、割り込み確認発生器166によって形成された割り込 み確認メツセージは、ノード144によって処理されている割り込み要求メツセ ージの割り込み優先順位レベルを指定するIPLデータを含んでいる0発生器1 66は、処理IPLデータを入力として受は取り、このIPLデータをバスに送 られる割り込み確認メツセージに含む。
本発明の割り込みに応じるシステム及び方法の全体の作用を理解するために、第 9A−B図にフローチャートが示されている。このフローチャートに示された方 法では、システムバスは、そのノードを識別するIDデータを含む割り込み要求 メツセージを割り込み発生ノードから受は取る0割り込みに応じるノードは、そ の割り込みに応じるノードが割り込み要求メツセージを処理する準備ができたと きに特定の割り込み発生ノードを指定する行き先データを含む割り込み確認メツ セージをシステムバスに供給する0割り込み発生ノードは、バス上の割り込み確 認メツセージがそれ自体を指定する行き先データを含んでいるかどうか検出する 。そのノードを指定する行き先データを含む割り込み確認メツセージの検出に応 答して、割り込み発生ノードは割り込みベクターメツセージをバスに供給する。
好ましくは、割り込みに応じるノードは、割り込み要求メツセージの優先順位レ ベルを指定するIPLデータを発生し、割り込み発生ノードがIPLデータに基 づいて複数の割り込みベクターメツセージの1つを選択できるようにする。
第9A図及び第9B図のフローチャートのステップ182において、割り込み発 生ノード110はバスへのアクセスを仲裁する。バスに対する競合と戦うために 、ノードはバス要求信号を出力しなければならない、ステップ184において、 ノード110はいずれのアクセスに許可が出たかを決定する。さもなくば、ノー ド110はステップ182へ復帰する。バスアクセスが許可された場合には、ス テップ186において、割り込み発生ノードは割り込み要求メツセージをシステ ムバスに送信する0割り込み要求メツセージは、メツセージを割り込み要求コマ ンドとして識別するファンクション及びコマンドコードと、割り込み要求の優先 順位レベルを指定するIPLデータと、要求に応じることのできるノードを指定 するための行き先マスクと、割り込み要求のソースとしてノード110を指定す るIDデータとを備えている。ステップ188において、行き先データによって 指定された割り込みに応じるノード144は、割り込み要求メツセージのIPL データ及びIDデータに対応する記憶要素をセットする。記憶要素をセットする ことは、ノード144によって処理できる保留中の割り込み要求があることを指 示する。ステップ190において、ノード144の記憶アレイ154からの信号 レベルは、保留中の割り込み要求があることをノード144の論理回路に指示す る。ステップ192において、割り込みに応じるノード144は特定の割り込み 優先順位レベル(IPL)で動作する。ステップ194において、ノード144 の現在の動作IPLより高いIPLを有する保留中の割り込み要求があるかどう かの判断がなされる。もしなければ、ノード144はステップ192に続く。
保留中の割り込み要求のIPLがノード144の動作IPLより大きい場合には 、ノード144がシステムバスへのアクセスを仲裁する。第7図に示すように、 発生器166は、アクセスを要求するコマンダ要求信号を出力する。ステップ1 98において、バスアクセスが許可されない場合には、ノード144がステップ 196に続く、好ましい実施例においてバスアクセスが許可されたときには、ノ ード144がステップ200においてバスへのアクセスを得た後に一連のヌル・ サイクルを発生し、その記憶アレイ154が手前の割り込み確認メツセージを表 わすべく更新できるようにされる。
ステップ202において、ノード144は、記憶アレイ154が指定のIPLに おいて保留中の割り込み要求がまだあることを指示するかどうか判断する。もし なければ、割り込みに応じるノード144は、ステップ218八至り、他のレベ ルにおける保留中の割り込み要求が存在するかどうか判断する。保留中の割り込 み要求がまだ存在する場合には、ステップ204において、割り込みに応じるノ ードは、指定のIPLにある特定の割り込み発生ノードに対応する割り込み要求 が保留中であることを指示するためにセットされる記憶要素の1つを選択する。
ステップ206において、ノード144は、割り込み確認メツセージをバスへ供 給する0割り込み確認メツセージは、メツセージを確認コマンドとして識別する ファンクション及びコマンドコードと、IPLデータと、ノード144を割り込 み確認メツセージのソースとして識別するソースデータと、ノード110を指定 する行き先データとを含んでいる。これにより、システム内の割り込みに応じる ノードは、処理されている割り込み要求メツセージに対応する記憶要素を最終的 にクリアする。
ステップ208において、割り込み確認メツセージは、該メツセージの行き先デ ータによって指定された割り込み発生ノード110によって検出される。ステッ プ210においては、割り込み発生ノード110がバスを仲裁する。ステップ2 12においてバスへのアクセスが許可されない場合には、ノード110がステッ プ210に統く、ノード110がバスの制御権を得た場合には、割り込み発生ノ ードは、ステップ214において、割り込み確認メツセージに含まれた優先順位 データに対応する割り込みベクターメツセージをバスに供給する0割り込みベク ターメツセージは、割り込みに応じるノード144を識別するソースデータと、 メツセージが割り込みベクターメツセージであることを指示するファンクション コードと、保留中の割り込み要求に応じるためにプログラムのスタートアドレス を計算する際にノード144によって必要と去れる割り込みベクターデータとを 含んでいる。
ステップ216において、ソースデータによって指示された割り込みに応じるノ ード144は、待機状態にあり、割り込みベクターメツセージを検出する。この ノードは、この割り込みベクター情報を用いて割り込み処理ルーチンを実行する 。最終的に、ステップ218において、ノード144は、保留中の割り込み要求 が記憶アレイ154によって指示されるかどうか判断する。もしそうでなければ 、方法がステップ182へ復帰する。保留中の割り込み要求が他にもあれば、方 法はステップ192へ続く。
上記説明において、割り込み発生ノードは、ディスクドライブやディスクドライ ブ制御器のような入力/出力装置を含むことができると共に、多数の種々のI1 0装置をシステムバス25に接続するのに用いるノードを含むことができる。同 様に、割り込みに応じるノードは、割り込み要求に応じるための処理手段を含む ことができる。典型的に、割り込みに応じるノードは、割り込み要求に応じるた めにCPUを含む、更に、単一のノードが割り込み要求を発生したり処理したり することができる。
本発明の範囲又は精神から逸脱することなく本発明において種々の修正や変更が なされ得ることが当業者に明らかであろう、従って、本発明は、請求の範囲内に 入る変更や修正及びその等動物も網羅するものとする。
FIG 6゜ 割り一一一をtノード FIG、? 割り社!!ノード 国際調査報告 国際調査報告

Claims (35)

    【特許請求の範囲】
  1. 1.割り込み要求を発生するノードと割り込みに応じるノードとの間でメッセー ジを転送するために保留パスにおいて割り込み機能を実行する方法において、 上記割り込み発生ノードを識別するための1Dデータを含む割り込み要求メッセ ージを上記割り込み発生ノードからバスへ供給し、 上記割り込みに応じるノードが割り込み要求メッセージを処理する準備ができた ときに上記割り込み発生ノードを指定する行き先データを含む割り込み確認メッ セージを上記割り込みに応じるノードからバスへ供給し、 上記割り込み発生ノードにおいてバス上の割り込み確認メッセージを監視して、 その割り込み発生ノードを指定する行き先データを含む割り込み確認メッセージ を検出し、そして上記割り込み発生ノードを指定する行き先データを含む割り込 み確認メッセージの検出に応答して上記割り込み発生ノードからバスへ割り込み ベクターメッセージを供給することを特徴とする方法。
  2. 2.割り込み要求メッセージを供給する前記段階は、更に、上記割り込みに応じ るノードを指定する行き先データを有する割り込み要求メッセージを供給するこ とを含む請求項1に記載の方法。
  3. 3.割り込み要求メッセージを供給する前記段階は、更に、複数の割り込みに応 じるノードを指定する行き先データを含む割り込み要求メッセージを供給するこ とを含む請求項2に記載の方法。
  4. 4.割り込み要求を発生するノードと割り込みに応じるノードとの間でメッセー ジを転送するために保留バスにおいて割り込み機能を実行する方法において、 上記割り込み発生ノードを識別するためのIDデータと、割り込み要求メッセー ジの優先順位レベルを指定する優先順位レベルデータとを含む割り込み要求メッ セージを上記割り込み発生ノードからバスへ供給し、 上記割り込みに応じるノードが指定の優先順位レベルにおいて割り込み要求メッ セージを処理する準備ができたときに、上記割り込み発生ノードを指定する行き 先データと、割り込み要求メッセージの優先順位レベルを指定する優先順位レベ ルデータとを含む割り込み確認メッセージを上記割り込みに応じるノードからバ スへ供給し、 上記割り込み発生ノードにおいてバス上の割り込み確認メッセージを監視して、 その割り込み発生ノードを指定する行き先データと、割り込み要求メッセージの 優先順位レベルを指定する優先順位レベルデータとを含む割り込み確認メッセー ジを検出し、そして 上記割り込み発生ノードを指定する行き先データと、割り込み要求メッセージの 優先順位レベルを指定する優先順位レベルデータとを含む割り込み確認メッセー ジの検出に応答して上記割り込み発生ノードからバスへ割り込みベクターメッセ ージを供給することを特徴とする方法。
  5. 5.割り込みベクターメッセージを供給する上記段階は、割り込み確認メッセー ジの優先順位レベルデータに基づいて複数の割り込みベクターメッセージの1つ を選択する段階を含む請求項4に記載の方法。
  6. 6.割り込み要求メッセージを発生する上記段階は、更に、割り込みに応じるノ ードを指定する行き先データを有する割り込み要求メッセージを供給する段階を 備えている請求項4に記載の方法。
  7. 7.割り込み要求メッセージを発生する上記段階は、更に、割り込みに応じる複 数のノードを指定する行き先データを有する割り込み要求メッセージを供給する 段階を備えている請求項6に記載の方法。
  8. 8.割り込み確認メッセージを供給する前記段階は、更に、割り込みに応じるノ ードを識別するためのソースデータを有する割り込み確認メッセージを供給する 段階を備え、そして割り込みベクターメッセージを供給する前記段階は、更に、 割り込みに応じるノードを識別するソースデータを有する割り込みベクターメツ セージを供給する段階を備えている請求項1に記載の方法。
  9. 9.割り込み確認メッセージを供給する前記段階は、更に、割り込みに応じるノ ードを識別するためのソースデータを有する割り込み確認メッセージを供給する 段階を備えており、割り込みベクターメッセージを供給する前記段階は、更に、 割り込みに応じるノードを識別するソースデータを有する割り込みベクターメッ セージを供給する段階を備えている請求項4に記載の方法。
  10. 10.割り込み要求に応じるシステムにおいて、割り込み要求メッセージ、割り 込み確認メッセージ及び割り込みベクターメッセージを含むメッセージを転送す るための保留バスと、 上記バスに接続された割り込み発生ノードと、上記バスに接続された割り込みに 応じるノードとを具備し、上記割り込み発生ノードは、 割り込み発生ノードを識別するための割り込み発生ノードIDデータを含む割り 込み要求メッセージをバスに供給するための第1手段と、 バス上の割り込み確認メッセージを監視しそして割り込み発生ノードを指定する 行き先データを含む割り込み確認メッセージを検出するための第2手段と、割り 込み発生ノードを指定する行き先データを含む割り込み確認メッセージの検出に 応答して割り込みベクターメッセージをバスに供給する第3手段とを備えており 、 そして上記割り込みに応じるノードは、該ノードが割り込み要求メッセージを処 理する準備ができたときに割り込み確認メッセージを発生するもので、 上記割り込み発生ノードによって供給されたバス上の割り込み要求メッセージを 検出する第4手段と、上記割り込み発生ノードからの割り込み要求が保留中であ ることを指示する第5手段と、 上記割り込み発生ノードを指定する行き先データを含む割り込み確認メッセージ をバスに供給する第6手段と、 上記割り込み発生ノードによって供給されたバス上の割り込みベクターメッセー ジを検出する第7手段とを備えていることを特徴とするシステム。
  11. 11.第1、第2及び第3手段を各々含む枚数の割り込み発生ノードを更に備え た請求項10に記載のシステム。
  12. 12.第4、第5、第6及び第7手段を各々含む複数の割り込みに応じるノード を更に備えた請求項10に記載のシステム。
  13. 13.上記割り込み発生ノードの少なくとも1つは、入力/出力装置を備えてい る請求項11に記載のシステム。
  14. 14.上記割り込みに応じるノードの少なくとも1つは、プロセッサを含む請求 項12に記載のシステム。
  15. 15.上記割り込みに応じるノードは、該割り込みに応じるノードが割り込み発 生ノードからの保留中の割り込み要求に応じる準備ができたときにバスの制御権 を得そして割り込み確認メッセージを供給する前に所定の時間ヌル・オペレーシ ョンを実行するための手段を備えている請求項10に記載のシステム。
  16. 16.上記割り込みに応じるノードは、該割り込みに応じるノードが割り込み発 生ノードからの保留中の割り込み要求に応じる準備ができたときにバスの制御権 を得そして割り込み確認メッセージを供給する前に所定の時間ヌル・オペレーシ ョンを実行するための手段を備えている請求項12に記載のシステム。
  17. 17.上記割り込み発生ノードは、更に、上記複数の割り込みに応じるノードの うちの選択された複数個を指定する行き先データを有する割り込み要求メッセー ジを発生する手段を更に備えている請求項12に記載のシステム。
  18. 18.上記割り込み発生ノードは、更に、割り込みに応じるノードを指定する行 き先データを有する割り込み要求メッセージを発生する手段を備えている請求項 10に記載のシステム。
  19. 19.割り込み要求に応じるシステムにおいて、割り込み要求メッセージ、割り 込み確認メッセージ及び割り込みベクターメッセージを含むメッセージを転送す るための保留バスと、 上記バスに接続された割り込み発生ノードと、上記バスに接続された割り込みに 応じるノードとを具備し、上記割り込み発生ノードは、 割り込み発生ノードを識別するための割り込み発生ノードIDデータと、割り込 み要求メッセージの割り込み要求優先順位レベルを指定する優先順位レベルデー タとを含む割り込み要求メッセージをバスに供給するための第1手段と、 バス上の割り込み確認メッセージを監視しそして割り込み発生ノードを指定する 行き先データと、割り込み要求メッセージの要求優先順位レベルを指定する優先 順位レベルデータとを含む割り込み確認メッセージを検出するための第2手段と 、 割り込み発生ノードを指定する行き先データと、割り込み要求メッセージの要求 優先順位レベルを指定する優先順位レベルデータとを含む割り込み確認メッセー ジの検出に応答して割り込みベクターメッセージをバスに供給する第3手段とを 備えており、 そして上記割り込みに応じるノードは、該ノードが指定の割り込み要求優先順位 レベルにおいて割り込み要求メッセージを処理する準備ができたときに割り込み 確認メッセージを発生するもので、 上記割り込み発生ノードによって供給されたバス上の割り込み要求メッセージを 検出する第4手段と、上記割り込み発生ノードからの割り込み要求が保留中であ ることを指示すると共に、その割り込み要求が割り込み要求メッセージの優先順 位レベルデータによって指定された割り込み要求優先順位レベルにあることを指 示するための第5手段と、 上記割り込み発生ノードを指定する行き先データと、割り込み要求メッセージの 優先順位レベルを指定する優先順位レベルデータとを含む割り込み確認メッセー ジをバスに供給する第6手段と、 上記割り込み発生ノードによって供給されたバス上の割り込みベクターメッセー ジを検出する第7手段と、上記割り込みに応じるノードの処理優先順位レベルを 指定すると共に、割り込み要求メッセージの優先順位レベルが上記処理優先順位 レベルに等しいときに上記割り込みに応じるノードが割り込み要求メッセージを 処理する準備ができたことを指示するための処理優先順位レベル手段とを備えて いることを特徴とするシステム。
  20. 20.第1、第2及び第3手段を各々含む複数の割り込み発生ノードを更に備え た請求項19に記載のシステム。
  21. 21.第4、第5、第6、第7手段及び処理優先順位レベル手段を各々含む複数 の割り込みに応じるノードを更に備えた請求項19に記載のシステム。
  22. 22.上記割り込み発生ノードの少なくとも1つは、入力/出力装置を備えてい る請求項20に記載のシステム。
  23. 23.上記割り込みに応じるノードの少なくとも1つは、プロセッサを含む請求 項21に記載のシステム。
  24. 24.上記割り込みに応じるノードは、該割り込みに応じるノードが指定の割り 込み要求優先順位レベルにおいて割り込み発生ノードからの保留中の割り込み要 求に応じる準備ができたときにバスの制御権を得そして割り込み確認メッセージ を供給する前に所定の時間ヌル・オペレーションを実行するための手段を備えて いる請求項19に記載のシステム。
  25. 25.上記割り込みに応じるノードは、該割り込みに応じるノードが指定の割り 込み要求優先順位レベルにおいて割り込み発生ノードからの保留中の割り込み要 求に応じる準備ができたときにパスの制御権を得そして割り込み確認メッセージ を供給する前に所定の時間ヌル・オペレーションを実行するための手段を備えて いる請求項21に記載のシステム。
  26. 26.上記割り込み発生ノードは、更に、上記複数の割り込みに応じるノードの うちの選択された複数個を指定する行き先データを有する割り込み要求メッセー ジを発生する手段を更に備えている請求項21に記載のシステム。
  27. 27.上記割り込み発生ノードは、更に、割り込みに応じるノードを指定する行 き先データを有する割り込み要求メッセージを発生する手段を備えている請求項 19に記載のシステム。
  28. 28.上記割り込みに応じるノードの第6手段は、上記割り込みに応じるノード を識別するソースデータを有する割り込み確認メッセージを発生するための手段 を備えた請求項10に記載のシステム。
  29. 29.上記割り込みに応じるノードの第6手段は、上記割り込みに応じるノード を識別するソースデータを有する割り込み確認メッセージを発生するための手段 を備えた請求項19に記載のシステム。
  30. 30.上記割り込み発生ノードの第3手段は、割り込みに応じるノードを識別す るソースデータを有する割り込みベクターメッセージを発生する手段を備えた請 求項28に記載のシステム。
  31. 31.上記割り込み発生ノードの第3手段は、割り込みに応じるノードを識別す るソースデータを有する割り込みベクターメッセージを発生する手段を備えた請 求項29に記載のシステム。
  32. 32.上記割り込み発生ノードの第3手段は、割り込み確認メッセージからの優 先順位レベルデータに基づいて複数の割り込みベクターメッセージの1つを選択 する手段を備えている請求項19に記載のシステム。
  33. 33.上記第5手段は、 上記割り込み発生ノードの別々のものに各々対応していて、対応する割り込み発 生ノードからの割り込み要求が保留中であるかどうかを指示するための複数のノ ード記憶要素と、対応する割り込み発生ノードを識別するIDデータを含む割り 込み要求メッセージの検出に応答してノード記憶要素の1つをセットする手段と 、 対応する割り込み発生ノードを指定する行き先データを含む割り込み確認メッセ ージがバスに送られるのに応答してノード記憶要素の1つをクリアする手段とを 備えた請求項11に記載の割り込み要求に応じるシステム。
  34. 34.上記第5手段は、 割り込み要求優先順位レベルの別々の1つにある上記割り込み発生ノードの別々 の1つに各々対応していて、対応する優先順位レベルにある対応する割り込み発 生ノードからの割り込み要求が保留中であるかどうかを指示するための複数のノ ード記憶要素と、 対応する割り込み発生ノードを識別するIDデータと、対応する優先順位レベル を指定する優先順位レベルデータとを含む割り込み要求メッセージの検出に応答 してノード記憶要素の1つをセットする手段と、 対応する割り込み発生ノードを指定する行き先データと、対応する優先順位レベ ルを指定する優先順位レベルデータとを含む割り込み確認メッセージがバスに送 られるのに応答してノード記憶要素の1つをクリアする手段とを備えた請求項2 0に記載の割り込み要求に応じるシステム。
  35. 35.割り込み要求に応じるシステムにおいて、割り込み要求メッセージ、割り 込み確認メッセージ及び割り込みベクターメッセージを含むメッセージを転送す るための保留バスと、 上記バスに接続された割り込み発生ノードと、上記パスに接続された割り込みに 応じるノードとを具備し、上記割り込み発生ノードは、 割り込み発生ノードを識別するための割り込み発生ノードIDデータと、割り込 みに応じるノードを指定するための行き先データと、割り込み要求メッセージの 割り込み要求優先順位レベルを指定する優先順位レベルデータとを含む割り込み 要求メッセージをバスに供給するための第1手段と、 バス上の割り込み確認メッセージを監視しそして割り込み発生ノードを指定する 行き先データと、割り込み要求メッセージの優先順位レベルを指定する優先順位 レベルデータとを含む割り込み確認メッセージを検出するための第2手段と、 割り込み発生ノードを指定する行き先データと、割り込み要求メッセージの優先 順位レベルを指定する優先順位レベルデータとを含む割り込み確認メッセージの 検出に応答して、割り込みに応じるノードを識別するソースデータを含む割り込 みベクターメッセージをバスに供給する第3手段とを備えており、 そして上記割り込みに応じるノードは、該ノードが指定の割り込み要求優先順位 レベルにおいて割り込み要求メッセージを処理する準備ができたときに割り込み 確認メッセージを発生するもので、 上記割り込み発生ノードによって供給されたバス上の割り込み要求メッセージを 検出する第4手段と、指定の優先順位レベルにある割り込み発生ノードに各々対 応する複数のノード記憶要素を含み、上記割り込み発生ノードからの割り込み要 求が保留中であることを指示すると共に、その割り込み要求が割り込み要求メッ セージの優先順位レベルデータによって指定された割り込み要求優先順位レベル にあることを指示するための第5手段と、 上記割り込み発生ノードを指定する行き先データと、割り込みに応じるノードを 指定するソースデータと、割り込み要求メッセージの優先順位レベルを指定する 優先順位レベルデータとを含む割り込み確認メッセージをバスに供給する第6手 段と、 上記割り込み発生ノードによって供給されたバス上の割り込みベクターメッセー ジを検出する第7手段と、上記割り込みに応じるノードの処理優先順位レベルを 指定すると共に、割り込み要求メッセージの優先順位レベルが上記処理優先順位 レベルに等しいときに上記割り込みに応じるノードが割り込み要求メッセージを 処理する準備ができたことを指示するための処理優先順位レベル手段とを備えて いることを特徴とするシステム。
JP63506377A 1987-05-01 1988-04-19 保留バスを用いて割り込みに応じる装置及び方法 Expired - Lifetime JPH0679305B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US4504687A 1987-05-01 1987-05-01
US45,046 1987-05-01
PCT/US1988/001247 WO1988008576A2 (en) 1987-05-01 1988-04-19 Apparatus and method for servicing interrupts utilizing a pended bus

Publications (2)

Publication Number Publication Date
JPH02503367A true JPH02503367A (ja) 1990-10-11
JPH0679305B2 JPH0679305B2 (ja) 1994-10-05

Family

ID=21935728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63506377A Expired - Lifetime JPH0679305B2 (ja) 1987-05-01 1988-04-19 保留バスを用いて割り込みに応じる装置及び方法

Country Status (8)

Country Link
US (1) US5146597A (ja)
EP (1) EP0358725B1 (ja)
JP (1) JPH0679305B2 (ja)
KR (1) KR910007643B1 (ja)
AU (1) AU604959B2 (ja)
CA (1) CA1306068C (ja)
DE (1) DE3882991T2 (ja)
WO (1) WO1988008576A2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291581A (en) * 1987-07-01 1994-03-01 Digital Equipment Corporation Apparatus and method for synchronization of access to main memory signal groups in a multiprocessor data processing system
US5613128A (en) * 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
GB2257549B (en) * 1991-07-06 1995-05-03 Motorola Israel Ltd Modular data/control equipment
FR2680591B1 (fr) * 1991-08-22 1996-01-26 Telemecanique Controleur d'interruption programmable, systeme interruptif et procede de controle d'interruption.
US5269005A (en) * 1991-09-17 1993-12-07 Ncr Corporation Method and apparatus for transferring data within a computer system
US5404535A (en) * 1991-10-22 1995-04-04 Bull Hn Information Systems Inc. Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system
US5404457A (en) * 1992-02-14 1995-04-04 Advanced Micro Devices, Inc. Apparatus for managing system interrupt operations in a computing system
JP3411300B2 (ja) * 1992-02-18 2003-05-26 株式会社日立製作所 情報処理装置
US5581770A (en) * 1992-06-04 1996-12-03 Mitsubishi Denki Kabushiki Kaisha Floating interruption handling system and method
US5455774A (en) * 1992-10-22 1995-10-03 Motorola, Inc. Interrupt programmable analog-to-digital port
US5914953A (en) * 1992-12-17 1999-06-22 Tandem Computers, Inc. Network message routing using routing table information and supplemental enable information for deadlock prevention
US5675807A (en) * 1992-12-17 1997-10-07 Tandem Computers Incorporated Interrupt message delivery identified by storage location of received interrupt data
US5473763A (en) * 1993-08-02 1995-12-05 Advanced Micro Devices, Inc. Interrupt vector method and apparatus
WO1995016965A1 (en) * 1993-12-16 1995-06-22 Intel Corporation Multiple programmable interrupt controllers in a multi-processor system
US5848279A (en) * 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US6240474B1 (en) * 1997-09-16 2001-05-29 International Business Machines Corporation Pipelined read transfers
US6493779B1 (en) * 1998-12-21 2002-12-10 International Business Machines Corporation Method and system for interrupt handling using device pipelined packet transfers
US7251690B2 (en) * 2002-08-07 2007-07-31 Sun Microsystems, Inc. Method and system for reporting status over a communications link
US8984199B2 (en) * 2003-07-31 2015-03-17 Intel Corporation Inter-processor interrupts
US7386642B2 (en) 2005-01-28 2008-06-10 Sony Computer Entertainment Inc. IO direct memory access system and method
US7680972B2 (en) * 2005-02-04 2010-03-16 Sony Computer Entertainment Inc. Micro interrupt handler
JP2006216042A (ja) * 2005-02-04 2006-08-17 Sony Computer Entertainment Inc 割り込み処理のためのシステムおよび方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168240A (ja) * 1984-02-10 1985-08-31 Nec Corp 割込処理回路
JPS6115260A (ja) * 1984-06-29 1986-01-23 Nec Corp デ−タ処理装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800287A (en) * 1972-06-27 1974-03-26 Honeywell Inf Systems Data processing system having automatic interrupt identification technique
US3881174A (en) * 1974-01-18 1975-04-29 Process Computer Systems Inc Peripheral interrupt apparatus for digital computer system
JPS50156336A (ja) * 1974-06-05 1975-12-17
US4020471A (en) * 1975-06-30 1977-04-26 Honeywell Information Systems, Inc. Interrupt scan and processing system for a data processing system
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
JPS5259534A (en) * 1975-11-11 1977-05-17 Panafacom Ltd Data transfer system
US4028667A (en) * 1975-12-22 1977-06-07 International Business Machines Corporation Asynchronous, hierarchical loop communication system with independent local station control of access to inbound time portions without central control
US4056847A (en) * 1976-08-04 1977-11-01 Rca Corporation Priority vector interrupt system
JPS5925258B2 (ja) * 1976-09-28 1984-06-15 日本電気株式会社 プロセツサ制御システム
US4058672A (en) * 1976-11-10 1977-11-15 International Telephone And Telegraph Corporation Packet-switched data communications system
DE2659662C3 (de) * 1976-12-30 1981-10-08 Ibm Deutschland Gmbh, 7000 Stuttgart Prioritätsstufengesteuerte Unterbrechungseinrichtung
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4268904A (en) * 1978-02-15 1981-05-19 Tokyo Shibaura Electric Co., Ltd. Interruption control method for multiprocessor system
US4250489A (en) * 1978-10-31 1981-02-10 Westinghouse Electric Corp. Distribution network communication system having branch connected repeaters
US4240140A (en) * 1978-12-26 1980-12-16 Honeywell Information Systems Inc. CRT display terminal priority interrupt apparatus for generating vectored addresses
NL7907179A (nl) * 1979-09-27 1981-03-31 Philips Nv Signaalprocessorinrichting met voorwaardelijke- -interrupteenheid en multiprocessorsysteem met deze signaalprocessorinrichtingen.
US4271468A (en) * 1979-11-06 1981-06-02 International Business Machines Corp. Multiprocessor mechanism for handling channel interrupts
US4349873A (en) * 1980-04-02 1982-09-14 Motorola, Inc. Microprocessor interrupt processing
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
JPS57166756A (en) * 1981-04-08 1982-10-14 Hitachi Ltd Transmission controlling method
US4366480A (en) * 1981-06-15 1982-12-28 Control Data Corporation Demand driven access mechanism
IT1145730B (it) * 1981-11-13 1986-11-05 Olivetti & Co Spa Sistema di elaborazione di dati con dispositivo di controllo delle interruzioni di programma
US4443850A (en) * 1981-12-01 1984-04-17 Burroughs Corporation Interface circuit for subsystem controller
EP0082889B1 (en) * 1981-12-29 1985-06-05 International Business Machines Corporation Method and arrangement for local address acquisition by a station in a communication system
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
DE3268099D1 (en) * 1982-06-15 1986-02-06 Ibm Method and apparatus for controlling access to a communication network
FR2536882A1 (fr) * 1982-11-25 1984-06-01 Centre Nat Rech Scient Interface de gestion d'echanges d'informations sur un bus de communication entre au moins une unite de controle et des unites peripheriques ou entre ces unites peripheriques
US4654654A (en) * 1983-02-07 1987-03-31 At&T Bell Laboratories Data network acknowledgement arrangement
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
AU562975B2 (en) * 1983-09-22 1987-06-25 Digital Equipment Corporation Message oriented interrupt mechanism for multiprocessor systems
US4669057A (en) * 1983-10-03 1987-05-26 Honeywell Information Systems Inc. Data collection terminal interrupt structure
US4654820A (en) * 1983-11-30 1987-03-31 At&T Bell Laboratories Interrupt bus structure
US4642758A (en) * 1984-07-16 1987-02-10 At&T Bell Laboratories File transfer scheduling arrangement
US4736319A (en) * 1985-05-15 1988-04-05 International Business Machines Corp. Interrupt mechanism for multiprocessing system having a plurality of interrupt lines in both a global bus and cell buses
US4716523A (en) * 1985-06-14 1987-12-29 International Business Machines Corporation Multiple port integrated DMA and interrupt controller and arbitrator
US4994960A (en) * 1986-01-16 1991-02-19 Jupiter Technology, Inc. Interrupt system for transmitting interrupt request signal and interrupt vector based upon output of synchronized counters representing selected priority value

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168240A (ja) * 1984-02-10 1985-08-31 Nec Corp 割込処理回路
JPS6115260A (ja) * 1984-06-29 1986-01-23 Nec Corp デ−タ処理装置

Also Published As

Publication number Publication date
DE3882991T2 (de) 1994-03-24
AU604959B2 (en) 1991-01-03
US5146597A (en) 1992-09-08
CA1306068C (en) 1992-08-04
JPH0679305B2 (ja) 1994-10-05
WO1988008576A3 (en) 1988-12-29
EP0358725B1 (en) 1993-08-04
KR890702138A (ko) 1989-12-23
EP0358725A1 (en) 1990-03-21
DE3882991D1 (de) 1993-09-09
KR910007643B1 (ko) 1991-09-28
AU2134788A (en) 1988-12-02
WO1988008576A2 (en) 1988-11-03

Similar Documents

Publication Publication Date Title
JPH02503367A (ja) 保留バスを用いて割り込みに応じる装置及び方法
US4953072A (en) Node for servicing interrupt request messages on a pended bus
US5428794A (en) Interrupting node for providing interrupt requests to a pended bus
KR910007750B1 (ko) 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치
JPH02500550A (ja) マルチプロセッサコンピュータシステムにおいて多数のロックインジケータを管理する方法及び装置
JPH01502623A (ja) 複数のノードによる保留バスへのアクセスを制御するシステム
JPH02501097A (ja) 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置
JPH0418340B2 (ja)
JPH01502628A (ja) 多重ロック指示を使用した多重プロセッサコンピュータシステムにおけるトランザクションを開始する方法及び装置
JPH01502627A (ja) ノードがバスへのアクセス権を得るようにする装置及び方法
JPH0473176B2 (ja)
US6628662B1 (en) Method and system for multilevel arbitration in a non-blocking crossbar switch
JPH0246974B2 (ja)
JPH0544238B2 (ja)
JPH02213976A (ja) 多重処理コンピユータ及びプロセツサ間通信方法
EP0533429B1 (en) Computer bus control system
JP2504552B2 (ja) マルチプロセッサコンピュ―タシステムにおいてシステムリソ―スへの充分なアクセスを確保するコマンダノ―ド方法及び装置
JPH0452955A (ja) 受信アイソレーション中通知方式