JPH01502623A - 複数のノードによる保留バスへのアクセスを制御するシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 バスへのアクセスを決定する装置及び方法五豆五立立 本発明は、コンピュータシステムにおけるバスへのアクセスを仲裁するための方 法及び構造に関するものである。

五豆曵宣見 コンピュータシステムは、種々なタスクを実行するためにプロセッサ、メモリ及 び入出力装置の如き多数の別々のリソースを含んでいる。コンピュータシステム の動作中に、コマンド及び／又はデータをコンピュータシステムにおいて異なる リソースの間で転送することがしばしば必要となる。典型的には、多重ノードネ ットワークにおいて多数のリソース又はノードの閏でメツセージを転送するため にシステムバスが設けられている。

リソースの間でメツセージを転送するために共通のシステムバスを有効に利用す るためには、リソースの各々によるバスへのアクセスを注意深く制御しなければ ならない、特に、システムバスへのメツセージの転送を試みることができるのは 、一時に１つのリソースだけである８例えば、１つのリソースがある特定のバス サイクル中に読出しコマンドを送出する用意ができ、一方、同時にもう１つの別 のリソースは、書込みコマンド及び書込みデータを伝送するためにいくつかのバ スサイクルのためのバスへのアクセスを得る用意ができる。

従って、共通のバスへ結合された多数のノードを含むどのコンピュータシステム においても、とのノードがそのバスへのアクセスを行なうことができるかを決定 するためにある形の仲スの各々に結合され、所定のバスサイクル中にバスへのア クセスをどのリソースが許されているかを決定することができる。

このような中央アーとりは、そのリソースが別のリソースへメツセージを伝送す るためにバスへのアクセスを得る用意ができるときにその各リソースから別々の バス要求を受ける。多数のバス要求に応答して、中央アービタは、各要求に割り 当てられた優先順位に対応する所定の方法にて要求ノードの１つのみへバス許可 を送る。

バス要求信号を使用すると、バス及びシステムリソースをより効率良く利用する ことができる。バスアクセスは、そのリソースがバスへのそのリソースによるメ ツセージの伝送を必要とする動作を実行しているときにのみ、１つのノードに対 して許可される。

不都合なことに、あるリソースからバスへのある種の転送は、単一のバスサイク ル間においては完了しえない０例えば、書込み転送は、そのリソースが２以上の バスサイクルに対してバスへのアクセスを許されていることを必要とする。書込 み転送の最初のバスサイクル（コマンドサイクル）中にバスへ転送されるメツセ ージは、書込みコマンドである０次に続くバスサイクル中に、書込みデータがバ スへ転送される。

このような多重サイクル転送を行なえるようにするために、多重サイクル転送を 行なうリソースがアクティベートされた延長バスサイクル信号を中央アービタへ 伝送せねばならないような仲裁方法が使用される。その時、中央アービタは、選 択されたノードに対してバス許可を発生する前に、アクティベートされた延長バ スサイクル信号を受けたかどうかを決定する。これらのシステムにおいては、バ ス許可の発生は、中央アービタがそのアクティベートされた延長バスサイクル信 号を処理する間遅延される。もし、ある延長バスサイクル信号がアクティベート されるならば、中央アービタは、その前のバスサイクル中バスへアクセスしてい た同じリソースへバス許可を伝送する。

このような仲裁方法を使用するシステムには、ある重大な欠点がある。コンピュ ータシステムにおけるリソースは、中央アーとりからのバス許可があるときのみ 、バスへのアクセスを得る。従って、システムの性能及び共通バスの有効利用は 、バス許可が選択されたリソースへ伝送される速度に依存する。しかし、このよ うな仲裁方法は、比較的に長いバスサイクル時間を必要としている。何故ならば 、アービタは、新しい許可を発生する前に延長バスサイクル信号の受信を待たね ばならないからである。単一ワイヤドオア延長バスサイクル信号を使用するシス テムの場合には、このために、許可を受けるのが遅らされてしまう。

しかしながら、バスを使用していたものが次のサイクルにおいてもそのバスを使 用すべきかを７−ビタが決定しうる速度を増大するために、リソースから中央ア ービタへの延長バスサイクルラインを付加することによってこのような問題を解 決することは望ましくないであろう、このような解決方法では、各リソースから アービタへの別のインターコネクトを供給するためにバックブレーンにいくつか のビンを付加することが必要となり、このようなビンは、使用できないかもしれ ないのである。

本発明の目的は、仲裁時間を減らすことによってシステムバスサイクルを減じて システム性能を改着することである。

本発明の目的は、バックブレーンの１つの延長バスサイクルラインのみにてこの ように仲裁時間を減少させることである。

本発明の更に別の目的は、いくつかのリソースからのバス要求の間の仲裁を行な うことであり、且つ、バスへのアクセスに関して競合するリソースからの付加的 信号を処理するためにアーとりによる選択を遅延せずに、中央アービタにどのリ ソースが選択されたかを条件性にて指示させることである。

本発明の更に別の目的及び効果は、以下に部分的に説明されており、また、本発 明の実施によって分かるところである。

本発明のこれらの目的及び効果は、本請求の範囲に特定されている構成によって 達成されうるちのである。

１ユ立ｉ旦 ここに包括的に説明するように、本発明の目的を達成するために、且つ本発明の 目的に従って、バスの１つ又はそれ以上のサイクル中にメツセージを転送するた めにそれぞれ送信側となりうる複数のノードに対するバスへのアクセスを制御す るためのシステムが提供され、このシステムは、各ノード内にあってメツセージ が対応するノードからバスへ転送されるべきときに複数のノードの各々に対して バス要求を発生するためのバス要求手段と、各ノード内にあってメツセージを転 送するためにて延長要求を発生し且つ続くバスサイクル中その延長要求を維持す るための延長要求手段と、各ノード内にあってそのノードの延長要求手段に結合 されそのノードが送信側となる時である初期アクセスサイクル中に延長バスサイ クル信号をアクティベートシ且つ送信側であるノードに対して続くバスサイクル 中アクティベートされた状態を維持する延長サイクル手段であって送信側である ノードに対する延長要求が存在するときにこのようなアクティベート及び維持が 行なわれるような延長サイクル手段と、各ノードのバス要求手段に結合されバス 要求に応答して次に送信側となるノードの選択された１つへ条件付バス許可を伝 送するためのアーとり手段と、各ノード内にあって、該アーとり手段及び各ノー ドの延長サイクル手段に結合され条件付バス許可に応答して前に送信側であった ノードによって延長バスサイクル信号がアクティベートされないときに選択され たノードにシステムバス駆動可能化信号レベルを維持するためのバスアクセス手 段とを備えている。

本明細書に組み込まれ且つその一部を構成している添付図面は、本発明の一実施 例を示しており、本明細書の説明と共に、本発明の詳細な説明するものである。

皿皿五皿星皇五里 第１図は、本発明を使用したデータ処理システムのブロック線図、 第２図は、第１図のデータ処理システムにおけるノードのブロック線図、 第３図は揚第１図のデータ処理システムに使用されるタイミング信号を示すタイ ミング図、 第４図は、第２図のノードにおけるデータインターフェースのブロック線図、 第５図は、第１図のデータ処理システムにおけるアービタのブロック線図、 第６図は、仲裁信号を示す第１図のデータ処理システムの部分のブロック線図、 第７図は、第６図におけるシステムの部分の延長サイクル回路の概略図、 ′第８図は、第６図のシステムの部分の可能化回路の概略図、第９図は、第５図 及び第６図に示した中央アーとりのブロック線図、そして 第１０図は、第１図のデータ処理システムの動作中にアクティベートされるバス 要求、条件付バス許可、システムバス駆動可能化、延長要求及び延長バスサイク ル信号を示すタイミング図である。

しい　′な 次に、添付図面に例示する例につき、本発明の好ましい実施例を詳細に説明する 。

Ａ、システム全体の説明 第１図は、本発明によるデータ処理システム２０の一例を示している。システム ２０の中心部はシステムバス２５であり、これは、多数のプロセッサと、メモリ サブシステムと、Ｉ１０システムとの間で通信を行なうことのできる同期バスで ある。

システムバス２５を介しての通信は、周期的なバスサイクルを用いて同期的に行 なわれる。システムバス２５に対する典型的なバスサイクルタイムは、６４ｎＳ である。

第１図において、システムバス２５は、２つのプロセッサ３１及び３５と、メモ リ３９と、１つのＩ１０インターフェイス４１と、１つのＩ１０ユニット５１と に接続される。！１０ユニット５３は、Ｉ１０バス４５及びＩ１０ユニットイン ターフェイス４１によりシステムバス２５に接続される。

データ処理システム２０の好ましい実施例では、中央アービタ（仲裁回路）２８ もシステムバス２５に接続されている。

アービタ２８は、幾つかのタイミング及びバス仲裁信号をシステムバス２５上の 他の装置へ直接供給し、ある信号をこれらの装置とで共有する。

第１図に示されたものは、現在好ましいと考えられるものであり、必ずしも本発 明をこれに限定するものではない０例えば、Ｉ１０ユニット５３はシステムバス ２５に直接接続することができるし、アービタ２８は、本発明について述べるよ うに動作しなくてもよい。

本発明を説明する上で使用する用語として、プロセッサ３１及び３３、メモリ３ ９、Ｉ１０インターフェイス４１、及びＩ１０装置５１は、全て「ノード」と称 する。「ノード」とは、システムバス２５に接続されるハードウェア装置と定義 する。

本発明を説明するのに用いる用語によれば、「信号」又は「ライン」は、物理的 な配線の名称を指すものとして交換可能に用いられる。「データ」又はｒレベル 」という用語は、信号又はラインがとることのできる値を指すものとして用いら れる。

ノードは、システムバス２５を介して他のノードとの転送を実行する。［転送」 は、共通の送信器及び共通の７−ビタを分担する１つ以上の連続サイクルである ０例えば、あるノードがシステムバス２５上の別のノードから情報を得るために 開始する読み取り動作においては、第１のノードから第２のノードヘコマンドを 転送した後に、ある程度の時間が経ってから、第２のノードから第１のノードへ １つ以上の戻りデータを転送することが必要である。

「トランザクション」は、システムバス２５において実行される完全な論理的タ スクとして定められ、２つ以上の転送を含むことがで゛きる０例えば、コマンド 転送に続いて１つ以上の戻りデータ転送を行なう読み取り動作は１つのトランザ クションである。システムバス２５の好ましい実施例では、許容できるトランザ クションが種々のデータ長さの転送をサポートし、これは、読み取り、書き込み （マスクされた）、インターロック読み取り、ロック解除書き込み及び割り込み 動作を含む、インターロック読み取りと、通常の即ち非インターロック読み取り との相違は、特定位置に対するインターロック読み取りの場合にその位置に記憶 された情報を検索しそしてその後のインターロック読み取りコマンドによってア クセスをその記憶された情報に制限することである。アクセスの制限は、ロック 機構をセットすることによって行なわれる。その後のロック解除書き込みコマン ドは、その指定の位置に情報を記憶し、そしてその位置においてロック機構をリ セットすることによりその記憶された情報へのアクセスを復帰する。従って、イ ンターロック読み取り／ロック解除書き込み動作は、ある種の読み取り一変更− 書き込み動作である。

システムバス２５は「保留された」バスであるから、他のノードが応答を待機し て浪費してしまうバスサイクルを使用できるようにすることにより、バスリソー スを効率良く使用するよう促す、保留されたバスにおいては、１つのノードがト ランザクションを開始した後に、そのトランザクションが完了する前に他のノー ドがバスにアクセスすることができる。従って、そのトランザクションを開始す るノードは、全トランザクション時間中バスを束縛するのではない、これに対し 、非保留バスの場合には、全トランザクション中バスが拘束される１例えば、シ ステムバス２５においては、ノードが読み取りトランザクションを開始しそして コマンドの転送を行なった後に、そのコマンド転送が向けられるノードは、その 要求されたデータを直ちに返送することができない、従って、−コマンド転送と 、読み取りトランザクションの戻りデータ転送との間にバス２５のサイクルを使 用することができる。システムバス２５は他のノードがこれらのサイクルを使用 できるようにする。

システムバス２５を使用する場合に、各ノードは、情報の転送を行なうために異 なった役割を果たすことができる。これらの役割の１つが「コマンダ」であり、 これは現在処理中のトランザクションを開始したノードとして定義される０例え ば、書き込み又は読み取り動作においては、コマンダは、書き込み又は読み取り 動作を要求したノードであり、これは、必ずしもデータを送信もしくは受信する ノードでなくてもよい、システムバス２５の好ましいプロトコルにおいては、ノ ードは、たとえ別のノードがトランザクションのあるサイクル中にシステムバス ２５の所有権をもったとしても全トランザクションを通じてコマンダとして保持 される０例えば、あるノードは、読み取りトランザクションのコマンド転送に応 答してデータ転送中にシステムバス２５の制御権をもつが、このノードはバスの コマンダとはならない、むしろ、二のノードは「レスポンダ」と称する。

レスポンダはコマンダに応答する０例えば、コマンダがノー゛ドＡからノードＢ にデータを書き込むための書き込み動作を開始した場合には、ノードＢがレスポ ンダとなる。更に、データ処理システム２０においては、ノードが同時にコマン ダ及びレスポンダとなることがある。

送信器及び受信器は、個々の転送中にノードがとる役割を果たす、「送信器」は 、転送中にシステムバス２５に出される情報のソースであるノードとして定義さ れる。「受信器」は、送信器の相補的なものであり、転送中にシステムバス２５ に出された情報を受信するノードとして定義される０例えば、読み取りトランザ クション中に、コマンダは、最初、コマンドの転送中に送信器となりそして戻り データの転送中に一受信器となる。

システムバス２５に接続されたノードがシステムバス２５上で送信器になろうと する場合には、そのノードが中央の７−ビタ２８とその特定ノードとの間に接続 された２本の要求ラインＣＭＤ　ＲＥＱ　（コマンド要求）及びＲＥＳ　ＲＥＱ 　（レスポンダ要求）の一方を肯、定する。一般に、ノードは、そのＣＭＤ　Ｒ ＥＱラインを用いてコマンダとなることを要求しそしてシステムバス２５を介し てトランザクションを開始し、モしてノードは、そのＲＥＳ　ＲＥＱラインを用 いてレスポンダとなってデータ又はメツセージをコマンダへ返送する。一般に、 中央アービタ２８は、とのノードがバスへのアクセスを要求しているか（即ち、 どの要求ラインが肯定されたか）を検出する。

次いで、アービタは、肯定された要求ラインの１つに応答して、優先順位アルゴ リズムに基づいてバス２５への対応するノードアクセスを許可する。好ましい実 施例では、アービタ２８は、２つの独立した円形の待ち行列を維持し、即ち、そ の一方の待ち行列、はコマンダ要求に対するものでありそしてもう一方はレスポ ンダ要求に対するものである。好ましくは、レスポンダ要求はコマンダ要求より も優先順位が高く、コマンダ要求の前に処理される。

コマンダ要求ライン及びレスポンダ要求ラインは仲裁信号であると考えられる。

第１図に示すように、仲裁信号は、中央アービタ２８から各ノードへ送られるポ イント−ポイントの条件に応じた許可信号と、マルチパスサイクル転送を実行す るシステムバス拡張信号と、例えば、メモリのようなノードがシステムバス上の トラヒックを瞬間的に維持できなくなったときに新たなバストランザクションの 開始を制御するシステムバス抑制信号とを含む。

システムバス２５を構成することのできる他の形式の信号は、情報転送信号１． 応答信号、制御信号、コンソール／フロントパネル信号、１及び幾つかの種々の 信号を含む。情報転送信号は、データ信号、現在サイクル中にシステムバスで行 なわれるファンクションを表わすファンクション信号、コマンダを識別する識別 子信号、及びパリティ信号を含む、応答信号は、一般に、データ転送の状態を送 信器に通知するための受信器からの確認信号を含む。

制御信号は、クロック信号と、低いライン電圧又は低いＤＣ電圧を示す信号のよ うな警報信号と、初期化中に使用されるリセット信号と、ノード欠陥信号と、バ スのアイドリングサイクル中に用いられる欠陥信号と、エラー欠陥信号とを含む 、コンソール／フロントパネル信号は、直列データをシステムコンソールに送イ ｉしたりそこから受信したりするための信号と、始動時にブートプロセッサの特 性を制御するためのブート信号と、システムバス２５上のプロセッサの消去可能 なＦＲＯＭを変更できるようにする信号と、フロントパネルのＲＵＮ　ＬＩＧＨ Ｔを制御する信号と、あるノードのクロック論理回路にバッテリ電力を供給する 信号とを含む、その他の信号としては、スペア信号に加えて、各ノードがその識 別コードを定めることができるようにする識別信号を含む。

第２図は、システムバス２５に接続されたノード６０の一例を示している。ノー ド６０は、プロセッサであってもよいし、メモリであってもよいし、Ｉ１０ユニ ットであってもよいし、Ｉ１０インターフェイスであってもよい、第２図に示す 例では、ノード６０は、ノードに特定の論理回路６５と、ノードバス６７と、デ ータインターフェイス６１及びクロックデコーダ６３を含むシステムバスインタ ーフェイス６４とを備えている。データインターフェイス６１、クロックデコー ダ６３及びノードバス６７は、システムバス２５に接続されたノードのための標 準的な要素であるのが好ましい、ノードに特定の論理回路６５は、システムバス インターフェイス６４とは異なった集積回路を用いており、好ましくは、ノード の特定の機能を実行するようにユーザによって指定された回路に加えて、ノード バス６７にインターフェイスする標準的な回路を含んでいる。一般に、データイ ンターフェイス６１は、ノード６０とシステムバス２５との間の主たる論理的及 び電気的なインターフェイスであり、りｌツクデコーダ６３は中央で発生される クロック信号に基づいてノード６ｏへタイミング信号を供給し、ノードバス６７ はデータインターフェイス６１とノードに特定の論理回路６５との間の高速イン ターフェイスをなす。

第２図に示されたノード６０及びシステムバスインターフェイス６４の好ましい 実施例では、クロックデコーダ６３は、システムバス２５を経て送られるべき信 号を形成するための制御回路を含んでおり、中央アービタ２８から受け取ったク ロック信号を処理して、ノードに特定な論理回路６５及びデータインターフェイ ス６１のためのタイミング信号を得るようにする。

クロックデコーダ６３によって得られたタイミング信号は中央で発生されたクロ ック信号を用いているので、ノード６０は、システムバス２５と同期して作動す る。

第３図は、１つのバスサイクル、クロックデコーダ６３によって受け取ったクロ ック信号、及びクロックデコーダ６３によって発生される幾つかのタイミング信 号を示すタイミング図である。クロックデコーダ６３によって受け取られるクロ ック信号は、第３図に示すように、ＴｉｍｅＨ信号、ＴｉｍｅＬ信号及びＰｈａ ｓｅ信号を含む、Ｔｉｍｅ　Ｈ及びＴｉｍｅＬは、基本的なりロック信号の逆数 であり、そしてＰｈａｓｅ信号は、基本的なりロック信号を３で分割することに よって得られる。クロックデコーダ６３によって発生されたタイミング信号は、 Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６及びＣ６１を含み、これらは全て第３ 図に示されている。データインターフェイス６１によって要求されバスサイクル 当たり一度生じるこ・れらのタイミング信号は、データインターフェイス６１に 送られ、そしてデータインターフェイス６１に送られたタイミング信号と等価な ものを含む１組のタイミング信号がバッファされて、ノードに特定の論理回路６ ５に送られる。バッファ動作の目的は、ノードに特定の論理回路６５がタイミン グ信号を不適切にロードすることによってシステムバスインターフェイス６４の 動作に悪影響を及ぼさないようにすることである。クロック６３は、クロック信 号を使用して、各バスサイクルごとに６つのサブサイクルを形成し、そしてこれ らのサブサイクルを使用して、６つのタイミング信号ＣＸＹを形成する。但し、 Ｘ及びＹは、１つのタイミング信号を形成するように合成される２つの隣接する サブサイクルを表わしている。

システムバスの各ノードは、そのクロックデコーダ６３によって発生されたそれ 自身の対応する１組のタイミング信号を有している０通常、・対応する信号は、 システム全体を通じて各ノードごとに全く同じ時間に生じるが、クロックデコー ダ６３と多数のノードの他の回路との間の変動により対応する信号間にタイミン グ変動を招く、これらのタイミング変動は、一般に「クロックスキュー」として 知られている。

第４図は、データインターフェイス６１の好ましい実施例を示している。データ インターフェイス６１は、ノードバス６７の各ラインとシステムバス２５の各ラ インとの間に両方向性の高速インターフェイスを与えるための一時的な記憶回路 及びバス駆動回路の両方を含んでいる。第４図に示すように、データインターフ ェイス６１は、ノードバス６７からシステムバス２′５への通信路を形成するた めに記憶要素７０及び７２とシステムバスドライバ７４とを備えているのが好ま しい、又、データインターフェイス６１は、システムバス２５からノードバス６ ７への通信路を形成するために記憶要素８０及びノードバスドライバ８２も備え ている。データインターフェイス６１の説明で用いたように、［記憶要素」とい う用語は、一般に、透過ラッチやマスター／スレーブ記憶要素のような双安定性 の記憶装置を指すものであって、特定の手段を指すものではない、当業者であれ ば、どの形式の記憶要素が適当であるか明らかであろう。

第４図に示すように、記憶要素７０は、その入力がノードバス６７からデータを 受け取るように接続されそしてその出力が記憶要素７２の入力に接続される。記 憶要素７２の出力は、はシステムバス２５に接続される。記憶要素７０及び７２ は、クロックデコーダ６３によって発生されたタイミング信号から導出されるノ ードバス制御信号７．６及び７８によって各々制御される。記憶要素７０及び７ ２は、ノードバス６７からシステムバス２５ヘデータをパイプライン動作するた めの２段の一時的な記憶手段を形成する１種々の個数の記憶段を使用することも できる。

システムバスドライバ７４は、システムバスドライバイネーブル信号７９によっ て制御される。システムバスドライバイネーブル信号７９の状態により、システ ムバスドライバ７４の入力は、その出力に接続されて記憶要素７２の出力のデー タをシステムバス２５に転送するか、又はその出力からデカップルされる。シス テムバスドライブイネーブル信号７９がシステムバスドライバ７４の入力と出力 をデカップルするときには、システムバスドライバ７４がシステムバス２５に高 インピーダンスを与える。又、システムバスドライブイネーブル７９は、システ ムバス２５から受け取ったクロック信号と、ノードに特定の論理回路６５から受 け取った制御信号とに基づいてクロックデコーダ６３によって発生される。

記憶要素８０は、その入力端子がシステムバス２５に接続されそしてその出力端 子がノードバスドライバ８２の入力に接続される。ノードバスドライバ８２の出 力はノードバス６７に接続されて戻される。好ましくは、透過ラッチである記憶 要素８０は、クロッ・クデコーダ６３によって発生されたタイミング信号から導 出されるシステムバス制御信号８５によって制御される。ノードバスドライブ信 号８７は、システムバスドライブ信号７９がシステムバスドライバ７４を制御す るのと同様に）−ドバスドライバ８２を制御する。従って、ノードバスドライバ 信号８７に応答して、ノードバスドライバ８２はその入力をその出力に接続する かその入力をその出力からデカップルし、ノードバス６７に高インピーダンスを 与える。

システムバス２５を経ていかにデータが転送されるかを説明するために、システ ムバスドライブイネーブル信号７９と制御信号８５との間の関係を理解すること が重要である。ここに示す実施例では、この関係が第３図に示されている。シス テムバスドライブイネーブル信号７９は、通常、バスサイクルの始めから終りま で導出される。新たなデータは、バスサイクルにおいてドライバ伝播及びバス安 定時間が経過した後のある時間にシステムバス２５から受け取られるようになる 。好ましい実施例においては、記憶要素８０は透過ラッチである。制御信号８５ は、クロックＣ４５と論理的に透過である。バスのタイミングは、制御信号８５ が否定される君子前にシステムバス２５のデータが受け取られるように確保する 。記憶要素８０は、制御信号８５を否定する前の少なくとも設定時間に安定して いて且つ制御信号８５を否定した後の保持時間中安定したま）であるバスデータ を記憶する。

ノードバス６７は、ノードに特定の論理回路６５とシステムバス２５との間でデ ータインターフェイス６１により両方向性のデータ転送を行なうことのできる非 常に高速度のデータバスであるのが好ましい、第２図に示されたノード６０の好 ましい実施例では、ノードバス６７は、システムバスインターフェイス６４とノ ードに特定の論理回路６５との間の点７点接続を形成する相互接続手段である。

然し乍ら、本発明によれば、このような点７点相互接続は必要とされない。

第５図は、システムバス２５に接続された中央アービタ２８の好ましい実施例を 示している。中央アービタ２８は、システムバス２５のためのクロック信号を発 生すると共に、システムバス２５上のノードに対するバスの所有者関係を許可す る。

中央アービタ２８は、仲裁回路９０と、クロック回路９５と、発振器９７とを備 えているのが好ましい０発振器９７は、基本的なりロック信号を発生する。クロ ック９５は、仲裁回路７１のタイミング信号と、システムバス２５上でタイミン グをとるための基本的なＴｉｍｅ　Ｈ％Ｔｉｍｅ　Ｌ及びＰｈａｓｅクロック信 号とを発生する。仲裁回路７１は、コマンダ及びレスポンダの要求信号を受け取 り、システムバス２５にアクセスしようとしているノード間の競合の仲裁を果た し、そしてコマンダ及びレスポンダの要求に対する上記待ち行列を維持する。又 、仲裁回路７１は、幾つかの制御信号をクロック９５へ供給する。

旦−止盈 本発明によれば、１つのバスについてノードの各々は、他のノードヘメッセージ を転送するために、そのバスへのアクセスを行なうことができる。所定の時間に おいて、ノードのあるもの又は全てがバス２５にて転送を行ないたい場合があり うる。

本発明では、仲裁のために使用されるバスサイクルが、データ転送のために使用 されるバスサイクルと並行して起こりつる。

本発明のノードは、ノードからバスへメツセージが転送されるべきときに、バス 要求を発生するためのバス要求手段を含んでいる、第６図に具体化されているよ うに、ＣＰＵノード３１及び入出力装置ノード５１が共にシステム２０に含まれ ており、システム２０は、また、その他の複数のノードを含んでいる。１つの実 施例では、ＣＰＵノード３１は、そのノード特定ロジック６５内にコマンド発生 器１１０を含んでおり、入出力装置ノード５１は、そのノード特定ロジック内に 応答発生器１１２を含んでいる。

ノード３１又はノード５１が転送を行なう用意ができているときには、それらは 、それらの各バス要求ラインにてアービタ′２８へバス要求を出力せねばならな い０例えば、ＣＰＵノード３１がこのシステムの別のノードヘデータを書き込む 必要がある時には、コマンド発生器１１０が少なくとも２つの相続くバスサイク ルについてバス２５ヘアクセスを要求するためバス要求（コマンダ）を発生する 。別の例としては、入出力装置ノード５１が前に割込み要求を発生しておりその 他のノードによる割込み確認コマンドの転送に応答してその別のノードへ割込み ベクトルデータを転送しなければならないときには、応答発生器１１２がバス要 求（レスポンダ）を発生する０割込みベクトルメツセージの場合には、入出力ノ ード５１は、単一バスサイクルのみにてバス２５ヘアクセスを要求するのが普通 である。

好ましい実施例では、一対の専用ラインを使用してシステムのノードの各々から アービタ２８ヘバス要求が送られる。ノードが新しいトランザクションを開始し ているときにアクセスを要求するためにそのノードによってコマンダ要求ライン が使用され、読出しコマンダ又は割込み確認コマンドがノードによって受信され て使用されるとき等、の場合に、コマンダへデータを戻すためにそのノードによ ってレスポンダ要求ラインが使用される。好ましくは、レスポンダ要求は、コマ ンダ要求より高い優先順位を有する。

前述したような例について第６図に示すように、ＣＰＵ３１はその専用コマンダ にてバス要求を発生し、入出力装置５１はその専用レスポンダ要求ライン１０８ にバス要求を発生する。

前に述べたように、好ましい実施例では各バスサイクルは６つのサブサイクルに 分割されている０本実施例では、アービタ２８１ヨ、第１０図に示すように、各 バスサイクルのサブサイクル６及びｌの間にノードの各々からのバス要求をサン プルする。

第１０図において、矢印の出発点は、信号の概略サンプル時間を示しており、ア クティベートされた信号の存在は、矢印の出発点での電圧レベルによって決定さ れる。

本発明によれば、メツセージを転送するために２つ以上のバスサイクルを必要と するノードの各々に対して延長要求を発生し且つ続くバスサイクル中にその延長 要求を維持するための′延長要求手段が設けられる。この実施例のように、ＣＰ Ｕ３１がコマンド発生器１１０にて書込みコマンドを発生する場合には、そのコ マンドは、データ転送を完了するために多重のバスサイクルを必要とする。コマ ンドデータは初期アクセスサイクル中に転送され、書込みデータは続くサイクル 中に転送される。

その初期アクセスサイクルは、システムバス駆動可能化信号７９が転送のために アサートされる最初のサイクルである。従って、延長要求発生器１１１は、コマ ンド発生器１１０がコマンダ要求ライン１０２をアサートしている時にライン１ １８に延長要求を出力し、データ転送が完了する最後のバスサイクルまでライン １１８にその延長要求を維持する。

本発明によれば、ノードの各々は、延長要求手段に結合されノードが送信側とな るとき初期アクセスサイクル中延長パスサイクル信号をアクティベートし且つそ のノードに対する延長要求が存在するときに続くバスサイクル中にアクティベー トされた延長バスサイクル信号を維持するための延長サイクル手段を含んでいる 。本実施例のように、延長バスサイクル信号は、延長バスサイクルライン１２０ に出力される。このライン１２０は、アービタ２８及びシステム２０の各ノード に結合されている。好ましくは、ＣＰＵ３１は、ライン１１８に延長要求が存在 するときに初期アクセスバスサイクル及び続くバスサイクル中に延長バスサイク ル信号をアクティベートするための延長サイクル回路１２２をクロックデコーダ ６３に含んでいる。

ノードは、延長バスサイクル信号が別のノードによって目下アクティベートされ ているか、又は条件付バス許可が受け取られていないならば、延長バスサイクル 信号をアクティベートすることができない、第６図に示されるように、ＣＰＵ３ １における延長サイクル回路１２２は、延長要求発生器１’ｌ　１によって発生 される延長要求を受ける。その時、その回路１２２は前述した２つの条件が存在 しない場合に、延長バスサイクルライン１２０に延長バスサイクル信号をアクテ ィベートする。

本発明によれば、各ノードは、アービタから条件付バス許可を受け取り且つその 他のノードから延長バスサイクル信号を受け取る受取り手段を含んでいる。それ がアクティベートされた状態にあるとき、延長バスサイクル信号は、現在メツセ ージを送信しているノードが次のバスサイクル中にそのメツセージを転送し続け ることを示す、各ノードは、任意の１つのノードによってアクティベートされた 延長バスサイクルライン１２０に結合されている可能化回路１２４を含んでいる 。更に、本実施例ではクロックデコーダ６３に含まれている各ノードに対する可 能化回路１２４は、そのノードに対応する専用の点対点条作付バス許可ラインに よってアービタ２８に結合されている。

アービタ２８は、それらの専用ラインの１つにそって選択されたノードへ条件付 バス許可を伝送する６例えば、条件付許可ライン１１４及び１１６は、それぞれ ＣＰＵ３１及び入出力装置５１をアービタ２８へ結合する。

所定のバスサイクル中、アービタ２８は、多数のノードからのバス要求を受けて 、どの選択ノードがバスへのアクセスを条件付きで許可されるかを決定する。第 １０図に示した本実施例では、アービタ２８は、サブサイクル６（バスサイクル ｌにおける）及びサブサイクル１　（バスサイクル２における）中バス要求をサ ンプルした後、選択されたノードへ条件付バス許可を伝送する。その条件付バス 許可は、第２のバスサイクルのサブサイクル６中に選択されたノードによってサ ンプルされる。

第２のバスサイクル中に選択されたノードによってサンプルされるとき延長バス サイクルに延長バスサイクル信号がなにもアクティベートされていない場合には 、そのノードは、送信側となり、第３のバスサイクルに始まってシステムバス２ ５へそのメツセージを転送する。この例では、第２のサイクル中に選択されたノ ードが第３のサイクル中に送信側となり、従って、第３のバスサイクルは、その 送信側のための初期アクセスサイクルである。もし、延長バスサイクル信号がラ イン１２０にてアクティベートされ第２のバスサイクルのサブサイクル４及び５ 中選択されたノードの可能化回路１２４によってサンプルされるならば、その時 には、その選択されたノードは、第２のサイクルのサブサイクル６中に条件付バ ス許可を受けても、次のバスサイクル中にバス２５へのアクセスをうろことがで きない。

本発明によれば、各ノニドは、延長バスサイクル手段に結合され条件付バス許可 に応答して前に送信側であった別のノードによって延長バスサイクル信号がアク ティベートされていないとき、選択されたノードにおいてシステムバス駆動可能 化信号を発生し且つ選択された送信側ノードに対する延長バスサイクル信号がア クティベートされている間そのシステムバス駆動可能化信号レベルを維持するた めのバスアクセス手段を含む。

本実施例のように、可能化回路１２４は、第４図にはデータインターフェイス回 路６１に含まれるように示されたドライバ７・４に対してシステムバス駆動可能 化信号７９をアクティベートする。ドライバ７４がアクティベートされたシステ ムバス駆動可能化信号７９によって可能化されるとき、メツセージがそのノード からシステムバス２５へ転送されつる。

延長バスサイクル信号をアクティベートする手段の好ましい実施例を第７図に示 している０例示のため、タイミング信号−トされるとき低レベルにあるものとす る。システムバス駆動可能化信号７９及び延長要求信号１１８は、共にアンドゲ ート１２６へ結合される。アンドゲート１２６の出力は、記憶素子１２８に結合 される。この記憶素子１２８は、好ましくは、Ｄ型フリップフロップであるが、 本明細書で一般的に説明されているように、等価な論理回路素子を代わりに使用 することができる。従って、記憶素子１２８は、ノードによって発生された延長 要求が存在する時及びそのノードが現在のバスサイクルに対してバス２５へのア クセスを得たときにのみ、セットされる。

゛第７図において、記憶素子１２８は、クロック信号ＣＩを使用して、各バスサ イクルのサブサイクル１中にセット又はリセットされる。記憶素子１２８の出力 は、ナントゲート１３２を可能化する。また、クロック信号Ｃ１は、インバータ １３０の出力へ結合されているナントゲート１３２をサブサイクル２から６中に 可能化するために、インバータ１３０への入力としても使用される。オーブンド レインライントライバ１３４は、延長バスサイクルライン１２０が低へ駆動され るべきときに、ナントゲート１３２のアクティブ出力によってターンオンされる 。

クロックデコーダ６３に含まれた可能化回路１２４のための好ましい実施例を第 ８図に示している。ライン１１４の条件付バス許可の受信に応答して、Ｄ型フリ ップフロップの如き記憶素子１３６が′セットされる。記憶素子１３６は、各バ スサイクルの第６のサブサイクルで始まってクロック信号Ｃ６１を使２０に延長 バスサイクル信号がアクティベートされるならば、記憶素子１３ｇは、各バスサ イクルの第４のサブサイクルで始まってクロック信号Ｃ４５を使用してセットさ れる。記憶素子１３８の出力は、アンドゲート１４０を可能化するために使用さ れる。また、アンドゲート１４０は、各バスサイクルの第１のサブサイクルに始 まってクロック信号Ｃ１２によって可能化される。アンドゲート１４０の出力は 、記憶素子１４２ヘデータをクロックするのに使用される。記憶素子１４２のデ ータ入力は、記憶素子１３６を通して条件付バス許可ライン１１４に結゛合され ている。記憶素子１４２の出力は、延長バスサイクル回路１２２及びドライバ７ ４に結合されるシステムバス駆動可能化信号７９である。もし、記憶素子１４２ へのデータ入力が、アンドゲート１４０の出力のアクティベートされている間、 アクティベートされている場合には、そのシステムバス駆動可能化信号がアクテ ィベートされる。

システムバス駆動可能化信号７９は、それがアクティベートされる仕方のために １条件付バス許可ライン１１４が７サートされ延長バスサイクル信号１２０がア クティベートされていないときに、初期バスアクセスサイクル中バス２５へのア クセスをＣＰ　Ｕ　３．１が得るようにする０例えば、第１０図に示すように、 ＣＰＵ３１が第１のバスサイクル中にバス要求を発生した場合には、それは、第 １のバスサイクルのサブサイクル６に始まってライン１０２から７−ビタ２８ヘ ラツチされる。もし、ＣＰＵ３１が最も高い優先順位の要求を出すならば、アー ビタ２８は、第２のバスサイクル中にＣＰ、Ｕ３１へ条件付バス許可を伝送し、 ＣＰＵ３１は、ライン１１４０条件付バス許可を受けるために第２のバスサイク ルのサブサイクル６に始まって記憶素子１３６をクロックする。第２のバスサイ クルの第４及び第５のサブサイクル中にサンプルされるときにライン１２０に延 長バスサイクル信号がアクティベートされないならば、その時には、記憶素子１ ４２は、第３のバスサイクル中にシステムバス駆動可能化信号７９をアクティベ ートすることができる。

従って、ＣＰＵ３１は、第３のバスサイクルの初めでバス２５へのアクセスをう る。

然し乍ら、第２のバスサイクル中に、別のノード、例えば、ノード５１によって 延長バスサイクル信号がアクティベートされたとしたら、記憶素子１４２によっ てシステムバス駆動可能化信号レベルはアクティベートされなかったであろう、 もし、第２のバスサイクル中にライン１２０に延長バスサイクル信号がアクティ ベートされたならば、アンドゲート１４０は、記憶素子１３８によって不能化さ れたであろう、従って、延長バスサイクル信号の７クテイベートにより、ライン １１４の条件付許可を記憶素子１４２へ結合させないようにされる。ＣＰＵ３１ は、第２のバスサイクル中ライン１１４に条件付許可の存在にも拘らず、第３の バスサイクル中バス２５へのアクセスをうることができない。

可能化回路１２４は、ＣＰＵ３１がアービタ２８によってもはや選択されずライ ン１１４に条件付許可を受けていないとしても、ＣＰＵ３１が初期アクセスサイ クルに続く必要とされるバスサイクルに対してバス駆動可能化信号レベルを維持 させるようにする、第６図に示すように、ＣＰＵ３１が多重サイクル転送を行な うために、２以上のバスサイクル中にバス２５へのアクセスを要求するとき、延 長要求発生器１１１によって延長要求がライン１１８にアサートされる。もし、 第１０図に示すように、第３のバスサイクル中にＣＰＵ３１によってバスシステ ム駆動可能化信号７９がアサートされるならば、延長要求の存在により、延長サ イクル回路１２２が初期アクセス（第３の）バスサイクル中に延長バスサイクル ライン１２０を駆動させるようにされる。従って、第８図に示されるように、延 長バスサイクルライン１２０が第３のバスサイクルのサブサイクル４及び５中に サンプルされるとき、アンドゲート１４０が不能化される。その結果、記憶素子 １４２が条件付許可信号１１４へ結合されても、その記憶素子１４２の内容は、 延長バスサイクル信号のアクティベートのため、更新されえない、従って、ＣＰ Ｕ３１は第４のバスサイクルの始めで記憶素子１４２の内容を変えない。これに より、記憶素子１４２が続くバスサイクル中システムバス駆動可能化信号レベル を維持するようにさせられ、ノード３１は、バスサイクル３及び４中多重サイク ル書込み転送を行なうことができる。ノード３１は、第１０図に示されるように 、延長要求発生器１１１が第４のバスサイクル中に延長要求を発生するものを停 止する後まで、バス２５の制御を放棄しない。

本発明によれば、バス要求に応答してノードの選択された１つへ条件付バス許可 を伝送するための７一ビタ手段が各ノービタ２８の部分のブロック線図を第９図 に示している。第６［ｉ！１及び第９図に示すように、ＣＰＵ３１及び入出力装 置５１の如きノードからのバス要求は、ライン１０２及び１０６の如き別々のコ マンダ要求ライン及びライン１０４及び１０８の如き別々のレスポンダ要求ライ ンに送られる。１つの好ましい実施例では、１４個までの別々のノードがシステ ム２０に含まれる。

アービタ２８は、第９図に示すように、１４個のコマンダ要求信号及び１４個の レスポンダ要求信号を受けるための入力バッファ及びラッチ１４４を含んでいる 。第１Ｏ図に示すように、バスサイクルのサブサイクル６で始まって、アービタ ２８は、２８のバス要求信号をサンプルし、ラッチ１４４にそれらバス要求を記 憶する。記憶されたデータは、各コマンダ又はレスポンダ要求ラインに対応する ２８の別々のラインを使用して、ラッチ１４４から優先順位選択ロジック１４６ へ出力されるや優先順位選択ロジック１４６は、優先順位エンコーダ１４８への ５６の出力ラインを有しており、各２つのラインが各要求ラインに対応している 。優先順位エンコーダから各ノードに対応する１４のラインのみがラッチ１５０ に出力される。ラッチ１５０は、また、入力として延長バスサイクルライン１２ ０を受ける。ラッチ１５０は、各ノードに対応して、優先順位選択ロジック１４ ６ヘフイードバツクされ、また出力バッファ１５２へ送られる１４の出力ライン を有している。出力バッファ１５２は、ノードに゛結合された１４の条件付バス 許可ラインへ結合されている。

本発明によるアービタ手段は、複数のノードのうちの選択されたノードを決定す るためのラウントロピンアルゴリズムを実行する手段を含みうる。また、アービ タ手段は、コマンダ要求手段を発生するノードな選択する前に、レスポンダ要求 を発生するノードを選択ノードとして決定する手段を含みつる。第９図に示した アービタにおいては、所定のバスサイクル中、入力バッファ及びラッチ１４４か らのラインは、前のバスサイクル中にバス要求が存在していたコマンダ及びレス ポンダ要求ラインに対応する信号レベルを含む。

第９図に示した素子は、仲裁機能を実行する優先順位選択ロジック１４６及び優 先順位エンコーダ１４８は、仲裁キューとして働き、選択ロジック１４６は、１ ４の到来コマンダ要求及び１４の到来レスポンダ要求に対して、ラウントロピン アルゴリズムを実行するために、各可能化された要求ラインのための２つの出力 ラインのうちの一方を選択する。

好ましい実施例ではレスポンダ要求のための２８のロケーションが第１のキュー を構成し、コマンダ要求のための２８のロケーションが第２のキューを構成する 。第１のキューに含まれているレスポンダバス要求は、コマンダバス要求より高 い優先順位を与えられている。１４のコマンダバス要求信号及び１４のレスポン ダバス要求信号のみがアービタへ入力されるのであるが、各要求に対して２つの 優先順位のうちの一方が割り当てられつるように、１４の要求の各セットに対す る２つのキューの各々に２８のロケーションがある。各キューに対する１４のロ ケーションの高優先順位アレイが最初に実行され、各キューに対して１４のロケ ーションの低優先順位アレイが最後に実行される０本実施例のように、スタート アッピ又は不作動の期間から、全てのバス要求には、優先順位選択ロジック出力 ラインの低優先順位アレイでなく高優先順位アレイが割り当てられる。

作動期間中、優先順位選択ロジック１４６は、２つの優先順位のうちのどちらで 、ラッチ１５０からロジック１４６へフィードバックされる１４のラインにて各 （レスポンダ又はコマンダ）キュー内に各到来要求を置くかを決定する。アクテ ィベートされた信号は、ラッチ１５０からフィードバックされる１４−のライン のうちの１つのみ存在し、このラインは、前のバスサイクル中に条件付バス許可 を受けたノードに対応する。１つの好ましい実施例では、より高いＩＤ又はノー ド番号を有するノードに、より高い優先順位が与えられる。従って、ノード１４ が条件付バス許可を受けるために最初に選択され、続いて、ノード１３，１２等 が選択される。

ラッチ１５０からのフィードバックにより、前に条件付バス許可が送信されてい たノードのＩＤより大きいがそれに等しいＩＤを有するノードからのすべてのバ ス要求を低優先順位プレイへ優先順位選択ロジック１４６が置くようにするので 、ラウントロピンアルゴリズムが実施されつる。アクティブ要求を有するすべて のノードがバス２５に許可された後、高優先順位アレイからすべてのエントリが 空になり、すべての要求は、高優先順位アレイへ戻される。このようなアルゴリ ズムにより、所定のキュー、即ちレスポンダ又はコマンダにおけるすべてのノー ドがバスベのアクセスを得て、その後に、同じキューにおける他のノードが次の アクセスを得るようにされる。

優先順位エンコーダ１４８によって受信された５６のラインにおける入力信号の レベルは、とのノードが次の条件付許可を受けるべく選択されるかを決定する。

１つの例では、優先順位選択ロジック１４６は、ノード２からのレスポンダ要求 を高優先順位アレイに、ノード１４からのレスポンダ要求を低優先順位アレイに 、ノード３からのコマンダ要求を高優先順位アレイに、ノード１３からのコマン ダ要求を低優先順位アレイに置く、現在のバスサイクル中、優先順位エンコーダ １４８は、そのバスサイクル中に条件付許可が送信されているノードに対応する １４の出力ラインのうちの１つのラインのみを選択する。

この例では、ノード２からのレスポンダ要求は、最も高い優先順位を与えられ、 従って、ノード２に対応するラッチ１５０への入力ラインのみが可能化される。

ノード２に対応するラッチ１５０がセットされ、選択されたノード２への条件付 バス許可を伝送するため対応する出力バッファ１５２を駆動する。ラッフィード バックは、ノード２が条件付許可を受ける最後のノードであったことを示すよう に更新される。従って、優先順位選択ロジック１４６は、次のバスサイクル中に ノード２からのバス要求を低優先順位アレイへおく、こうして、ノード２又は１ ４以外のノードからのレスポンダ要求は１次のバスサイクル中、最も高い優先順 位を有する。２又は１４以外のノードＩＤを有した２以上のレスポンダにより次 のサイクルの要求がなされる場合には、最・も高いノードＩＤを有するレスポン ダが次のサイクル中量も高い優先順位を有する０、コマンダ要求は、レスポンダ 要求が全く存在しないときにのみ、最も高い優先順位となる。

本発明のアービタは、延長バスサイクル信号のアクティベートに応答して、その 延長バスサイクル信号がアクティベートされている間、選択されたノードが前の バスサイクル中に条件付バス許可を送信されていたノードと同じに維持されるよ うにする手段を含みつる。第９図の示すように、延長バスサイクルライン１２０ は、ラッチ１５０に結合される。バスサイクル中に延長バスサイクル信号がアク ティベートされる時、優先順位エンコーダ１４８からの出力は、ラッチ１５０ヘ ロードされない、従って、ラッチ１５０の内容は、同じままとされ、条件付バス 許可が続くバスサイクルにて同じ選択されたノードへ送信されるようにする。同 様に、優先順位選択ロジック１４６へのフィードバックは、同じままである。こ れにより、別のノードが多重サイクル転送を実行していたためにバス２５へのア クセスをうろことができなかったより低い優先順位アレイパノードが割り当てら れないようにされる。

本発明の好ましい実施例では、延長バスサイクルライン１２０は、複数のノード の各々へのワイヤドオワ接続を含む、従って、１つのノードが延長バスサイクル 信号をアクティベートするときはいつでも、その他のノードの各々がそれを受け て、そのノードが条件付許可を受けていたとしても、バスへのアクセスを得ない よ゛うに、される、延長バスサイクルライン１２０は、オープンドレインライン であり、＋５ボルト電源に対して１２抵抗性分割器を有したシステムのバックブ レーンにて送信される。これにより、＋４ボルトに接続された約５０Ωのテブナ ン等価終端が与えられる。延長バスサイクルラインは、また、ピーク出力電流を 減じ、従って電力及びアースラインのノイズを減じ、ドライバ１３４（２Ωはど の低い出力抵抗を有する）とバックブレーン（負荷に依存して代表的には２０〜 ５０Ωのインピーダンス）との間のインピーダンス整合を与える約２０Ωの抵抗 でもってドライバに直列終端される。

本発明の好ましい実施例では、延長バスサイクル信号の使用に関していくつかの ルールがある。延長バスサイクル信号は、多重サイクル転送を実施するのにのみ 使用される。延長バスサイクル信号は、多重トランザクションを開始するのにコ マンダには利用できない、Ｍ長バスサイクル信号をアクティベートしうる唯一の ノードは、現在バス２５へのアクセスを有するノードである。その延長バスサイ クルラインをアクティベートすることによって、目下バス２５にて送信側である ノードは、そのバス要求信号の優先順位に無関係に、次のバスサイクルにてそれ がバスにて送信側であることを保証する。最後に５以上の続くバスサイクルに対 してノードが延長バスサイクル信号をアクティベートすることを許されないこと が好ましい。

本発明の結果として、付加的なバックプレーンビンを必要とせずに、仲裁及びシ ステムバスサイクル時間が減少させられる０本発明の仲裁方法においては、中央 アービタが特定ノードを選択して、条件付許可を発する。その許可は、よりすば やく発生されうる。１何故ならば、その許可は、バスへのアクセスが次のバスサ イクル中に別のノードへ実際に移されるかどうかの最終決定がなされる前に、送 信されるからである。各ノードは、中央アービタからの条件付許可によりそのノ ードが送信側とさせられるかどうかを決定するために延長バスサイクル信号を検 査するロジックを含む、あるノードが送信側となると、そのロジックは、すぐに 、そのノードが多重サイクル転送を実行しているときにバスへのアクセスを維持 するためにそのノードが延長バスサイクル信号をアクティベートするようにする 。従って、本発明によれば、目下送信側であるノードがその多重サイクル転送を 完了するまでは、他のノードがバスへのアクセスを得ないようにすることが保証 される。

本発明の範囲又は精神から逸脱せずに、本発明の仲裁方法に種々な変形変更がな されうることは当事者には明らかであろう、従って、本発明は、本請求の範囲内 に入る本発明のそれらの変形変更を含むものである。

Ｆ／（９，５ ナビータのブロック図 θ 国際調査報告

Claims (10)

【特許請求の範囲】
1. １．バスの１つ又はそれ以上のサイクル中にメッセージを転送するためにそれぞ れ送信側となりうる複数のノードに対するバスヘのアクセスを制御するためのシ ステムにおいて、各ノード内にあってメッセージが対応するノードからバスへ転 送されるときに複数のノードの各々に対してバス要求を発生するためのバス要求 手段と、 各ノード内にあってメッセージを転送するために１より多いバスサイクルを必要 とする複数のノードの各々に対して延長要求を発生し、且つ続くバスサイクル中 その延長要求を維持するための延長要求手段と、 各ノード内にあってそのノードの延長要求手段に結合されそのノードが送信側と なる時である初期アクセスサイクル中に延長バスサイクル信号をアクテイベート し且つ送信側であるノードに対して続くバスサイクル中アクティベートされた状 態を維持する延長サイクル手段であって送信側であるノードに対する延長要求が 存在するときにこのようなアクテイベート及び維持が行なわれるような延長サイ クル手段と、各ノードのバス要求手段に結合されバス要求に応答して次に送信側 となるノードの選択された１つへ条件付バス許可を伝送するためのアービタ手段 と、 各ノード内にあって前記アービタ手段及び各ノードの延長サイクル手段に結合さ れ条件付バス許可に応答して前に送信側であったノードによって延長バスサイク ル信号がアクテイベートされないときに選択されたノードにシステムバス駆動可 能化信号レベルを発生し且つ送信側ノードに対して延長バスサイクル信号がアク ティベートされている間システムバス駆動可能化信号レベルを維持するためのバ スアクセス手段とを備えることを特徴とするシステム。
2. ２．複数のノードの各々へのワイヤドオア接続によって複数のノードの各々に結 合され延長バスサイクル信号を伝送する延長バスサイクルラインを更に含む請求 項１記載のシステム。
3. ３．前記アービタ手段は、延長バスサイクル信号のアクティベートに応答して、 その延長バスサイクル信号がアクティベートされている間、選択されたノードが 同じに維持されるようにする手段を含んでいる請求項１記載のシステム。
4. ４．前記アービタ手段は、複数のノードの選択された１つを決定するためラウン ドロビンアルゴリズムを実行するための手段を含む請求項１記載のシステム。
5. ５．前記バス要求手段は、コマンダバス要求を発生する手段と、レスボンダバス 要求を発生する手段とを含んでおり、前記アービタ手段は、コマンダバス要求を 発生するノードの前にレスボンダバス要求を発生するノードからの複数のノード の選択された１つを決定する手段を含む請求項１記載のシステム。
6. ６．前記バスアクセス手段は、初期アクセスサイクル中にシステムバス駆動可能 化信号レベルを発生するための第１の回路と、延長バスサイクル信号がアクテイ ベートされている間、システムバス駆動可能化信号レベルを延長させるための第 ２の回路とを含む請求項１記載のシステム。
7. ７．前記延長要求手段は、送信側であるノードが全メッセージを転送するためバ スヘの充分なアクセスを保証されるまで延長要求を維持する手段を含む請求項１ 記載のシステム。
8. ８．前記送信側のノードは、バスサイクルの最後のサイクル中にメッセージの転 送を完了し、延長要求を維持する手段は、最後のバスサイクルの前のバスサイク ルまで延長要求を維持する手段を含む請求項７に記載のシステム。
9. ９．前記延長要求手段は、初期アクセスサイクル中延長要求を発生するための手 段を含む請求項１記載のシステム。
10. １０．バスの１つ又はそれ以上のサイクル中メッセージを転送するために送信側 となる複数のノードのうちの１つのノードへバスのアクセスを許可する方法にお いて、メッセージが対応するノードからバスへ転送されるべきときに複数のノー ドの各々に対応するバス要求を発生し、前記バス要求に応答して、次の送信側と なるノードの選択された１つに対して条件付バス許可を伝送し、メッセージを転 送するために１つより多いサイクルを必要とする複数のノードの各々に対して延 長要求を発生し且つその延長要求を続くバスサイクル中維持し、そのノードに対 する延長要求が存在するとき、送信側であるそのノードに対する延長バスサイク ル信号を初期アクセスサイクル中にアクティベートし、 そのノードに対する延長要求が存在するとき、送信側であるノードに対して続く バスサイクル中にそのアクティべートされた延長バスサイクル信号を維持し、 前に送信側であったノードによって延長バスサイクル信号がアクティべートされ ていないとき選択されたノードにおいてシステムバス駆動可能化信号を発生し、 送信側のノードに対する延長バスサイクル信号がアクティベートされているとき 初期アクセスサイクルに続くバスサイクル中その送信側ノードに対してそのシス テムバス駆動可能化信号レベルを維持することを特徴とする方法。