JPH0782476B2 - 複数のノードによる保留バスへのアクセスを制御するシステム - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明は、複数のノードによる保留バスのへのアクセス
を制御するシステムに関するものである。

発明の背景 コンピュータシステムは、種々なタスクを実行するため
にプロセッサ、メモリ及び入出力装置の如き多数の別々
のリソースを含んでいる。コンピュータシテムの動作中
に、コマンド及び／又はデータをコンピュータシステム
において異なるリソースの間で転送することがしばしば
必要となる。典型的には、多重ノードネットワークにお
いて多数のリソース又はノードの間でメッセージを転送
するためにシステムバスが設けられている。

リソースの間でメッセージを転送するために共通のシス
テムバスを有効に利用するためには、リソースの各々に
よるバスへのアクセスを注意深く制御しなければならな
い。時に、システムバスへのメッセージの転送を試みる
ことができるのは、一時に１つのリソースだけである。
例えば、１つのリソースがある特定のバスサイクル中に
読出しコマンドを送出する用意ができ、一方、同時にも
う１つの別のリソースは、書込みコマンド及び書込みデ
ータを伝送するためにいくつかのバスサイクルのための
バスへのアクセスを得る用意ができる。

従って、共通のバスへ結合された多数のノードを含むど
のコンピュータシステムにおいても、どのノードがその
バスへのアクセスを行なうことができるかを決定するた
めにある形の仲裁がなされねばならない。中央アービタ
がバスシステムリソースの各々に結合され、所定のバス
サイクル中にバスへのアクセスをどのリソースが許され
るかを決定することができる。このような中央アービタ
は、そのリソースが別のリソースヘメッセージを伝送す
るためにバスへのアクセスを得る用意ができるときにそ
の各リソースから別々のバス要求を受ける。多数のバス
要求に応答して、中央アービタは、各要求に割り当てら
れた優先順位に対応する所定の方法にて要求ノードの１
つのみへバス許可を送る。

バス要求信号を使用すると、バス及びシステムリソース
をより効率良く利用することができる。バスアクセス
は、そのリソースがバスへのそのリソースによるメッセ
ージの伝送を必要とする動作を実行しているときにの
み、１つのノードに対して許可される。

不都合なことに、あるリソースからバスへのある種の伝
送は、単一のバスサイクル間においては完了しえない。
例えば、書込み転送は、そのリソースが２以上ののバス
サイクルに対してバスへのアクセスを許されていること
を必要とする。書込み転送の最初のバスサイクル（コマ
ンドサイクル）中にバスへ転送されるメッセージは、書
込みコマンドである。次に続くバスサイクル中に、書込
みデータがバスヘ転送される。

このような多重サイクル転送を行なえるようにするため
に、多重サイクル転送を行なうリソースがアクティベー
トされた延長バスサイクル信号を中央アービタへ伝送せ
ねばならないような仲裁方法が使用される。その時、中
央アービタは、選択されたノードに対してバス許可を発
生する前に、アクティベートされた延長バスサイクル信
号を受けたがどうかを決定する。これらのシステムにお
いては、バス許可の発生は、中央アービタがそのアクテ
ィベートた延長バスサイクル信号を処理する間遅延され
る。もし、ある延長バスサイクル信号がアクティベート
されるならば、中央アービタは、その前のバスサイクル
中バスへアクセスしていた同じリソースへバス許可を伝
送する。

このような仲裁方法を使用するシステムには、ある重大
な欠点がある。コンピュータシステムにおけるリソース
は、中央アービタからのバス許可があるときのみ、バス
へのアクセスを得る。従って、システムの性能及び共通
バスの有効利用は、バス許可が選択されたリソースへ伝
送される速度に依存する。しかし、このような仲裁方法
は、比較的に長いバスサイクル時間を必要としている。
何故ならば、アービタは、新しい許可を発生する前に延
長バスサイクル信号の受信を待たねばならないからであ
る。単一ワイヤドオア延長バスサイクル信号を使用する
システムの場合には、このために、許可を受けるのが遅
らされてしまう。

しかしながら、バスを使用していたものが次のサイクル
においてもそのバスを使用すべきかをアービタが決定し
うる速度を増大するために、リソースから中央アービタ
への延長バスサイクルラインを付加することによってこ
のような問題を解決することは望ましくないであろう。
このような解放方法では、各リソースからアービタへの
別のインターコネクトを供給するためにバックプレーン
にいくつかのピンを付加することが必要となり、このよ
うなピンは、使用できないかもしれないのである。

本発明の目的は、仲裁時間を減らすことによってシステ
ムバスサイクルを減じてシステム性能を改善することで
ある。

本発明の目的は、バックプレーンの１つの延長バスサイ
クルラインのみにてこのように仲裁時間を減少させるこ
とである。

本発明の更に別の目的は、いくつかのリソースからのバ
ス要求の間の仲裁を行なうことであり、且つ、バスへの
アクセスに関して競合するリソースからの付加的信号を
処理するためにアービタによる選択を遅延せずに、中央
アービタにどのリソースが選択されたかを条件付にて指
示させることである。

本発明の更に別の目的及び効果は、以下に部分的に説明
されており、また、本発明の実施によって分かるところ
である。本発明のこれらの目的及び効果は、本請求の範
囲に特定されている構成によって構成されうるものであ
る。

発明の要旨 ここに包括的に説明するように、本発明の目的を達成す
るために、且つ本発明の目的に従って、保留バスへの、
この保留バスに接続された複数のノードによるアクセス
を制御するシステムであり、各ノードは、コマンド又は
戻りデータを含むメッセージを１つ以上のバスサイクル
中に前記保留バスに転送するために送信器となることが
でき、少なくとも１つのノードが、コマンド転送を行う
ことによって保留バス上でのトランザクションを開始す
うコマンダノードと成ることができ、少なくとも１つの
ノードが、前記コマンド転送に応答して戻りデータ転送
を行うことにより前記保留バス上でのトランザクション
を完了するレスポンダノードと成ることができ、前記ノ
ードは前記コマンダノードがトランザクションを開始し
た後で且つ前記レスポンダノードがこのトランザクショ
ンを完了する前に前記保留バスにアクセスすることがで
きるシステムが提供され、このシステムは、前記複数の
ノードに接続された複数の要求ライン、 コマンダノードと成ることができる前記ノードの各々の
中にあって、対応する要求ラインに接続されており、コ
マンドが前記ノードから前記保留バスに転送されるべき
時にコマンダバス要求を発生し且つこのコマンダバス要
求を対応する要求ラインに転送するコマンダバス要求手
段、 レスポンダノードと成ることができる前記ノードの各々
の中にあって、対応する要求ラインに接続されており、
戻りデータが前記ノードから前記保留バスに転送される
べき時にレスポンダバス要求を発生し且つこのレスポン
ダバス要求を対応する要求ラインに転送するレスポンダ
バス要求手段、 前記複数の要求ラインに接続されており、前記コマンダ
バス要求及び前記レスポンダバス要求に応答して、次に
送信器となる前記ノードの選択されたものに条件付バス
許可を送信し、コマンダバス要求を発生するノードを選
択するのに優先してレスポンダバス要求を発生するノー
ドを選択するための手段を含むアービタ手段、 少なくとも１つのノード内にあって、このノードが２つ
以上のバスサイクルをメッセージを送信するのに必要と
する時に、延長バス要求を発生する延長要求手段、 少なくとも一つのノード内にあって、このノード内の前
記延長要求手段に接合されており、前記ノードに対する
延長要求が存在し且つ前記ノードが送信器と成る時に、
延長バスサイクル信号を発生する延長サイクル手段、及
び 各ノード内にあって、延長バスサイクル信号が他のノー
ドの何れによっても発生されない時に、条件付バス許可
を受信するのに応答して、初期アクセスサイクル中にノ
ードが送信器となることを可能とするために前記保留バ
スの制御権を得、且つ延長バスサイクル信号が前記ノー
ドによって発生される時に、前記初期アクセスサイクル
に続くバスサイクル中に前記ノードが送信器に成り続け
ることを可能とする前記保留バスの排他制御権を維持す
るバスアクセス手段とを備えている。

本明細書に組み込まれ且つその一部を構成している添付
図面は、本発明の一実施例を示しており、本明細書の説
明と共に、本発明の原理を説明するものである。

図面の簡単な説明 第１図は、本発明を使用したデータ処理システムのブロ
ック線図、 第２図は、第１図のデータ処理システムにおけるノード
のブロック線図、 第３図は、第１図のデータ処理システムに使用されるタ
イミング信号を示すタイミング図、 第４図は、第２図のノードにおけるデータインターフェ
ースのブロック線図、 第５図は、第１図のデータ処理システムにおけるアービ
タのブロック線図、 第６図は、仲裁信号を示す第１図のデータ処理システム
の部分のブロック線図、 第７図は、第６図におけるシステムの部分の延長サイク
ル回路の概略図、 第８図は、第６図のシステムの部分の可能化回路の概略
図、 第９図は、第５図及び第６図に示した中央アービタのブ
ロック線図、そして 第10図は、第１図のデータ処理システムの動作中にアク
ティベートされるバス要求、条件付バス許可、システム
バス駆動可能化、延長要求及び延長バスサイクル信号を
示すタイミング図である。

好ましい実施例の詳細な説明 次に、添付図面に例示する例につき、本発明の好ましい
実施例を詳細に説明する。

A.システム全体の説明 第１図は、本発明によるデータ処理システム20の一例を
示している。システム20の中心部はシステムバス25であ
り、これは、多数のプロセッサと、メモリサブシステム
と、I/Oシステムとの間で通信を行なうことのできる同
期バスである。システムバス25を介しての通信は、周期
的なバスサイクルを用いて同期的に行なわれる。システ
ムバス25に対する典型的なバスサイクルタイムは、64nS
である。

第１図において、システムバス25は、２つのプロセッサ
31及び35と、メモリ39と、１つのI/Oインターフェイス4
1と、１つのI/Oユニット51とに接続される。I/Oユニッ
ト53は、I/Oバス45及びI/Oユニットインターフェイス41
によりシステムバス25に接続される。

データ処理システム20の好ましい実施例では、中央アー
ビタ（仲裁回路）28もシステムバス25に接続されてい
る。アービタ28は、幾つかのタイミング及びバス仲裁信
号をシステム25上の他の装置へ直接供給し、ある信号を
これらの装置とで共有する。

第１図に示されたものは、現在好ましいと考えられるも
のであり、必ずしも本発明をこれに限定するものではな
い。例えば、I/Oユニット53はシステムバス25に直接接
続することができるし、アービタ28は、本発明について
述べるように動作しなくてもよい。

本発明を説明する上で使用する用語として、プロセッサ
31及び35、メモリ39、I/Oインターフェイス41、及びI/O
装置51は、前て「ノード」と称する。「ノード」とは、
システムバス25に接続されるハードウェア装置と定義す
る。

典型的なノードが第２図により詳細に示されている。

本発明を説明するのに用いる用語によれば、「信号」又
は「ライン」は、物理的な配線の名称を指すものとして
交換可能に用いられる。「データ」又は「レベル」とい
う用語は、信号又はラインがとることのできる値を指す
ものとして用いられる。

ノードは、システムバス25を介して他のノードとの転送
を実行する。「転送」は、共通の送信器及び共通のアー
ビタを分担する１つ以上の連続サイクルである。例え
ば、あるノードがシステムバス25上の別のノードから情
報を得るために開始する読み取り動作においては、第１
のノードから第２のノードへコマンドを転送した後に、
ある程度の時間が経ってから、第２のノードから第１の
ノードへ１つ以上の戻りデータを転送することが必要で
ある。

「トランザクション」は、システムバス25において実行
される完全な論理的タスクとして定められた、２つ以上
の転送を含むことができる。例えば、コマンド転送に続
いて１つ以上の戻りデータ転送を行なう読み取り動作は
１つのトランザクションである。システムバス25の好ま
しい実施例では、許容できるトランザクションが種々の
データ長さの転送をサポートし、これは、読み取り、書
き込み（マスクされた）、インターロック読み取り、ロ
ック解除書き込み及び割り込み動作を含む。インターロ
ック読み取りと、通常の即ち非インターロック読み取り
との相違は、特定位置に対するインターロック読み取り
の場合にその位置に記憶された情報を検索しそしてその
後のインターロック読み取りコマンドによってアクセス
をその記憶された情報に制限することである。アクセス
の制限は、ロック機構をセットすることによって行なわ
れる。その後のロック解除書き込みコマンドは、その指
定の位置に情報を記憶し、そしてその位置においてロッ
ク機構をリセットすることによりその記憶された情報へ
のアクセスを復帰する。従って、インターロック読み取
り／ロック解除書き込み動作は、ある種の読み取り−変
更−書き込み動作である。

システムバス25は「保留された」バスであるから、他の
ノードが応答を待機して浪費してしまうバスサイクルを
使用できるようにすることにより、バスリソースを効率
良く使用するよう促す。保留されたバスにおいては、１
つのノードがトランザクションを開始した後に、そのト
ランザクションが完了する前に他のノードがバスにアク
セスすることができる。従って、そのトランザクション
を開始するノードは、全トランザクション時間中バスを
束縛するのではない。これに対し、非保留バスの場合に
は、全トランザクション中バスが拘速される。例えば、
シスエムバス25においては、ノードが読み取りトランザ
クションを開始しそしてコマンドの転送を行なった後
に、そのコマンド転送が向けられるノードは、その要求
されたデータを直ちに返送することができない。従っ
て、コマンド転送と、読み取りトランザクションの戻り
データ転送との間にバス25のサイクルを使用することが
できる。システムバス25は他のノードがこれらのサイク
ルを使用できるようにする。

システムバス25を使用する場合に、各ノードは、情報の
転送を行なうために異なった役割を果たすことができ
る。これらの役割の１つが「コマンダ」であり、これは
現在処理中のトランザクションを開始したノードトして
定義される。例えば、書き込み又は読み取り動作におい
ては、コマンダは、書き込み又は読み取り動作を要求し
たノードであり、これは、必ずしもデータを送信もしく
は受信するノードでなくてもよい。システムバス25の好
ましいプロトコルにおいては、ノードは、たとえ別のノ
ードがトランザクションのあるサイクル中にシステムバ
ス25の所有権をもったとしても全トランザクションを通
じてコマンダとして保持される。例えば、あるノード
は、読み取りトランザクションのコマンド転送に応答し
てデータ転送中にシステムバス25の制御権をもつが、こ
のノードはバス25のコマンダとはならない。むしろ、こ
のノードは「レスポンダ」と称する。

レスポンダはコマンダに応答する。例えばコマンダがノ
ードＡからノードＢにデータを書き込むための書き込み
動作を開始した場合には、ノードＢがレスポンダとな
る。更に、データ処理システム20においては、ノードが
同時にコマンダ及びレスポンダとなることがある。

送信器及び受信器は、個々の転送中にノードがとる役割
を果たす。「送信器」は、送信中にシステムバス52に出
される情報のソースであるノードとして定義される。
「受信器」は、送信器の相補的なものであり、転送中に
システムバス25に出された情報を受信するノードとして
定義される。例えば、読み取りトランザクション中に、
コマンダは、最初、コマンドの転送中に送信器となりそ
して戻りデータの転送中に受信器となる。

シテムバス25に接続されたノードがシステムバス25上で
送信器になろうとする場合には、そのノードが中央のア
ービタ28とその特定ノードとの間に接続された２本の要
求ラインCMD REQ（コマンド要求）及びRES REQ（レス
ポンダ要求）の一方を肯定する。CMD REQ（コマンド要
求）ライン及びRES REQ（レスポンダ要求）ラインが第
１図に示されている。一般に、ノードは、そのCMD REQ
ラインを用いてコマンダとなることを要求しそしてシス
テムバス25を介してトランザクションを開始し、そして
ノードは、そのRES REQラインを用いてレスポンダとな
ってデータ又はメッセージをコマンダへ返送する。一
般、中央アービタ28は、どのノードがバスへのアクセス
を要求しているか（即ち、どの要求ラインが肯定された
か）を検出する。次いで、アービタは、肯定された要求
ラインの１つの応答して、優先順位アルゴリズムに基づ
いてバス25の対応するノードアクセスを許可する。好ま
しく実施例では、アービタ28は、２つの独立した円形の
待ち行列を維持し、即ち、その一方の待ち行列はコマン
ダ要求にするものでありそしてもう一方はレスポンダ要
求に対するものである。好ましくは、レスポンダ要求は
コマンダ要求よりも優先順位が高く、コマンダ要求の前
に処理される。

コマンダ要求ライン及びレスポンダ要求ラインは仲裁信
号であると考えられる。第６図に関係する記述により詳
細に述べられる様に、仲裁信号は、中央アービタ28から
各ノードへ送られるポイント−ポイントの条件に応じた
許可信号と、マルチバスサイクル転送を実行するシステ
ムバス拡張信号と、例えば、メモリのようなノードがシ
ステムバス上のトラヒックを瞬間的に維持できなくなっ
たときに新たなバストランザクションの開始を制御する
システムバス抑制信号とを含む。

システムバス25を構成することのできる他の形式の信号
は、情報転送信号、応答信号、制御信号、コンソール／
フロントパネル信号、及び幾つかの種々の信号を含む。
情報転送信号は、データ信号、現在サイクル中にシステ
ムバス25で行なわれるファンクションを表わすファンク
ション信号、コマンダを識別する識別子信号、及びパリ
ティ信号を含む。応答信号は、一般に、データ転送の状
態を送信器に通知するための受信器からの確認信号を含
む。

制御信号は、クロック信号と、低いライン電圧又は低い
DC電圧を示す信号のような警報信号と、初期化中に使用
されるリセット信号と、ノード欠陥信号と、バスのアイ
ドリングサイクル中に用いられる欠陥信号と、エラー欠
陥信号とを含む。コンソール／フロントパネル信号は、
直列データをシステムコンソールに送信したりそこから
受信したりするための信号と、始動時にブートプロセッ
サの特性を制御するためのブート信号と、システム25上
のプロセッサ31及び35の消去可能なPROMを変更できるよ
うにする信号と、フロントパネルのRUN LIGHTを制御す
る信号と、あるノードのクロック論理回路にバッテリ電
力を供給する信号とを含む。その他の信号としては、ス
ペア信号に加えて、各ノードがその識別コードを定める
ことができるようにする識別信号を含む。

第２図は、システムバス25に接続されたノード60の一例
を示している。ノード60は、第１図に示される様にプロ
セッサであってもよいし、メモリであってもよいし、I/
Oユニットであってもよいし、I/Oインターフェイスであ
ってもよい。第２図に示す例では、ノード60は、ノード
に特定の論理回路65と、ノードバス67と、データインタ
ーフェイス61及びクロックデコーダ63を含むシステムバ
スインターフェイス64とを備えている。データインター
フェイス61、クロックデコーダ63及びノードバス67は、
システムバス25に接続されたノードのための標準的な要
素であるのが好ましい。ノードに特定の論理回路65は、
システムバスインターフェイス64とは異なった集積回路
を用いており、好ましくは、ノードの特定の機能を実行
するようにユーザによって指定された回路に加えて、ノ
ードバス67にインターフェイスする標準的な回路を含ん
でいる。一般に、データインターフェイス61は、ノード
60とシステムバス25との間の主たる論理的及び電気的な
インターフェイスであり、クロックデコーダ63は中央で
発生されるクロック信号に基づいてノード60へタイミン
グ信号を供給し、ノードバス67はデータインターフェイ
ス61とノードに特定の論理回路65との間の高速インター
フェイスをなす。

第２図に示されたノード60及びシステムバスインターフ
ェイス64の好ましい実施例では、クロックデコーダ63
は、システムバス25を経て送られるべき信号を形成する
ための制御回路を含んでおり、中央アービタ28から受け
取ったクロック信号を処理して、ノードに特定な論理回
路65及びデータインターフェイス61のためのタイミング
信号を得るようにする。クロックデコーダ63によって得
られたタイミング信号は中央で発生されたクロック信号
を用いているので、ノード60は、システムバス25と同期
して作動する。

第３図は、１つのバスサイクル、中央アービタ28（第１
図）からクロックデコーダ63によって受け取ったクロッ
ク信号、及びクロックデコーダ63によって発生される幾
くかのタイミング信号を示すタイミング図である。クロ
ックデコーダ63によって受け取られるクロック信号は、
第３図に示すように、Time Ｈ信号、Time Ｌ信号及び
Phase信号を含む。Time Ｈ及びTime Ｌ信号は、基本
的なクロック信号の逆数であり、そしてPhase信号は、
基本的なクロック信号を３で分割することによって得ら
れる。クロックデコーダ63によって発生されたタイミン
グ信号は、C12、C23、C34、C45、C56及びC61を含み、こ
れらは全て第３図に示されている。データインターフェ
イス61によって要求されバスサイクル当たり一度生じる
これらのタイミング信号は、データインターフェイス61
に送られ、そしてデータインターフェイス61に送られた
タイミング信号と等価なものを含む１組のタイミング信
号がバッファされて、ノードに特定の論理回路65に送ら
れる。バッファ動作の目的は、ノードに特定の論理回路
65がタイミング信号を不適切にロードすることによって
システムバスインターフェイス64の動作に悪影響を及ぼ
さないようにすることである。クロックデコーダ63は、
クロック信号を使用して、各バスサイクルごとに６つの
サブサイクルを形成し、そしてこれらのサブサイクルを
使用して、６つのタイミング信号CXYを形成する。但
し、Ｘ及びＹは、１つのタイミング信号を形成するよう
に合成される２つの隣接するサブサイクルを表わしてい
る。

システムバス25の各ノードは、そのクロックデコーダ63
によって発生されたそれ自身の対応する１組のタイミン
グ信号を有している。通常、対応する信号は、システム
20全体を通じて各ノードごとに全く同じ時間に生じる
が、クロックデコーダ63と多数のノードの他の回路との
間の変動により対応する信号間にタイミング変動を招
く。これらのタイミング変動は、一般に「クロックスキ
ュー」として知られている。

第４図は、データインターフェイス61の好ましい実施例
を示している。データインターフェイス61は、ノードバ
ス67の各ラインとシステムバス25の各ラインとの間に両
方向性の高速インターフェイスを与えるための一時的な
記憶回路及びバス駆動回路の両方を含んでいる。第４図
に示すように、データインターフェイス61は、ノードバ
ス67からシステムバス25への通信路を形成するために記
憶要素70及び72とシステムバスドライバ74とを備えてい
るのが好ましい。又、データインターフェイス61は、シ
ステムバス25からノードバス67への通信路を形成するた
めに記憶要素80及びノードバスドライバ82も備えてい
る。データインターフェイス61の説明で用いたように、
「記憶要素」という用語は、一般に、透過ラッチやマス
ター／スレーブ記憶要素のような双安定性の記憶装置を
指すものであって、特定の手段を指すものではない。当
業者であれば、どの形式の記憶要素が適当であるか明ら
かであろう。

第４図に示すように、記憶要素70は、その入力がノード
バス67からデータを受け取るように接続されそしてその
出力が記憶要素72の入力に接続される。記憶要素72の出
力は、システムバスドライバ74の入力に接続され、そし
てその出力はシステムバス25に接続される。記憶要素70
及び72は、クロックデコーダ63によって発生されたタイ
ミング信号から導出されるノードバス制御信号76及び78
によって各々制御される。記憶要素70及び72は、ノード
バス67からシステムバス25へデーをパイプライン動作す
るための２段の一時的な記憶手段を形成する。種々の個
数の記憶段を使用することもできる。

システムバスドライバ74は、システムバス駆動可能化信
号79によって制御される。システムバス駆動可能化信号
79の状態により、システムバスドライバ74の入力は、そ
の出力に接続されて記憶要素72の出力のデータをシステ
ムバス25に転送するか、又はその出力からデカップルさ
れる。システムバス駆動可能化信号79がシステムバスド
ライバ74の入力と出力をデカップルするときには、シス
テムドライバ74がシステムバス25に高インピーダンスを
与える。又、システムバス駆動可能化79は、システムバ
ス25から受け取ったクロック信号と、ノードに特定の論
理回路65から受け取った制御信号とに基づいてクロック
デコーダ63によって発生される。

記憶要素80は、その入力端子がシステムバス25に接続さ
れそしてその出力端子がノードバスドライバ82の入力に
接続される。ノードバスドライバ82の出力はノードバス
67に接続されて戻される。好ましくは、透過ラッチであ
る記憶要素80は、クロックデコーダ63によって発生され
たタイミング信号から導出されるシステムバス制御信号
85によって制御される。ノードバスドライブ信号87は、
システムバスドライブ信号79がシステムドライバ74を制
御するのと同様にノードバスドライバ82を制御する。従
って、ノードバスドライバ信号87に応答して、ノードバ
スドライバ82はその入力をその出力に接続するかその入
力をその出力からデカップルし、ノードバス67に高イン
ピーダンスを与える。

システムバス25を経ていかにデータを転送されるかを説
明するために、システムバス駆動可能化信号79と制御信
号85との間の関係を理解することが重要である。ここに
示す実施例では、この関係が第３図に示されている。シ
ステムバス駆動可能化信号79は、通常、バスサイクルの
始めから終りまで導出される。新たなデータは、バスサ
イクルにおいてドライバ伝播及びバス安定時間が経過し
た後のある時間にシステムバス25から受け取られるよう
になる。好ましい実施例においては、記憶要素80は透過
ラッチである。制御信号85は、クロックC45と論理的に
透過である。バスのタイミングは、制御信号85が否定さ
れる若干前にシステムバス25のデータが受け取られるよ
うに確保する。記憶要素80は、制御信号85を否定する前
の少なくとも設定時間に安定していて且つ制御信号85を
否定した後の保持時間中安定したまゝであるバスデータ
を記憶する。

ノードバス67は、ノードに特定の論理回路65とシステム
バス25との間でデータインターフェイス61により両方向
性のデータ転送を行なうことのできる非常に高速度のデ
ータバスであるのが好ましい。第２図に示されたノード
60の好ましい実施例では、ノードバス67は、システムバ
スインターフェイス64とノードに特定の論理回路65との
間の点／点接続を形成する相互接続手段である。然し乍
ら、本発明によれば、このような点／点相互接続は必要
とされない。

第５図は、システムバス25に接続された中央アービタ28
の好ましい実施例を示している。中央アービタ28は、シ
ステムバス25のためのクロック信号を発生すると共に、
システムバス25上のノードに対するバスの所有者関係を
許可する。中央アービタ28は、仲裁回路90と、クロック
回路95と、発振器97とを備えているのが好ましい。発振
器97は、基本的なクロック信号を発生する。クロック95
は、仲裁回路90のタイミング信号と、システムバス25上
でタイミングをとるための基本的なTime Ｈ、Time Ｌ
及びPhaseクロック信号とを発生する。仲裁回路90は、
コマンダ及びレスポンダの要求信号を受け取り、システ
ムバス25にアクセスしようとしているノード間の競合の
仲裁を果たし、そしてコマンダ及びレスポンダの要求に
対する待ち行列を維持する。又、仲裁回路90は、幾つか
の制御信号をクロック95へ供給する。

B.仲裁 本発明によれば、１つのバスについてノード60の各々
は、他のノードへメッセージを転送するために、そのバ
スへのアクセスを行なうことができる。所定の時間にお
いて、ノードのあるもの又は全てがバス25にて転送を行
ないたい場合がありうる。本発明では、仲裁のために使
用されるバスサイクルが、データ転送のために使用され
るバスサイクルと並行して起こりうる。

本発明のノードは、ノードからバスへメッセージが転送
されるべきときに、バス要求を発生するためのバス要求
手段を含んでいる。第６図に具体化されているように、
CPUノード31及び入出力装置ノード51が共にシステム20
に含まれており、システム20は、また、その他の複数の
ノード（図示せず）を含んでいる。１つの実施例では、
CPUノード31は、そのノード特定ロジック65内にコマン
ド発生器110を含んでおり、入出力装置ノード51は、そ
のノード特定ロジック（図示せず）内に応答発生器112
を含んでいる。

ノード31又はノード51が転送を行なう用意ができている
ときには、それらは、それらの各バス要求ラインにてア
ービタ28へバス要求を出力せねばならない。例えば、CP
Uノード31がこのシステム20の別のノードへデータを書
き込む必要がある時には、コマンド発生器110が少なく
とも２つの相続くバスサイクルについて25へアクセスを
要求するためバス要求（コマンダ）を発生する。別の例
としては、入出力装置ノード51が前に割込み要求を発生
しておりその他のノードによる割込み確認コマンドの転
送に応答してその別のノードへ割込みベクトルデータを
転送しなければならないときには、応答発生器112がバ
ス要求（レスポンダ）を発生する。割込みベクトルメッ
セージの場合には、入出力ノード51は、単一バスサイク
ルのみにてバス25へアクセスを要求するのが普通であ
る。

好ましい実施例では、一対の専用ラインを使用してシス
テム20のノードの各々からアービタ28へバス要求が送ら
れる。ノードが新しいトランザクションを開始している
ときにアクセスを要求するためにそのノードによってCM
D REQ 102又は106の様なコマンダ要求ラインが使用さ
れ、読出しコマンダ又は割込み確認コマンドがノードに
よって受信されて使用されるとき等の場合に、コマンダ
へデータを戻すためにそのノードによってRES REQ104
又は108の様なレスポンダ要求ラインが使用される。好
ましくは、レスポンダ要求は、コマンダ要求より高い優
先順位を有する。

前述したような例について第６図に示すように、CPU31
はその専用コマンダにてバス要求を発生し、入出力装置
51はその専用レスポンダ要求ライン108にバス要求を発
生する。前に述べたように、好ましい実施例では各バス
サイクルは６つのサブサイクルに分割されている。本実
施例では、アービタ28は、第10図に示すように、各バス
サイクルのサブサイクル６及び１の間にノードの各々か
らのバス要求をサンプルする。第10図において、矢印の
出発点は、信号の概略サンプル時間を示しており、アク
ティベートされた信号の存在は、矢印の出発点での電圧
レベルによって決定される。

第６図に戻る。本発明によれば、メッセージを転送する
ために２つ以上のバスサイクルを必要とするノードの各
々に対して延長要求を発生し且つ続くバスサイクル中に
その延長要求を維持するための延長要求手段が設けられ
る。この実施例のように、CPU31がコマンド発生器110に
て書込みコマンドを発生する場合には、そのコマンド
は、データ転送を完了するために多重のバスサイクルを
必要とする。コマンドデータは初期アクセスサイクル中
に転送され、書込みデータは続くサイクル中に転送され
る。その初期アクセスサイクルは、システムバス駆動可
能化信号79が転送のためにアサートされる最初のサイク
ルである。従って、延長要求発生器111は、コマンド発
生器110がコマンダ要求ライン102をアサートしている時
にライン118に延長要求を出力し、データ転送が完了す
る最後のバスサイクルまでライン118にその延長要求を
維持する。

本発明によれば、ノードの各々は、延長要求手段に結合
されノードが送信側となるとき初期アクセスサイクル中
延長バスサイクル信号をアクティベートし且つそのノー
ドに対する延長要求が存在するときに続くバスサイクル
中にアクティベートされた延長バスサイクル信号を維持
するための延長サイクル手段を含んでいる。本実施例の
ように、延長バスサイクル信号（第10図の信号Ｅ）は、
延長バスサイクルライン120に出力される。このライン1
20は、アービタ28及びシステム20の各ノードに結合され
ている。好ましくは、CPU31は、ライン118に延長要求が
存在するときに初期アクセスバスサイクル及び続くバス
サイクル中にライン120（第６図）上の延長バスサイク
ル信号（第10図の信号Ｅ）をアクティベートするための
延長サイクル回路122をクロックデコーダ63に含んでい
る。

ノードは、延長バスサイクル信号が別のノードによって
目下アクティベートされているか、又は条件付バス許可
が（第10図信号Ｂ）が受け取られていないならば、延長
バスサイクル信号をアクティベートすることができな
い。第６図に示されるように、CPU31における延長サイ
クル回路122は、延長要求発生器111によって発生される
延長要求を受ける。その時、その回路122は前述した２
つの条件が存在しない場合に、延長バスサイクルライン
120に延長バスサイクル信号をアクティベートする。

本発明によれば、各ノードは、アービタから条件付バス
許可を受け取り且つその他のノードから延長バスサイク
ル信号を受け取る受取り手段を含んでいる。それがアク
ティベートされた状態にあるとき、延長バスサイクル信
号は、現在メッセージを送信しているノードが次のバス
サイクル中にそのメッセージを転送し続けることを示
す。各ノードは、任意の１つのノードによってアクティ
ベートされた延長バスサイクルライン120に結合されて
いる可能化回路124を含んでいる。更に、本実施例では
クロックデコーダ63に含まれている各ノードに対する可
能化回路124は、そのノードに対応するライン114及び11
6の様な専用の点対点条件付バス許可ラインによってア
ービタ28に結合されている。アービタ28は、それらの専
用ラインの１つにそって選択されたノードへ条件付バス
許可を伝送する。例えば、条件付許可ライン114及び116
は、それぞれCPU31及び入出力装置51をアービタ28へ結
合する。

所定のバスサイクル中、アービタ28は、多数のノード60
からのバス要求（第10図信号Ａ）を受けて、どの選択ノ
ード60がバスへのアクセスを条件付きで許可されるかを
決定する。第10図に示した本実施例では、アービタ28
は、サブサイクル６（バスサイクル１における）及びサ
ブサイクル１（バスサイクル２における）中バス要求
（信号Ａ）をサンプルした後、選択されたノードへ条件
付バス許可（信号Ｂ）を伝送する。その条件付バス許可
（信号Ｂ）は、第２のバスサイクルのサブサイクル６中
に選択されたノードによってサンプルされる。第２のバ
スサイクル中に選択されたノードによってサプルされる
とき延長バスサイクルライン120（第６図）に延長バス
サイクル信号がなにもアクティベートされていない場合
には、そのノードは、送信側となり、第３のバスサイク
ルに始まってシステムバス25へそのメッセージを転送す
る。この例では、第２のサイクル中に選択されたノード
が第３のサイクル中に送信側となり、従って、第３のバ
スサイクルは、その送信側のための初理アクセスサイク
ルである。もし、延長バスサイクル信号がライン120に
てアクティベートされ第２のバスサイクルのサブサイク
ル４及び５中選択されたノードの可能化回路124によっ
てサンプルされるならば、その時には、その選択された
ノードは、第２のサイクルのサブサイクル６中に条件付
バス許可を受けても、次のバスサイクル中にバス25への
アクセスをうることができない。

第６図を再び参照する。本発明によれば、各ノードは、
延長バスサイクル手段に結合され条件付バス許可に応答
して前に送信側であった別のノードによって延長バスサ
イクル信号がアクティベートされていないとき、延長さ
れたノードにおいてシステムバス駆動可能化信号を発生
し且つ選択された送信側ノードに対する延長バスサイク
ル信号がアクティベートされている間そのシステムバス
駆動可能化信号レベルを維持するためのバスアクセス手
段を含む。本実施例のように、可能化回路124は、第４
図にはデータインターフェイス回路61に含まれるように
示されたドライバ74に対してシステムバス駆動可能化信
号79をアクティベートする。ドライバ74がアクティベー
トされたシステムバス駆動可能化信号79によって可能化
されるとき、メッセージがそのノードからシステムバス
25へ転送されうる。

延長バスサイクル信号をアクティベートする手段の好ま
しい実施例を第７図に示している。例示のため、タイミ
ング信号を除いて、特にことわらない限り、すべての信
号はアクティベートされるとき低レベルにあるものとす
る。システムバス駆動可能化信号79及び延長要求信号11
8は、共にアンドゲート126へ結合される。アンドゲート
126の出力は、記憶素子128に結合される。この記憶素子
128は、好ましくは、Ｄ型フリップフロップであるが、
本明細書で一般的に説明されているように、等価な論理
回路素子を代わりに使用することができる。従って、記
憶素子128は、ノードによって発生された延長要求（第1
0図信号Ｄ）が存在する時及びそのノードが現在のバス
サイクルに対してバス25へのアクセスを得たときにの
み、セットされる。

第７図において、記憶素子128は、クロック信号C1を使
用して、各バスサイクルのサブサイクル１中にセット又
はリセットされる。記憶素子128の出力は、ナンドゲー
ト132を可能化する。また、クロック信号C1は、インバ
ータ130の出力へ結合されているナンドゲート132をサブ
サイクル２から６中に可能化するために、インバータ13
0への入力としても使用される。オープンドレインライ
ンドライバ134は、延長バスサイクルライン120が低へ駆
動されるべきときに、ナンドゲート132のアクティブ出
力によってターンオンされる。

クロックデコーダ63に含まれた可能化回路124のための
好ましい実施例を第８図に示している。ライン114の条
件付バス許可の受信に応答して、Ｄ型フリップフロップ
の如き記憶素子136がセットされる。記憶素子136は、各
バスサイクルの第６のサブサイクルで始まってクロック
信号C61を使用してセット又はリセットされる。延長バ
スサイクルライン120に延長バスサイクル信号がアクテ
ィベートされるならば、記憶素子138は、各バスサイク
ルの第４のサブサイクルで始まってクロック信号C45を
使用してセットされる。記憶素子138の出力は、アンド
ゲート140を可能化するために使用される。また、アン
ドゲート140は、各バスサイクルの第１のサブサイクル
に始まってクロック信号C12によって可能化される。ア
ンドゲート140の出力は、記憶素子142へデータをクロッ
クするのに使用される。記憶素子142のデータ入力は、
記憶素子136を通して条件付バス許可ライン114に結合さ
れている。記憶素子142の出力は、延長バスサイクル回
路122及びドライバ74に結合されるシステムバス駆動可
能化信号79である。もし、記憶素子142へのデータ入力
が、アンドゲート140の出力のアクティベートされてい
る間、アクティベートされている場合には、そのシステ
ムバス駆動可能化信号79がアクティベートされる。

システムバス駆動可能化信号79は、それがアクティベー
トされる仕方のために、条件付バス許可ライン114がア
サートされ延長バスサイクル信号120がアクティベート
されていないときに、初期バスアクセスサイクル中バス
25へのアクセスをCPU31が得るようにする。例えば、第
６図、第８図及び第10図に示すように、CPU31が第１の
バスサイクル中にバス要求（第10図信号Ａ）を発生した
場合には、それは、第１のバスサイクルのサブサイクル
６に始まってライン102からアービタ28へラッチされ
る。もし、CPU31が最も高い優先順位の要求を出すなら
ば、アービタ28は、第２のバスサイクル中にCPU31へ条
件付バス許可（信号Ｂ）を伝送し、CPU31は、ライン114
の条件付バス許可を受けるために第２のバスサイクルの
サブサイクル６に始まって記憶素子136をクロックす
る。第２のバスサイクルの第４及び第５のサブサイクル
中にサンプルされるときにライン120に延長バスサイク
ル信号がアクティベートされないならば、その時には、
記憶素子142は、第３のバスサイクル中にシステムバス
駆動可能化信号79をアクティベートすることができる。
従って、CPU31は、第３のバスサイクルの始めでバス25
へのアクセスをうる。

然し乍ら、第２のバスサイクル中に、別のノード60、例
えば、ノード51によって延長バスサイクル信号が（信号
Ｅ）がアクティベートされたとしたら、記憶素子142に
よってシステムバス駆動可能化信号レベル（信号Ｃ）は
アクティベートされなかったであろう。もし、第２のバ
スサイクル中にライン120に延長バスサイクル信号がア
クティベートされたならば、アンドゲート140は、記憶
素子138によって不能化されたであろう。従って、延長
バスサイクル信号（信号Ｅ）のアクティベートにより、
ライン114の条件付許可を記憶素子142へ結合させないよ
うにされる。CPU31は、第２のバスサイクル中ライン114
に条件付許可の存在にも拘らず、第３のバスサイクル中
バス25へのアクセスをうることができない。

可能化回路124は、CPU31がアービタ28によってもはや選
択されずライン114に条件付許可を受けていないとして
も、CPU31が初期アクセスサイクルに続く必要とされる
バスサイクルに対してバス駆動可能化信号レベル（信号
Ｃ）を維持させるようにする。第６図に示すように、CP
U31が多重サイクル転送を行なうために、２以上のバス
サイクル中にバス25へのアクセスを要求するとき、延長
要求発生器111によって延長要求がライン118にアサート
される。もし、第10図に示すように、第３のバスサイク
ル中にCPU31によってバスシステム駆動可能信号（信号
Ｃ）がアサートされるならば、延長要求（信号Ｄ）の存
在により、延長サイクル回路122が初期アクセス（第３
の）バスサイクル中に延長バスサイクルライン120を駆
動させるようにされる。従って、第８図に示されるよう
に、延長バスサイクルライン120が第３のバスサイクル
のサブサイクル４及び５中にサンプルされるとき、アン
ドゲート140が不能化される。その結果、記憶素子142が
条件付許可信号114へ結合されても、その記憶素子142の
内容は、延長バスサイクル信号（信号Ｅ）のアクティベ
ートのため、更新されえない。従って、CPU31は第４の
バスサイクルの始めで記憶素子142の内容を変えない。
これにより、記憶素子142が続くバスサイクル中システ
ムバス駆動可能化信号レベル（信号Ｃ）を維持するよう
にさせられ、ノード31は、バスサイクル３及び４中多重
サイクル書込み転送を行なうことができる。ノード31
は、第10図に示されるように、延長要求発生器111が第
４のバスサイクル中に延長要求を発生するものを停止す
る後まで、バス25の制御を放棄しない。

本発明によれば、バス要求に応答してノードの選択され
た１つへ条件付バス許可を伝送するためのアービタ手段
が各ノードのバス要求手段に結合される。このような機
能を果たすアービタ28の部分のブロック線図を第９図に
示している。第６図及び第９図に示すように、CPU31及
び入出力装置51の如きノードからのバス要求は、ライン
102及び106の如き別々のコマンド要求ライン及びライン
104及び108の如き別々のレスポンダ要求ラインに送られ
る。１つの好ましい実施例では、14個までの別々のノー
ド60がシステム20に含まれる。

アービタ28は、第９図に示すように、14個のコマンダ要
求信号及び14個のレスポンダ要求信号を受けるための入
力パッファ及びラッチ144を含んでいる。第10図に示す
ように、バスサイクルのサブサイクル６で始まって、ア
ービタ28は、28のバス要求信号を（第10図信号Ａ）をサ
ンプルし、ラッチ144にそれらバス要求を記憶する。記
憶されたデータは、各コマンダ又はレスポンダ要求ライ
ンに対応する28の別々のラインを使用して、ラッチ144
から優先順位選択ロジック146へ出力される。優先順位
選択ロジック146は、優先順位エンコーダ148への56の出
力ラインを有しており、各２のラインが各要求ラインに
対応している。優先順位エンコーダ148から各ノード60
に対応する14のラインのみがラッチ150に出力される。
ラッチ150は、また、入力として延長バスサイクルライ
ン120を受ける。ラチ150は、各ノード60に対応して、優
先順位選択ロジック146へフィードバックされ、また出
力バッファ152へ送られる14の出力ラインを有してい
る。出力バッファ152は、ノード60に結合されたライン1
14及びライン116の様な14の条件付バス許可ラインへ結
合されている。

本発明によるアービタ手段は、複数のノードのうちの選
択されたノードを決定するためのラウンドロビンアルゴ
リズムを実行する手段を含みうる。また、アービタ手段
は、コマンダ要求を発生するノードを選択するのに優先
して、レスポンダ要求を発生するノードを選択ノードと
して決定する手段を含みうる。第９図に示したアービタ
28においては、所定のバスサイクル中、入力バッファ及
びラッチ144からのラインは、前のバスサイクル中にバ
ス要求が存在していたライン102、104、106及び108の様
なコマンダ及びレスポンダ要求ラインに対応する信号レ
ベルを含む。

第９図に示した素子は、仲裁機能を実行する優先順位選
択ロジック146及び優先順位エンコーダ148は、仲裁キュ
ーとして働き、選択ロジック146は、14の到来コマンダ
要求及び14の到来レスポンダ要求に対して、ラウンドロ
ビンアルゴリズムを実行するために、各可能化された要
求ラインのための２つの出力ラインのうちの一方を選択
する。

好ましい実施例ではレスポンダ要求のための28のロケー
ションが第１のキューを構成し、コマンダ要求のための
28のロケーションが第２のキューを構成する。第１のキ
ューに含まれているレスポンダバス要求は、コマンダバ
ス要求より高い優先順位を与えられている。14のコマン
ダバス要求信号及び14のレスポンダバス要求信号のみが
アービタ28へ入力されるのであるが、各要求に対して２
つの優先順位のうちの一方が割り当てられうるように、
14の要求の各セットに対する２つのキューの各々に28の
ロケーションがある。各キューに対する14のロケーショ
ンの高優先順位アレイが最初に実行され、各キューに対
して14のロケーションの低優先順位アレイが最後に実行
される。本実施例のように、スタートアップ又は不作動
の期間から、全てのバス要求は、優先順位選択ロジック
146出力ラインの低優先順位アレイでなく高優先順位ア
レイが割り当てられる。

作動期間中、優先順位選択ロジック146は、２つの優先
順位のうちのどちらで、ラッチ150からロジック146へフ
ィードバックされる14のラインにて各（レスポンダ又は
コマンダ）キュー内に各到来要求を置くかを決定する。
アクティベートされた信号は、ラッチ150からフィード
バックされる14のラインのうちの１つのみ存在し、この
ラインは、前のバスサイクル中に条件付バス許可を受け
たノード60に対応する。１つの好ましい実施例では、よ
り高いID又はノード番号を有するノードに、より高い優
先順位が与えられる。従って、ID番号付ノード14が条件
付バス許可を受けるために最初に選択され、続いて、ID
番号付ノード13,12等が選択される。

ラッチ150からのフィードバックにより、前に条件付バ
ス許可（第10図信号Ｂ）が送信されていたノードのIDよ
り大きいかそれに等しいIDを有するノードからのすべて
のバス要求を低優先順位アレイへ優先順位選択ロジック
146が置くようにするので、ラウンドロビンアルゴリズ
ムが実施されうる。アクティブ要求を有するすべてのノ
ードがバス25に許可された後、高優先順位アレイからす
べてのエントリが空になり、すべての要求は、高優先順
位アレイへ戻される。このようなアルゴリズムにより、
所定のキュー、即ちレスポンダ又はコマンダにおけるす
べてのノードがバスへのアクセスを得て、その後に、同
じキューにおける他のノードが次のアクセスを得るよう
にされる。

優先順位エンコーダ148によって受信された56のライン
における入力信号のレベルは、どのノード60が次の条件
付許可を受けるべく選択されるかを決定する。１つの例
では、優先順位選択ロジック146は、ID番号付ノード２
からのレスポンダ要求を高優先順位アレイに、ID番号付
ノード14からのレスポンダ要求を低優先順位アレイに、
ID番号付ノード３からのコマンダ要求を高優先順位アレ
イに、ID番号付ノード13からのコマンダ要求を低優先順
位アレイに置く。現在のバスサイクル中、優先順位エン
コーダ148は、そのバスサイクル中に条件付許可が送信
されているノードに対応する14の出力ラインのうちの１
つのラインのみを選択する。この例では、ID番号付ノー
ド２からのレスポンダ要求は、最も高い優先順位を与え
られ、従って、ID番号付ノード２に対応するラッチ150
への入力ラインのみが可能化される。ID番号付ノード２
に対応するラッチ150がセットされ、選択されたID番号
付ノード２への条件付バス許可（第10図信号Ｂ）を伝送
するため対応する出力バッファ152を駆動する。ラッチ1
50から優先順位選択ロジック146への14のラインのフィ
ードバックは、ID番号付ノード２が条件付許可を受ける
最後のノード60であったことを示すように更新される。
従って、優先順位選択ロジック146は、次のバスサイク
ル中にID番号付ノード２からのバス要求を低優先順位ア
レイへおく。こうして、ID番号付ノード２又は14以外の
ノード60からのレスポンダ要求は、次のバスサイクル中
最も高い優先順位を有する。２又は14以外のノードIDを
有した２以上のレスポンダにより次のサイクルの要求が
なされる場合には、最も高いノードIDを有するレスポン
ダが次のサイクル中最も優先順位を有する。コマンダ要
求は、レスポンダ要求が全く存在しないときにのみ、最
も高い優先順位となる。

本発明のアービタ28は、延長バスサイクル信号のアクテ
ィベートに応答して、その延長バスサイクル信号がアク
ティベートされている間、選択されたノードが前のバス
サイクル中に条件付バス許可を送信されていたノードと
同じに維持されるようにする手段を含みうる。第９図の
示すように、延長バスサイクルライン120は、ラッチ150
に結合される。バスサイクル中に延長バスサイクル信号
がアクティベートされる時、優先順位エンコーダ148か
らの出力は、ラッチ150へロードされない。従って、ラ
ッチ150の内容は、同じままとされ、条件付バス許可
（第10図信号Ｂ）が続くバスサイクルにて同じ選択され
たノード60へ送信されるようにする。同様に、優先順位
選択ロジック146へのフィードバックは、同じままであ
る。これにより、別のノードが多重サイクル転送を実行
していたためにバス25へのアクセスをうることができな
かったより低い優先順位アレイへノードが割り当てられ
ないようにされる。

本発明の好ましい実施例では、延長バスサイクルライン
120は、複数のノード60の各々へのワイヤドオワ接続を
含む。従って、１つのノードが延長バスサイクル信号を
アクティベートするときはいつでも、その他のノードの
各々がそれを受けて、そのノードが条件付許可を受けて
いたとして、バス28へのアクセスを得ないようにされ
る。延長バスサイクルライン120は、オープンドレイン
ラインであり、＋５ボルト電源に対して126オーム及び
アースに対して500オームから各々なる一対の抵抗性分
割器を有したシステムのバックプレーンにて送信され
る。これにより、＋４ボルトに接続された約50Ωのテプ
ナン等価終端が与えられる。延長バスサイクルライン12
0は、また、ピーク出力電流を減じ、従って電力及びア
ースラインのノイズを減じ、ドライバ134（２Ωほどの
低い出力抵抗を有する）とバックプレーン（負荷に依存
して代表的には20〜50Ωのインピーダンス）との間のイ
ンピーダンス整合を与える約20Ωの抵抗でもってドライ
バ134に直列終端される。

本発明の好ましい実施例では、延長バスサイクル信号の
（第10図信号Ｅ）の使用に関していくつかのルールがあ
る。延長バスサイクル信号は、多重サイクル転送を実施
するのにのみ使用される。延長バスサイクル信号は、多
重トランザクション開始するのにコマンダには利用でき
ない。延長バスサイクル信号をアクティベートしうる唯
一のノード60は、現在バス25へのアクセスを有するノー
ドである。その延長バスサイクルラインをアクティベー
トすることによって、目下バス25にて送信側であるノー
ドは、そのバス要求信号の優先順位に無関係に、次のバ
スサイクルにてそれがバス25にて送信側であることを保
証する。最後に５以上の続くバスサイクルに対してノー
ド60が延長バスサイクル信号をアクティベートすること
を許されないことが好ましい。

本発明の結果として、付加的バックプレーンピンを必要
とせずに、仲裁及びシステムバスサイクル時間が減少さ
せられる。本発明の仲裁方法においては、中央アービタ
28が特定ノードを選択して、条件付許可を発する。その
許可は、よりすばやく発生されうる。何故ならば、その
許可は、バス25へのアクセスが次のバスサイクル中に別
のノードへ実際に移されるかどうかの最後決定なされる
前に、送信されるからである。各ノード60は、中央アー
ビタ28からの条件付許可によりそのノードが送信側とさ
せられるかどうかを決定するために延長バスサイクル信
号を検査するロジックを含む。あるノードが送信側とな
ると、そのロジックは、すぐに、そのノードが多重サイ
クル転送を実行しているときにバス25へのアクセスを維
持するためにそのノードが延長バスサイクル信号をアク
ティベートするようにする。従って、本発明よれば、目
下送信側であるノードがその多重サイクル転送を完了す
るまでは、他のノードがバス25へのアクセスを得ないよ
うにすることが保証される。

本発明の範囲又は精神から逸脱せずに、本発明の仲裁方
法に種々な変形変更がなされうることは当事者に明らか
であろう。従って、本発明は、本請求の範囲内に入る本
発明のそれらの変形変更を含むものである。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−159750（ＪＰ，Ａ) 特開 昭59−106021（ＪＰ，Ａ)

Claims (11)

【特許請求の範囲】
1. 【請求項１】保留バス（25）への、この保留バスに接続
   された複数のノード（60）によるアクセスを制御するシ
   ステムであり、各ノード（60）は、コマンド又は戻りデ
   ータを含むメッセージを１つ以上のバスサイクル中に前
   記保留バスに転送するために送信器となることができ、
   少なくとも１つのノードが、コマンド転送を行うことに
   よって保留バス上でのトランザクションを開始するコマ
   ンダノードと成ることができ、少なくとも１つのノード
   が、前記コマンド転送に応答して戻りデータ転送を行う
   ことにより前記保留バス上でのトランザクションを完了
   するレスポンダノードと成ることができ、前記ノードは
   前記コマンダノードがトランザクションを開始した後で
   且つ前記レスポンダノードがこのトランザクションを完
   了する前に前記保留バスにアクセスすることができ、前
   記システムは、 前記複数のノードに接続された複数の要求ライン（10
   2、104、106、108）、 コマンダノードと成ることができる前記ノード（60）の
   各々の中にあって、対応する要求ライン（102）に接続
   されており、コマンドが前記ノード（60）から前記保留
   バス（25）に転送されるべき時にコマンダバス要求を発
   生し且つこのコマンダバス要求を対応する要求ライン
   （102）に転送するコマンダバス要求手段（110）、 レスポンダノードと成ることができる前記ノードの各々
   の中にあって、対応する要求ライン（108）に接続され
   ており、戻りデータが前記ノードから前記保留バスに転
   送されるべき時にレスポンダバス要求を発生し且つこの
   レンポンダバス要求を対応する要求ラインに転送するレ
   スポンダバス要求手段（112）、 前記複数の要求ラインに接続されており、前記コマンダ
   バス要求及び前記レスポンダバス要求に応答して、次に
   送信器となる前記ノードの選択されたものに条件付バス
   許可を送信し、コマンダバス要求を発生するノードを選
   択するのに優先してレスポンダバス要求を発生するノー
   ドを選択するための手段を含むアービタ手段（28）、 少なくとも１つのノード内にあって、このノードが２つ
   以上のバスサイクルをメッセージを送信するのに必要と
   する時に、延長バス要求を発生する延長要求手段（11
   1）、 少なくとも一つのノード内にあって、このノード内の前
   記延長要求手段（111）に接合されており、前記ノード
   に対する延長要求が存在し且つ前記ノードが送信器と成
   る時に、延長バスサイクル信号を発生する延長サイクル
   手段（122）、及び 各ノード内にあって、延長バスサイクル信号が他のノー
   ドの何れによっても発生されない時に、条件付バス許可
   を受信するのに応答して、初期アクセスサイクル中にノ
   ードが送信器となることを可能とするために前記保留バ
   スの制御権を得、且つ延長バスサイクル信号が前記ノー
   ドによって発生される時に、前記初期アクセスサイクル
   に続くバスサイクル中に前記ノードが送信器に成り続け
   ることを可能とする前記保留バスの排他的制御権を維持
   するバスアクセス手段（124）から成るシステム。
2. 【請求項２】前記バスアクセス手段（124）は、延長バ
   スサイクル信号が他のノードの何れによっても発生され
   ない時、条件付バス許可の受信に応答して、初期アクセ
   スサイクル中に、前記保留バス（25）の制御権をそのノ
   ードが得ることを可能とするシステムバス駆動可能化信
   号を発生し、前記延長バスサイクル信号が前記ノードに
   よって発生される時、前記初期アクセスサイクルに続く
   バスサイクル中に前記ノードが前記保留バスの排他的制
   御権を維持することを可能にする前記システムバス駆動
   可能化信号を発生する手段を含むことを特徴とする請求
   の範囲第１項記載のシステム。
3. 【請求項３】前記複数のノード（60）及び前記アービタ
   手段（28）に維持されており、前記条件付バス許可を前
   記アービタ手段から選択されたノードに搬送する複数の
   許可ライン（114、116）を更に有している請求の範囲第
   １項又は第２項記載のシステム。
4. 【請求項４】前記許可ライン（114、116）の各々が前記
   ノードの一つに専属的に接続している請求の範囲第３項
   記載のシステム。
5. 【請求項５】前記コマンダバス要求手段（110）が、同
   期的に前記コマンダバス要求を送信し、 前記レスポンダバス要求手段（112）が、同期的に前記
   レスポンダバス要求を送信することを特徴とする請求の
   範囲第１項乃至第４項何れか記載のシステム。
6. 【請求項６】各ノード内の前記延長サイクル手段（12
   2）に接続しており、前記延長バスサイクル信号を搬送
   する延長バスサイクルライン（120）を更に有する請求
   項第１項乃至第５項何れか記載のシステム。
7. 【請求項７】前記延長バスサイクルライン（120）は各
   ノードによって共用される単一のラインであることを特
   徴とする請求の範囲第６項記載のシステム。
8. 【請求項８】前記共用される延長バイサイクルライン
   （120）がワイヤドオア接続（140）によって各ノードに
   接続されていることを特徴とする請求の範囲第７項記載
   のシステム。
9. 【請求項９】前記アービタ手段は、ラウンドロビンアル
   ゴリズムに従ってノードを選択するための手段を有して
   いることを特徴とする請求の範囲第１項乃至第８項何れ
   か記載のシステム。
10. 【請求項１０】前記複数の要求ライン（102、104、10
    6、108）が、 前記複数のノードに接続された複数のコマンダ要求ライ
    ン（102、106）及び 前記複数のノードに接続された複数のレスポンダ要求ラ
    イン（104、108）を含み、 前記コマンダバス要求手段（110）は、コマンダノード
    と成ることができる前記ノードの各々の中にあって、対
    応するコマンダ要求ライン（102）に接続されており、
    前記対応するコマンダ要求ライン上に前記コマンダバス
    要求を送信し、 前記レスポンダバス要求手段（112）は、レスポンダノ
    ードと成ることができる前記ノードの各々の中にあっ
    て、対応するレスポンダ要求ライン（108）に接続され
    ており、前記対応するレスポンダ要求ラインに前記レス
    ポンダバス要求を送信し、そして 前記アービタ手段（28）が前記複数のコマンダ要求ライ
    ン（102、106）及びレスポンダ要求ライン（104、108）
    に接続されていることを特徴とする請求の範囲第１項乃
    至第９項何れか記載のシステム。
11. 【請求項１１】前記コマンダ要求ライン（102、106）の
    各々は前記ノードの１つに専属的に接続されており、 前記レスポンダ要求ライン（104、108）の各々は前記ノ
    ードの１つに専属的に接続されていることを特徴とする
    請求の範囲第10項記載のシステム。