KR910007646B1

KR910007646B1 - 백플레인 버스

Info

Publication number: KR910007646B1
Application number: KR1019880701740A
Authority: KR
Inventors: 디. 도날드선 다렐; 쥬니어 리차드 비. 길렛
Original assignee: 디지탈 이큅먼트 코오포레이숀; 로날드 이. 마이릭
Priority date: 1987-05-01
Filing date: 1988-04-13
Publication date: 1991-09-28
Also published as: US4922449A; JPH01502626A; WO1988008580A1; DE3883692D1; DE3883692T2; EP0312573B1; EP0312573A1; KR890702141A; AU1712788A; CA1297993C; AU591596B2

Abstract

내용 없음.

Description

[발명의 명칭]

백플레인 버스

[도면의 간단한 설명]

제1도는 시스템 버스를 포함하여 본 발명을 구체화시킨 데이타 처리 시스템의 블럭도.

제2도는 제1도의 데이타 처리 시스템내의 백플레인 시스템 버스에 결합된 노드의 블럭도.

제3도는 제1도의 데이타 처리 시스템의 1버스 사이클을 도시한 타이밍도.

제4도는 제1도 및 제2도의 노드에 사용된 데이타 인터페이스에 대한 블럭도.

제5도는 제1도의 데이타 처리 시스템의 중앙 중재기에 대한 블럭도.

제6도는 제1도를 데이타 처리 시스템의 백플레인 시스템 버스와 예시적인 노드에 대한 블럭도.

[발명의 상세한 설명]

[발명의 배경]

본 발명은 데이타 처리 시스템에 관한 것으로, 특히 그러한 시스템에 사용되는 시스템 버스에 관한 것이다. 본 발명에 따른 시스템 버스는 종래 장치에 비해 고성능을 갖고 전력 소비가 적고 프린트 회로 기판상의 버스로직에 필요한 스페이스가 적다는 장점을 갖고 있다.

컴퓨터나 다른 데이타 처리 시스템에서는 장치의 여러 소자들을 상호 접속시키는데 통상버스가 사용되고 있다. 예컨대 중앙처리 유닛은 각 소자의 동작에 수반되는 신호를 운반할 수 있는 버스를 통해 메모리 소자 입/출력 장치 등등에 접속된다. 상기 신호들로는 예컨대, 데이타 신호, 클록신호 및 다른 제어신호들을 들수 있다. 상기 버스는 그러한 신호들은 버스가 결합된 모든 소자들에 제공할 수 있으므로 컴퓨터는 요구된 동작을 처리할 수 있다.

상기 버스는 컴퓨터 시스템에 의해 실행되는 모든 동작에 가상적으로 이용되기 때문에, 핵심적인 소자가 되면 이것의 특성은 상기 시스템의 전반적인 성능에 영향을 크게 미친다. 컴퓨터내의 여러 신호들이 버스를 거쳐 적절한 소자에 전송되어야 하기 때문에 동작 속도는 어떤 정도로 한정되며, 따라서, 버스가 데이타에 응답할 수 있고 데이타를 운반할 수 있는 속도는 중요한 요건인 것이다.

버스 동작의 또다른 중요한 요건은 버스에 의한 전력소비에 관한 것이다. 버스는 거의 모든 동작시 사용되기 때문에 버스와 이 버스에 결합된 인터페이스 로직이 그 기능을 수행함에 이어 가능한 적은 전력을 소비하게 하는 것은 중요하다. 전력소비를 줄이고자 하는 종래의 시도에 의해 결국 버스의 동작 속도만 느려졌다. 이와 반대로, 동작 속도를 빠르게 하고자 하는 시도에 의해서는 전력소비가 증가하는 바람직하지 않은 결과가 발생했다.

고성능의 버스 인터페이스 로직에 관한 또다른 문제는 이 로직이 프린트 회로 보드상에서 넓은 스페이스를 요구하므로, 상기 모드에 장착되어야 하는 다른 로직에 필요한 스페이스를 작게 남기게 된다.

[본 발명의 요약]

본 발명의 제1목적은 전력소비를 줄임과 동시에 고속 동작을 허락하며, 버스 인터페이스가 이것이 장착된 프린트회로 보드상의 스페이스를 최소로 점유하게 하는 백플레인 버스를 제공하고자 하는 것이다.

본 발명의 제2목적은 비 CMOS 장치를 거쳐 인터페이싱될 필요가 없이 CMOS(상보 금속 산화물 반도체)를 사용한 전자회로와 함께 직접 사용 가능한 전술한 백플레인 버스를 제공하고자 하는 것이다.

본 발명의 제3목적은 이러한 백플레인 버스에 사용된 백플레인 버스 라인수를 늘려서 각 버스 사이클 도중에 전송된 데이타질을 향상시키고자 하는 것이다.

본 발명 제4목적은 신규의 백플레인 버스 장치와 결합되어 있는 컴퓨터 시스템의 신뢰성 있는 동작을 보장하고자 하는 것이다.

기타의 목적 및 본 발명의 장점은 하기의 설명중 간간이 언급되며, 그 설명으로부터 명백해지거나 본 발명의 실시에 의해 이해될 것이다.

상기 목적들을 달성하기 위해, 다수의 노드들간에서 데이타를 송수신하기 위한 본 발명의 시스템은 데이타를 송수신하기 위한 로직을 각각 포함하는 다수의 노드와, 이 노드들간에서 데이타를 운반하기 위한 버스와, 이 버스에 각 노드를 개별로 접속시키는 수단과, 상기 버스에 데이타를 송신하는 각 노드의 송신 로직내에 내장된 구동기와, 이 구동기를 노드용 접속 수단에 결합시키기 위한 각 노드내의 수단을 구비하는데, 이 결합 수단은 구동기 스위칭 잡음과 전력낭비를 감소시키며 상기 버스에서 구동기의 중복처리를 가능하게 하며 버스와의 임피던스 정합을 제공하며, 버스에 송신되는 데이타의 천이시간을 줄이기 위해 버스용 전류원 수단을 구비한다.

본 발명의 일부를 구성하는 첨부된 도면은 본 발명의 일실시예를 도시한 것이며, 하기의 기술내용과 함께 본 발명의 원리를 설명하는데 사용된다.

[적합한 실시예에 대한 상세한 기술]

이제부터 본 발명의 적합한 실시예 즉, 뒤에 수반되는 도면에 예시된 실시예에 대해 상세히 설명하도록 하겠다. 도면전반에 걸쳐, 동일한 소자에 대해서는 동일한 참조번호를 첨부하였음을 주지하기 바란다.

하기의 설명은 두 부분으로 나뉘어 설명되는데, 색션 A는 모든 데이타 처리 시스템의 개관에 대한 설명이고, 색션 B는 첨부된 청구의 범위에서 나타난 본 발명에 대한 상세한 설명이다.

A, 시스템 개관

제1도는 본 발명을 구체화한 데이타 처리 시스템의 일예를 도시한 것이다. 이 시스템(20)의 핵심부는 몇몇 처리기, 메모리 서브 시스템 및 I/O 시스템간의 통신을 허락하는 동기성 버스인 시스템 버스(25)이다. 시스템 버스(25)에서의 통신은 주기적 버스 사이클을 사용해서 동기적으로 발생한다. 시스템 버스(25)에 대한 통상적인 버스 사이클 시간은 64nsec이다.

제1도에서, 시스템버스(25)는 두 처리기(31,35), 메모리(39), 인터페이스 및 I/O 유닛(51)에 결합된다. I/O유닛 (53)은 I/O 버스(45)와 I/O 유닛 인터페이스(41)를 거쳐 시스템버스(25)에 결합된다.

중앙 중재기(28)는 데이타 처리 시스템(20)의 양호한 실시예에 있어서 시스템 버스(25)에도 결합된다. 이 중재기(28)는 시스템 버스(25)상의 타장치에 어떤 타이밍 및 중재 신호를 직접 제공하고, 이들 장치와 함께 어떤 신호를 공유한다.

제1도에 도시된 실시예는 바람직한 것중에 하나이지만 본 발명을 기술함에 있어 필수적인 것은 아니다. 예컨대 I/O 유닛(53)은 시스템 버스(25)에 직접 결합될 수도 있고, 중재기(28)는 본 발명에서 기술한 대로 동작할 필요도 없다.

본 발명을 설명하는데 사용된 전문 용어에 있어서, 처리기(31,33), 메모리(39)및 I/O 인터페이스(41) 및 I/O 장치(51)는 모두 "노드"로 호칭된다. "노드"는 시스템 버스(25)와 결합하는 하드웨어 장치로서 언급된다.

본 발명을 기술하는데 사용된 용어에 따르면, "신호" 또는 "라인"이란 용어는 물리적 도선을 언급하는 용어로서 사용되었다. "데이타"또는 "레벨"이란 용어는 신호나 라인이 가정할 수 있는 값을 언급하는 용어로서 사용되었다.

노드들은 시스템 버스(25)를 거쳐 타노드에 전송을 실시한다. "전송"은 공동 송신기 및 공동 중재기를 공유하는 1개 이상의 연속적인 사이클이다. 예컨대, 시스템 버스(25)상의 타노드로부터 정보를 얻기 위해 한 노드씩 개시되는 판독 동작은 제1노드에서 제2노드로 지령 전달을 요구하고, 1개 이상의 복귀 데이타가 제2노드에서 제1노드로 잠시후에 전송되는 것을 수반한다.

"트랜잭션"은 시스템 버스(25)상에서 실행되는 완전한 논리 업무로서 정의되며, 하나 이상의 전달 동작을 포함할 수 있다. 예컨대 1개 이상의 복귀 데이타 전송을 수반하게 되는 지령 전송의 판독 동작은 트랜잭션이라 한다. 시스템 버스(25)의 양호한 일실시예에 있어서, 허용할 수 있는 트랜잭션은 길이보다 다른 데이타 전송을 유지하고, 판독, 기입(마스크식), 인터록 판독, 언록 기입 및 인터럽트 동작들을 포함한다. 인터록 판독과 균일 또는 넌인터록 판독간의 상위는 특정위치에 대한 인터록 판독이 상기 위치에 기억된 정보를 회수하고, 후속 인터록 판독 지령에 의해 저장된 기준에 대한 액세스를 제한한다. 액세스 제한은 록매커니즘을 세팅하는 것에 의해 실행된다. 언록 기록 지령은 지정된 위치에 정보를 기억하고, 그 위치에서 록 매커니즘을 리세팅함으로써 기억된 정보에 대한 액세스를 재기억한다. 따라서, 인터록 판독/언록 기입 동작들은 판독-변경-기입 동작 형태로 이루어진다.

시스템 버스(25)는 "펜디드(pended)" 버스이므로, 다른 노드가 응답을 대기하여 낭비될 수 있는 버스 사이클의 사용을 허용함으로써 버스 자원의 효율적인 사용을 조장시킨다. 펜디드 버스에 있어서 한 노드가 트랜잭션을 개시한 후, 타노드들은 상기 트랜잭션이 완료되기 전에 버스에 대한 액세스를 취할 수 있다. 따라서, 상기 트랜잭션을 개시하는 노드는 전체 트랜잭션 시간동안 버스를 구속하지 않는다. 예컨대 시스템 버스(25)에서, 노드가 판독 트랜잭션을 개시하고 지령을 전송한 후, 상기 지령이 전송되어지는 노드는 요청된 데이타를 즉시 복귀시킬 수 없을 수도 있다. 그리고, 버스(25)상의 사이클은 지령 전송과 판독 트랜잭션의 복귀 데이타 전송간에서 유용하다.

시스템 버스(25)에서, 각 노드는 정보 전송을 발생시키기 위해 다른 임무를 가정할 수 있다. 이러한 임무중 하나는 "지령기"로서, 이것은 처리과정중 목하 개시된트랜잭션을 가진 노드로서 정의된다. 예컨대, 기입 또는 판독 동작에 있어서 상기 지령기는 기입 또는 판독 동작을 요청한 노드이긴 하지만, 데이타를 송신 또는 수신하는 노드만은 아니다. 시스템 버스(25)에 대한 바람직한 프로토콜에 있어서, 노드는 타노드가 트랜잭션의 어떤 사이클동안 시스템 버스(25)의 소유권을 가질 수 있다 할지라도 전체 트랜잭션에 걸쳐 지령기로서 남아 있는다. 예컨대, 한 노드가 판독 트랜잭션의 지령 전송에 응답해서 데이타 전송을 하는 동안 시스템 버스(25)를 제어한다 해도, 상기 노드는 상기 버스의 지령기가 되지 않는다. 대신, 이 노드는 "응답기"로 호칭된다.

응답기는 지령기에 응답한다. 예컨대, 만약 지령기가 노드(A)의 데이타를 노드(B)에다 기입하기 위해 기입동작을 개시한다면 노드(B)는 응답기일 수도 있다. 또한, 데이타 처리 시스템(20)에서 노드는 동시에 지령기 및 응답기가 될 수도 있다.

송신기와 수신기는 노드가 개별 전송중임을 가정하는 롤이다. 송신기는 전송도중 시스템 버스(25)에 존재하는 정보원인 노드로서 정의된다. "수신기"는 송신기의 반대로서 전송도중 시스템 버스(25)에 존재하는 정보를 수신하는 노드로서 정의된다. 판독 트랜잭션에서 예컨대, 지령기는 지령기 전송중에는 우선 송신기가 되고 복귀 데이타 전송중에서는 수신기가 된다.

시스템 버스(25)에 접속된 노드로 하여금 시스템 버스(25)상의 송신기가 될 것을 요구할 때 상기 노드는 중앙 중재기(28)와 특정 노드간에 접속된 두 요청 라인중 즉 CMD REQ(지령기 요청)와 RES REQ(응답기 요청)중 하나를 주장한다. 일반적으로, 노드는 CMD REQ 라인을 사용해서 지령기가 될 것을 요청하며 시스템 버스(25)상의 트랜잭션을 개시하며, 노드는 RES REQ 라인을 시용해서 데이타 또는 메시지를 지령기로 복귀시키는 응답기가 된다.

통상, 중앙 중재기(28)는 어떤 노드가 버스에 대한 액세스를 요구하는지(예, 어떤 노드가 주장되어진 라인을 요구하는지)를 판단한다. 그리고, 중재기는 주장되어진 요청 라인중 하나에 응답해서 우선순위 알고리듬에 따라 버스(25)에 대한 대응 노드 액세스를 허여한다. 양호한 일실시예에 있어서, 중앙 중재기(28)는 별개의 환형 큐 2개를 유지하는데, 그중 하나는 지령기 요청용이고 나머지 하나는 응답기 요청용이다. 상기 응답기 요청은 지령기 요청보다 높은 우선순위를 가지므로 지령기 요청보다 먼저 처리된다.

지령기 요청 라인과 응답기 요청 라인은 중재 신호로 간주된다.

제1도에 도시된 바와 같이, 중재 신호들은 중앙 중재기(28)와 각 노드간에서의 포인트 투포인트식 조건허여 신호들과 다선 버스 사이클 전송을 실시할 수 있는 시스템 버스 확장신호들 및 시스템버스 억제 신호를 포함하는데, 이 시스템 버스 억제 신호는 메모리와 같은 노드가 시스템 버스상의 트래픽에 뒤지지 않기 위해 일시적으로 불능상태가 될 때 새로운 버스 트랜잭션의 개시를 제어할 수 있는 신호이다.

시스템 버스(25)을 구성할 수 있는 다른 종류의 신호로는 정보 전달신호, 응답신호, 제어신호, 콘솔/전면패널신호 및 몇몇 잡다한 신호들을 들수 있다. 정보 전송 신호들은 데이타 신호, 기능신호, 지령기를 식별할 수 있는 식별 신호 및 패리티 신호를 포함하는데, 상기 기능신호는 현 사이클중 시스템 버스에서 실행되는 기능을 나타내는 신호이다. 상기 응답신호들은 통상 송신기의 데이타 전송 상태를 알리기 위해 수신기로 부터의 수령 또는 확인 신호들을 포함한다.

제어신호들은 클록신호 라인의 저전압 또는 DC 저전압을 식별해내는 경고신호, 초기동작중에 사용된 리세트 신호, 휴지 버스 사이클중에 사용된 디폴트신호 및 에러 디폴트신호들을 포함한다. 콘솔/전면 패널신호들은 시스템 콘솔로 직렬 데이타를 송수신할 수 있는 신호들, 동작중의 부트 프로세서의 특성을 제어하는 부트신호들, 상기 전면패널상의 "RUN LIGHT"를 제어하는 신호들 및 어떤 노드상의 클록 로직에 배터리 전력을 제공하는 신호들을 포함한다. 상기 잡다한 신호들에는 각 노드가 자신의 식별 코드를 규정지을수 있는 식별신호가 포함된다.

제2도는 시스템 버스(25)에 접속된 노드(60)의 일실시예를 도시한 것이다. 노드(60)는 프로세서, 메모리, I/O 유닛 또는 I/O 인터페이스일 수도 있다. 제2도에 도시된 실시예에서 노드(60)는 노드 지정 로직(65), 노드 버스(67)및 시스템 버스 인터페이스(64)를 포함하며, 상기 시스템 버스 인터페이스는 데이타 인터페이스(61)와 클록 디코더(63)를 포함한다. 데이타 인터페이스(61), 클록 디코더(63)및 노드 버스(67)는 시스템 버스(25)에 접속된 노드용 규격소자들이다. 상기 노드 지정 로직(65)은 시스템 버스 인터페이스(64)와 다른 집적회로를 사용하는데, 이 로직은 노드의 특정 기능을 수행하기 위해 유저에 의해 지정된 회로이외에 노드 버스(67)와 함께 인터페이스 하는 기준회로를 포함한다. 통상적으로 데이타 인터페이스(61)는 노드(60)와 시스템 버스(25)간에서 우선순위가 높은 인터페이스이고, 클록디코더(63)는 중앙에서 발생된 클록신호를 기초로 해서 노드(60)에 타이밍 신호를 제공하고, 노드 버스(67)는 데이타 인터페이스(61) 및 노드 지정 로직(65)간에서 고속 인터페이스를 제공한다.

제2도에 도시된 노드(60)와 시스템 버스 인터페이스(64)의 양호한 일실시예에서 클록 디코더(63)는 시스템 버스(25)에 위치될 신호를 형성하는 제어신호를 포함하여, 중앙 중재기(28)로부터 수신된 클록신호들을 처리해서 노드 지정 로직(65) 및 데이타 인터페이스(61)에 대한 타이밍 신호를 얻는다. 클록 디코더(63)에 의해 얻어진 타이밍 신호들이 중앙 발생식 클록신호들을 사용하므로 노드(60)는 시스템 버스(25)와 동기해서 동작하게 된다.

제3도는 버스 사이클, 클록 디코더(63)에 의해 수신된 클록신호들 및 클록 디코더(63)에 의해 발생된 어떤 타이밍 신호들을 도시한 타이밍도이다.

제3도에서 알수 있듯이 클록 디코더(63)에 의해 수신된 클록신호는 시간 H신호, 시간 L 신호 및 위상 신호를 포함한다. 시간 H 신호와 시간 L 신호는 기본 클록신호들을 반전한 신호이고, 위상 신호 L 은 기본 클록 신호를 3으로 나누어서 얻어진 신호이다. 클록 디코더(63)에 의해 생성된 타이밍 신호들은 제3도에 도시된 C12, C23, C34, C45, C56 및 C61을 포함한다. 이러한 타이밍 신호들은 데이타 인터페이스(61)에 제공된 타이밍 신호들중 하나를 포함하며, 이 세트는 버퍼된 후 노드 지정 로직(65)에 의해 요구되는데, 즉 1버스 사이클마다 발생하며 데이타 인터페이스(61)에 제공되고, 이러한 타이밍 신호의 완전한 세트는 데이타 인터페이스(61)에 제공된다. 이 버퍼링의 목적은 노드 지정 로직(65)이 타이밍 신호들의 부적절한 로딩으로 인해 시스템 버스 인터페이스(64)의 동작을 부적절하게 발생하지 않도록 하기 위해서이다. 클록 디코더(63)는 클록신호를 사용해서 각 버스 사이클용의 서브 사이클 6개를 발생시키고, 상기 서브 사이클을 사용하여 6개의 타이밍 신호(CXY)를 발생하는데, 여기서 X와 Y는 하나의 타이밍 신호를 조합하는 2개의 인접 서브 사이클을 나타낸다.

시스템 버스내의 각 노드는 자신의 클록 디코더(63)에 의해 생성된 대응 타이밍 신호 셋트를 갖는다. 이 대응 신호들이 상기 시스템의 모든 노드에서 똑같은 시간에 정확히 발생하는 동안 클록 디코더(63)와 다중 노드중의 타회로간의 변경은 대응 신호들간의 변경을 유도하게 된다.

제4도는 데이타 인터페이스(61)의 양호한 일실시예를 도시한 것이다. 데이타 인터페이스(61)는 일시 저장회로 2개와 버스 구동회로를 포함하여, 노드 버스 (67)의 각 라인과 시스템 버스(25)의 각 라인간에 양방향의 고속 인터페이스를 제공한다. 제4도에 도시된 바와 같이 데이타 인터페이스(61)는 기억소자(70,72)와 시스템 버스 구동기(74)를 포함하여, 노드 버스(67)와 시스템 버스(25)간에 통신통로를 제공한다. 데이타 인터페이스(61)도 기억소자(80)와 노드 버스 구동기(82)를 포함해서 시스템 버스(25)와 노드 버스(67)간에 통신통로를 제공한다. 데이타 인터페이스(61)의 관련 설명에서 사용된 바와 같은 "기억소자" 란 투명래치 또는 주-종 기억소자와 같은 쌍안정 기억소자를 언급하는 것이지 특정의 것을 의미하는 것은 아니다. 본 기술에 숙련된자는 어떤 종류의 저장소자가 적합하다는 것을 알수 있을 것이다.

제4도에 도시된 바와 같이, 기억소자(70)는 노드 버스(67)로부터 데이타를 수신하도록 접속되어진 입력과 기억소자(72)의 입력에 접속된 출력을 갖는다. 기억소자(72)의 출력은 시스템 버스 구동기(74)의 입력에 접속되며, 이 구동기(74)의 출력은 시스템 버스(25)에 접속된다. 저장소자들(70,72)는 노드 버스 제어신호들(76,78)에 의해 각각 제어되는데, 이 신호들은 클록 디코더(63)에 의해 생성된 타이밍 신호로부터 유도된 신호이다. 기억소자들(70,72)은 노드 버스(67)에서 시스템 버스(25)로 데이타를 수송할 수 있는 2단계일시 저장소를 제공한다.

시스템 버스 구동기(74)는 시스템 버스 구동기 인에이블 신호(79)에 의해 제어된다. 시스템 버스 구동기 인에이블 신호(79) 상태에 따라 시스템 버스 구동기(74)의 입력이 그 출력에 결합되기도 하여, 기억소자(72)의 출력에 존재하는 데이타가 시스템 버스(25)에 전송되거나 혹은 그 출력으로부터 격리된다. 시스템 버스 구동기 인에이블 신호(79)가 시스템 버스 구동기(74)의 입력 및 출력을 분리시켰을 때 시스템 버스 구동기(74)는 고임피턴스를 시스템 버스(25)에 공급한다. 클록신호에 따라 클록 디코더(63)에 의해 생성되기도 하는 시스템 버스 구동 인에이블 신호(79)는 시스템 버스(25)로부터 수신되고, 제어신호들을 노드 지정로직(65)로부터 수신된다.

저장소자(80)는 시스템 버스(25)에 접속된 입력단자와 노드 버스 구동기(82)의 입력에 접속된 출력단자를 갖는다. 노드 버스 구동기(82)의 출력은 노드 버스(67)에 다시 결합된다. 저장소자(80)는 바람직하게는 투명래치는 클록 디코더(63)에 의해 생성된 타이밍 신호로부터 유도된 시스템 버스 제어신호(85)에 의해 제어된다. 노드 버스 구동신호(87)는 시스템 버스 구동신호가 시스템 버스 구동기(74)를 제어하는 방식과 마찬가지로 노드 버스 구동기(82)를 제어한다. 따라서, 노드 버스 구동기 신호(87)에 응답해서, 노드 버스 구동기(82)는 자신의 입력을 자신의 출력에 결합시키거나, 자신의 출력으로부터 자신의 입력을 분리시키며, 노드 버스(67)에 고임피던스를 부여한다.

데이타가 시스템 버스(25)에 실려 어떻게 전송되는지를 이해하려면 시스템 버스 구동 인에이블 신호(79)와 제어신호(85)간의 관계를 이해하는 것이 중요하다. 양호한 일실시예에 있어서, 이 관계는 제3도에 도시되어 있다. 시스템 버스 구동 인에이블 신호(79)는 통상 버스 사이클의 시작부분부터 끝부분에 걸쳐 유도된다. 새로운 데이타는 구동기의 전달 및 버스 정착시간이 발생하고 난 후 얼마의 시간이 경과했을 때 비로서 시스템 버스(25)으로 수신 가능하다.

본 실시예에서는 기억소자(80)가 투명래치이다. 제어신호(85)는 논리적으로 클록 C45와 동일하다. 상기 버스 타이밍은 시스템 버스(25)의 데이타가 제어신호(85)의 취소 이전에 수신 가능하게 되는 것을 보장한다. 기억소자(80)는 제어신호(85)의 취소 이전에 적어도 셋업 시간을 가지는 버스 데이타를 저장하고 제어신호(85) 취소 이후 홀드 시간을 유지한다.

노드 버스(67)는 노드 지정 로직(65)에서 데이타 인터페이스(61)를 경유하여 시스템 버스(25)로 데이타의 양방향 전송을 허락하는 고속 데이타 버스가 바람직하다. 제2도에 도시된 노드(60)의 양호한 실시예에서, 노드 버스(67)는 시스템 버스 인터페이스(64)와 노드 지정 로직(65)간에서 포인트 투포인트 접속으로 구성된 상호 접속 시스템이다. 그러나, 본 발명에서는, 이와 같은 포인트 투포인트 접속일 필요가 없다.

제5도는 시스템 버스(25)에도 접속된 중앙 중재기(28)의 양호한 일실시예를 도시한 것이다. 중앙 중재기(28)는 시스템 버스(25)용 제어신호를 제공하고 시스템 버스(25)상의 노드의 버스 소유권을 허락한다. 중앙 중재기(28)는 중재회로(90), 클록회로(95) 및 발진기(97)를 포함한다. 발진기(97)는 기본 클록신호들을 생성한다. 클록회로(95)는 중재회로(71)용 타이밍 신호들과 기본 시간 H, 시간 L 및 시스템 버스(25)의 타이밍을 위한 위상 클록을 제공한다. 중재회로(71)는 지령기 및 응답기 요청신호들을 수신하고, 시스템 버스(25)에 대한 액세스를 요구하는 노드간에의 경합을 중재하고, 지령기 및 응답기 요청을 위해 참조된 큐를 유지시킨다. 중재회로(71)는 어떤 제어신호를 클록회로(95)에도 제공한다.

B. 본 발명

이제, 제6도에 도시된 양호한 일실시예를 참조해서 본 발명에 대해 상세히 설명하겠다. 유사한 소자에는 이미 전술한 바 있는 참조문자들을 부여해서 설명하도록 하겠다. 따라서, 이 문자들에 대한 설명은 더이상 반복하지 않겠다.

본 발명에 따르면, 시스템이 다수의 노드들간에서 데이타를 송수신할 수 있도록 제공되고, 상기 각 노드는 데이타를 송수신할 수 있는 로직 회로를 포함하고, 이 로직 회로는 제1및 제2공급전압에서 동작 가능하다. 제6도에 도시된 양호한 일실시예에 따르면, 상기 노드들은 참조번호(31,39,41)로 도시되는데, 이 참조번호로 도시된 노드들은 제1도와 관련 설명에서 기술된 바 있는 여러 노드들중 일부이다. 그러나, 이러한 노드들은 버스(25)에 결합 가능한 여러 노드들을 예시적으로 나타낸 것 뿐이지 제6도에 도시된 타입의 노드로 한정하고자 함이 아님을 주지하기 바란다. 도시된 바와 같이 각 노드는 데이타를 송수신할 수 있는 두 능력을 갖고 있다.

노드(39,31및 41)는 제1및 제2공급 전압에서 동작하도록 된 로직 회로(80,80',100 및 100')를 포함한다. 버스(25)를 통해 데이타를 송수신함에 있어, 노드 회로에는 CMOS 기술이 채택되었으므로, 이 공급전압을 각기 0볼트와 +5볼트와 일치하는 것이다. 일실시예에 따르면, 각 로직 회로(80,80')는 CMOS 저장 소자 래치(102)(또는 102')와 CMOS 구동기(104)(또는 104')를 구비한다. 이러한 로직 회로들은 또다른 처리를 위해 데이타 수신할 수 있도록 배열되므로, 구동기(104,104')의 출력은 래치(102,102')의 입력에 결합되며, 상기 래치는 이미 전술한 제어신호(85,85')에 접속되어 있다. 래치(102,102')의 출력은 이미 전술한 바와 같이 다른 처리를 하기 쉽게 된다.

노드(41)의 로직 회로(100)는 본 발명의 양호한 일실시예에서 타장치 예컨대, 노드(39,31)의 로직 회로(80,80')에 데이타를 송신하도록 되어 있다. 로직 회로(100')도 마찬가지로 타노드에 데이타를 송신하도록 되어 있다. 이 로직 회로는 본 발명에 따르면 버스에 데이타를 송신할 수 있는 구동기를 포함한다. 송신회로(100,100')는 그들의 각 출력측에 구동기(74,74')를 갖는다. 이러한 구동기는 CMOS의 3상태 구동기에 적합하다. 구동기는 상기 버스에 접속된 각 노드내의 각 송신회로내에 내장된다.

회로들(100,100')은 노드 버스(67,67')에 의해 접속된 노드 지정 로직(65,65')와 같은 CMOS 저장 소자나 래치(72,72') 및 제어회로로 구성된다. 설명의 편의상 저장소자(70)(제4도)는 제6도에 도시하지 않았다.

래치(72,72')의 입력은 컴퓨터 시스템내의 타장치로 전송될 데이타를 수신하기 위해 로직(65,65')에 접속되는 동시에 래치(72,72')의 클록은 전술한 제어신호(78,78')에 결합된다. 래치(72,72')의 출력은 3상태 제어가 가능한 구동기(74,74')의 입력에 각기 접속되고, 전술한 방식으로 구동신호(79,79')에 접속된다. 구동기(74,74')는 구동신호(79,79')가 각기 비작동 상태일때 버스(25)에 고임피던스를 제공한다.

제6도에 도시되지는 않았지만, 각 로직 회로(80,80',100및 100')내에 내장된 장치들은 제1및 제2공급전압에서 동작 가능하다. CMOS 로직인 경우 예컨대 그러한 공급전압은 +5볼트와 0볼트와 각기 일치할 수도 있다. 이러한 배열은 종래에 잘알려진 것이므로 본 명세서상에서 더이상 설명할 필요가 없다. 따라서, 0볼트와 +5볼트가 아닌 공급전압 레벨은 본 발명의 의의 및 범위를 벗어나지 않는 한도내에서 변경될 수도 있다.

본 발명에 따르면, 버스는 노드간에서 데이타를 전송하기 위해 제공된 것이다. 본 발명에서 상기 버스는 제6도에 참조번호 "25"로 기재되어 있으며, 이것은 도선일 수도 있고 혹은 컴퓨터 시스템에서 나타난 데이타를 운반할 수 있는 타종류의 적당한 도체일 수도 있다.

본 발명에 따르면, 버스와 노드를 용이하게 상호 접속시키려면 다수의 수단이 필요하다. 접속기(10)는 각 노드와 버스(25)간에 접속된다. 이와 같은 방식으로 상기 버스는 컴퓨터 시스템에서 고정된 위치에 배치되지만, 노드들은 각 노드들을 접속기의 대응 위치에 적절히 플러그하는 것에 의해 선택적으로 결합된다. 이러한 배열은 "백플레인 시스템"으로 통상 언급되며, 버스(25)는 "백플레인 시스템 버스"로서 알려져 있다.

본 발명에 따르면, 전류원 수단이 버스로 송신되는 데이타의 전달시간을 줄이기 위해 버스에 제공된다.

제6도에 도시된 바와 같이 전류원 수단은 제1저항(112)및 제2저항(114)를 포함한다. 장치(112)는 버스(25)의 제1단부와 제1전원전압(CMOS 장치인 경우 +5볼트일 수도 있다)간에 바람직하게 접속된다. 저항(114)은 버스(25)의 제2단부 와 제2전원전압(제6도에 도시한 바와 같이 접지일 수도 있다)간에 바람직하게 접속된다.

바람직한 일실시예에 있어서, 저항들(112, 114)은 버스(25)의 단부를 종료시키는데 효과적으로 사용되므로 이 버스는 후에 설명하는 바와 같이 천이 시간들을 감소시키기 위해 데이타 레벨간의 천이를 가속화한다.

또한, 본 발명에 의하면, 각 노드의 구동기를 노드용 접속 수단에 개별적으로 결합시키기 위한 수단도 각 노드에 제공되는데, 이 결합수단은 상기 버스와 노드간에 임피던스 정합을 제공하므로 구동기 스위칭 잡음은 줄어들고 상기 구동기에서는 저전력 발산이 발생된다.

제6도에 도시된 바와 같이, 결합 수단은 참조번호(116,118및 120)로 표시되어 있다. 양호한 일실시예에서 각 수단은 노드들(39,31및 41)을 버스(25)에 각기 접속시킬 수 있는 결합 저항을 구비한다. 후에 상세히 설명하겠지만, 이러한 결합저항의 사용으로 인해 구동기의 병행 처리가 버스(25)에서 실행 가능하다.

노드(39,31)의 수신회로(80,80')에 있어서, 결합 저항들(116,118)은 버스(25)와 수신기(104,104')의 입력간에 각기 별개로 결합된다. 노드(41,31)의 송신회로(100,100')에 있어서, 결합 저항(120,118)은 버스(25)와 3상태 구동기(74,74')의 출력간에 각기 결합된다. 본 발명의 양호한 일실시예에 따르면, 결합 저항들(116,118및 120)은 각 구동기(104,104',74 및 74')에 별개로 배치되어 즉 외부에 배치된다. 또한, 각 결합 저항들(116-120)은 대응 CMOS 구동기 임피던스의 몇배, 예컨대 2배 내지 20배의 저항을 가지는 것이 바람직하다. 따라서, 저항(112,114)값은 결합 저항(116-120)값의 수배 예컨대, 대략 5배로 선택된다.

본 발명에 따른 백플레인 버스의 동작 및 이에 수반되는 장점을 완전히 인식하기 위해서, 하기의 소자들이 사용되어 버스에 대한 설명이 이루어졌는데, 그 소자들로는 2 내지 10오옴의 특성 임피던스를 가진 CMOS 구동기들(104,104',74및 74')을 포함한 로직회로(80,80',100및 100') ; 1% 허용오차를 가진 150오옴의 저항들(112,114)과 ; 1% 허용오차를 가진 20오옴 내지 40오옴 범위 내인 바람직하게는 30오옴의 결합 저항들(116,118)을 들수 있다. 공급전압은 접지에 대해 기준된 +5볼트이다.

동작중에, 노드 지정 로직(65)에 의해 발생된 것과 같은 데이타는 노드(41)의 로직 회로(100)와 같이 송신 회로에 의해 버스(25)로 송신된다. CMOS 논리인 0와 +5볼트를 사용한 경우, 이러한 데이타는 양호한 일실시예에서 2볼트와 3볼트로 설정된 저 임계레벨 및 고 임계레벨을 갖는 디지탈 값이다. 이러한 데이타는 버스(25)에 실려 운반되어 회로(80,80')에 의해 수신되는데, 예컨대 수신되는 도중또는 수신된 이후 또다른 처리로 취급된다. 본 발명이 갖는 장점은 데이타 교환이 발생하기 전의 방식에 있다.

특히, 이상 전술한 배열은 버스와 버스에 접속된 노드들간의 정확한 매칭을 제공한다. 우선, 만족스러운 데이타 송신을 얻기 위한 CMOS 논리에서 다른 논리(TTL와 같은 논리)로의 변환이 필요없어졌을 때 사용될 기술적인 측면에서의 매칭이 존재한다. 둘째, 노드의 임피던스와 버스의 임피던스 매칭이 존재한다. 전술한 실시예에서 각 노드의 임피던스는 대략 30오옴이지만, 버스의 임피던스는 대략 30오옴 내지 60오옴으로 즉 노드의 1 내지 2배이다. 이 임피던스 매칭은 반사를 최소로 하고 신호 에너지의 낭비를 최소로 하여 노드간의 데이타 통신질을 높인다.

구동기(104,104',74및 74') 외부에 결합 저항(116,118및 120)을 사용하는 것도 몇몇 장점을 제공한다.

CMOS 제조 처리에 의해 CMOS 구동기의 임피던스를 2내지 10오옴의 범위내에서 변화시킬 수 있다. 이 임피던스가 각 결합 저항의 고저항값(30오옴)과 합산되었을 때 CMOS 제조 처리로 인한 변화는 필수적으로 제거된다. 이 결과 구동기의 출력 임피던스는 커진다.

결합 저항(116-120)의 저항이 각 CMOS 구동기에 비해 크기 때문에 버스(25)에 접속된 노드에 분배된 전력은 구동기(104,104',74 및 74')보다 저항(116-120)을 통해 분배된다. 구동기에서 결합 저항으로 전력 낭비 부담을 이전하는 것으로 인해, 단일 집적 패키지에 보다 많은 구동기를 실행할 수 있으므로, 버스 인터페이스 로직에 필요한 보드 영역을 줄일 수 있다. 그러나, 동일한 팩키지에 더많은 구동기를 배치시키면 팩키지의 전력 및 접지회로내 인덕턴스에서의 di/dt 전류가 커지는 것으로 인해 칩 전력 및 접지 기준들에서의 잡음이 증가된다. 통상, 이 문제는 팩키지상에 전력 및 접지용 핀을 더 많이 사용하는 것에 의해 해결된다. 이러한 전력 및 접지용 보조핀들은 핀수가 많은 팩키지를 사용하지 않으면 안되게 하며, 그리고 버스 인터페이스 로직용 프린트 회로 보드상에 더 넓은 스페이스를 요구하게 된다. 결합 저항(116,118및 120)을 사용하여 상기 di/dt값을 5내지 10씩 감소시키고, 전력 및 접지 기준들에 유도된 잡음은 또다른 전력 및 접지 핀의 필요성을 초래한다.

종래 설계에 있어서, 버스에 실린 제어신호의 타이밍에 의해 1개 이상의 구동기가 동시에 버스를 구동시켰을 때의 상황은 절대로 존재하지 않는 것이 보장되었다. 최소한, di/dt 잡음의 고레벨이 발생될 수도 있다. 과거에는, 다중 구동기 상태는 이전의 버스 구동기에 대한 구동 시간의 종료부와 후속 구동기에 대한 구동시간의 개시부간에 비중복 시간을 제공하는 것에 의해 피할 수 있었다. 상기 비중복 시간은 버스 사이를 시간을 증가시킨다. 본 발명은 구동기의 구동시간의 중복을 허락하여 버스 사이클 시간을 감소시킨 새로운 해결 방안을 제공함과 동시에, 구동기 손상 또는 과도한 잡음 레벨발생과 같은 종래 기술의 문제점을 피한다. 이러한 장점들은 어떤 두 중복구동기간의 중복 전류를 허용 가능 레벨로 한정시키는 결합 저항 때문이다. 따라서, 구동기가 비중복 시간용으로 통상 할당된 버스 사이클 시간의 일부분을 중복시킬 수 있게 함으로써, 상기 버스 사이클 시간을 감소시키고 시스템의 성능을 높인다.

이미 전술한 바와 같이 본 명세서에서 구체화된 CMOS 논리에 있어서 2.0볼트는 저레벨로서, 3.0볼트는 고레벨로서 해석한다. 가장 최근의 종래 기술에 의하면 한 전원 레벨에서 다른 전력 레벨 즉, 5볼트의 총스윙을 위해 0볼트에서 +5볼트에서 스윙하는 버스들을 사용했다.

본 발명에 따른 버스에 있어서, 저항들(112,114)과 결합 저항(116-120)을 결합시킨 전압 구동기는 약 0.8볼트 내지 약 4.2볼트의 스윙 감소를 야기시켜 총스윙이 약3.4볼트가 되게 한다. 동적 전력 발산은 전압의 제곱에 비례하므로, 이 스윙의 개선은 약 25(5²)에서 12(3.4²)까지 즉 약 2 : 1의 동적 전력 감소와 상관한다.

전술한 바와 같은 저항들(112,114)은 버스 데이타의 한상태에서 다른 상태로의 전체 전이 시간을 감소시키기 위한 전류원을 제공한다. 이같은 천이 시간의 감소를 성취하기 위해, 이 전류원은 버스에 데이타를 제공하는 전송기내의 구동기와 병렬로 동작한다. 이 전류원의 제공으로 인해 버스가 사이클될 수 있는 속도가 증가되고 이로 인해 시스템 성능을 높일 수 있다. 이 실시예에 있어서, 저항들(112,114)은 시스템 버스를 2.5볼트에 접속시키는 75오옴의 테브난 등가회로를 발생시킨다. 버스 속도에 따른 상기 등가 회로를 도시하기 전에, 이 등가 회로는 결합 저항(116-120)과 함께 고려될 수도 있다. 결합된 등가회로와 결합 저항들은 시스템 버스(25)상에 고전압 레벨(voh)과 저전압 레벨(vol) 즉, 약 4.2볼트와 0.8볼트를 설정하는데 사용된다. vol에서 고임계값(여기서, 3.0볼트)으로의 천이 또는 voh 에서 저임계값(여기서, 2.0볼트)으로의 천이 든지간에 2.5볼트 레벨을 거치기 때문에, 상기 등가회로는 천이 시간중 대략 75% 되는 시간 동안 전류를 공급함으로써 상기 천이를 도우므로, 천이를 행하는데 걸리는 시간이 줄어든다.

본 실시예에 있어서, 구동기, 결합 저항 및 전류원 저항들에서 발생하는 변경도 고려할 수도 있는데 이 변경은 voh 및 vol 값들을 약간 변경시킬 뿐이다. 최악의 경우, voh값과 vol값은 각기 대략 3.7볼트 및 1.3볼트가 된다. 이와 같은 최악의 상태에서의 상기 값은 두 논리 레벨을 위해 적어도 0.7볼트의 최소 잡음 이득을 보장한다. 잡음 이득이란 적합한 수신기 입력 임계값과 구동기 출력 전압간의 차를 의미한다. 최적의 잡음 이득은 시스템 동작 신뢰도를 높임에 있어 중요한 것이며, 본 발명은 이 요건을 충족시키고 있다.

제6도는 버스(25)를 단일 도체로서 도시하고 있지만 다수 비트를 가진 데이타에 적용할 수 있도록 다중 혹은 병렬 버스가 사용될 수 있다는 것을 전술한 설명으로부터 알수 있을 것이다. 예컨대, 77병렬비트까지의 데이타를 가진 컴퓨터 시스템이 본 발명에 따른 백플레인 버스 장치를 사용하여 구성된 바 있다. 즉, 제6도에 도시된 유형이 되는 77버스들은 버스에 실려 운반될 데이타에 포함된 77비트 정보에 적합하도록 병렬로 제공된다. 추가 버스들이 제공되어 시스템이 필요로 하게 되는 공동 클록 및 제어 데이타와 같은 다른 데이타에 적합하게 될 수 있다.

이미 전술한 바와 같이, 버스는 노드를 이 버스에 선택적으로 플러그시킬 수 있는 접속기(110)를 갖게끔 구성된다. 이런 방식으로 각종의 노드들이 버스에 접속 가능하므로, 유저에 의해 요구된 특정 컴퓨터 시스템을 제공할 수 있게 된다. 반대로, 상기 노드들은 접속기(110)로 플러그 되기에 적합한 프린트 회로 카드와 같은 "보드"에 제공될 수 있다. 이 구성은 제6도에서 각 노드(31,39및 41)를 둘러싼 점선에 의해 개략적으로 도시되어 있다. 이러한 구성은 종래 기술에서 알려진 바 있으므로 본 발명을 이해시키는데 있어서는 더이상 설명될 필요가 없다.

본 기술에 숙련된 자에 의해 각종 변경 및 수정이 본 발명에 가해질 수도 있다. 따라서 본 명세서 및 도면은 단지 예시적인 것 뿐이며, 본 발명의 범위 및 의의는 후술될 청구의 범위에 의해 한정된다.

Claims

데이타를 송수신하는 로직 회로를 각각 포함한 다수의 노드와, 이 노드간에서 데이타를 운반하는 버스와, 상기 각 노드와 상기 버스를 개별로 접속시키는 수단과, 상기 버스를 통해 데이타를 송신하기 위한 각 노드의 송신 로직내의 구동기와, 상기 구동기를 상기 노드용 접속 수단에 결합시키기 위한 각 노드내의 결합 수단을 구비하는데, 이 결합 수단은 구동기 스위칭 잡음과 전력낭비를 감소시키고, 상기 버스에서 구동기 중복을 허락하고, 상기 버스에 임피던스 정합을 제공하며, 상기 버스로 송신된 데이타의 천이 시간을 줄이기 위한 상기 버스용전류원 수단을 구비하는 것을 특징으로 하는 다노드간에서의 데이타 송수신 시스템.
제1항에 있어서, 상기 결합수단은 결합 저항인 것을 특징으로 하는 다노드간에서의 데이타 송수신 시스템.
제1항에 있어서, 상기 전류원 수단은 상기 버스와 예정된 전압 레벨간에 접속된 저항을 구비하는 것을 특징으로 하는 다노드간에서의 데이타 송수신 시스템.
제1항에 있어서, 상기 버스는 두단부를 가지며, 상기 전류원 수단은 제1및 제2저항과, 제1및 제2 공급전압을 구비하며, 상기 제1항은 상기 버스의 일단부를 상기 제1공급전압에 접속시키며, 상기 제2저항은 상기 버스의 타단부를 상기 제2공급전압에 접속시키는 것을 특징으로 하는 다노드간에서의 데이타 송수신 시스템.
제2항에 있어서, 상기 버스는 두단부를 가지며, 상기 전류원 수단은 제1및 제2저항과, 제1및 제2전압을 구비하며, 상기 제1저항은 상기 버스의 일단부를 상기 1제공급전압에 접속시키며, 상기 제2저항은 상기 버스의 타단부를 상기 제2공급전압에 접속시키는 것을 특징으로 하는 다노드간에서의 데이타 송수신 시스템.
제5항에 있어서, 상기 구동기는 CMOS인 것을 특징으로 하는 다노드간에서의 데이타 송수신 시스템.
데이타를 송수신하는 로직 회로를 각각 포함한 다수의 노드와 이 노드간에서 데이타를 운반하는 버스와, 상기 버스를 통해 데이타를 송신하기 위한 각 노드의 송신 로직내의 CMOS 구동기와, 상기 구동기를 상기 노드의 접속수단에 결합시키기 위해 약 20 내지 40오옴의 범위를 갖는 각 노드내의 결합 저항을 구비하는데, 이 결합 저항은 구동기 스위칭 잡음 및 잡음 발산을 줄이고, 상기 버스에서 구동기 중복을 허락하고, 상기 버스에 임피던스 정합을 제공하며, 상기 버스는 두단부와, 버스 데이타의 천이 시간을 줄이기 위한 약 150오옴값의 제1및 제2저항과, 제1및 제2공급전압을 갖는데, 상기 제1저항은 상기 버스의 일단부를 상기 제1공급전압에 접속시키며, 상기 제2저항은 상기 버스의 타단부를 제2공급전압에 접속시키는 것을 특징으로 한 다노드간에서의 데이타 송수신 시스템.
제7항에 있어서, 결합 저항 출력에서 송신된 데이타의 레벨은 대략 0.8볼트 내지 4.2볼트 범위내인 것을 특징으로 하는 다노드간에서의 데이타 송수신 시스템.