KR910007645B1

KR910007645B1 - 버스에서 액세스를 얻기 위한 노드용 장치 및 그 방법

Info

Publication number: KR910007645B1
Application number: KR1019880701766A
Authority: KR
Inventors: 도날드선 다렐디.; 쥬니어 리차드 비. 길렛
Original assignee: 디지탈 이큅먼트 코오포레이숀; 로날드 이. 마이릭
Priority date: 1987-05-01
Filing date: 1988-04-22
Publication date: 1991-09-28
Also published as: EP0346398B1; KR890702140A; JPH01502627A; CA1303228C; AU605873B2; JPH0623969B2; DE3850387D1; AU1721788A; US4947368A; EP0346398A1; DE3850387T2; WO1988008579A1

Abstract

내용 없음.

Description

[발명의 명칭]

버스에서 액세스를 얻기 위한 노드용 장치 및 방법

[도면의 간단한 설명]

제1도는 본 발명을 이용하는 데이타 처리 시스템의 블록 다이어그램이다.

제2도는 제1도의 데이타 처리 시스템내의 노드에 대한 블록 다이어그램이다.

제3도는 제1도의 데이타 처리 시스템에 사용된 타이밍 신호를 도시하는 타이밍 다이어그램이다.

제4도는 제2도의 노드에 사용된 데이타 인터페이스에 대한 블록 다이어그램이다.

제5도는 제1도의 데이타 처리 시스템의 중앙 중계기에 대한 블록 다이어그램이다.

제6도는 중계 신호를 나타내는 제1도의 데이타 처리 시스템의 일부분을 도시하는 블록 다이어그램이다.

제7도는 제6도의 시스템 부분에서의 인에이블 회로를 도시하는 개략도이다.

제8도는 제6도의 시스템 부분에서의 인에이블 회로를 도시하는 개략도이다.

제9도는 제5도 및 제6도에 도시된 중앙 중계기의 블록 다이어그램이다.

제10도는 버스 요구, 조건부 버스 허가, 시스템 버스 구동 인에이블 확장 요구 및 제1도의 데이타 처리 시스템의 동작중에 활성화되는 확장 버스 사이클 신호를 도시하는 타이밍 다이어그램이다.

[발명의 상세한 설명]

[발명의 분야]

본 발명은 컴퓨터 시스템에서 버스에 대한 액세스를 중계하기 위한 방법 및 구조장치에 관한것이다.

[발명의 배경]

컴퓨터 시스템은 다양한 업무를 수행하기 위해 다수의 분리된 자원, 즉 프로세서, 메모리, 및 I/O장치를 포함한다. 컴퓨터 시스템의 동작 동안에는 지령 및/또는 데이타가 컴퓨터 시스템내의 다른 자원간에 전송될 필요성을 수반한다. 통상적으로 시스템 버스는 다수의 자원 또는 노드간의 메세지를 다수 노드장치에 전송하기 위해 제공된다.

자원간에 메세지를 전송하기 위해 공통 시스템 버스를 효과적으로 이용하기 위해서는 버스에 대한 액세스가 각 자원에 의해서 주의깊게 제어되어야 한다. 특히, 하나의 자원이 임의의 시간에 메세지를 시스템 버스에 전송하려고 할때 예컨대, 하나의 자원이 특정 버스 사이클동안에 판독 지령을 송출하려고 대기하면 동시에 다른 자원은 기입 지령 및 기입 데이타를 전송하기 위해 여러 버스 사이클동안에 버스에 대한 액세스를 받을 준비를 하고 있어야 한다.

따라서, 공통 버스에 결합된 다수의 노드를 포함하는 모든 컴퓨터 시스템은 어느 노드가 버스에 대한 액세스를 얻고자 하는가를 결정하기 위해 몇몇의 중계방식을 수행한다. 중앙 중계기는 버스 시스템 자원의 각각에 결합될 수 있으며 임의의 소정의 버스 사이클동안 어느 자원에게 버스에 대한 자원을 허여해야 하는가를 결정한다. 상기 중앙 중계기는 상기 자원이 메세지를 다른 자원에 전송하기 위해 버스에 대한 액세스를 얻을 준비를 하고 있을 때에 각 자원으로부터 분리된 버스 요구 신호를 수신한다. 다수의 버스 요구에 따라, 중앙 중계기는 각 요구에 할당된 우선순위에 대응하는 특정 방법으로 버스 허가를 요청 노드중 단 하나의 노드에만 전송한다.

버스 요구 신호를 사용하면 버스 및 시스템 자원을 효과적으로 이용할 수 있다. 버스 액세스는 상기 자원에 의한 메세지가 버스상에 전송되기를 요구하는 동작을 상기 자원이 수행할 때만 노드에게 허여된다. 자원으로부터 버스에 메세지를 전송하는 특정 방법은 단일 버스 사이클 내에서 완성되지 않는다. 예컨대, 기입 전송방법은 다수의 버스 사이클동안 버스에 대한 액세스 가자원에 할당되기를 요구한다. 기입 전송의 제1버스 사이클(지령 사이클)동안 버스에 전송된 메세지는 기입 지령이다. 다음 후속 버스 사이클동안에는 기입 데이타가 버스상에 전송될 수 있다.

다중 사이클 전송을 수용하기 위해서 중계방식이 사용되는데, 그 중계방식은 다중 사이클 전송 동작을 수행하는 자원이 활성화된 확장 버스 사이클 신호를 중앙 중계기에 전송하는 방식이다. 중앙 중계기는 선택된 노드에 대한 버스 허가가 발생되기 이전에 활성화된 확장 버스 사이클 신호를 수신할 것인지를 결정한다. 이러한 시스템에 있어서는 중앙 중계기가 활성화된 확장 버스 사이클 신호를 처리할 동안 버스 허가의 발생이 지연된다. 확장 버스 사이클 신호가 활성화되면 중앙 중계기는 선행 버스 사이클동안 버스에 대한 액세스를 가지고 있는 동안 자원에 버스 허가를 전송한다.

상기 중계방식을 이용하는 시스템에는 중대한 단점이 존재한다. 컴퓨터 시스템내의 자원들은 중앙 중계기로부터의 버스 허가에 따라 버스에 대한 액세스를 얻는다. 따라서 시스템의 성능 및 공통 버스의 효과적인 이용은 버스 허가 신호가 선택된 자원에 전송되는 속도에 따른다. 그러나 상기의 중계방법은 상대적으로 긴 버스 사이클 시간을 요구하기 때문에 중계기는 새로운 허가를 발생시키기 전에 확장 버스 사이클 신호의 수령을 위해 대기해야 한다. 단일 와이어-OR 확장 버스 사이클 신호를 사용하는 시스템은 버스 허가가 지연된다.

그러나, 속도를 증가시키기 위해 자원으로부터 중앙 중계기까지 확장 버스라인을 추가시킴으로써 상기 문제를 해결하려는 것은 바람직하지 않으며, 중계기는 속도로 선행 버스의 소유 자원이 다음 사이클동안 소유권을 유지하는지를 판단한다. 따라서 상기 방식의 해결방법은 각 자원으로부터 중계기까지 다른 상호 접속을 제공하도록 백플레인상에 여러 개의 핀을 추가로 접속할 필요가 있지만 상기와 같은 핀이 사용되지 않을 수도 있다.

본 발명의 제1목적은 중계시간을 감소시켜 시스템 버스 사이클 타임을 줄임으로써 시스템 성능을 향상시키는데 있다.

본 발명의 제2목적은 상기 감소된 중계시간을 백플레인상의 단지 하나의 확장 버스 사이클 라인에 제공하는데 있다.

본 발명의 제3목적은 버스에 대한 액세스를 위해 경쟁하는 자원들로부터의 추가적인 신호를 처리하도록 중계기에 의한 선택을 지체시키지 않고, 여러 자원들로부터의 버스 요구를 중계하며, 자원을 선택할 수 있는 중앙 중계기를 제공하는데 있다.

본 발명의 추가적인 목적 및 장점들은 이후에 기술되는 상세한 설명에 개시될 것이며 일부분은 본 발명의 상세한 설명에 의하여 명백해질 것이다. 또한 본 발명의 목적및 장점들은 첨부된 특허청구의 범위에 지적된 장치 및 방법에 의해서 달성될 것이다.

[발명의 요약]

복수의 다른 노드에도 결합되며 하나 또는 그 이상의 버스 사이클동안 메세지 전송을 가능하게 하는 버스에 결합된 노드에 있어서, 상기 노드는 상기 노드로부터 버스상에 메세지가 전송될 때 버스 요구를 발생시키기 위한 버스 요구수단과 ; 상기 노드가 메세지를 전송하기 위해 다수의 버스 사이클을 요구할 때 상기 노드에 대한 확장 요구를 발생시켜 그 확장 요구를 후속 버스 사이클동안 유지시키기 위한 확장 요구수단과 ; 상기 확장 요구수단에 결합되며 상기 노드가 송신기가 되는 초기 액세스 사이클동안 상기 노드에 대한 확장 버스 사이클 신호를 활성화시켜 상기 노드가 상기 송신기가 되는 후속 버스 사이클동안 그 사이클 신호를 활성화 상태로 유지하기 위한 확장 사이클 수단을 구비하는데, 상기 확장 버스 사이클 신호의 중계 및 유지는 상기 노드에 대한 상기 확장 요구가 존재할 때 발생되며 ; 상기 확장 사이클 수단에 결합되어 버스 요구에 따라 수신된 조건부 버스 허가에 응답하며, 상기 다른 노드로부터 수신된 확장 버스 사이클 신호가 전혀 활성화되지 않을 때 시스템 버스 구동 인에이블 신호레벨을 발생시켜서 상기 노드에 대한 상기 확장 버스 사이클 신호가 활성화될 때 상기 신호레벨을 유지하기 위한 버스 액세스 수단을 포함한다.

본 발명의 일부를 구성하는 첨부된 도면은 본 발명의 일실시예를 도시하며 하기의 상세한 설명과 더불어 본 발명의 원리를 설명하는데 사용된다.

[바람직한 실시예의 상세한 설명]

참조 부호는 본 발명의 바람직한 실시예를 상세히 나타내기 위해서 제공되며 그 예가 첨부된 도면에 예시되어 있다.

A. 시스템 개관

제1도는 본 발명을 구체화한 데이타 처리 시스템의 일예를 도시한 것이다. 이 시스템(20)의 핵심부는 몇몇 처리기, 메모리 서브 시스템 및 I/O 시스템간의 통신을 가능하게 하는 동기성 버스인 시스템 버스(25)이다. 시스템 버스(25)를 통한 통신 방법은 주기적 버스 사이클로 동기적으로 행한다. 시스템 버스(25)에 대한 통상적인 버스 사이클 시간은 이다.

제1도에서, 시스템 버스(25)는 두 처리기(31,35), 메모리(39), I/O 인터페이스 및 I/O 유닛(51)에 결합된다. I/O 유닛(53)은 I/O 버스(45)와 I/O 유닛 인터페이스(41)를 거쳐 시스템 버스(25)에 결합된다.

중앙 중계기(28)는 데이타 처리 시스템(120)의 양호한 실시예에 있어서 시스템 버스(25)에도 결합된다. 이 중계기(28)는 시스템 버스(25)상의 타장치에 일정한 타이밍 및 중계 신호를 직접 제공하여 이들 장치와 몇몇 신호를 공유한다.

제1도에 도시된 실시예는 바람직한 것중에 하나이지만 본 발명을 기술함에 있어 필수적인 것은 아니다. 예컨대, I/O 유닛(53)은 시스템 버스(25)에 직접 결합될 수도 있고, 중계기(28)는 본 발명에서 기술한 대로 동작시킬 필요는 없다.

본 발명을 설명하는데 사용된 전문 용어에 있어서, 처리기(31,33), 메모리(39) 및 I/O 인터페이스(41) 및 I/O 장치(51)는 모두 "노드"로 호칭된다. "노드"는 시스템 버스(25)와 결합하는 하드웨어 장치로서 언급된다.

본 발명을 기술하는데 사용된 용어에 따르면, "신호" 또는 "라인"이란 용어는 물리적 도선을 언급하는 용어로서 사용되었다. "데이타" 또는 "레벨"이란 용어는 신호나 라인이 가정할 수 있는 값을 언급하는 용어로서 사용되었다.

노드들은 시스템 버스(25)를 통해 타노드에 전송을 수행한다. "전송"은 공동 송신기 및 공동 중계기를 공유하는 1개 이상의 연속적인 사이클이다. 예컨대, 시스템 버스(25)상의 타노드로부터 정보를 얻기 위해 한노드에 의해 개시되는 판독 동작은 제1노드에서 제2노드로 지령 전달을 요구하고, 1개 이상의 복귀 데이터가 제2노드에서 제1노드로 잠시후에 전송되는 것을 수반한다.

"트랜잭션"은 시스템 버스(25)상에서 실행되는 완전한 논리 업무로서 정의되며, 하나 이상의 전달 동작을 포함한다. 예컨대, 1개 이상의 복귀 데이타 전송을 수반하게 되는 지령 전송의 판독 동작은 한 트랜잭션이라 한다. 시스템 버스(25)의 양호한 일실시예에 있어서, 허용할 수 있는 트랜잭션은 길이보다 다른 데이타 전송을 유지하고, 판독, 기입(마스크식), 인터록 판독, 언록 기입 및 인터럽트 동작들을 포함한다. 인터록 판독과 균일 또는 난인터록 판독간의 차이는 특정 위치에 대한 인터록 판독이 상기 위치에 기억된 정보를 회수하고, 후속 인터록 판독 지령에 의해 저장된 정보에 대한 액세스를 제한한다는 것이다. 액세스 제한은 록 매커니즘을 세팅하는 것에 의해 실행된다. 언록 기입 지령은 지정된 위치에 정보를 기억하고, 그 위치에서 록 매커니즘을 리세팅함으로써, 기억된 정보에 대한 액세스를 재기억한다. 따라서, 인터록 판독/언록 기입 동작 방법은 판독 -변경-기입 동작 형태로 이루어진다.

시스템 버스(25)는 "펜디드(pended)" 버스이므로, 다른 노드가 응답을 대기하여 낭비될 수 있는 버스 사이클의 사용을 허용함으로써 버스 자원의 효율적인 사용을 조장시킨다. 펜디드 버스에 있어서 한 노드가 트랜잭션을 개시한 후, 타노드들은 상기 트랜잭션이 완료되기 전에 버스에 대한 액세스를 취할 수 있다. 따라서, 상기 트랜잭션을 개시하는 노드는 전체 트랜잭션 시간동안 버스를 구속하지 않는다. 예컨대 시스템 버스(25)에서, 노드가 판독 트랜잭션을 개사하여 지령을 전송한후, 상기 지령이 전송되어지는 노드는 요청된 데이타를 즉시 복귀시킬 수 없을 수도 있다.

그리고, 버스(25)상의 사이클은 지령 전송과 판독 트랜잭션의 복귀 데이타 전송간에서 유용하다. 시스템 버스(25)는 상기 사이클을 사용하도록 다른 노드들에게 허용한다.

시스템 버스(25)에서, 각 노드는 정보 전송을 효과적으로 하기 위해 서로 다른 역할을 한다. 이러한 임무중 하나는 "지령기"로서 처리과정중 트랜잭션을 개시하는 노드로서 정의된다. 예컨대, 기입 또는 판독 동작에 있어서, 상기 지령기는 기입 또는 판독 동작을 요청한 노드이지만 반드시 데이타를 송신 또는 수신하는 노드는 아니다. 시스템 버스(25)에 대한 바람직한 프로토콜에 있어서, 노드는 타노드가 트랜잭션의 어떤 사이클동안 시스템 버스(25)의 소유권을 가질 수 있다 할지라도 전체 트랜잭션에 걸쳐 지령기로서 남아 있다. 예컨대, 한 노드가 판독 트랜잭션의 지령 전송에 응답해서 데이타 전송을 하는 동안 시스템 버스(25)를 제어한다해도, 상기 노드는 상기 버스의 지령기가 되지 않는다. 대신, 이 노드는 "응답기"로 호칭된다.

응답기는 지령기에 응답한다. 예컨대, 만약 지령기가 노드(A)의 데이타를 노드(B)에다 기입하기 위해 기입동작을 개시한다면 노드(B)는 응답기가 된다. 또한, 데이타 처리 시스템(20)에서 노드는 동시에 지령기 및 응답기가 될 수도 있다.

송신기와 수신기는 노드가 개별 전송중임을 떠맡는 역할을 한다. 송신기는 전송도중 시스템 버스(25)에 존재하는 정보원인 노드로서 정의된다. "수신기"는 송신기의 반대로서 전송도중 시스템 버스(25)에 존재하는 정보를 수신하는 노드로서 정의된다. 판독 트랜잭션에서 예컨대, 지령기는 지령기 전송중에는 우선 송신기가 되고 복귀 데이타 전송중에서는 수신기가 된다.

시스템 버스(25)에 접속된 노드로 하여금 시스템 버스(25)상의 송신기가 될 것을 요구할 때 상기 노드는 중앙 중계기(28)와 특정 노드간에 접속된 두 요청 라인중 즉 CMD REQ(지령요구)와 RES REQ(응답요구)중 하나를 주장한다. 일반적으로, 노드는 CMD REQ 라인을 사용해서 지령기가 될 것을 응답하며 시스템 버스(25)상의 트랜잭션을 개시하며, 노드는 RES REQ 라인을 사용해서 데이타 또는 메세지를 지령기로 복귀시키는 응답기가 된다.

통상, 중앙 중계기(28)는 어떤 노드가 버스에 대한 액세스를 요구하는지(예, 어떤 노드가 주장되어진 라인을 요구하는지)를 판단한다. 그리고 중계기는 주장되어진 요청 라인중 하나에 응답해서 우선순위에 따라 버스(25)에 대한 대응 노드 액세스를 허여한다. 양호한 일실시예에 있어서, 중앙 중계기(28)는 별개의 환형 행열 2개를 유지하는데, 그 중 하나는 지령기 요청용이고 나머지 하나는 응답기 요청용이다. 상기 응답기 요청은 지령기 요청보다 높은 우선순위를 가지므로 지령기 요청보다 먼저 처리된다.

지령기 요청 라인과 응답기 요청 라인은 중계 신호로 간주된다.

제1도에 도시된 바와 같이 중계 신호들은 중앙 중계기(28)와 각 노드간에서의 포인트 투 포인트식 조건허여 신호들과 다선 버스 사이클 전송을 실시할 수 있는 시스템 버스 확장 신호들 및 시스템 버스 억제 신호를 포함하는데, 이 시스템 버스 억제 신호는 메모리와 같은 노드가 시스템 버스상의 트래픽에 뒤지지 않기 위해 일시적으로 불능상태가 될 때 새로운 버스 트랜잭션의 개시를 제어할 수 있는 신호이다.

시스템 버스(25)를 구성할 수 있는 다른 종류의 신호로는 정보 전달신호, 응답신호, 제어신호, 콘솔/전면 패널신호 및 몇몇 잡다한 신호들을 들수 있다. 정보 전송 신호들은 데이타 신호, 기능신호, 지령기를 식별할 수 있는 식별 신호 및 패리티 신호를 포함하는데, 상기 기능신호는 현사이클중 시스템 버스에서 실행되는 기능을 나타내는 신호이다. 상기 응답신호들은 통상 송신기의 데이타 전송 상태를 알리기 위해 수신기로부터의 수령 또는 확인 신호들을 포함한다.

제어신호들은 클록신호 라인의 저전압 또는 DC 저전압을 식별해내는 경고신호, 초기동작중에 사용된 리세트 신호, 휴지 버스 사이클중에 사용되는 고장신호 및 에러 고장신호들을 포함한다. 콘솔/전면 패널신호들은 시스템 콘솔로 직렬 데이타를 송수신할 수 있는 신호들, 동작중의 부트 프로세서의 특성을 제어하는 부트신호들, 상기 전면 패널상의 "RUN LIGHT"를 제어하는 신호들 및 어떤 노드상의 클록 로직에 배터리 전력을 제공하는 신호들을 포함한다. 상기 잡다한 신호들에는 각 노드가 자신의 식별 코드를 규정지을 수 있는 식별신호가 포함된다.

제2도는 시스템 버스(25)에 접속된 노드(60)의 일실시예를 도시한 것이다. 노드(60)는 프로세서, 메모리, I/O 유닛 또는 I/O 인터페이스일 수도 있다. 제2도에 도시된 실시예에서 노드(60)는 노드 지정 로직(65), 노드 버스(67) 및 시스템 버스 인터페이스(64)를 포함하며, 상기 시스템 버스 인터페이스는 데이타 인터페이스(61)와 클록 디코더(63)를 포함한다. 데이타 인터페이스(61), 클록 디코더(63) 및 노드 버스(67)는 시스템 버스(25)에 접속된 노드용 정격회로 소자들이다. 상기 노드 지정 로직(65)는 시스템 버스 인터페이스(64)와 다른 직접회로를 사용하는데, 이 로직은 노드의 특정 기술을 수행하기 위해 유저에 의해 지정된 회로이외에 노드 버스(67)와 함께 인터페이스 하는 기준회로를 포함한다. 통상적으로 데이타 인터페이스(61)는 노드(60)와 시스템 버스(25)간에서 우선순위가 높은 인터페이스이고, 클록 디코더(63)는 중앙에서 발생된 클록신호를 기초로 해서 노드(60)에 타이밍 신호를 제공하고, 노드 버스(67)는 데이타 인터페이스(61) 및 노드 지정 로직(65)간에서 고속 인터페이스를 제공한다.

제2도에 도시된 노드(6)와 시스템 버스 인터페이스(64)의 양호한 일실시예에서 클록 디코더(63)는 시스템 버스(25)에 위치될 신호를 형성하는 제어신호를 포함하여, 중앙 중계기(28)로부터 수신된 클록신호들을 처리해서 노드 지정 로직(65)및 데이타 인터페이스(61)에 대한 타이밍 신호를 얻는다. 클록 디코더(63)에 의해 얻어진 타이밍 신호들이 중앙 발생식 클록신호들을 사용함으로 노드(60)는 시스템 버스(25)와 동기해서 동작하게 된다.

제3도는 버스 사이클, 클록 디코더(63)에 의해 수신된 클록신호들 및 클록 디코더(63)에 의해 발생된 일정한 타이밍 신호들을 도시한 타이밍도이다.

제3도에서 알수 있듯이 클록 디코더(63)에 의해 수신된 클록신호는 시간 H 신호, 시간 L 신호 및 위상 신호 L를 포함한다. 시간 H 신호와 시간 L 신호는 기본 클록신호와 반전되는 신호이고, 위상 신호 L은 기본 클록신호를 3부분으로 나누어서 얻어진 신호이다. 클록 디코더(63)에 의해 생성된 타이밍 신호들은 제3도에 도시된 C12, C23, C34, C45, C56 및 C61을 포함한다. 이러한 타이밍 신호들은 데이타 인터페이스(61)에 의해 요구되는데, 즉 1버스 사이클마다 발생하며 데이타 인터페이스(61)에 제공되고, 이러한 타이밍 신호의 완전한 세트는 데이타 인터페이스(61)에 제공된 타이밍 신호들중 하나를 포함하며, 이 세트는 버퍼된 후 노드 지정 로직(65)에 제공된다. 이 버퍼링의 목적은 노드 지정 로직(65)이 타이밍 신호들의 부적절한 로딩으로 인해 시스템 버스 인터페이스(64)의 동작을 부적절하게 발생하지 않도록 하기 위해서이다. 클록 디코더(63)는 클록신호를 사용해서 각 버스 사이클용의 서브 사이클 6개를 발생시키고, 상기 서브 사이클을 사용하여 6개의 타이밍 신호(CXY)를 발생하는데, 여기서 X와 Y는 하나의 타이밍 신호를 조합하는 2개의 인접 서브 사이클을 나타낸다.

시스템 버스내의 각 노드는 자신의 클록 디코더(63)에 의해 생성된 대응 타이밍 신호 세트를 갖는다. 이 대응 신호들이 상기 시스템의 모든 노드에서 똑같은 시간에 정확히 발생하는 동안 클록 디코더(63)와 다중 노드중의 타회로간의 변경은 대응 신호들간의 변경을 유도하게 된다.

제4도는 데이타 인터페이스(61)의 양호한 일실시예를 도시한 것이다. 데이타 인터페이스(61)는 일시 저장회로 2개와 구동회로를 포함하여, 노드 버스(67)의 각 라인과 시스템 버스(25)의 각 라인간에 양방향의 고속 인터페이스를 제공한다. 제4도에 도시된 바와 같이 데이타 인터페이스(61)는 기억소자(70,71)와 시스템 버스 구동기(74)를 포함하여, 노드 버스(67)와 시스템 버스(25)간에 통신통로를 제공한다. 데이타 인터페이스(61)도 기억소자(80)와 노드 버스 구동기(82)를 포함해서 시스템 버스(25)와 노드 버스(67)간에 통신통로를 제공한다. 데이타 인터페이스(61)의 관련 설명에서 사용된 바와 같은 "기억소자"란 투명래치 또는 주-종 기억소자와 같은 쌍안정 기억소자를 언급하는 것이지 특정의 것을 의미하는 것은 아니다. 본 기술에 숙련된자는 어떤 종류의 기억소자가 적합하다는 것을 알수 있을 것이다.

제4도에 도시된 바와 같이, 기억소자(70)는 노드 버스(67)로부터 데이타를 수신하도록 접속되어진 입력과 기억소자(72)의 입력에 접속된 출력을 갖는다. 기억소자(72)의 출력은 시스템 버스 구동기(74)의 입력에 접속되며, 이 구동기(74)의 출력은 시스템 버스(25)에 접속된다. 기억소자들(70,72)는 노드 버스 제어신호들(76,78)에 의해 각각 제어되는데, 이 신호들은 클록 디코더(63)에 의해 생성된 타이밍 신호로부터 유도된 신호이다. 기억소자들(70,72)는 노드 버스(67)에서 시스템 버스(25)로 데이타를 수송할 수 있는 2단계일시 저장소를 제공한다.

시스템 버스 구동기(74)는 시스템 버스 구동기 인에이블 신호(79)에 의해 제어된다. 시스템 버스 구동기 인에이블 신호(79) 상태에 따라 시스템 구동기(74)의 입력이 그 출력에 결합되기도 하여 기억소자(72)의 출력에 존재하는 데이타가 시스템 버스(25)에 전송되거나 혹은 그 출력으로부터 격리된다. 시스템 버스 구동기 인에이블 신호(79)가 시스템 버스 구동기(74)의 입력 및 출력을 분리시켰을 때 시스템 버스 구동기(74)는 고임피턴스를 시스템 버스(25)에 공급한다. 클록신호에 따라 클록 디코더(63)에 의해 생성되기도 하는 시스템 버스 구동 인에이블 신호(79)는 시스템 버스(25)로부터 수신되고, 제어신호들을 노드 지정 로직(65)로부터 수신된다.

기억소자(80)는 시스템 버스(25)에 접속된 입력단자와 노드 버스 구동기(82)의 입력에 접속된 출력단자를 갖는다. 노드 버스 구동기(82)의 출력은 노드 버스(67)에 다시 결합된다. 기억소자(80)는 바람직하게는 투명래치는 클록 디코더(63)에 의해 생성된 타이밍 신호로부터 유도된 시스템 버스 제어신호(85)에 의해 제어된다. 노드 버스 구동신호(87)는 시스템 버스 구동신호가 시스템 버스 구동기(74)를 제어하는 방식과 마찬가지로 노드 버스 구동기(82)를 제어한다. 따라서, 노드 버스 구동기 신호(87)에 응답해서, 노드 버스 구동기(82)는 자신의 입력을 자신의 출력에 결합시키거나, 자신의 출력으로부터 자신의 입력을 분리시키며, 노드 버스(67)에 고임피던스를 부여한다.

데이타 시스템 버스(25)에 실려 어떻게 전송되는지를 이해하려면, 시스템 버스 구동 인에이블 신호(79)와 제어신호(85)간의 관계를 이해하는 것이 중요하다. 양호한 일실시예에 있어서, 이 관계는 제3도에 도시되어 있다. 시스템 버스 구동 인에이블 신호(79)는 통상 버스 사이클의 시작부분부터 끝부분에 걸쳐 유도된다. 새로운 데이타는 구동기의 전달 및 버스 정착시간이 발생하고 난 후 얼마의 시간이 경과했을 때 비로서 사이클 버스(25)로 수신 가능하다.

본 실시예에서는 기억소자(80)가 투명래치이다. 제어신호(85)는 논리적으로 클록 C45와 동일하다. 상기 버스 타이밍은 시스템 버스(25)의 데이타가 제어신호(85)의 취소 이전에 수신 가능하게 되는 것을 보장한다. 기억소자(80)는 제어신호(85)의 취소 이전에 적어도 셋업 시간을 가지는 버스 데이타를 저장하고 제어신호(85) 취소 이후 홀드 시간을 유지한다.

노드 버스(67)는 노드 지정 로직(65)에서 데이타 인터페이스(61)를 경유하며 시스템 버스(25)로 데이타의 양방향 전송을 허락하는 고속 데이타 버스가 바람직하다. 제2도에 도시된 노드(60)의 양호한 실시예에서, 노드 버스(67)는 시스템 버스 인터페이스(64)와 노드 지정 로직(65)간에서 포인트 투포인트 접속으로 구성된 상호 접속 시스템이다. 그러나, 본 발명에서는 이와 같은 포인트 투포인트 접속일 필요가 없다.

제5도는 시스템 버스(25)에도 접속된 중앙 중계기(28)의 양호한 일실시예를 도시한 것이다. 중앙 중계기(28)는 시스템 버스(25)용 제어신호를 제공하고 시스템 버스(25)상의 노드의 버스 소유권을 허락한다. 중앙 중계기(28)는 중계회로(90), 클록회로(95) 및 발진기(97)를 포함한다. 발진기(97)는 기본 클록신호들을 생성한다. 클록회로(95)는 중계회로(71)용 타이밍 신호들과 기본 시간 H, 시간 L 및 시스템 버스(25)의 타이밍을 위한 위상 클록을 제공한다. 중계회로(71)는 지령기 및 응답기 요청신호들을 수신하고, 시스템 버스(25)에 대한 액세스를 요구하는 노드간에의 경합을 중계하고, 지령기 및 응답기 요청을 위해 참조된 행렬을 유지시킨다. 중계회로(71)는 또한 클럭회로(95)에 일정한 제어신호를 제공한다.

B. 중계

본 발명에 따라 버스상의 각 노드는 다른 노드에 메시지를 전송하기 위해 그 버스에서 액세스를 얻는다.

메세지들은 다수의 버스 사이클을 갖고 있다. 소정의 시간에서 임의의 또는 모든 노드들은 버스(25)상에서 메세지 전송을 수행하길 원한다. 본 발명에 있어서, 중계용으로 사용되는 버스 사이클은 데이타 전송 버스 사이클과 병렬로 접속된다. 본 발명의 노드는 메세지가 버스를 통해서 노드로부터 전송될 때 버스 요구를 발생시키기 위한 버스 요구수단을 포함하고 있다.

제6도에서, CPU 노드(31) 및 I/O장치(51)는 모두 시스템(20)에 포함되어 있으며, 그 시스템은 또한 복수의 다른 노드를 포함하고 있다. 바람직한 실시예에서, CPU 노드(31)는 그것의 노드 특정로직(65)내에 명령 발생기(110)를 포함하고 있으며, I/O 장치(51)는 그것의 노드 특정로직내에 응답 발생기(112)를 포함하고 있다.

노드(31) 또는 노드(51)가 전송을 행할 준비가 하고 있을 때는 그들 각각의 버스 요구 라인상에서 중계기(28)에 버스 요구를 출력으로 발생시킨다. 예컨대, CPU 노드(31)가 시스템내의 다른 노드속으로 데이타를 기입할 필요가 있을 때는 지령 발생기(110)가 (지령기) 버스 요구를 발생시켜 적어도 두개의 연속 버스 사이클동안 버스(25)에 대한 액세스를 요구한다.

또 다른 실시예에 따라, I/O 장치(51)가 전부터 인터럽트 요구를 발생시켜서, 다른 노드에 의해서 인터럽트 입력 수령 명령의 전송에 따라 인터럽트 벡타 데이타를 다른 노드에 전송해야만 할 때는, 응답 발생기(112)가 (응답기) 버스 요구를 발생시킨다. 인터럽트 벡타 메세지에 있어서, I/O장치(51)는 대체로 단일 버스 사이클에 대해서만 버스(25)에 대한 액세스를 요구한다.

바람직한 실시예에 있어서, 버스 요구는 시스템의 각 노드로부터 한쌍의 지정 라인을 사용하는 중계기(28)에 전송된다. 지령요구 라인은 노드가 새로운 트랜잭션을 개새할때 액세스를 요구하기 위해 사용되며, 응답 요구 라인은 판독 명령 또는 인터럽트 입력 수령 명령이 노드에 의해 수신되어 제공될 때와 같이 데이타를 지령기로 복귀시키는데 사용된다. 응답 요구가 지령 요구보다 높은 우선 순위를 갖는 것이 바람직하다.

제6도에 예시된 바와 같이, CPU(31)는 자체의 지정 명령 요구 라인(102)에 버스 요구를 발생시키며, I/O 장치(51)는 자체의 응답 요구라인(108)상에 버스 요구를 발생시킨다. 전술한 바와 같이, 바람직한 실시예의 각 버스 사이클은 60개의 부사이클로 나누어져 있다. 본 발명의 바람직한 실시예에서 중계기(28)는 제10도에 도시된 바와 같이 각 버스 사이클중 부사이클 6 또는 1동안 각 노드로부터 버스 요구를 샘플한다.

제10도에서 화살표의 기점은 신호의 대략적인 샘플 시간을 나타내며, 활성화 신호의 존재는 화살표의 기점에서 전압 레벨로 결정된다.

본 발명에 따라, 확장 요구수단은 메세지를 전송하기 위해 다수의 버스 사이클을 요구하는 각 노드에 대한 확장 요구를 발생시켜 후속 버스 사이클 동안 상기 확장 요구를 유지하기 위해 제공된다. 바람직한 실시예에 따라, CPU(31)가 지령 발생기(110)에 기입 지령을 발생시키면 그 지령이 데이타의 전송을 완료하기 위해 다중 버스 사이클을 요구한다. 지령 데이타는 초기 액세스 사이클동안 전송되고, 기입 데이타는 후속 사이클동안 전송된다. 초기 액세스 사이클은 시스템 버스 구동 인에이블 신호(79)가 전송용으로 어서트되는 제1사이클이다. 따라서 확장 요구 발생기(111)는 지령 발생기(110)가 지령 요구라인(102)을 어서트하는 같은 시간에 라인(118)상에 확장 요구를 출력으로 발생시키며, 데이타의 전송이 완료되는 마지막 버스 사이클까지 상기 확장 요구를 라인(118)상에 유지시킨다.

본 발명에 따라, 각 노드는 노드가 송신기가 되는 초기 액세스 사이클동안 확장 버스 사이클 신호를 활성화시켜서 노드에 대한 확장 요구가 존재하는 후속 버스 사이클동안 상기 확장 버스 사이클 신호를 유지시키기 위한 확장 요구 수단에 결합된 확장 사이클 수단을 포함한다. 본 발명에 따라, 확장 버스 사이클 신호는 중계기(28)에 결합되고 시스템(20)의 각 노드에 결합된 확장 버스 사이클 라인(120)의 출력이 된다. CPU(31)는 초기 액세스 버스 사이클 및 라인(118)상에 확장 요구가 존재하게 되는 후속 버스 사이클동안 확장버스 사이클 신호를 활성화시키기 위해 클럭디코더(63)내에 확장 사이클 회로(122)를 포함한다.

노드는 확장 버스 사이클 신호가 다른 노드에 의하여 활성화되거나 또는 조건부 버스 허가가 수신되지 않으면 확장 버스 사이클 신호를 발생시키지 않는다. 제6도에 도시된 바와 같이, CPU(31)내의 확장 사이클 회로(122)는 확장요구 발생기(111)에 의해서 발생된 확장 요구를 수신한다. 따라서 회로(122)는 방금 기술된 두 조건이 존재하지 않는 경우 확장 버스 사이클 라인(120)에 확장 버스 사이클 신호를 발생시키지 않는다.

본 발명의 각 노드는 중계기로부터 조건부 버스 허가 및 다른 노드로부터 확장 버스 사이클 신호를 수신하기 위한 수신 수단을 포함하고 있다. 노드가 활성화 상태에 있을 때는, 확장 버스 사이클 신호가 현재 메세지를 전송하고 있는 노드가 다음 버스 사이클 동안 계속해서 매세지를 전송하는 것을 나타낸다. 각 노드는 임의의 다른 노드중 하나의 노드로에 의해서 활성화된 확장 버스 사이클 신호를 수신하기 위해 공통 확장 버스 사이클 라인(120)에 결합된 인에이블 회로(124)를 포함한다. 추가로, 바람직한 실시예에서 각 노드에 대한 인에이블 회로(124)는 클럭디코더(63)내에 포함되어 있으며, 상기 노드에 대응하는 지정 포인트 투포인트 조건부 버스 허가라인에 의해서 중계기(28)에 접속된다. 중계기(28)는 조건부 버스 허가를 상기 지정라인중 하나를 따라 선택된 노드로 전송한다. 예컨대, 조건부 허가 라인(114,116) 각각 CPU(31) 및 I/O장치(51)를 중계기(28)에 결합시킨다.

중계기(28)는 임의의 소정의 버스 사이클동안 다수의 노드로부터 버스 요구를 수신해서 선택된 노드가 버스에 대한 액세스를 조건부로 허가하도록 결정한다. 제10도에 도시된 바람직한 실시예에서, 중계기(28)가 서브 사이클 6(하나의 버스 사이클에서) 및 서브 사이클 1(2개의 사이클에서) 동안 버스 요구를 샘플한 후에는 조건부 버스 허가 신호를 선택된 노드에 전송한다. 조건부 버스 허가는 제2버스 사이클을 이루는 서브 사이클 6동안 선택된 노드에 의해서 샘플된다. 확장 버스 사이클 신호가 제2버스 사이클동안 선택된 노드에 의해서 샘플될때 확장 버스 사이클 라인(120)상에 활성화되지 않는 경우, 노드는 송신기가 되어 그 메세지를 제3버스 사이클을 개시하는 사이클 버스(25)에 전송한다. 상기예에 있어서, 제2사이클동안 선택된 노드는 제3사이클동안 송신기가 되고, 제3버스 사이클은 그 송신기에 대한 초기 액세스 사이클이 된다. 확장 버스 사이클 신호가 라인(120)상에서 활성화도이ㅓ 제2버스 사이클의 서브 사이클 4 및 서브사이클 2동안 선택된 노드의 인에이블 회로(124)에 의해서 샘플되면, 선택된 노드는 제2사이클의 서브 사이클 6동안 조건부 버스 허가를 수신했음에도 불구하고 다음 버스 사이클동안 버스(25)에 대한 액세스를 얻을 수 없다.

본 발명에 따라, 각각의 노드는 확장 버스 사이클 신호가 이전에 송신기였던 다른 노드에 의하여 전혀 활성화되지 않을 때, 시스템 버스 구동 인에이블 신호를 선택된 노드에 발생시켜서 선택된 송신기에 대한 확장 버스 사이클 신호가 활성화되는 동안 시스템 버스 구동 인에이블 신호레벨을 유지하기 위해 확장 버스 사이클 수단에 결합되어 조건부 버스 허가 신호에 응답하는 버스 액세스 수단을 포함한다. 바람직한 실시예에 따라, 인에이블 회로(124)는 제4드에 도시된 구동기(74)용 시스템 버스 구동 인에이블 신호(79)를 발생시키는데, 그것은 데이타 인터페이스 회로(61)에 수용되어 있다. 구동기(74)가 활성화된 시스템 버스 구동 인에이블 신호(79)에 의해서 인에이블될 때는 메세지가 노드로부터 시스템 버스(25)에 전송된다.

확장 버스 사이클 신호를 활성화시키기 위한 바람직한 실시예의 수단이 제7도에 도시되어 있다. 타이밍 신호를 제외한 모든 신호들은 활성화될때 로우 레벨 상태로 가정한다. 시스템 버스 구동 인에이블 신호(79) 및 확장 요구(118) 양자가 AND 게이트(126)에 접속되어 있다. AND 게이트의 출력은 기억소자(128)에 결합되는데, 그 소자는 D-형 플립플롭 소자가 바람직하지만 그와 동등한 논리 회로소자가 대신 사용될수도 있다. 따라서 기억소자(128)는 노드에 의해서 발생된 확장 요구가 존재하며, 노드가 전류 버스 사이클동안 버스(25)에 대한 액세스를 얻을 때만 세트된다.

제7도에서, 기억소자(128)는 클럭신호 C1을 사용하는 각 버스 사이클의 서브 사이클 1동안 세트되거나 또는 리세트된다. 기억소자(128)의 출력은 NAND 게이트(132)를 인에이블시킨다. 클럭신호(C1)는 인버터(130)의 입력으로 사용되어 서브 사이클 2내지 6동안 NAND 게이트(132)를 인에이블시키며, 그 NAND 게이트는 인버터(130)의 출력에 결합된다. 오픈드레인 라인 구동기(134)는 확장 버스 사이클 라인(120)이 로우로 구동될 때 NAND 게이트(132)의 액티브 출력에 의하여 턴온된다.

클록 디코더(63)내에 수용된 인에이블회로(124)에 대한 바람직한 실시예가 제8도에 도시되어 있다. 라인(114)의 조건부 버스 허가에 따라 D-플립플롭과 같은 기억소자는 세트된다. 신호 C61로 세트 또는 리세트된다. 확장 버스 사이클 라인(120)의 확장 버스 사이클 신호가 발생되는 경우 기억소자(138)는 각 버스 사이클의 제4서브 사이클이 시작되는 클럭신호 C45로 세트된다. 기억소자(138)의 출력은 AND 게이트(140)를 인에이블시키는데 사용된다. 또 AND 게이트(140)는 각 버스 사이클의 제1서브 사이클이 시작되는 클럭신호 C12에 의해서 인에이블 된다. 또 AND 게이트(140)의 출력은 데이타를 기억소자(142) 속으로 클럭시키는데 사용되며, 그 소자의 데이타 입력은 기억소자(136)를 통해 조건부 버스 허가 라인(114)에 결합된다. 기억소자(142)의 출력은 확장 버스 사이클 회로(122) 및 구동장치(74)에 결합되는 시스템 버스 구동 인에이블 신호(79)이다. AND 게이트(140)의 출력이 활성화될때 기억소자의 데이타 입력이 활성화되면 시스템 버스 구동 인에이블 신호가 발생된다.

시스템 버스 구동 인에이블 신호(79)는 조건부 버스 허가 라인(114)이 어셔트되어 확장 버스 사이클 신호(120)가 발생되지 않는 초기 버스 액세스 사이클동안 CPU(31)가 버스(25)에 대한 액세스를 얻도록 한다.

예컨대 제10도에서 CPU(31)가 제1버스 사이클동안 버스 요구 신호를 발생시키는 경우에는 제1버스 사이클의 서브 사이클 6이 시작되는 라인(102)로부터 중계기(28)속으로 그 신호가 래치된다. CPU(31)가 최우선 요구를 발생시킬 경우, 중계기(28)는 제2버스 사이클 동안 CPU(31)에 조건부 버스 허가를 발생시키며, 라인(114)상에서 조건부 버스 허가를 수신하기 위해 제2버스 사이클의 서브 사이클 6이 시작되는 기억소자(136)를 클럭시킨다. 확장 버스 사이클 신호가 제2버스 사이클의 제4및 제5서브 사이클동안 라인(120)상에 확장 버스 사이클 신호가 전혀 활성화되지 않는 경우에는 기억소자(142)가 제3버스 사이클동안 액세스 버스 구동 인에이블 신호(79)를 발생시킨다. 따라서 CPU(31)는 제3버스 사이클 초기에 버스(25)에 대한 액세스를 얻는다.

그러나, 확장 버스 사이클 신호가 제2버스 사이클동안 또다른 노드 즉 노드(51)에 의해서 활성화되는 경우에는 기억소자(142)에 의해서 시스템 버스 구동 인에이블 신호레벨이 전혀 활성화되지 않는다. 라인(120)에 확장 버스 사이클 신호가 제2버스 사이클동안 활성화되면 ADN 게이트(140)는 기억소자(138)에 의해서 디스인에이블된다. 따라서 확장 버스 사이클 신호의 활성화가 라인(114)상의 조건부 허가 결합부를 억제해서 기억소자(142)속에 저장된다. CPU(31)는 제2버스 사이클동안 라인(114)상에 조건부 허가가 존재함에도 불구하고 제3버스 사이클동안 버스(25)에 대한 액세스를 얻지 못한다.

인에이블 회로(124)는 CPU(31)가 중계기(28)에 의하여 더이상 선택되지 않아서 라인(14)상에서 조건부 허가를 수신하지 않는다 할지라도 초기 액세스 사이클 이후의 버스 사이클동안 CPU(31)가 버스 구동 인에이블 신호레벨을 유지하게끔 한다. 제6도에 도시된 바와 같이, 확장 요구는 하나 이상의 버스 사이클동안 다중 사이클 전송을 수행하도록 CPU(31)가 버스(25)에 대한 액세스를 요구할 때 확장요구 발생기(111)에 의하여 라인(118)상에서 어서트된다.

제10도에 도시된 바와 같이, 제3버스 사이클동안 버스 시스템 구동 인에이블 신호(79)가 CPU(31)에 의해서 어서트되면, 확장 사이클 회로(122)가 초기 액세스(제3) 버스 사이클동안 확장 요구에 의해서 확장 버스 사이클 라인(120)을 구동시킨다. 따라서, 제8도에 도시된 바와 같이, 확장 버스 사이클 라인(120)이 제3버스 사이클의 서브 사이클 4및 5동안 샘플될 때, AND 게이트(140)가 디스에이블된다.

그 결과로, 기억소자(142)가 조건부 허가신호(114)에 결합된다 할지라도 기억소자(142)의 내용은 확장 버스 사이클 신호의 활성화로 인하여 최신화되지 않는다. 따라서, CPU(31)는 제4버스 사이클의 초기 동안에는 기억소자(142)의 내용을 변화시키지 않는다. 따라서 기억소자(142)가 후속 버스 사이클동안 시스템 버스 구동 인에이블 신호레벨을 유지하게끔 한다. 노드(31)는 버스 사이클 3및 4동안 다중 사이클 기입 전송을 수행한다. 노드(31)는 제10도에 도시된 바와 같이 제4버스 사이클동안 확장 요구 발생기(111)가 확장 요구를 발생시키지 못할 때까지 버스(25)의 제어를 계속한다.

중계수단은 버스 요구에 따라 조건부 버스 허가를 선택된 노드에 전송하기 위해 각 버스의 버스 요구 수단에 결합된다. 상기 기능을 수행하는 중계기(28)의 블록 다이어그램이 제9도에 도시되어 있다. 제6도 및 제9도에 도시된 바와 같이 CPU(31) 및 I/O장치(51)와 같은 노드로부터의 버스 요구는 분리된 지령 요구라인, 즉 라인(102) 및 (106) 및 분리된 응답 요구라인, 즉 라인(104) 및 (108)상에 송신된다. 바람직한 일실시예에서, 분리된 노드(14)까지가 시스템(20)에 포함된다.

제9도에 도시된 바와 같이, 중계기(28)는 지령 요구신호(11) 및 응답 요구신호(11)를 수신하기 위해 입력버퍼 및 래치(144)를 포함하고 있다. 제10도에 도시된 바와 같이, 버스 사이클의 서브 사이클 6의 시작부에서 중계기(28)는 버스 요구 신호를 샘플해서 그 버스 요구신호를 래치(144)에 저장한다. 기억 데이타는 분리선(28)을 각 지령 또는 응답 요구라인에 대응하는 하나를 사용하는 래치(144)로부터 우선순위 선택 로직(146)까지의 출력이 된다. 우선순위 선택 로직(146)은 우선순위 인코더(148), 각 요구 라인에 대응하는 두개의 라인에 대한 출력라인(56)을 갖고 있다. 우선순위 인코더, 단지 라인(14)로부터 각 라인에 대응하는 라인은 래치(150)에 대한 출력라인이다. 래치(150)는 또한 확장 버스 사이클 라인(120)을 입력으로 수신한다. 래치(150)는 우선순위 선택 로직(146)으로 궤환되며, 출력버퍼(152)로 전송되는 각 노드에 대응하는 출력라인(14)를 갖는다. 출력버퍼(152)는 노드에 결합된 조건부 버스 허가라인(14)에 결합된다.

중계수단은 복수의 노드중 선택노드를 판단하기 위한 라운드 로빈 방식을 실행하는 수단을 함하고 있다. 또한 중계수단은 지령요구를 발생시키는 노드를 선택하기에 앞서 응답 요구를 발생시키는 노드를 선택 노드로 결정하기 위한 수단을 포함하고 있다. 제9도에 도시된 중계기에 있어서, 임의의 소정의 버스 사이클동안 입력버퍼 및 래치(144)로부터의 라인을 선택 버스 사이클동안 버스 요구가 존재하는 지령및 응답 요구라인에 대응하는 신호레벨을 포함하고 있다.

제9도에 도시된 소자는 중계기능을 수행한다. 우선순위 선택 로직(146) 및 우선순위 인코더(148)는 중계행렬로서 작동하며, 선택 로직(146)은 라운드 로빈 방식을 실행하기 위해 각각의 인에이블된 요구라인에 대한 두개의 출력라인중 하나 즉 인입 지령요구(14) 및 인입 응답요구(14)용으로 선택한다.

바람직한 실시예에서, 응답요구에 대한 위치(28)는 제1행렬을 형성하고 지령요구에 대한 위치(28)는 제2행렬를 형성한다. 제1행렬에 포함된 응답 버스 요구를 지령 버스 요구보다 높은 우선순위를 갖는다. 지령 및 응답 버스 요구 신호가 중계기에 입력된다 할지라도 요구(14)의 각 세트에 대해 두 행렬의 각각에 위치하여 각 요구가 두개의 우선순위중 하나에 할당된다. 각 행렬에 대한 위치의 고우선순위 배열이 먼저 실행되며, 위치의 저우선순위 배열이 마지막에 실행된다. 바람직한 실시예에 따라, 가동 또는 비활동 주기로 부터 모든 버스 요구는 우선순위 선택 조직 출력라인의 저우선순위 배열보다 높게 할당된다.

활동 주기 동안에, 우선순위 선택 로직(146)은 라인(14)에 따른 각 행렬내의 각 인입요구를 위치 설정하는 두 우선선 순위중 어느 요구 신호가 래치(150)로부터 로직(146)에 궤환될 것인가를 결정한다. 작동신호는 래치(150)로부터 궤환되는 라인(14)중 단 하나의 라인에 존재할 것이며, 이 라인은 선행 버스 사이클동안 조건부 버스 허가 신호를 수신하는 노드에 대응한다. 바람직한 일실시예에서, 고식별 또는 노드수를 가진 노드가 소정의 고우선순위이다. 따라서 노드(14)가 조건부 버스 허가신호를 수신하도록 제일 먼저 선택되고 그 다음은 노드(13), 노드(12)에 의해서 수행된다.

라운드 로빈 방식을 래치(150)로부터의 궤환으로 인해 조건 버스 허가가 이전에 전송된 노드의 식별 신호보다 큰 신호 및 동등한 신호를 가진 노드로부터의 모든 버스 요구 신호를 하위 우선순위 배열속에 우선순위 선택 로직이 위치설정되게끔 행해진다. 활동요구를 가진 모든 노드에 버스(25)를 허여된 후에는, 고우선순위 배열이 모든 앤트리로부터 비게되어 모든 요구 라인이 고우선순위 배열상태로 다시 위치 설정된다. 이러한 방식은 소정의 행렬 즉 지령 또는 응답 행렬을 가진 모든 노드가 같은 행렬이 있는 어떤 다른 노드가 제2시간 동안 액세스를 얻기 전에 버스에 대한 액세스를 얻도록 해준다.

우선순위 인코더(148)에 의해서 수신되는 라인(56)상의 입력신호레벨은 다음 조건허가 신호를 수신하기 위해 노드가 선택되도록 결정된다. 일실시예에서, 우선순위 선택 로직(146)은 노드로부터의 응답요구를 고우선순위 배열에, 로드(14)로부터의 응답 요구를 하위 우선순위 배열에 노드(13)로부터의 지령요구를 고우선순위 배열에, 노드(13)로부터의 지령요구를 하위 우선순위 배열에 위치 설정한다. 전류 버스 사이클동안, 우선순위 인코더(148)은 출력라인(14)증 단지 한라인을 선택하며, 그 라인은 조건부 허가가 전류 버스 사이클동안 전송되는 노드에 대응한다. 상기 예에서, 노드(2)로부터의 응답요구에 최고의 우선순위가 제공되면, 노드(2)에 대응하는 래치(150)에 대한 입력 라인만이 인에이블된다. 노드(2)에 대응하는 래치는 조건부 버스 허가를 선택된 노드(2)에 제공하기 위해 대응 출력버퍼(152)를 구동시킨다. 래치(150)로부터 우선순위 선택 로직(146)으로의 궤환 신호라인(14)은 로드(2)가 조건부 허가를 수신하는 마지막 노드라는 것을 반영하도록 최신화되어 우선순위 선택 로직(146)이 다음 버스 사이클동안 임의의 버스 요구를 하위 우선순위 배열속에 놓는다.

따라서, 노드(2) 또는 노드(4)와 다른 노드 ID 를 가진 다수의 응답기가 다음 사이클동안 요구를 형성하면, 최고 노드 ID 를 가진 응답기가 다음 사이클동안 최고 우선 순위를 갖는다. 지령 요구는 응답 요구가 전혀 존재하지 않을 때 최고 우선순위가 된다.

확장 버스 사이클 신호가 활성화되어 선택 노드가 이전 버스 사이클 동안 조건부 버스 허가가 전송되는 노드와 같은 상태로 남는 경우 중계기는 확장 버스 사이클 신호 발생에 응답하는 수단을 포함한다. 제9도에 도시된 바와 같이, 확장 버스 사이클 라인(120)은 래치(50)에 결합된다. 확장 버스 사이클 신호가 버스 사이클동안 활성화될 때는 우선순위 인코더(148)로부터의 출력이 래치(150)속으로 저장되지 않는다. 따라서, 래치(150)의 내용은 같은 상태로 남아서 조건부 버스 허가가 수행 버스 사이클동안에 동일하게 선택된 노드에 전송되도록 한다. 이와 유사하게, 우선순위 선택로직(146)에 대한 궤환신호는 같다. 이것은 다른 노드가 다중 사이클 전송을 수행하기 때문에 버스(25)에 대한 액세스를 얻을 수 없는 하위 우선순위 배열에 노드가 할당을 것을 방하기 위함이다.

본 발명의 바람직한 실시예에서, 확장 버스 사이클 라인(120)은 복수의 노드 각각의 와이어 OR 접속부를 포함한다. 따라서, 하나의 노드가 확장 버스 사이클 신호를 활성화 시킬때는 언제나, 각각의 다른 노드가 그것을 수신해서, 노드가 조건부 허가 신호를 수신한다 하더라도 버스에 대한 액세스를 얻지 못한다. 확장 버스 사이클 라인(120)은 오픈 드레인 라인이며 한쌍의 저항 분할기를 가진 시스템의 백플레이인상에서 종단된다.

각각의 저항 분할기는 126(Ω)을 5(V) 공급전압 및 500(Ω)은 접지에 접속해서 구성한다. 이것은 +4[V]에 접속된 개략 50(Ω)의 테브닌 등가 종단 회로를 제공한다. 확장 버스 사이클 라인은 약 20(Ω)의 저항을 가진 구동기에 직렬로 종단시켜서 최대 출력 전류, 전력 및 접지 라인상의 잡음을 감소시켜서, 구동기(134,2(Ω)이하의 출력저항)및 백플레인 (부하에 따라 통상 20 내지 50(Ω) 임피던스)간에 임피던스 매침을 제공한다.

본 발명의 바람직한 실시예에서, 확장 버스 사이클 신호를 사용하는 데는 다수의 규칙이 있다. 확장 버스 사이클 신호가 다중 사이클 전송을 실행하는데만 사용된다면서 지령지가 다중 트랜잭션을 개시할 수 없다. 확장 버스 사이클 신호를 발생시키는 노드는 현재 버스에 대한 액세스를 가진 노드이다. 노드의 확장 버스 사이클 라인을 활성화시킴에 의하여, 버스(25)상에서 송신기가 되는 노드가 다음 버스 사이클 즉, 버스 요구 신호의 우선순위에 종속되는 버스상에서 전송기가 되는 것을 보장한다. 마지막으로, 임의의 노드가 4개이상의 연속 버스 사이클 동안 확장 버스 사이클 신호를 활성화 시키지 않도록 하는 것이 바람직하다.

본 발명의 결과는 추가로 백플레인 핀을 설치하지 않고 중계 및 시스템 버스 사이클 시간을 감소하는데 있다. 본 발명의 중계방법에 있어서, 중앙 중계기는 특정 노드를 선택하여 조건부 허가를 발생시킨다. 그러한 허가는 버스에 대한 액세스가 다음 버스 사이클동안 다른 노드로 실제 전송할지를 최종 결정하기 전에 그것이 전송되기 때문에 보다 신속히 전송될 수 있다. 각 노드는 중앙 중계기로부터의 조건부 허가로 인하여 그 노드가 송신기가 될 수 있는가를 결정하기 위해 확장 버스 사이클 신호를 시험하는 노드를 포함한다.

노드가 송신기가 되면 그 노드가 다중 사이클 전송을 실행할 때 버스에 대한 액세스를 유지시키는 확장 버스 사이클 신호를 활성화시키도록 논리회로를 형성한다. 따라서 본 발명은 전류 송신기가 그 자체의 다중 사이클 전송을 완료할 때까지 버스에 대한 액세스를 어떤 다른 노드가 얻지 못하도록 보장하는데 있다.

본 발명의 중계방식은 본 발명의 의도 및 영역을 벗어나지 않는 범위내에서 여러 가지 수정 및 변화가 가해질수 있기 때문에 첨부된 특허청구범위 및 그와 동등한 범위내에서 수정 및 변화를 포함하고자 한다.

Claims

복수의 다른 노드에도 결합되어 하나 또는 그 이상의 버스 사이클동안 메세지 전송을 가능케 하는 버스에 결합된 노드에 있어서, 상기 노드로부터 버스상에 메세지가 전송될 때 버스 요구를 발생시키기 위한 버스 요구수단과; 상기 노드가 메세지를 전송하기 위해 다수의 버스 사이클을 요구할 때 상기 노드에 대한 확장 요구를 발생시켜 그 확장 요구를 후속 버스 사이클동안 유지시키기 위한 확장 요구수단과; 상기 확장 요구수단에 결합되며, 상기 노드가 송신기가 되는 초기 액세스 사이클동안 상기 노드에 대한 확장 버스 사이클 신호를 활성화시켜 상기 노드가 상기 송신기가 되는 후속 버스 사이클동안 그 사이클 신호를 활성화 상태로 유지하기 위한 확장 사이클 수단을 구비하는데, 상기 확장 버스 사이클 신호의 중계 및 유지는 상기 노드에 대한 상기 확장 요구가 존재할 때 발생되며 ; 상기 확장 사이클 수단에 결합되어 버스 요구에 따라 수신된 조건부 버스 허가에 응답하며, 상기 다른 노드로부터 수신된 확장 버스 사이클 신호가 전혀 활성화되지 않을 때 시스템 버스 구동 인에이블 신호레벨을 발생시켜서, 상기 노드에 대한 상기 확장 버스 사이클 신호가 활성화 될 때 상기 신호레벨을 유지하기 위한 버스 액세스 수단을 포함하는 것을 특징으로 하는 노드.
제1항에 있어서, 상기 액세스 수단을 초기 액세스 사이클동안 상기 시스템 버스 구동 인에이블 신호레벨을 발생시키기 위한 제1회로와 ; 상기 확장 버스 사이클 신호가 활성화 되는 동안 상기 시스템 버스 구동 인에이블 신호레벨을 확장하기 위한 제2회로를 추가로 포함하는 것을 특징으로 하는 노드.
제1항에 있어서, 상기 확장 요구수단은 상기 노드에 전체 메세지를 전송하는 상기 버스에 대한 충분한 액세스가 보장될 때까지 상기 확장 요구를 유지시키기 위한 수단을 포함하는 것을 특징으로 하는 노드.
제3항에 있어서, 상기 노드는 마지막 버스 사이클동안 메세지 전송을 완료하고, 상기 확장 요구를 유지시키는 수단은 마지막 버스 사이클을 선행하는 버스 사이클때까지 상기 확장 요구를 유지시키기 위한 수단을 포함하는 것을 특징으로 하는 노드.
제1항에 있어서, 상기 확장 요구수단은 초기 액세스 사이클동안 상기 확장 요구를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 노드.
하나 또는 그 이상의 버스 사이클동안 메세지를 전송하기 위해 노드에 의해서 버스에 대한 액세스를얻기 위한 방법에 있어서, 상기 노드로부터 버스상에 메세지가 전송될 때 상기 노드에 대한 버스 요구를 발생시키는 단계와; 초기 액세스 사이클동안 다른 노드로부터의 확장 버스 사이클 신호가 전혀 활성화되지 않을 때 조건부 버스허가에 따라 시스템 버스 구동 인에이블 신호레벨을 발생시키는 단계와; 상기 노드가 메세지를 전송하기 위해 다수의 사이클을 요구할 때 상기 노드에 대한 확장 요구를 발생시켜 그 확장 요구를 후속 버스 사이클 동안 유지시키는 단계와; 초기 액세스 사이클동안 상기 노드에 대한 상기 확장 요구가 존재할 때 상기 노드에 대한 확장버스 사이클 신호를 활성화시키는 단계와; 노드에 대한 후속 버스 사이클동안 상기 확장 요구가 존재할 때 상기 활성화된 확장 버스 사이클 신호를 유지시키는 단계와; 초기 액세스 사이클 이후의 버스 사이클동안 상기 노드에 대한 상기 확장 버스 사이클 신호가 활성화될 때 상기 노드에 대한 상기 시스템 버스 구동 인에이블 신호레벨을 유지시키는 단계를 포함하는 것을 특징으로 하는 방법.