JPH09179816A - データ処理システム（非対称バス・アービトレーション・プロトコル） - Google Patents

データ処理システム（非対称バス・アービトレーション・プロトコル）

Info

Publication number
JPH09179816A
JPH09179816A JP8296427A JP29642796A JPH09179816A JP H09179816 A JPH09179816 A JP H09179816A JP 8296427 A JP8296427 A JP 8296427A JP 29642796 A JP29642796 A JP 29642796A JP H09179816 A JPH09179816 A JP H09179816A
Authority
JP
Japan
Prior art keywords
unit
data
bus
transaction
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8296427A
Other languages
English (en)
Inventor
J Alvarez Ii Manuel
マニュエル・ジョーゼフ・アルバレス・ザセカンド
Alan Hughes Gregory
グレゴリー・アラン・ヒューズ
Thomas Krullen Jeffrey
ジェフリー・トマス・クリューレン
Davis Romanovski Audrey
オードリー・デーヴィス・ロモノフスキー
Ragunaato Deshupande Sanjai
サンジャイ・ラグナート・デシュパンデ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09179816A publication Critical patent/JPH09179816A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control

Abstract

(57)【要約】 【課題】 コンピュータ・システム内の２つのユニット
のどちらが共通バスへのアクセス権を獲得することがで
きるかについて決定するための、好ましくはデータ有効
性拡張（ＤＶＥ）プロトコルとして知られるアービトレ
ーション・プロトコルを提供すること。 【解決手段】 ＤＶＥプロトコルは、２つの対等ユニッ
ト間の２点間通信に基づいている。ＤＶＥプロトコル
は、境界ラッチされた同期環境の双方向アドレス・バス
およびデータ・バス上での交換通信を制御するための物
理レベルの信号規約である。ＤＶＥは、非対称であるが
フェアであり、アドレスまたはデータ・バスにアクセス
する際に費やされるサイクル数（または待ち時間）が最
小限になるように、またアドレス・バスならびにデータ
・バス上の有効サイクル数（または帯域幅）が最大限に
なるように設計されている。ＤＶＥプロトコルが非対称
であることから、１より大きい任意のデータ転送サイズ
についてはアービトレーションに費やされるサイクル数
がゼロになる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、全般的にデータ処
理のための方法およびシステムに関し、詳細にはサブシ
ステムの２つのユニット間でバスの優先順位を確立する
ための方法に関する。さらに詳細には、本発明は、共通
の双方向バスを共用するサブシステムの２つの競合する
ユニット間でバス・アクセスを調停するためのプロトコ
ルに関する。
【０００２】
【従来の技術】共通の双方向バスを共用する２つの競合
するユニットがサブシステムにある場合、これら２つの
ユニット間の調停のオーバーヘッドを低減するために通
常、バス・アービトレーション・プロトコルとして一般
に周知のバス・アクセスを調停する方法が利用される。
その上、バス・アービトレーション・プロトコルはしば
しば、多数のユニットを有するサブシステムにおいても
バスの競合を回避するために利用される。バス・アービ
トレーション・プロトコルはまた、共通のバスを共用す
るサブシステム内のすべてのユニットに対して公平さを
保証するのにも利用される。
【０００３】バス・アービトレーション・プロトコルの
一例としては、どのユニットが送信中でどのユニットが
聴取中かを対称な形で判断するプロトコルがある。こう
した対称形プロトコルでは通常、３つのクロック・サイ
クルが必要とされる。第１サイクルは要求の送信用に、
第２サイクルは調停用に、第３サイクルは適当な選択に
対する応答用にそれぞれ利用される。
【０００４】バス・アービトレーション・プロトコルの
別の例としては、一方のユニットが主となり他方のユニ
ットが従となって、従ユニットが常にバスの要求を行
い、主ユニットが従ユニットにバス・アクセスを認可す
べきかどうか調停する、マスタ・スレーブ関係を利用す
るプロトコルがある。対称形プロトコルと同様に、この
マスタ・スレーブ手法では、調停の実行ならびに任意の
ユニットに対するバス・アクセスの認可のために、少な
くとも３つのクロック・サイクルが必要とされる。
【０００５】前述のどちらのバス・アービトレーション
・プロトコルも、その機能をきわめて効果的に実行する
ことが可能であるが、バス・アービトレーションのため
の３つのクロック・サイクルは、効率の点から見ると許
容しがたいほど高い。したがって、クロック・サイクル
の低減を目指していくつかの他の改良型のバス・アービ
トレーション・プロトコルが開発されてきたが、これら
の改良型のプロトコルには、依然として連続したデータ
転送の間に少なくとも１つの空サイクルが必要である。
【０００６】したがって、データ転送のサイズの如何に
かかわらず、１００％のバス利用をもたらすバス・アー
ビトレーション・プロトコルを実現できれば望ましい。
【０００７】
【発明が解決しようとする課題】したがって、前述に鑑
みて、本発明の目的は、データ処理のための改良された
方法およびシステムを提供することである。
【０００８】本発明の別の目的は、サブシステムの２つ
のユニット間でバスの優先順位を確立するための改良さ
れた方法を提供することである。
【０００９】本発明の別の目的は、共通の双方向バスを
共用するサブシステムの２つの競合するユニット間でバ
ス・アクセスを調停し、転送されるデータのサイズの如
何にかかわらず完全なバス利用をもたらすための改良型
のプロトコルを提供することである。
【００１０】
【課題を解決するための手段】本発明の方法およびシス
テムによれば、以下のような非対称のバス・アービトレ
ーション・プロトコルが提供される。コンピュータ・シ
ステム内の２つのユニットのどちらか一方が、Ａ＿Ｖａ
ｌ信号を立ち上げることによってアドレス・トランザク
ションを開始することができる。これがデータ・トラン
ザクションである場合、送信ユニットは、Ａ＿Ｖａｌ信
号と同時にＤ＿Ｖａｌ信号も立ち上げる必要がある。デ
ータ・バスがあるデータ・トランザクションについて活
動状態である間に、アドレス・トランザクションを開始
することができる。ただし、フェアネス・サイクルと呼
ばれる少なくとも１つのアイドルＡ＿Ｖａｌサイクルに
よって、どちらの側から開始された連続するトランザク
ションも分離しなければならない。データ・トランザク
ションでは、送信ユニットは、そのＡ＿Ｖａｌ信号が立
ち下げられた後のサイクルでアドレスを送信し、アドレ
スを送信した後のサイクルでデータの送信を開始する。
サイズ信号は、アドレスと同じサイクルで送信される。
バスが使用中の場合、そのＡ＿Ｖａｌ信号またはＤ＿Ｖ
ａｌ信号、あるいはその両方を活動化し、進行中のデー
タ・トランザクションの完了の前のサイクルまでその信
号を活動状態に保つことによって、どちらの側からもバ
スを予約することができる。
【００１１】データ・トランザクションでは、両方のユ
ニットが同じサイクルでデータ・トランザクションの開
始を試みた場合、右側のユニットは、左側のユニットに
バスを明け渡さなければならない。右側のユニットは、
バスを予約するためにそのＡ＿Ｖａｌ信号およびＤ＿Ｖ
ａｌ信号を立ち上げ続けることができる。右側のユニッ
トがそのＡ＿Ｖａｌ信号を立ち上げるのと同じサイクル
に、左側のユニットがアドレス・トランザクションを開
始するためにそのＡ＿Ｖａｌ信号を立ち上げた場合、右
側のユニットは、アドレス・トランザクションを続行す
ることができる。右側のユニットは、そのＡ＿Ｖａｌ信
号を立ち上げた後の２番目のサイクルでアドレスを送信
する。受信ユニットの状態機械の、Ａ＿ＶａｌおよびＤ
＿Ｖａｌ信号の必要な伝播を可能にするために、右側の
ユニットは、右側の連続データ・トランザクションの場
合を除き、少なくとも２サイクルの間Ａ＿Ｖａｌおよび
Ｄ＿Ｖａｌ信号を活動状態に保つ必要がある。これとは
逆に、左側のユニットは、これらの信号を１サイクルの
間だけ活動状態に保てばよい。
【００１２】本発明のすべての目的、特徴および利点
は、以下の詳しい説明を読めば明らかになろう。
【００１３】
【発明の実施の形態】本特許出願は、本明細書で指名さ
れた譲受人に譲渡され、本明細書に組み込まれる、「AR
BITRATION PROTOCOL FOR PEER-TO-PEER COMMUNICATION
IN SYNCHRONOUS SYSTEMS」（ＩＢＭ整理番号ＡＴ９−９
３−０９４）と題する、１９９４年１２月９日に出願の
同時係属の米国特許出願第０８／３５２，６６０号に関
係する。
【００１４】本発明は、内部データ通信用に双方向バス
を利用した種々のコンピュータで実施することができ
る。こうしたコンピュータは、独立型システムでも、ロ
ーカル・エリア・ネットワーク（ＬＡＮ）や広域ネット
ワーク（ＷＡＮ）などのネットワークの一部分でもよ
い。
【００１５】次に図面、特に図１を参照すると、典型的
なデジタル・コンピュータ１００のブロック図が示され
ている。デジタル・コンピュータ１００は、入力装置１
３０および出力装置１４０を取り付けたコンピュータの
筐体１０５内に、主記憶装置１２０に連結された主演算
処理装置１１０を具備する。主演算処理装置１１０に
は、単一の処理装置または複数の処理装置が含まれる。
入力装置１３０には、キーボード、マウス、またはその
他のタイプの入力装置が含まれる。出力装置１４０に
は、モニタ、プロッタ、またはその他のタイプの出力装
置が含まれる。グラフィックス・アダプタ２００、モデ
ム２５０およびハード・ディスク２５５は、バス１５０
を介して主演算処理装置１１０との通信を実現するため
に、アダプタ・スロット１６０Ａ，１６０Ｃおよび１６
０Ｄにそれぞれ位置しているが、アダプタ・スロット１
６０Ｂは空いている。グラフィックス・アダプタ２００
は、バス１５０上で主演算処理装置１１０からの図形に
関する命令を受け取り、それによって主演算処理装置か
らの所望の図形出力を図形出力装置２１０に提供する。
モデム２５０は、通信回線２６０を介して他のデータ処
理システム２７０と通信することができる。
【００１６】次に図２を参照すると、本発明の好ましい
実施形態を利用した、図１のデジタル・コンピュータ１
００中のサブシステム１０のブロック図が示されてい
る。システム１０は、ユニット１２およびユニット１４
を含み、そのどちらにも中央クロック２３からクロック
が供給される。ユニット１２とユニット１４の間に、単
方向の制御線および双方向の共用データ経路（あるいは
バス）が接続されている。制御線Ｄ＿Ｖａｌ＿Ｌ １
８、Ａ＿Ｖａｌ＿Ｌ １９およびＳｉｚｅ＿Ｌ ２０
は、ユニット１２からユニット１４への信号送信用であ
り、制御信号Ｄ＿Ｖａｌ＿Ｒ １５、Ａ＿Ｖａｌ＿Ｒ
１６およびＳｉｚｅ＿Ｒ １７は、ユニット１４からユ
ニット１２への信号送信用である。Ｄバス２１やＡバス
２２などの共用データ経路は、ユニット１２とユニット
１４の間で信号を両方向に伝送することができる。
【００１７】本発明の好ましい実施形態において、好ま
しくはデータ有効性拡張（ＤＶＥ）プロトコルと呼ばれ
るバス・アービトレーション・プロトコルは、境界ラッ
チ同期環境における双方向のＡバス２２およびＤバス２
１上での通信を制御するための物理レベルの信号送信規
約である。ＤＶＥプロトコルは、非対称であるがフェア
であり、Ａバス２２またはＤバス２１にアクセスする際
に費やされるサイクル数（または待ち時間）が最小限に
なるように、またＡバス２２ならびにＤバス２１上の有
効サイクル数（または帯域幅）が最大限になるように設
計されている。ＤＶＥプロトコルは、非対称性であるた
め、基本的に第１の側と第２の側を有する。このＤＶＥ
プロトコルの２つの側は図２に左側と右側を有するもの
として示した。たとえば、左側のユニット１２はＤＶＥ
プロトコルの左側を実施することができ、右側のユニッ
ト１４はＤＶＥプロトコルの右側を実施することができ
る。最も重要な態様は、２つの通信を行うユニット、す
なわちユニット１２およびユニット１４がＤＶＥプロト
コルの一方の側を相補的に実施することであり、したが
ってこの特定の割当ては強制的なものではない。
【００１８】ＤＶＥプロトコルは、位相同期すべきユニ
ット１２およびユニット１４に分配される中央制御クロ
ック２３を必要とするが、おそらく適切に制御されたス
キューでそれらを分離することができる。ユニット１２
とユニット１４の間でのデータまたは制御情報の転送は
すべて、１サイクル／クロック（クロック当たりのサイ
クル）を基準として行われる。この単一のサイクルを、
インターフェース・サイクルと呼ぶ。上記で定義したよ
うに、単一の信号線はそれぞれ、１インターフェース・
サイクルでせいぜい単一ビットの情報を転送できるにす
ぎない。
【００１９】ＤＶＥプロトコルは、ユニット１２および
ユニット１４によって、双方向のＡバス２２またはＤバ
ス２１、あるいはその両方へのアクセス権を獲得するた
めに利用される。Ｄバス２１へのアクセスが確立された
後は、いくつかの連続したサイクルにわたってデータを
転送することができる。このような連続した転送を、ト
ランザクションと呼ぶ。トランザクションの終了時に、
送信ユニット（ユニット１２またはユニット１４）は、
Ｄバス２１の制御を放棄するか、あるいは送信ユニット
が連続したトランザクションを行いたい場合は再度Ｄバ
スの獲得を試みることができる。単一のサイクル／クロ
ック中の有効な情報の伝送を、スライスと呼ぶ。
【００２０】ＤＶＥプロトコルは、境界ラッチ（図示せ
ず）を利用して最大のバス性能を可能にする。制御線は
境界ラッチされているため、一方の側は、他方の側の制
御線が１サイクル遅れて制御パイプラインを作成するの
を見届ける。この制御パイプラインにより、ＤＶＥプロ
トコルの非対称な左側および右側によってＡバス２２お
よびＤバス２１上での競合を制御することができる。
【００２１】ＤＶＥプロトコルは、好ましくは２つのト
ランザクション形式、すなわちアドレス・トランザクシ
ョン（Ａトランザクション）とアドレス／データ・トラ
ンザクション（ＡＤトランザクション）で、Ａバス２２
およびＤバス２１の制御をサポートする。その上、好ま
しくは３本の単一方向の制御信号線、すなわちアドレス
有効（Ａ＿Ｖａｌ）線、データ有効（Ｄ＿Ｖａｌ）線、
およびデータ・トランザクション・サイズ（ｓｉｚｅ）
線を利用してＤＶＥプロトコルをサポートする。前述の
図２に示したように、ＤＶＥプロトコルの左側をサポー
トするには、ユニット１２のＤ＿Ｖａｌ＿Ｌ線１８、Ａ
＿Ｖａｌ＿Ｌ線１９およびｓｉｚｅ＿Ｌ線２０を利用
し、ＤＶＥプロトコルの右側をサポートするには、ユニ
ット１４のＤ＿Ｖａｌ＿Ｒ線１５、Ａ＿Ｖａｌ＿Ｒ線１
６およびｓｉｚｅ＿Ｒ線１７を利用する。
【００２２】Ａトランザクションは、送信側ユニット
（ユニット１２またはユニット１４）がそのＡ＿Ｖａｌ
を立ち上げると開始され、ＡＤトランザクションは、送
信側ユニットがそのＡ＿ＶａｌとＤ＿Ｖａｌの両方を立
ち上げると開始される。次いで、送信側ユニットは、こ
れらの立ち上げられた信号線を立ち下げて要求されたト
ランザクションを開始する。左側のＡトランザクショ
ン、左側のＡＤトランザクションあるいは右側のＡＤト
ランザクションの間、アドレスは、Ａ＿Ｖａｌが立ち下
げられたのと同じサイクルで使用可能になる。右側のＡ
トランザクションの間、アドレスは、Ａ＿Ｖａｌが立ち
下げられた１サイクル後に使用可能になる。その上、Ａ
Ｄトランザクションの間は、アドレスが使用可能になる
とサイズ情報も使用可能になり、データは、アドレスが
使用可能になった後のサイクルで使用可能になる。非活
動状態のＡ＿Ｖａｌは、フェアネス・サイクルを表し、
どちらかの側での連続したトランザクションの合間にこ
れを通知する必要がある。
【００２３】本発明の好ましい実施形態として、ＤＶＥ
プロトコルの規定を以下のように要約することができ
る。 ・どちらの側も、そのＡ＿Ｖａｌ信号を立ち上げること
によって、サイクル当たりせいぜい１つのトランザクシ
ョンを開始できるにすぎない。そのトランザクションが
ＡＤトランザクションである場合、送信側は、そのＡ＿
Ｖａｌ信号と同時にそのＤ＿Ｖａｌ信号を立ち上げる必
要がある。どちらの側も、データ・バスがデータ・トラ
ンザクションのために活動状態である間、Ａトランザク
ションを開始することができる。 ・ＡＤトランザクションでは、送信側は、そのＡ＿Ｖａ
ｌ信号が立ち下げた後のサイクルでアドレスを送信し、
アドレスを送信した後のサイクルでデータの送信を開始
する。 ・Ｓｉｚｅ信号は、アドレスと同じサイクルで送信され
る。 ・要求バスが使用中の場合、どちらの側も、そのＡ＿Ｖ
ａｌ信号またはＤ＿Ｖａｌ信号、あるいはその両方を立
ち上げ、継続中のトランザクションが完了する前のサイ
クルまでその信号を活動状態に保つことによって、バス
を予約することができる。 ・Ａトランザクションでは、両方の側が同じサイクルで
ＡＤトランザクションの開始を試みた場合、ＤＶＥプロ
トコルの右側は、データ・バスをＤＶＥプロトコルの左
側に明け渡す必要がある。右側は、そのＡ＿Ｖａｌおよ
びＤ＿Ｖａｌ信号を立ち上げ続けてバスを予約すること
ができる。 ・右側がそのＡ＿Ｖａｌ信号を立ち上げるのと同じサイ
クルで左側がそのＡ＿Ｖａｌ信号を立ち上げてＡトラン
ザクションを開始した場合、ＤＶＥプロトコルの右側
は、Ａトランザクションを続行することができる。右側
は、そのＡ＿Ｖａｌ信号を立ち上げた後の第２のサイク
ルでアドレスを送信する。 ・受信ユニットの状態機械への、Ａ＿ＶａｌおよびＤ＿
Ｖａｌ信号の必要な伝播を可能にするために、拡張Ｄ＿
Ｖａｌプロトコルを利用する連続した右側のＡＤトラン
ザクションの場合を除き、右側は、少なくとも２サイク
ルの間Ａ＿ＶａｌおよびＤ＿Ｖａｌを活動状態に保つ必
要がある。左側は、これらの信号を１サイクルの間だけ
活動状態に保つ必要がある。 ・どちらかの側によって開始された連続するトランザク
ションは、少なくとも１つのアイドル状態のＡ＿Ｖａｌ
信号で分離する必要がある。これをフェアネス・サイク
ルと呼ぶ。
【００２４】次に、図３を参照すると、連続する左側の
ＡＤトランザクションのタイミング図が示されている。
送信側ユニット１２はまず、ｔ1でそのＡ＿Ｖａｌ＿Ｌ
１９およびＤ＿Ｖａｌ＿Ｌ １８を立ち上げ、次いで
送信側ユニット１４のＡ＿Ｖａｌ＿Ｒ １６およびＤ＿
Ｖａｌ＿Ｒ １５の前のサイクルｔ0での状況（このと
きだけ使用可能）をチェックする。前のサイクルｔ
0は、左側のフェアネス・サイクルを表す。したがっ
て、Ａ＿Ｖａｌ＿Ｒ １６およびＤ＿Ｖａｌ＿Ｒ １５
が立ち上げられている場合、ユニット１４がアクセス権
を獲得し、前のＡＤトランザクションがすべて完了する
とすぐにＡバス２２およびＤバス２１を支配することに
なる。しかし、図３に示したように、Ａ＿Ｖａｌ＿Ｒ
１６およびＤ＿Ｖａｌ＿Ｒ １５が非活動状態である場
合は、ユニット１２がアクセス権を獲得し、前のＡＤト
ランザクションがすべて完了するとすぐにＡバス２２お
よびＤバス２１を支配する。したがって、ｔ2でアドレ
スが使用可能となり、ｔ3でデータが使用可能となる。
その上、アドレスがｔ3で使用可能になると、サイズ情
報も使用可能となる。サイズ情報によって、保留状態の
送信側ユニットは、その制御線を立ち下げるサイクルを
「予測」することが可能となる。それは、データ転送の
完了前のサイクルである。本発明の好ましい実施形態と
しては、すべてのデータ・トランザクションのサイズ
は、少なくとも２サイクルの長さになる。
【００２５】ｔ3において送信側ユニット１２は、その
Ａ＿Ｖａｌ＿Ｌ １９およびＤ＿Ｖａｌ＿Ｌ １８を再
び立ち上げ、次いで送信側ユニット１４のＡ＿Ｖａｌ＿
Ｒ１６およびＤ＿Ｖａｌ＿Ｒ １５のｔ2での状況をチ
ェックする。ユニット１４が送信を行っていないため、
ユニット１２は、前のＡＤトランザクションが完了する
とすぐにＡバス２２およびＤバス２１を支配し、ｔ4で
アドレスが使用可能となり、ｔ5でデータが使用可能と
なる。２つの連続した左側のデータ転送の間にギャップ
はない。
【００２６】ユニット１２とユニット１４の両方が、そ
れぞれのＡ＿Ｖａｌ＿Ｌ １９およびＤ＿Ｖａｌ＿Ｌ
１８、ならびにＡ＿Ｖａｌ＿Ｒ １６およびＤ＿Ｖａｌ
＿Ｒ１５を共に立ち上げている場合、前述の制御パイプ
ラインのため、ユニット１２とユニット１４のどちらも
１サイクル後まで状況を把握できないことになる。これ
が非対称性となる場合であり、ＡＤトランザクション・
タイの場合は左側（すなわちユニット１２）がアクセス
権を獲得する。
【００２７】同様に、左側のＡトランザクションの場
合、送信側ユニット１２はまず、Ａ＿Ｖａｌ＿Ｌ １９
を立ち上げた後、送信側ユニット１４のＡ＿Ｖａｌ＿Ｒ
１６およびＤ＿Ｖａｌ＿Ｒ １５の前のサイクルでの
状況（このときだけ使用可能）をチェックする。前のサ
イクルは、左側のフェアネス・サイクルを表すので、Ａ
＿Ｖａｌ＿Ｒ １６が活動状態である場合、あるいは保
留中の右側のＡＤトランザクションが開始するように予
定されている場合、ユニット１２はＡバス２２を獲得す
ることができない。そうでない場合、ユニット１２は、
前のトランザクションがすべて完了するとすぐにＡバス
２２を支配する。
【００２８】次に、図４を参照すると、連続した右側の
ＡＤトランザクションのタイミング図が示されている。
送信側ユニット１４はまず、ｔ1でＡ＿Ｖａｌ＿Ｒ １
６およびＤ＿Ｖａｌ＿Ｒ １５を立ち上げる。右側（す
なわちユニット１４）は、どんなＡＤトランザクション
・タイにおいてもアクセス権を獲得できないため、この
サイクルは、右側のフェアネス・サイクルを表す。次い
で、活動状態のＡ＿Ｖａｌ＿Ｒ １６およびＤ＿Ｖａｌ
＿Ｒ １５の２番目のサイクルｔ2で、ユニット１４
は、送信側ユニット１２のＡ＿Ｖａｌ＿Ｌ １９および
Ｄ＿Ｖａｌ＿Ｌ１８の前のサイクルｔ1での状況（この
ときだけ使用可能）をチェックする。この前のサイクル
ｔ1は、右側のフェアネス・サイクルを表すので、Ａ＿
Ｖａｌ＿Ｌ １９およびＤ＿Ｖａｌ＿Ｌ １８が活動状
態である場合、ユニット１２がアクセス権を獲得し、前
のＡＤトランザクションがすべて完了するとすぐにＡバ
ス２２およびＤバス２１を支配することになる。しか
し、図４に示したように、Ａ＿Ｖａｌ＿Ｌ １９および
Ｄ＿Ｖａｌ＿Ｌ １８が非活動状態である場合は、ユニ
ット１４がアクセス権を獲得し、前のＡＤトランザクシ
ョンがすべて完了するとすぐにＡバス２２およびＤバス
２１を支配する。したがって、ｔ3でアドレスが使用可
能となり、ｔ4でデータが使用可能となる。
【００２９】ｔ4において送信側ユニット１４は、その
Ａ＿Ｖａｌ＿Ｒ １６を再び立ち上げ、次いで送信ユニ
ット１２のＡ＿Ｖａｌ＿Ｌ １９およびＤ＿Ｖａｌ＿Ｌ
１８のｔ3での状況をチェックする。Ａ＿Ｖａｌ＿Ｒ
１６はｔ3で立ち下げられるが、これは右側のフェア
ネス・サイクルであるので、これもまたＡ＿Ｖａｌ＿Ｒ
の有効な第１のサイクルと見なされる。好ましくはこれ
をＤ＿Ｖａｌ拡張サイクルと呼び、本発明の名称もこれ
に因んでいる。また、ユニット１２が送信を行っていな
いので、ユニット１４は、前のＡＤトランザクションが
完了するとすぐにＡバス２２およびＤバス２１を支配
し、ｔ5でアドレスが使用可能となり、ｔ6でデータが使
用可能となる。左側の場合と同様、２つの連続した右側
のデータ転送間にギャップはない。
【００３０】Ｄ＿Ｖａｌ拡張サイクルは、右側のＡＤ送
信側ユニットが２サイクルにわたってその意図を通知し
（ＡＤが連続する場合にアクセス権を獲得できないた
め）、トランザクション間のフェアネス・サイクルを通
知する必要があるために発生する、右側の連続したＡＤ
転送に伴う問題を解決する。これによって、３未満のサ
イズの右側の連続したトランザクションについて、１サ
イクルのギャップが追加される。図４に示したように、
この解決策は、Ｄ＿Ｖａｌ＿Ｒを活動状態に保ってＡＤ
トランザクション要求を示しながら、ｔ3でＡ＿Ｖａｌ
＿Ｒを立ち下げてＡＤトランザクションを開始するもの
である。ｔ4において、Ａ＿Ｖａｌ＿Ｒは、Ｄ＿Ｖａｌ
＿Ｒと共に活動状態になり、左側の送信側のＡ＿Ｖａｌ
＿ＬおよびＤ＿Ｖａｌ＿Ｌの状況がチェックされる。こ
のようにして、Ｄ＿Ｖａｌのみのサイクルは、右側のフ
ェアネス・サイクルならびに第１の右側ＡＤ通知サイク
ルを表す。
【００３１】同様に、右側のＡトランザクションの場
合、送信側ユニット１４はまず、Ａ＿Ｖａｌ＿Ｒ １６
を立ち上げる。Ａ＿Ｖａｌ＿Ｒ １６が立ち下げられた
１サイクル後に活動状態になるアドレスが非対称である
ため、左側と右側のどちらのＡトランザクションもＡト
ランザクション・タイにおいて続行することができる。
前述のように、保留状態の左側ＡＤトランザクションが
開始するように予定されている場合だけは、ユニット１
４は、Ａバス２２を獲得できない。
【００３２】次に、図５を参照すると、左側−右側−左
側−右側の連続したＡＤトランザクションのタイミング
図が示されている。図示したように、この場合もやは
り、すべてのデータ転送間にギャップはない。
【００３３】次に、図６を参照すると、本発明の好まし
い実施形態による送信側ユニットのトランザクションの
状態遷移図が示されている。図６に示したように、送信
側ユニットには好ましくは５つの状態がある。実線は、
左側のユニットと右側のユニットのどちらか一方につい
ての状態を示し、破線は、右側のユニットだけについて
の状態を示している。状態ＩＤＬＥ ２００では、送信
側ユニットは、いつでもデータを送信できる状態にあ
る。右側から着信するデータ転送があると、送信側ユニ
ットは、保留中の右側のＡＤトランザクションのために
Ｔ１を介して状態ＤＥＬＡＹ ２３０に進む。しかし、
左側から着信するデータ転送があると、送信側ユニット
は、保留中の左側のＡＤトランザクションのために、状
態ＩＤＬＥ２００からＴ２を介して状態ＲＥＳＥＲＶＥ
＿Ｄ ２１０に進む。左側の送信側ユニットは、Ｔ５を
介して状態ＲＥＳＥＲＶＥ＿Ｄ ２１０に留まるか、あ
るいは右側のデータ転送の完了前のサイクルでＴ７を介
して状態ＩＤＬＥ ２００に戻ることができる。右側の
送信側ユニットは、Ｔ５を介して状態ＲＥＳＥＲＶＥ＿
Ｄ ２１０に進むか、あるいは左側のデータ転送の完了
前のサイクルでＴ７を介して状態ＩＤＬＥ ２００に戻
ることができる。状態ＲＥＳＥＲＶＥ＿Ｄ２１０から、
右側の送信側ユニットは、連続したトランザクションの
ためにＴ６を介して状態ＥＸＴＥＮＤ＿ＤＶ ２４０に
進み、進行中のＡＤトランザクションの完了前のサイク
ルでＴ８を介してＲＥＳＥＲＶＥ＿Ｄに戻ることができ
る。
【００３４】状態ＩＤＬＥ ２００から、送信側ユニッ
トは、保留中の左側または右側のＡトランザクションの
ために、Ｔ３を介して状態ＲＥＳＥＲＶＥ＿Ａ ２２０
に進むことができる。左側の送信側ユニットは、Ｔ９を
介して状態ＲＥＳＥＲＶＥ＿Ａ ２２０に留まるか、あ
るいは右側のアドレス転送の完了前のサイクルでＴ３を
介して状態ＩＤＬＥ ２００に進むことができる。右側
の送信ユニットは、Ｔ９を介して状態ＲＥＳＥＲＶＥ＿
Ａ ２２０に留まるか、あるいは左側のアドレス転送の
完了前のサイクルで状態ＩＤＬＥ ２００に進むことが
できる。
【００３５】次に、図７を参照すると、本発明の好まし
い実施形態における受信側ユニットの状態遷移図が示さ
れている。図７に示したように、受信側ユニットには好
ましくは３つの状態がある。状態ＩＤＬＥ ３００で
は、受信側ユニットは、いつでもデータを受信できる状
態にある。受信側ユニットは、いつでもデータを受信で
きる状態にあるとき、状態ＩＤＬＥ ３００に留まる。
Ａ＿ＶａｌとＤ＿Ｖａｌの両方がＡＤトランザクション
のために立ち上げられると、受信側ユニットは、Ｔ１を
介して状態ＲＥＳＥＲＶＥ＿Ｄ ３１０に進む。受信側
ユニットは、Ａ＿Ｖａｌが立ち上げられている場合はＴ
３を介して状態ＲＥＳＥＲＶＥ＿Ｄ ３１０に留まり、
Ａ＿Ｖａｌが立ち下げられている場合はＴ４を介して状
態ＩＤＬＥ３００に戻る。状態ＩＤＬＥ ３００から、
受信側ユニットは、ＡトランザクションのためにＤ＿Ｖ
ａｌが立ち下げられている間にＡ＿Ｖａｌが立ち上げら
れると、Ｔ２を介して状態ＲＥＳＥＲＶＥ＿Ａ ３２０
に進むことができる。受信側ユニットは、Ａ＿Ｖａｌが
立ち上げられた状態になっている場合はＴ５を介して状
態ＲＥＳＥＲＶＥ＿Ａ ３２０に留まり、Ａ＿Ｖａｌが
立ち下げられると状態ＩＤＬＥ ３００に戻る。
【００３６】以上述べたように、本発明は、好ましくは
ＤＶＥプロトコルと呼ぶ、帯域幅が増加し待ち時間が減
少したバス・アービトレーション・プロトコルを提供す
る。データ・トランザクションのサイズ情報が、Ｄ＿Ｖ
ａｌ拡張サイクルと共に追加されている。Ａ＿Ｖａｌが
立ち下げられたサイクルで送信側ユニットおよび受信側
ユニットが使用できるデータ・トランザクションのサイ
ズ情報によって、最初の送信側と受信側のどちらか一方
で保留中のＡＤトランザクションが、Ｄバスの使用可能
性を予想することができ、ＡＤトランザクションをＤバ
ス上で継ぎ目のない形で開始することができる。これに
よって、１より大きいデータ・トランザクション・サイ
ズの場合に、同じ側か異なる側のどちらか一方での連続
した転送における帯域幅の損失がなくなる。ただし、一
方の側の連続したトランザクションと両側間の制御パイ
プラインとの間にフェアネス・サイクルが必要なため、
データ・トランザクション・サイズが１である連続した
転送では、Ｄバス上で１サイクルのギャップができるこ
とになる。
【００３７】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３８】（１）各ユニットが少なくとも１つの制御
信号とサイズ信号を有する、コンピュータ・システム内
のサブシステムの第１ユニットと第２ユニットの間でデ
ータ・バスへのアクセスを調停する方法であって、デー
タ・トランザクションを開始するために、前記ユニット
の一方によって前記少なくとも１つの制御信号を立ち上
げる段階と、前記少なくとも１つの制御信号を最初に立
ち上げる前記ユニットの任意の一方に対して、前記デー
タ・バスへのアクセスを認可する段階と、前記サイズ信
号によって前記データ・トランザクションのデータ・サ
イズを伝送する段階と、前記データ・バスが前記データ
・トランザクションによって占有されているときに、前
記ユニットの別の一方によって前記データ・バスを前記
データ・トランザクションの前記サイズ信号に応答して
決定される長さで予約する段階と、１より大きいデータ
・サイズを有する任意の連続したデータ・トランザクシ
ョンについて前記データ・バス上に間隙が存在しないよ
うに、前記データ・トランザクションが完了するとすぐ
に、前記ユニットの別の一方に対して前記データ・バス
へのアクセスを認可する段階とを含む方法。 （２）左側のユニットとして指定された前記ユニットの
一方によって前記データ・トランザクションを開始する
ための前記立上げ段階が少なくとも１サイクルであるこ
とを特徴とする、上記（１）に記載の、コンピュータ・
システム内のサブシステムの第１ユニットと第２ユニッ
トの間でデータ・バスへのアクセスを調停する方法。 （３）右側ユニットとして指定された前記ユニットの一
方によって前記データ・トランザクションを開始するた
めの前記立上げ段階が少なくとも２サイクルであること
を特徴とする、上記（１）に記載の、コンピュータ・シ
ステム内のサブシステムの第１ユニットと第２ユニット
の間でデータ・バスへのアクセスを調停する方法。 （４）前記ユニットのうちの同じ一方によって連続的に
開始される前記立上げ段階が、少なくとも１つの前記制
御信号の立上げ時に少なくとも１つのアイドル・サイク
ルで分離されることを特徴とする、上記（１）に記載
の、コンピュータ・システム内のサブシステムの第１ユ
ニットと第２ユニットの間でデータ・バスへのアクセス
を調停する方法。 （５）前記予約段階が、少なくとも１つの制御信号を立
ち上げ、前記データ・トランザクションが完了する前の
サイクルまで前記少なくとも１つの制御信号を活動状態
に保つことによることを特徴とする、上記（１）に記載
の、コンピュータ・システム内のサブシステムの第１ユ
ニットと第２ユニットの間でデータ・バスへのアクセス
を調停する方法。 （６）各ユニットが少なくとも１つの制御信号とサイズ
信号を有する、コンピュータ・システム内のサブシステ
ムの第１ユニットと第２ユニットの間でデータ・バスへ
のアクセスを調停する方法であって、左側のトランザク
ションを開始するために、少なくとも１サイクルの間前
記第１ユニットの前記少なくとも１つの制御信号を立ち
上げる段階と、右側のトランザクションを開始するため
に、少なくとも２サイクルの間前記第２ユニットの前記
少なくとも１つの制御信号を立ち上げる段階と、前記ユ
ニットの両方から異なるサイクルで制御信号の立ち上げ
が行われる場合に、前記少なくとも１つの制御信号を最
初に立ち上げる前記ユニットの一方に対して前記バスへ
のアクセスを認可する段階と、前記ユニットの両方から
同じサイクルで制御信号の立ち上げが行われる場合に、
左側のユニットとして指定された前記ユニットの一方に
対して前記データ・バスへのアクセスを認可する段階と
前記サイズ信号によってデータ・トランザクションのデ
ータ・サイズを伝送する段階と、前記少なくとも１つの
制御信号の立上げ時に、前記ユニットのうちの同じ一方
によって開始された連続する立上げを、少なくとも１つ
のアイドル・サイクルで分離する段階と、前記バスが前
記データ・トランザクションによって占有されていると
きに、少なくとも１つの制御バスを活動状態にし、前記
データ・トランザクションが完了する前のサイクルまで
前記少なくとも１つの制御バスを活動状態に保つことに
よって、前記バスを、前記データ・トランザクションの
前記サイズ信号によって決定される長さで予約する段階
とを含む方法。 （７）前記立上げ段階が、アドレスを伝送するために前
記少なくとも１つの制御信号のうちの１つを立ち上げる
段階を含むことを特徴とする、上記（６）に記載の、コ
ンピュータ・システム内のサブシステムの第１ユニット
と第２ユニットの間でデータ・バスへのアクセスを調停
する方法。 （８）前記立上げ段階が、データを伝送するために前記
少なくとも１つの制御信号のうちの２つを立ち上げる段
階を含むことを特徴とする、上記（６）に記載の、コン
ピュータ・システム内のサブシステムの第１ユニットと
第２ユニットの間でデータ・バスへのアクセスを調停す
る方法。 （９）右側のトランザクションを開始するための前記立
上げ段階が、連続した右側のトランザクションのための
前記少なくとも２つのサイクルのうちの最初のサイクル
に、前記少なくとも１つの制御信号のうちの１つを立ち
下げる段階を含むことを特徴とする、上記（６）に記載
の、コンピュータ・システム内のサブシステムの第１ユ
ニットと第２ユニットの間でデータ・バスへのアクセス
を調停する方法。 （１０）各ユニットがそれぞれ少なくとも１つの制御信
号とサイズ信号を有する、サブシステムの第１ユニット
および第２ユニットの間でデータ・バスへのアクセスを
調停するためのプロトコルを有するコンピュータ・シス
テムであって、左側のトランザクションを開始するため
に、少なくとも１サイクルの間前記第１ユニットの前記
少なくとも１つの制御信号を立ち上げる手段と、右側の
トランザクションを開始するために、少なくとも２サイ
クルの間前記第２ユニットの前記少なくとも１つの制御
信号を立ち上げる手段と、前記両方のユニットから異な
るサイクルで制御信号が立ち上げられた場合に、前記ユ
ニットのうち前記少なくとも１つの制御信号を先に立ち
上げた方に前記バスへのアクセスを認可する手段と、前
記両方のユニットから同じサイクルで制御信号が立ち上
げられた場合に、前記ユニットのうち左側のユニットと
して指定された方に前記データ・バスへのアクセスを認
可する手段と、前記サイズ信号によってデータ・トラン
ザクションのデータ・サイズを伝送する手段と、前記少
なくとも１つの制御信号の立上げ時に、前記ユニットの
同じ一方によって開始された連続した立上げを、少なく
とも１つのアイドル・サイクルで分離する手段と、前記
バスが前記データ・トランザクションによって占有され
ているときに、少なくとも１つの制御バスを活動状態に
して、前記データ・トランザクションが完了する前のサ
イクルまで活動状態に保つことによって、前記バスを前
記データ・トランザクションの前記サイズ信号によって
決定される長さで予約する手段とを含むコンピュータ・
システム。 （１１）前記立上げ手段が、アドレスを伝送するために
前記少なくとも１つの制御信号のうちの１つを立ち上げ
る手段を含むことを特徴とする、上記（１０）に記載の
サブシステムの第１ユニットと第２ユニットの間でデー
タ・バスへのアクセスを調停するためのプロトコルを有
するコンピュータ・システム。 （１２）前記立上げ手段が、データを伝送するために前
記少なくとも１つの制御信号のうちの２つを立ち上げる
手段を含むことを特徴とする、上記（１０）に記載のサ
ブシステムの第１ユニットと第２ユニットの間でデータ
・バスへのアクセスを調停するためのプロトコルを有す
るコンピュータ・システム。 （１３）右側のトランザクションを開始するための前記
立上げ手段が、連続した右側のトランザクション用の少
なくとも２つの前記サイクル内の最初のサイクルに、前
記少なくとも１つの制御信号のうちの１つを立ち下げる
手段を含むことを特徴とする、上記（１０）に記載のサ
ブシステムの第１ユニットと第２ユニットの間でデータ
・バスへのアクセスを調停するためのプロトコルを有す
るコンピュータ・システム。
【図面の簡単な説明】
【図１】本発明の好ましい実施形態を利用した、典型的
なデジタル・コンピュータのブロック図である。
【図２】本発明の好ましい実施形態に基づくバス・アー
ビトレーション・プロトコルを利用した、図１のデジタ
ル・コンピュータ内のサブシステム用の２つの対等ユニ
ットのブロック図である。
【図３】本発明の好ましい実施形態に基づく、連続する
左側のデータ・トランザクションのタイミング図であ
る。
【図４】本発明の好ましい実施形態に基づく、連続する
右側のデータ・トランザクションのタイミング図であ
る。
【図５】本発明の好ましい実施形態に基づく、左側−右
側−左側−右側の連続するデータ・トランザクションの
タイミング図である。
【図６】本発明の好ましい実施形態に基づく送信側ユニ
ットを示す状態遷移図である。
【図７】本発明の好ましい実施形態に基づく受信側ユニ
ットを示す状態遷移図である。
【符号の説明】
１０ システム １２ ユニット １４ ユニット １５ Ｄ＿Ｖａｌ＿Ｒ １６ Ａ＿Ｖａｌ＿Ｒ １７ ｓｉｚｅ＿Ｒ １８ Ｄ＿Ｖａｌ＿Ｌ １９ Ａ＿Ｖａｌ＿Ｌ ２０ ｓｉｚｅ＿Ｌ ２１ Ｄバス ２２ Ａバス ２３ 中央クロック １００ デジタル・コンピュータ １０５ 筐体 １１０ 主演算処理装置 １２０ 主記憶装置 １３０ 入力装置 １４０ 出力装置 １５０ バス １６０Ａ アダプタ・スロット １６０Ｂ アダプタ・スロット １６０Ｃ アダプタ・スロット １６０Ｄ アダプタ・スロット ２００ グラフィックス・アダプタ ２１０ 図形出力装置 ２５０ モデム ２５５ ハード・ディスク ２６０ 通信回線 ２７０ 他のデータ処理システム ２００ ＩＤＬＥ ２１０ ＲＥＳＥＲＶＥ＿Ｄ ２２０ ＲＥＳＥＲＶＥ＿Ａ ２３０ ＤＥＬＡＹ ２４０ ＥＸＴＥＮＤ＿ＤＶ ３００ ＩＤＬＥ ３１０ ＲＥＳＥＲＶＥ＿Ｄ ３２０ ＲＥＳＥＲＶＥ＿Ａ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー・アラン・ヒューズ アメリカ合衆国78681 テキサス州ラウン ド・ロック モッキングバード・ドライブ 2302 (72)発明者 ジェフリー・トマス・クリューレン アメリカ合衆国78717 テキサス州オース チン ブリムストーン・レーン 9107 (72)発明者 オードリー・デーヴィス・ロモノフスキー アメリカ合衆国78750 テキサス州オース チン グランド・オーク・サークル 10516 (72)発明者 サンジャイ・ラグナート・デシュパンデ アメリカ合衆国78729 テキサス州オース チン エルクホーン・マウンテン・トレー ル 7905

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】各ユニットが少なくとも１つの制御信号と
    サイズ信号を有する、コンピュータ・システム内のサブ
    システムの第１ユニットと第２ユニットの間でデータ・
    バスへのアクセスを調停する方法であって、 データ・トランザクションを開始するために、前記ユニ
    ットの一方によって前記少なくとも１つの制御信号を立
    ち上げる段階と、 前記少なくとも１つの制御信号を最初に立ち上げる前記
    ユニットの任意の一方に対して、前記データ・バスへの
    アクセスを認可する段階と、 前記サイズ信号によって前記データ・トランザクション
    のデータ・サイズを伝送する段階と、 前記データ・バスが前記データ・トランザクションによ
    って占有されているときに、前記ユニットの別の一方に
    よって前記データ・バスを前記データ・トランザクショ
    ンの前記サイズ信号に応答して決定される長さで予約す
    る段階と、１より大きいデータ・サイズを有する任意の
    連続したデータ・トランザクションについて前記データ
    ・バス上に間隙が存在しないように、前記データ・トラ
    ンザクションが完了するとすぐに、前記ユニットの別の
    一方に対して前記データ・バスへのアクセスを認可する
    段階とを含む方法。
  2. 【請求項２】左側のユニットとして指定された前記ユニ
    ットの一方によって前記データ・トランザクションを開
    始するための前記立上げ段階が少なくとも１サイクルで
    あることを特徴とする、請求項１に記載の、コンピュー
    タ・システム内のサブシステムの第１ユニットと第２ユ
    ニットの間でデータ・バスへのアクセスを調停する方
    法。
  3. 【請求項３】右側ユニットとして指定された前記ユニッ
    トの一方によって前記データ・トランザクションを開始
    するための前記立上げ段階が少なくとも２サイクルであ
    ることを特徴とする、請求項１に記載の、コンピュータ
    ・システム内のサブシステムの第１ユニットと第２ユニ
    ットの間でデータ・バスへのアクセスを調停する方法。
  4. 【請求項４】前記ユニットのうちの同じ一方によって連
    続的に開始される前記立上げ段階が、少なくとも１つの
    前記制御信号の立上げ時に少なくとも１つのアイドル・
    サイクルで分離されることを特徴とする、請求項１に記
    載の、コンピュータ・システム内のサブシステムの第１
    ユニットと第２ユニットの間でデータ・バスへのアクセ
    スを調停する方法。
  5. 【請求項５】前記予約段階が、少なくとも１つの制御信
    号を立ち上げ、前記データ・トランザクションが完了す
    る前のサイクルまで前記少なくとも１つの制御信号を活
    動状態に保つことによることを特徴とする、請求項１に
    記載の、コンピュータ・システム内のサブシステムの第
    １ユニットと第２ユニットの間でデータ・バスへのアク
    セスを調停する方法。
  6. 【請求項６】各ユニットが少なくとも１つの制御信号と
    サイズ信号を有する、コンピュータ・システム内のサブ
    システムの第１ユニットと第２ユニットの間でデータ・
    バスへのアクセスを調停する方法であって、 左側のトランザクションを開始するために、少なくとも
    １サイクルの間前記第１ユニットの前記少なくとも１つ
    の制御信号を立ち上げる段階と、 右側のトランザクションを開始するために、少なくとも
    ２サイクルの間前記第２ユニットの前記少なくとも１つ
    の制御信号を立ち上げる段階と、 前記ユニットの両方から異なるサイクルで制御信号の立
    ち上げが行われる場合に、前記少なくとも１つの制御信
    号を最初に立ち上げる前記ユニットの一方に対して前記
    バスへのアクセスを認可する段階と、 前記ユニットの両方から同じサイクルで制御信号の立ち
    上げが行われる場合に、左側のユニットとして指定され
    た前記ユニットの一方に対して前記データ・バスへのア
    クセスを認可する段階と前記サイズ信号によってデータ
    ・トランザクションのデータ・サイズを伝送する段階
    と、 前記少なくとも１つの制御信号の立上げ時に、前記ユニ
    ットのうちの同じ一方によって開始された連続する立上
    げを、少なくとも１つのアイドル・サイクルで分離する
    段階と、 前記バスが前記データ・トランザクションによって占有
    されているときに、少なくとも１つの制御バスを活動状
    態にし、前記データ・トランザクションが完了する前の
    サイクルまで前記少なくとも１つの制御バスを活動状態
    に保つことによって、前記バスを、前記データ・トラン
    ザクションの前記サイズ信号によって決定される長さで
    予約する段階とを含む方法。
  7. 【請求項７】前記立上げ段階が、アドレスを伝送するた
    めに前記少なくとも１つの制御信号のうちの１つを立ち
    上げる段階を含むことを特徴とする、請求項６に記載
    の、コンピュータ・システム内のサブシステムの第１ユ
    ニットと第２ユニットの間でデータ・バスへのアクセス
    を調停する方法。
  8. 【請求項８】前記立上げ段階が、データを伝送するため
    に前記少なくとも１つの制御信号のうちの２つを立ち上
    げる段階を含むことを特徴とする、請求項６に記載の、
    コンピュータ・システム内のサブシステムの第１ユニッ
    トと第２ユニットの間でデータ・バスへのアクセスを調
    停する方法。
  9. 【請求項９】右側のトランザクションを開始するための
    前記立上げ段階が、連続した右側のトランザクションの
    ための前記少なくとも２つのサイクルのうちの最初のサ
    イクルに、前記少なくとも１つの制御信号のうちの１つ
    を立ち下げる段階を含むことを特徴とする、請求項６に
    記載の、コンピュータ・システム内のサブシステムの第
    １ユニットと第２ユニットの間でデータ・バスへのアク
    セスを調停する方法。
  10. 【請求項１０】各ユニットがそれぞれ少なくとも１つの
    制御信号とサイズ信号を有する、サブシステムの第１ユ
    ニットおよび第２ユニットの間でデータ・バスへのアク
    セスを調停するためのプロトコルを有するコンピュータ
    ・システムであって、 左側のトランザクションを開始するために、少なくとも
    １サイクルの間前記第１ユニットの前記少なくとも１つ
    の制御信号を立ち上げる手段と、 右側のトランザクションを開始するために、少なくとも
    ２サイクルの間前記第２ユニットの前記少なくとも１つ
    の制御信号を立ち上げる手段と、 前記両方のユニットから異なるサイクルで制御信号が立
    ち上げられた場合に、前記ユニットのうち前記少なくと
    も１つの制御信号を先に立ち上げた方に前記バスへのア
    クセスを認可する手段と、 前記両方のユニットから同じサイクルで制御信号が立ち
    上げられた場合に、前記ユニットのうち左側のユニット
    として指定された方に前記データ・バスへのアクセスを
    認可する手段と、 前記サイズ信号によってデータ・トランザクションのデ
    ータ・サイズを伝送する手段と、 前記少なくとも１つの制御信号の立上げ時に、前記ユニ
    ットの同じ一方によって開始された連続した立上げを、
    少なくとも１つのアイドル・サイクルで分離する手段
    と、前記バスが前記データ・トランザクションによって
    占有されているときに、少なくとも１つの制御バスを活
    動状態にして、前記データ・トランザクションが完了す
    る前のサイクルまで活動状態に保つことによって、前記
    バスを前記データ・トランザクションの前記サイズ信号
    によって決定される長さで予約する手段とを含むコンピ
    ュータ・システム。
  11. 【請求項１１】前記立上げ手段が、アドレスを伝送する
    ために前記少なくとも１つの制御信号のうちの１つを立
    ち上げる手段を含むことを特徴とする、請求項１０に記
    載のサブシステムの第１ユニットと第２ユニットの間で
    データ・バスへのアクセスを調停するためのプロトコル
    を有するコンピュータ・システム。
  12. 【請求項１２】前記立上げ手段が、データを伝送するた
    めに前記少なくとも１つの制御信号のうちの２つを立ち
    上げる手段を含むことを特徴とする、請求項１０に記載
    のサブシステムの第１ユニットと第２ユニットの間でデ
    ータ・バスへのアクセスを調停するためのプロトコルを
    有するコンピュータ・システム。
  13. 【請求項１３】右側のトランザクションを開始するため
    の前記立上げ手段が、連続した右側のトランザクション
    用の少なくとも２つの前記サイクル内の最初のサイクル
    に、前記少なくとも１つの制御信号のうちの１つを立ち
    下げる手段を含むことを特徴とする、請求項１０に記載
    のサブシステムの第１ユニットと第２ユニットの間でデ
    ータ・バスへのアクセスを調停するためのプロトコルを
    有するコンピュータ・システム。
JP8296427A 1995-12-14 1996-11-08 データ処理システム（非対称バス・アービトレーション・プロトコル） Pending JPH09179816A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/572320 1995-12-14
US08/572,320 US5692135A (en) 1995-12-14 1995-12-14 Method and system for performing an asymmetric bus arbitration protocol within a data processing system

Publications (1)

Publication Number Publication Date
JPH09179816A true JPH09179816A (ja) 1997-07-11

Family

ID=24287300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8296427A Pending JPH09179816A (ja) 1995-12-14 1996-11-08 データ処理システム（非対称バス・アービトレーション・プロトコル）

Country Status (3)

Country Link
US (1) US5692135A (ja)
JP (1) JPH09179816A (ja)
KR (1) KR970049695A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6530000B1 (en) 1999-03-24 2003-03-04 Qlogic Corporation Methods and systems for arbitrating access to a disk controller buffer memory by allocating various amounts of times to different accessing units
US7209932B2 (en) * 2002-03-25 2007-04-24 International Business Machines Corporation Method, system, and program for allocating tasks to a plurality of processors
US7007114B1 (en) 2003-01-31 2006-02-28 Qlogic Corporation System and method for padding data blocks and/or removing padding from data blocks in storage controllers
US7080188B2 (en) 2003-03-10 2006-07-18 Marvell International Ltd. Method and system for embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7139150B2 (en) 2004-02-10 2006-11-21 Marvell International Ltd. Method and system for head position control in embedded disk drive controllers
US8166217B2 (en) 2004-06-28 2012-04-24 Marvell International Ltd. System and method for reading and writing data using storage controllers
US7757009B2 (en) 2004-07-19 2010-07-13 Marvell International Ltd. Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device
US9201599B2 (en) 2004-07-19 2015-12-01 Marvell International Ltd. System and method for transmitting data in storage controllers
US8032674B2 (en) 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
US7386661B2 (en) 2004-10-13 2008-06-10 Marvell International Ltd. Power save module for storage controllers
US7240267B2 (en) 2004-11-08 2007-07-03 Marvell International Ltd. System and method for conducting BIST operations
US7802026B2 (en) 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
US7609468B2 (en) 2005-04-06 2009-10-27 Marvell International Ltd. Method and system for read gate timing control for storage controllers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570217A (en) * 1982-03-29 1986-02-11 Allen Bruce S Man machine interface
US4745546A (en) * 1982-06-25 1988-05-17 Hughes Aircraft Company Column shorted and full array shorted functional plane for use in a modular array processor and method for using same
US4831582A (en) * 1986-11-07 1989-05-16 Allen-Bradley Company, Inc. Database access machine for factory automation network
US5179709A (en) * 1989-01-13 1993-01-12 International Business Machines Corporation Look ahead bus transfer request
CA2021192A1 (en) * 1989-07-28 1991-01-29 Malcolm A. Mumme Simplified synchronous mesh processor
US5377332A (en) * 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
US5555425A (en) * 1990-03-07 1996-09-10 Dell Usa, L.P. Multi-master bus arbitration system in which the address and data lines of the bus may be separately granted to individual masters
US5355496A (en) * 1992-02-14 1994-10-11 Theseus Research, Inc. Method and system for process expression and resolution including a generally and inherently concurrent computer language
US5239651A (en) * 1991-12-30 1993-08-24 Sun Microsystems, Inc. Method of and apparatus for arbitration based on the availability of resources
DE69320508T2 (de) * 1992-03-04 1999-03-04 Motorola Inc Verfahren und Gerät zur Busarbitrierungsdurchführung mit einem Arbiter in einem Datenverarbeitungssystem
US5564062A (en) * 1995-03-31 1996-10-08 International Business Machines Corporation Resource arbitration system with resource checking and lockout avoidance

Also Published As

Publication number Publication date
US5692135A (en) 1997-11-25
KR970049695A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0617368B1 (en) Arbitration process for controlling data flow through an I/O controller
AU639589B2 (en) Dynamic bus arbitration with grant sharing each cycle
US4363094A (en) Communications processor
JPH09179816A (ja) データ処理システム（非対称バス・アービトレーション・プロトコル）
US5574868A (en) Bus grant prediction technique for a split transaction bus in a multiprocessor computer system
KR910007645B1 (ko) 버스에서 액세스를 얻기 위한 노드용 장치 및 그 방법
US20050102456A1 (en) Command transmission method and command transmission apparatus in pipeline bus system
US20080046619A1 (en) Simultaneous Transmissions Between Multiple Master Buses and Multiple Slave Buses
EP0239300A2 (en) Multiprocessor bus protocol
JPH0782476B2 (ja) 複数のノードによる保留バスへのアクセスを制御するシステム
JP3084218B2 (ja) 通信方法及び同期通信システム
JPH02176846A (ja) 非同期装置間で通信を行なうための効率的なプロトコル
EP0492817A2 (en) Data processing system and memory controller for lock semaphore operations
JPH02289017A (ja) コンピユータシステム内でデータ転送方法
JP5230887B2 (ja) クロックフォワードシステムｉ／ｏのための効率的なクロック開始および停止装置
JPH06161950A (ja) 複式バス・アーキテクチャを有する計算システムに使用するデータ伝送の管理方法。
KR100347473B1 (ko) 버스시스템
US5838995A (en) System and method for high frequency operation of I/O bus
JPH11212939A (ja) 共通バスによって相互接続されたプロセッサを有するデータプロセッサユニット間でデータを交換するためのシステム
US6532507B1 (en) Digital signal processor and method for prioritized access by multiple core processors to shared device
US6826644B1 (en) Peripheral component interconnect arbiter implementation with dynamic priority scheme
JP4188446B2 (ja) データ交換装置およびその方法
JPH0823859B2 (ja) データ処理システム
JPH0387958A (ja) バスロツク制御方式
US7167939B2 (en) Asynchronous system bus adapter for a computer system having a hierarchical bus structure