KR970049695A - 비대칭 버스 중재 프로토콜 - Google Patents
비대칭 버스 중재 프로토콜 Download PDFInfo
- Publication number
- KR970049695A KR970049695A KR1019960044508A KR19960044508A KR970049695A KR 970049695 A KR970049695 A KR 970049695A KR 1019960044508 A KR1019960044508 A KR 1019960044508A KR 19960044508 A KR19960044508 A KR 19960044508A KR 970049695 A KR970049695 A KR 970049695A
- Authority
- KR
- South Korea
- Prior art keywords
- units
- bus
- data
- control signal
- asserting
- Prior art date
Links
- 230000000977 initiatory effect Effects 0.000 claims 4
- 230000003213 activating effect Effects 0.000 claims 2
- 230000002457 bidirectional effect Effects 0.000 abstract 1
- 230000011664 signaling Effects 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
컴퓨터 시스템에서 2개의 유닛들 중 어느 하나가 공통 버스로의 억세스를 얻는지를 결정하기 위한, 양호하게는 데이타-유효 확장(DVE) 프로토콜이라고 공지된 중재 프로토콜이 개시된다. DVE 프로토콜은 2개의 피어유닛들 간의 점간 통신에 기초한다. DVE 프로토콜은 경계 래치 동기 환경에서 양 방향 어드레스 버스 및 데이타 버스를 통해 스위치 통신을 제어하기 위한 물리적 레벨 시그널링 컨벤션이다. DVE 프로토콜은 비대칭이나, 공평하고, 어드레스 또는 데이타 버스를 억세스하는데 걸리는 주기의 수(잠복 기간)를 최소화시키고 데이타 버스뿐만 아니라 어드레스 버스를 통해 유용한 주기의 수(또는 대역 폭)을 최소화시키기 위해 설계된다. DVE 프로토콜의 비대칭성은 1보다 큰 어떤 데이타 전송 크기에 대하여 중재에 걸리는 주기의 수를 0으로 감소시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본발명의 양호한 실시예를 사용하는 전형적인 디지탈 컴퓨터의 블럭도.
제2도는 본 발명의 양호한 실시예에 따른 버스 중재 프로토콜을 사용하는 제1도의 디지탈 컴퓨터 내의 서브시스템을 위한 2개의 피어-투-피어(peer-to-peer) 유닛의 블럭도.
Claims (13)
- 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 데이타 버스로의 억세스를 중재하는 방법으로서, 상기 유닛 각각은 적어도 하나의 제어 신호 및 크기 신호를 갖고, 상기 방법은 데이타 트랜잭션을 초기화하기 위해 상기 유닛들 중 하나에 의해 상기 적어도 하나의 제어 신호를 어써트하는 단계; 상기 적어도 하나의 제어 신호를 먼저 어써트하는 것이면 상기 유닛들 중 어느 것이든지에 대한 데이타 버스로의 억세스를 허가하는 단계; 상기 트랜잭션의 데이타 크기를 상기 크기 신호를 통해 송신하는 단계; 상기 데이타 버스가 상기 데이타 트랜잭션에 의해 차지(occupy)될 때 상기 유닛들 중 다른 것에 의해 상기 데이타 버스를 확보하는 단계로서, 상기 확보의 길이는 상기 데이타 트랜잭션에 대한 상기 크기 신호에 응답하여 결정되는, 상기 확보단계; 및 1보다 큰 데이타 크기를 갖는 임의의 백-투-백(back-to-back) 데이타 트랜잭션에 대하여 상기 데이타 버스 상에 갭이 존재하지 않도록 상기 데이타 트랜잭션이 완료되자마자 상기 유닛들 중의 다른 하나에 대한 상기 데이타 버스로의 억세스를 허가하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 데이타 버스로의 억세스를 중재하는 방법.
- 제1항에 있어서, 상기 어써팅 단계는 좌측 유닛으로 지정된 상기 유닛들 중의 하나에 의해 상기 데이타 트랜잭션을 초기화하기 위해 적어도 1개의 주기인 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 데이타 버스로의 억세스를 중재하는 방법.
- 제1항에 있어서, 상기 어써팅 단계는 유측 유닛으로 지정된 상기 유닛들 중의 하나에 의해 상기 데이타 트랜잭션은 초기화하기 위해 적어도 2개의 주기인 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 데이타 버스로의 억세스를 중재하는 방법.
- 제1항에 있어서, 상기 유닛들 중 동일한 하나에 의해 연속적으로 초기화된 상기 어써팅 단계는 상기 적어도 하나의 제어 신호 어써션(assertion)시 적어도 하나의 아이들 주기에 의해 분리되는 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 데이타 버스로의 억세스를 중재하는 방법.
- 제1항에 있어서, 상기 확보 단계는 상기 데이타 트랜잭션의 완료 전의 주기까지 상기 적어도 하나의 제어 신호를 어써트하고 활성으로 유지함으로써 이루어지는 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 데이타 버스로의 억세스를 중재하는 방법.
- 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 방법으로서, 상기 유닛 각각은 적어도 하나의 제어 신호 및 크기 신호를 갖고, 상기 방법은 좌측 트랜잭션을 초기화시키기 위해 적어도 하나의 주기동안 상기 제1유닛의 상기 적어도 하나의 제어 신호를 어써팅하는 단계; 우측 트랜잭션을 초기화시키기 위해 적어도 2개의 주기 동안 상기 제2유닛의 상기 적어도 하나의 제어 신호를 어써팅하는 단계; 다른 주기에서 상기 유닛들 모두로부터 제어 신호의 어써션이 있는 경우, 상기 적어도 하나의 제어 신호를 먼저 어써트하는 상기 유닛들 중 하나에 대한 상기 버스로의 억세스를 허가하는 단계; 동일한 주기에서 상기 유닛들 모두로부터 제어 신호의 어써션이 있는 경우, 좌측 유닛으로서 지정된 상기 유닛들 중 하나에대한 상기 데이타 버스로의 엑세스를 허가하는 단계; 데이타 트랜잭션의 데이타 크기를 상기 크기 신호를 통해 송신하는 단계; 상기 적어도 하나의 제어 신호 어써션시 상기 유닛들 중의 동일한 하나에 의해 초기화된 연속 어써션을 저겅도 하나의 아이들(idle) 주기로 분리하는 단계; 및 상기 버스가 상기 데이타 트랜잭션에 의해 차지될 때, 상기 데이타 트랜잭션의 완료 전의 주기까지 상기 적어도 하나의 제어 버스를 활성화시키고 활성으로 유지시킴으로써 상기 버스를 확보하는 단계로서, 상기 유지의 길이는 상기 데이타 트랜잭션의 상기 크기 신호에 의해 결정되는, 확보 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 방법.
- 제6항에 있어서, 상기 어써팅 단계는 어드레스를 송신하기 위해 상기 적어도 하나의 제어 신호의 하나를 어써트하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 방법.
- 제6항에 있어서, 상기 어써팅 단계는 데이타를 송신하기 위해 상기 적어도 하나의 제어 신호의 둘을 어써트하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 방법.
- 제6항에 있어서, 우측 트랜잭션을 초기화하는 상기 어써팅 단계는 연속 우측 트랜잭션에 대한 상기 적어도 2개의 주기의 제1주기에서 2개의 상기 적어도 하나의 제어 신호 중 하나를 니게이팅(negating)하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템 내의 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 방법.
- 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 컴퓨터 시스템으로서, 상기 유닛 각각은 적어도 하나의 제어 신호 및 크기 신호를 갖고, 상기 컴퓨터 시스템은 좌측 트랜잭션을 초기화시키기 위해 적어도 하나의 주기 동안 상기 제1유닛의 상기 적어도 하나의 제어 신호를 어써팅하는 수단; 우측 트랜잭션을 초기화시키기 위해 적어도 2개의 주기 동안 상기 제2유닛의 상기 적어도 하나의 제어 신호를 어써팅하는 수단; 다른 주기에서 상기 유닛들 모두로부터 제어 신호의 어써션이 있는 경우, 상기 적어도 하나의 제어 신호를 먼저 어써트하는 상기 유닛들 중 하나에 대한 상기 버스로의 억세스를 허가하는 수단; 동일한 주기에서 상기 유닛들 모두로부터 제어 신호의 어써션이 있는 경우, 좌측 유닛으로서 지정된 상기 유닛들 중 하나에 대한 상기 데이타 버스로의 억세스를 허가하는 수단; 데이타 트랜잭션의 데이타 크기를 상기 크기 신호를 통해 송신하는 수단; 상기 적어도 하나의 제어 신호 어써션시 상기 유닛들 중의 동일한 것에 의해 초기화된 연속 어써션을 적어도 하나의 아이들 주기로 분리하는 수단; 및 상기 버스가 상기 데이타 트랜잭션에 의해 차지될 때, 상기 데이타 트랜잭션의 완료 전의 주기까지 상기 적어도 하나의 제어 버스를 활성화시키고 활성으로 유지시킴으로써 상기 버스를 확보하는 수단으로서, 상기 유지의 길이는 상기 데이타 트랜잭션의 상기 크기 신호에 의해 결정되는 확보 수단을 포함하는 것을 특징으로 하는 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 컴퓨터 시스템.
- 제10항에 있어서, 상기 어써팅 수단은 어드레스를 송신하기 위해 상기 적어도 하나의 제어 신호의 하나를 어써트하는 수단을 포함하는 것을 특징으로 하는 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 컴퓨터 시스템.
- 제10항에 있어서, 상기 어써팅 수단은 데이타를 송신하기 위해 상기 적어도 하나의 제어 신호의 둘을 어써트하는 수단을 포함하는 것을 특징으로 하는 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 컴퓨터 시스템.
- 제10항에 있어서, 우측 트랜잭션을 초기화하는 상기 어써팅 수단은 연속 우측 트랜잭션에 대한 상기 적어도 2개의 주기의 제1주기에서 2개의 상기 적어도 하나의 제어 신호 중 하나를 니게이팅하는 수단을 포함하는 것을 특징으로 하는 서브시스템의 제1유닛과 제2유닛 사이의 버스로의 억세스를 중재하는 컴퓨터 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/572,320 US5692135A (en) | 1995-12-14 | 1995-12-14 | Method and system for performing an asymmetric bus arbitration protocol within a data processing system |
US08/572,320 | 1995-12-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970049695A true KR970049695A (ko) | 1997-07-29 |
Family
ID=24287300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960044508A KR970049695A (ko) | 1995-12-14 | 1996-10-08 | 비대칭 버스 중재 프로토콜 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5692135A (ko) |
JP (1) | JPH09179816A (ko) |
KR (1) | KR970049695A (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6530000B1 (en) | 1999-03-24 | 2003-03-04 | Qlogic Corporation | Methods and systems for arbitrating access to a disk controller buffer memory by allocating various amounts of times to different accessing units |
US7209932B2 (en) * | 2002-03-25 | 2007-04-24 | International Business Machines Corporation | Method, system, and program for allocating tasks to a plurality of processors |
US7007114B1 (en) | 2003-01-31 | 2006-02-28 | Qlogic Corporation | System and method for padding data blocks and/or removing padding from data blocks in storage controllers |
US7080188B2 (en) | 2003-03-10 | 2006-07-18 | Marvell International Ltd. | Method and system for embedded disk controllers |
US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
US7870346B2 (en) | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
US7139150B2 (en) | 2004-02-10 | 2006-11-21 | Marvell International Ltd. | Method and system for head position control in embedded disk drive controllers |
US8166217B2 (en) | 2004-06-28 | 2012-04-24 | Marvell International Ltd. | System and method for reading and writing data using storage controllers |
US8032674B2 (en) | 2004-07-19 | 2011-10-04 | Marvell International Ltd. | System and method for controlling buffer memory overflow and underflow conditions in storage controllers |
US9201599B2 (en) | 2004-07-19 | 2015-12-01 | Marvell International Ltd. | System and method for transmitting data in storage controllers |
US7757009B2 (en) | 2004-07-19 | 2010-07-13 | Marvell International Ltd. | Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device |
US7386661B2 (en) | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
US7240267B2 (en) | 2004-11-08 | 2007-07-03 | Marvell International Ltd. | System and method for conducting BIST operations |
US7802026B2 (en) | 2004-11-15 | 2010-09-21 | Marvell International Ltd. | Method and system for processing frames in storage controllers |
US7609468B2 (en) | 2005-04-06 | 2009-10-27 | Marvell International Ltd. | Method and system for read gate timing control for storage controllers |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4570217A (en) * | 1982-03-29 | 1986-02-11 | Allen Bruce S | Man machine interface |
US4745546A (en) * | 1982-06-25 | 1988-05-17 | Hughes Aircraft Company | Column shorted and full array shorted functional plane for use in a modular array processor and method for using same |
US4831582A (en) * | 1986-11-07 | 1989-05-16 | Allen-Bradley Company, Inc. | Database access machine for factory automation network |
US5179709A (en) * | 1989-01-13 | 1993-01-12 | International Business Machines Corporation | Look ahead bus transfer request |
CA2021192A1 (en) * | 1989-07-28 | 1991-01-29 | Malcolm A. Mumme | Simplified synchronous mesh processor |
US5377332A (en) * | 1989-10-02 | 1994-12-27 | Data General Corporation | Bus arbitration algorithm and apparatus |
US5555425A (en) * | 1990-03-07 | 1996-09-10 | Dell Usa, L.P. | Multi-master bus arbitration system in which the address and data lines of the bus may be separately granted to individual masters |
US5355496A (en) * | 1992-02-14 | 1994-10-11 | Theseus Research, Inc. | Method and system for process expression and resolution including a generally and inherently concurrent computer language |
US5239651A (en) * | 1991-12-30 | 1993-08-24 | Sun Microsystems, Inc. | Method of and apparatus for arbitration based on the availability of resources |
DE69320508T2 (de) * | 1992-03-04 | 1999-03-04 | Motorola Inc | Verfahren und Gerät zur Busarbitrierungsdurchführung mit einem Arbiter in einem Datenverarbeitungssystem |
US5564062A (en) * | 1995-03-31 | 1996-10-08 | International Business Machines Corporation | Resource arbitration system with resource checking and lockout avoidance |
-
1995
- 1995-12-14 US US08/572,320 patent/US5692135A/en not_active Expired - Fee Related
-
1996
- 1996-10-08 KR KR1019960044508A patent/KR970049695A/ko active IP Right Grant
- 1996-11-08 JP JP8296427A patent/JPH09179816A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5692135A (en) | 1997-11-25 |
JPH09179816A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970049695A (ko) | 비대칭 버스 중재 프로토콜 | |
KR950035193A (ko) | 컴퓨터 네트워크 및 음성 정보와 데이타 정보를 통신하는 방법 | |
JPH10149334A (ja) | データ転送システム | |
EP0476990A2 (en) | Dynamic bus arbitration | |
JPH11513150A (ja) | Pci間ブリッジを統合する入出力プロセッサ用アーキテクチャ | |
KR920022118A (ko) | 멀티 프로세서 컴퓨터 시스템 내의 느리게 응답하는 슬레이브로 인해 낭비된 버스 대역폭을 감소시키는 방법 | |
KR910017296A (ko) | 멀티-마스터 버스 파이프라이닝 실행방법 및 장치 | |
RU97112632A (ru) | Компьютерная система, имеющая шинный интерфейс | |
JP2986176B2 (ja) | バス権制御方式およびバスシステム | |
JP2003281082A (ja) | 二バス間のトランザクションを制御する再試行方法 | |
JP2001318880A (ja) | トランザクションのスケジューリング方法 | |
KR950033878A (ko) | 버스 시스템 | |
KR960042385A (ko) | 엘알유(lru)에 의한 중재기 | |
US5255373A (en) | Decreasing average time to access a computer bus by eliminating arbitration delay when the bus is idle | |
EP1820109B1 (en) | Time-based weighted round robin arbiter | |
KR100626362B1 (ko) | 고속 대역폭의 시스템 버스를 중재하기 위한 중재기, 중재기를 포함하는 버스 시스템 및 버스 중재 방법 | |
KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
KR950023107A (ko) | 공용버스에서의 버스점유 중재장치 | |
JP2502030B2 (ja) | 同期式デ―タ処理システム用の同期化装置 | |
JPS63231665A (ja) | バス有効利用方式 | |
KR20070111060A (ko) | 무중재 amba 버스 제어 장치 및 제어 방법과 이를이용한 amba 버스 인터페이스 시스템 | |
JPH0950420A (ja) | アービトレーション方法及びアービタ | |
JPS6159563A (ja) | バス制御方式 | |
KR950015097A (ko) | 공유메모리를 이용한 이중 프로세서시스템 | |
KR960043736A (ko) | 영상 전용의 데이타버스를 가지는 영상처리시스템과 그 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |