KR890702139A - 버스에의 액세스 결정장치 및 방법 - Google Patents

버스에의 액세스 결정장치 및 방법

Info

Publication number
KR890702139A
KR890702139A KR1019880701759A KR880701759A KR890702139A KR 890702139 A KR890702139 A KR 890702139A KR 1019880701759 A KR1019880701759 A KR 1019880701759A KR 880701759 A KR880701759 A KR 880701759A KR 890702139 A KR890702139 A KR 890702139A
Authority
KR
South Korea
Prior art keywords
bus
request
extended
transmitter
cycle
Prior art date
Application number
KR1019880701759A
Other languages
English (en)
Other versions
KR910007644B1 (ko
Inventor
디.도날드선 다렐
쥬니어 리차드 비.길렛
Original Assignee
원본미기재
디지탈 이큅먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 디지탈 이큅먼트 코오포레이숀 filed Critical 원본미기재
Publication of KR890702139A publication Critical patent/KR890702139A/ko
Application granted granted Critical
Publication of KR910007644B1 publication Critical patent/KR910007644B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

버스에의 액세스 결정장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명을 이용한 데이타 프로세싱 시스템의 블록도이다. 제 2 도는 제 1 도의 데이타 프로세싱 시스템 내의 노우드의 블록도이다. 제 3 도는 제 1 도의 데이타 프로세싱 시스템에 사용된 타이밍 신호를 도시한 타이밍도이다.

Claims (10)

  1. 버스의 하나 또는 그 이상의 사이클 도중에 메시지들을 전달하기 위하여 각각 트랜스미터가 될 수 있는 복수의 노우드 들에 대한 버스에의 액세스를 제어하기 위한 시스템에 있어서, 메시지가 상응하는 노우드로부터 버스로 전달되어져야만 할 때 복수의 노우드들의 각각에 대한 버스 리퀘스트들을 발생시키는 각각의 노우드 내부에 있는 버스 리퀘스트 수단과 ; 메세지를 잔달시키기 위해 하나 이상의 버스 사이클을 필요로 하는 복수의 노우드들의 각각에 대한 확장 리퀘스트를 발생시켜서 계속되는 버스 사이클 도중에 이 확장 리퀘스트를 유지시키는 각각의 노우드 내부에 있는 확장 리퀘스트 수단과 ; 노우드가 트랜스미터가 될 때 초기 액세스 사이클 동안 활성화 시키며, 트랜스미터인 노우드, 확장 버스 사이클 신호, 트랜스미터인 노우드에 대한 확장 리퀘스트가 존재할 때에 발생하는 확장 버스 사이클 신호의 활성화 및 유지를 위해 계속되는 버스 사이클 동안 활성화 유지를 위하여, 해당 노우드의 확장 리퀘스트 수단에 연결되어 있는, 각각의 노우드 내의 확장 사이클 수단과 ; 다음의 트랜스미터가 될 노우드들 중의 선택된 하나의 노우드에 조건부 버스 그랜트를 전송시키기 위하여, 각각의 노우드의 버스 리퀘스트 수단에 연결되어 이 버스 리퀘스트에 반응하는 조정기 수단과 ; 어떠한 확장 버스 사이클 신호도 이전에 트랜스미터였던 노우드에 의해 활성화되지 않으며 선택된 노우드 내에서 시스템 버스 드라이브 인에이블 신호 레벨을 발생시켜 트랜스미터 노우드에 대한 확장 버스 사이클 신호가 활성화 되는 동안에 이 시스템 버스 드라이브 인에이블 신호 레벨을 유지시키기 위해, 조정기 수단에 그리고 각각의 노우드의 확장 사이클 수단에 연결되어 조건부 버스 그랜트에 반응하는 각각의 노우드내의 액세스 수단 ; 으로 구성되어 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  2. 제 1 항에 있어서, 확장 버스 사이클 신호를 운반하며, 복수의 노우드들의 각각에의 배선된 OR코넥션에 의해 복수의 노우드들의 각각에 연결되는 확장 버스 사이클 라인을 더 포함하고 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  3. 제 1 항에 있어서, 조정기 수단은, 확장 버스 사이클 신호가 활성화되어 있는 동안에, 선택된 노우드가 동일한 상태로 유지되어 있는 것을 보장하기 위하여 확장 버스 사이클 신호의 활성화에 반응하는 수단을 포함하고 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  4. 제 1 항에 있어서, 조정 수단은 복수의 노우드중에서 선택된 노우드를 결정하기 위하여 라운드-로빈 알고리즘을 실행하는 수단을 포함하고 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  5. 제 1 항에 있어서, 버스 리퀘스트 수단은 코맨드 버스 리퀘스트 발생 수단과 리스폰더 버스 리퀘스트 발생 수단을 포함하고 있으며, 여기에서 조정기 수단은 코맨더 버스 리퀘스트를 발생시키는 노우들에 앞서 리스폰더 버스 리퀘스트를 발생시키는 노우드들로부터 복수의 노우드들 중에서 선택된 노우드를 결정하는 수단을 포함하고 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  6. 제 1 항에 있어서, 버스 액세스-수단은 : 초기 액세스 사이클 도중에 시스템 버스 드라이브 인에이블 신호 레벨을 발생시키는 제 1 회로, 및 확장 버스 사이클 신호가 활성화되는 동안에 시스템 버스 드라이브 인에이블 신호 레벨을 확장시키는 제 2 회로를 포함하고 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  7. 제 1 항에 있어서, 확장 리퀘스트 수단은, 트랜스미터인 노우드가 전체 메세지를 전달하기 위하여 버스에의 충분한 액세스를 보장받을 때까지 확장 리퀘스트를 유지하는 수단을 포함하고 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  8. 제 7 항에 있어서, 트랜스미터는 버스 사이클 중의 최종 사이클 도중에 메세지의 전달을 완료하며, 확장 리퀘스트를 유지하는 수단은 최종 버스 사이클에 앞선 버스 사이클까지 확장 리퀘스트를 유지하는 수단을 포함하고 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  9. 제 1 항에 있어서, 확장 리퀘스트 수단은 초기 액세스 사이클 도중에 확장 리퀘스트를 발생시키는 수단을 포함하고 있는 것을 특징으로 하는 버스에의 액세스 제어용 시스템.
  10. 버스의 하나 또는 그 이상의 사이클 동안에 메세지들을 전달하기 위하여 트랜스미터가 될 복수의 노우드들중의 하나에 버스에의 액세스를 허여하는 방법에 있어서, 메시지가 상응하는 노우드로부터 버스로 전달되어져야만 할 때 복수의 노우드들의 각각에 상응하는 버스 리퀘스트를 발생시키는 단계 ; 다음의 트랜스미터가 될 노우드들중의 선택된 하나에게 버스 리퀘스트에 반응하여 조건부 버스 그랜트를 전송하는 단계 ; 메시지를 전달하기 위하여 하나 이상의 사이클을 필요로하는 복수의 노우드들의 각각에 대하여 확장 리퀘스트를발생시켜 이어지는 버스 사이클 동안엥 이 확장 리퀘스트를 유지하는 단계; 노우느에 대한 확장 리퀘스트가존재할 때 트랜스미터인 노우드에 대한 확장 버스 사이클 신호를 초기 액세스 사이클 동안에 활성화시키는 단계 ; 노우드에 대한 확장 리퀘스트가 존재할 때 트랜스미터인 노우드에 대한 후속 버스 사이클 동안에 활성화된 버스 사이클 신호를 유지하는 단계 ; 어떠한 확장 버스 사이클 신호도 이전에 트랜스미터였던 노우드에 의해 활성화되지 않을 때 선택된 노우드내의 시스템 버스 드라이브 인에이블 신호 레벨을 발생시키는 단계 ; 트랜스미터에 대한 확장 버스 사이클 신호가 활성화될 때 초기 액세스 사이클에 계속되는 버스 사이클 동안에 트랜스미터에 대한 시스템 버스 드라이브 인에이블 신호를 유지시키는 단계 ; 로 구성되어 있는 것을 특징으로 하는 버스에의 액세스를 허여하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880701759A 1987-05-01 1988-04-20 버스에의 액세스 결정 장치 및 방법 KR910007644B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US044,470 1987-05-01
US07/044,470 US4980854A (en) 1987-05-01 1987-05-01 Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
PCT/US1988/001262 WO1988008578A1 (en) 1987-05-01 1988-04-20 Apparatus and method for determining access to a bus

Publications (2)

Publication Number Publication Date
KR890702139A true KR890702139A (ko) 1989-12-23
KR910007644B1 KR910007644B1 (ko) 1991-09-28

Family

ID=21932564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880701759A KR910007644B1 (ko) 1987-05-01 1988-04-20 버스에의 액세스 결정 장치 및 방법

Country Status (8)

Country Link
US (1) US4980854A (ko)
EP (1) EP0370018B1 (ko)
JP (1) JPH0782476B2 (ko)
KR (1) KR910007644B1 (ko)
AU (1) AU604907B2 (ko)
CA (1) CA1306550C (ko)
DE (1) DE3851534T2 (ko)
WO (1) WO1988008578A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570845B2 (ja) * 1988-05-27 1997-01-16 セイコーエプソン株式会社 情報処理装置
CA2021826A1 (en) * 1989-10-23 1991-04-24 Darryl Edmond Judice Delay logic for preventing cpu lockout from bus ownership
US5293493A (en) * 1989-10-27 1994-03-08 International Business Machines Corporation Preemption control for central processor with cache
JPH05506113A (ja) * 1990-01-05 1993-09-02 マスパー・コンピューター・コーポレイション 並列プロセッサメモリシステム
US5301333A (en) * 1990-06-14 1994-04-05 Bell Communications Research, Inc. Tree structured variable priority arbitration implementing a round-robin scheduling policy
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5495615A (en) * 1990-12-21 1996-02-27 Intel Corp Multiprocessor interrupt controller with remote reading of interrupt control registers
US5613128A (en) * 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
US5191656A (en) * 1991-08-29 1993-03-02 Digital Equipment Corporation Method and apparatus for shared use of a multiplexed address/data signal bus by multiple bus masters
US5454082A (en) * 1991-09-18 1995-09-26 Ncr Corporation System for preventing an unselected controller from transferring data via a first bus while concurrently permitting it to transfer data via a second bus
US5301282A (en) * 1991-10-15 1994-04-05 International Business Machines Corp. Controlling bus allocation using arbitration hold
US5371893A (en) * 1991-12-27 1994-12-06 International Business Machines Corporation Look-ahead priority arbitration system and method
CA2080608A1 (en) * 1992-01-02 1993-07-03 Nader Amini Bus control logic for computer system having dual bus architecture
US5420985A (en) * 1992-07-28 1995-05-30 Texas Instruments Inc. Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5574868A (en) * 1993-05-14 1996-11-12 Intel Corporation Bus grant prediction technique for a split transaction bus in a multiprocessor computer system
WO1995016965A1 (en) * 1993-12-16 1995-06-22 Intel Corporation Multiple programmable interrupt controllers in a multi-processor system
US5471590A (en) * 1994-01-28 1995-11-28 Compaq Computer Corp. Bus master arbitration circuitry having improved prioritization
CA2140685A1 (en) * 1994-01-28 1995-07-29 Randy M. Bonella Bus master arbitration circuitry having improved prioritization
US6256694B1 (en) * 1994-06-30 2001-07-03 Compaq Computer Corporation Distributed early arbitration
US5758106A (en) * 1994-06-30 1998-05-26 Digital Equipment Corporation Arbitration unit which requests control of the system bus prior to determining whether such control is required
SE515316C2 (sv) * 1994-09-13 2001-07-16 Ericsson Telefon Ab L M Förfarande och anordning för att styra ett datanät
US5524235A (en) * 1994-10-14 1996-06-04 Compaq Computer Corporation System for arbitrating access to memory with dynamic priority assignment
US5596729A (en) * 1995-03-03 1997-01-21 Compaq Computer Corporation First arbiter coupled to a first bus receiving requests from devices coupled to a second bus and controlled by a second arbiter on said second bus
US5625824A (en) * 1995-03-03 1997-04-29 Compaq Computer Corporation Circuit for selectively preventing a microprocessor from posting write cycles
US5923859A (en) * 1995-04-13 1999-07-13 Compaq Computer Corporation Dual arbiters for arbitrating access to a first and second bus in a computer system having bus masters on each bus
US5701422A (en) * 1995-12-13 1997-12-23 Ncr Corporation Method for ensuring cycle ordering requirements within a hierarchical bus system including split-transaction buses
US5671369A (en) * 1995-12-22 1997-09-23 Unisys Corporation Bus grant overlap circuit
US5732226A (en) * 1996-04-08 1998-03-24 Vlsi Technology, Inc. Apparatus for granting either a CPU data bus or a memory data bus or a memory data bus access to a PCI bus
US5954809A (en) * 1996-07-19 1999-09-21 Compaq Computer Corporation Circuit for handling distributed arbitration in a computer system having multiple arbiters
US6012117A (en) * 1997-03-14 2000-01-04 Intel Corporation Methods and apparatus for arbitrating and controlling arbitration for access to a serial bus
US7197589B1 (en) * 1999-05-21 2007-03-27 Silicon Graphics, Inc. System and method for providing access to a bus

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2056894A1 (ko) * 1969-07-31 1971-05-07 Cii
US3665412A (en) * 1970-07-20 1972-05-23 Informalique Comp Int Numerical data multi-processor system
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
US4161786A (en) * 1978-02-27 1979-07-17 The Mitre Corporation Digital bus communications system
US4232366A (en) * 1978-10-25 1980-11-04 Digital Equipment Corporation Bus for a data processing system with overlapped sequences
US4229791A (en) * 1978-10-25 1980-10-21 Digital Equipment Corporation Distributed arbitration circuitry for data processing system
JPS5672752A (en) * 1979-11-20 1981-06-17 Casio Comput Co Ltd Controller for occupation of common bus line
JPS5672753A (en) * 1979-11-20 1981-06-17 Casio Comput Co Ltd Selective processor for occupation of common bus line
JPS56159750A (en) * 1980-05-14 1981-12-09 Toshiba Corp Bus control system
US4375639A (en) * 1981-01-12 1983-03-01 Harris Corporation Synchronous bus arbiter
US4471481A (en) * 1981-02-11 1984-09-11 The Boeing Company Autonomous terminal data communications system
US4456956A (en) * 1981-08-24 1984-06-26 Data General Corp. Method and apparatus for controlling access of a network transmission bus between a plurality of spaced apart computer stations
US4423384A (en) * 1981-12-21 1983-12-27 Motorola, Inc. Asynchronous multi-port arbiter
JPS58119247A (ja) * 1982-01-08 1983-07-15 Hitachi Ltd デ−タ通信方式
US4473880A (en) * 1982-01-26 1984-09-25 Intel Corporation Arbitration means for controlling access to a bus shared by a number of modules
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
US4476467A (en) * 1982-06-08 1984-10-09 Cromemco Inc. Random entry intercomputer network with collision prevention
US4514843A (en) * 1982-12-02 1985-04-30 At&T Bell Laboratories Packet switched communication system comprising collision avoidance means
JPS59106021A (ja) * 1982-12-10 1984-06-19 Oki Electric Ind Co Ltd バス構成方式
JPS59111561A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 複合プロセツサ・システムのアクセス制御方式
US4644496A (en) * 1983-01-11 1987-02-17 Iowa State University Research Foundation, Inc. Apparatus, methods, and systems for computer information transfer
JPS59177628A (ja) * 1983-03-28 1984-10-08 Nec Corp バス制御回路
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
US4626843A (en) * 1983-09-27 1986-12-02 Trw Inc. Multi-master communication bus system with parallel bus request arbitration
US4628311A (en) * 1983-10-19 1986-12-09 International Business Machines Corporation Carrier sense multiple access with collision avoidance utilizing rotating time staggered access windows
US4622630A (en) * 1983-10-28 1986-11-11 Data General Corporation Data processing system having unique bus control protocol
US4646232A (en) * 1984-01-03 1987-02-24 Texas Instruments Incorporated Microprocessor with integrated CPU, RAM, timer, bus arbiter data for communication system
US4652873A (en) * 1984-01-18 1987-03-24 The Babcock & Wilcox Company Access control for a plurality of modules to a common bus
US4638311A (en) * 1984-11-13 1987-01-20 Itt Corporation Apparatus for providing masterless collision detection
US4644348A (en) * 1984-11-13 1987-02-17 Itt Corporation Apparatus for providing masterless collision detection
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
US4730268A (en) * 1985-04-30 1988-03-08 Texas Instruments Incorporated Distributed bus arbitration for a multiprocessor system

Also Published As

Publication number Publication date
EP0370018A1 (en) 1990-05-30
AU1707988A (en) 1988-12-02
KR910007644B1 (ko) 1991-09-28
WO1988008578A1 (en) 1988-11-03
JPH0782476B2 (ja) 1995-09-06
DE3851534D1 (de) 1994-10-20
JPH01502623A (ja) 1989-09-07
US4980854A (en) 1990-12-25
CA1306550C (en) 1992-08-18
EP0370018B1 (en) 1994-09-14
DE3851534T2 (de) 1995-04-20
AU604907B2 (en) 1991-01-03

Similar Documents

Publication Publication Date Title
KR890702139A (ko) 버스에의 액세스 결정장치 및 방법
US4275440A (en) I/O Interrupt sequencing for real time and burst mode devices
KR890702140A (ko) 버스에서 엑세스를 얻기 위한 노드용 장치 및 그 방법
KR910008589A (ko) Cpu-버스제어기 및 그 제어방법
KR920003300A (ko) 전자 기기 접속 장치
DE69317481D1 (de) Ein-/Ausgabesteuerungssystem und Verfahren
KR880014760A (ko) 통신 처리장치
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
KR860002758A (ko) 파이프라인 캐쉬 메모리 장치
KR900013402A (ko) 가상메모리 데이타 전송능력을 가진 고속도 버스
KR950033878A (ko) 버스 시스템
KR840004273A (ko) 외부 기억 장치 제어용 회로
JPS6353669A (ja) マイクロプロセツサ
KR890005739A (ko) 선택된 지연 버스트를 구비한 버스 마스터
KR890001324A (ko) 하나의 전송매체를 공유하는 경합제어 방식
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR950704742A (ko) 파이프라인식 데이타 순서화 시스템(Pipelined Data Ordering System)
KR960704273A (ko) 데이터 버스(date bus)
KR920000034A (ko) Dma 콘트롤러
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR970051155A (ko) 공유메모리 제어장치 및 방법
KR960703250A (ko) 버스 시스템의 작동 방법 및 이 작동 방법을 수행하기 위한 장치(process and arrangement for operating a bus system)
KR910008592A (ko) Cpu의 버스 소유권의 해제 방지 지연 논리
KR960015249A (ko) 데이타 처리 시스템에서 입출력 채널과 주변장치 제어기간에 자동 프레임 전송을 제어하는 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee