KR910008589A - Cpu-버스제어기 및 그 제어방법 - Google Patents

Cpu-버스제어기 및 그 제어방법 Download PDF

Info

Publication number
KR910008589A
KR910008589A KR1019900016189A KR900016189A KR910008589A KR 910008589 A KR910008589 A KR 910008589A KR 1019900016189 A KR1019900016189 A KR 1019900016189A KR 900016189 A KR900016189 A KR 900016189A KR 910008589 A KR910008589 A KR 910008589A
Authority
KR
South Korea
Prior art keywords
input
signal
output bus
response
processor
Prior art date
Application number
KR1019900016189A
Other languages
English (en)
Other versions
KR0156922B1 (ko
Inventor
제이. 라슨 로날드
Original Assignee
원본미기재
뷸 마이크럴 오브 어메리카 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 뷸 마이크럴 오브 어메리카 인코포레이티드 filed Critical 원본미기재
Publication of KR910008589A publication Critical patent/KR910008589A/ko
Application granted granted Critical
Publication of KR0156922B1 publication Critical patent/KR0156922B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol

Abstract

내용 없음

Description

CPU-버스제어기 및 그 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라 I/O 버스와 CPU/Bus 제어기를 사용한 대표적인 마이크로프로세서 제어컴퓨터 시스템의 블럭도표.
제2도는 본 발명원리에 따른 CPU/Bus 제어기 블럭도표.
제8도는 본 발명의 버스제어기 다른한 실시의 개념파악 블럭도.

Claims (22)

  1. 입/출력버스에 결합되고, 상기 입/출력버스를 통해 한 마이크로프로세서로부터의 명령신호와 접근가능장치로부터의 제어 신호에 응답하여 상기 입/출력버스에 결합된 입/출력버스제어 신호를 발생시키기 위한 상태머신수단으로, 상기 마이크로프로세서 및 상기 접근가능장치가 입/출력버스를 통해 접근동작을 개시하고 제어하기 위한상태머신수단, 그리고 상기 마이크로프로세서, 입/출력버스 및 상태머신에 결합되고 상기 명령신호와 입/출력버스제어 신호에 응답하여 전류접근동작의 최종 접근사이클을 탐지하고 상기 최종 접근사이클의 탐지를 나타내는 한 최종사이클신호를 발생시키기 위한 탐지수단을 포함함을 특징으로 하는 입/출력버스를 통해 마이크로프로세서와 접근 가능장치사이의 입/출력버스접속을 제어하는 장치.
  2. 제1항에 있어서, 상기의 상태머신수단이 상기 최종 사이클 신호에 응답하여 접근동작이 끝나는 때 상기 장치가 다음의 요구된 동작을 수신하기 위해 준비완료함을 나타내는 한 준비완료신호를 발생시키기 위한 장치.
  3. 제1항에 있어서, 상기 마이크로프로세서와 상태머신수신에 결합되며 상기 명령신호에 응답하고 입/출력버스로부터의 정보신호에 응답하여 요구된 동작의 타입을 결정하고 상기 상태머신수단에 결합된 상태머신명령을 발생시키기 위한 상태해석기수단을 더욱 포함하며, 상기 상태머신수단이 상태머신명령신호에 응답하여 요구된 동작을 개시하기 위한 장치.
  4. 제3항에 있어서, 상기 마이크로프로세서 및 입/출력버스에 결합되고 상기 명령신호에 응답여 입/출력버스자료 가능신호를 발생시키기 위한 가능탐지수단을 더욱더 포함함을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 상태머신, 입/출력버스, 탐지수단 그리고 가능탐지수단에 결합되어 자료경로와 주소 버퍼수단에 결합된 가능 및 방향제어신호를 발생시키기 위한 버퍼제어수단을 더욱더 포함함을 특징으로 하는 장치.
  6. 제1항에 있어서, 다수의 마스터 클럭입력신호에 응답하여 상기 장치의 소자들과 외부 시스템 소자들에 의해 사용될 다수의 마스터 클럭입력신호로부터 유도된 다수의 클럭신호를 발생시키기 위한 클럭발생수단을 더욱더 포함함을 특징으로 하는 장치.
  7. 제1항에 있어서, 시스템 리세트신호를 발생시키기 위해 리세트 제어신호에 응답하는 리세트 제어수단을 더욱더 포함함을 특징으로 하는 장치.
  8. 제3항에 있어서, 상기 상태머신수단이 상기 상태머신명령 신호에 응답하여 시스템 은행정지신호 및 정지신호를 발생시키도록 함을 특징으로 하는 장치.
  9. 입/출력버스와 이같은 입/출력버스를 통해 적어도 하나의 처리기에 결합되어 상기 처리기로부터의 명령신호와 입/출력버스를 통해 접근가능장치로부터의 제어신호에 응답하여 상기 입/출력버스를 통해 요구된 접근동작을 개시 및 제어하기 위한 상태머신수단, 상기 처리기와 입/출력버스에 결합되며 상기 명령신호와 제어 신호에 응답하여 상기 처리기에 의해 요구된 접근동작타입을 결정하고 요구된 접근을 개시하기 위해 상기의 상태머신수단에 결합된 자극신호를 발생시키기 위한 처리기 접속수단, 그리고 상기 상태머신수단, 처리기 접속수단, 입/출력버스 및 입/출력버스주소 및 자료버퍼수단에 결합되어 상기 주소 및 자료버퍼를 제어하기 위해 가능 및 자료흐름제어 신호를 발생시키기 위한 버퍼 제어수단을 포함함을 특징으로 하는 한 입/출력버스를 통해 다수의 처리기와 접근 가능장치사이의 접근동작을 제어하기 위한 입/출력버스제어기.
  10. 제9항에 있어서, 상기 처리기 접속수단이 상기 명령신호와 제어신호에 응답하여 현재의 접근동작중 최종접근사이클에 대한 탐지를 하고 그와 같은 최종접근 사이클의 탐지를 타나태는 한 최종사이클 신호를 발생시키기위한 탐지수단을 포함함을 특징으로 하는 입/출력버스제어기.
  11. 제10항에 있어서, 상기 다수의 처리기와 접근가능한 장치가 각기 다은 자료폭을 가지며, 상기 버스 제어기가 처리기와 각기 다른 자료폭을 가지는 접근가능장치사이의 요구된 접근동작을 제어함을 특징으로 하는 입/출력버스제어기.
  12. 제11항에 있어서, 상기 처리기 접속수단이 상기 명령신호 및 제어신호에 응답하여 상기 처리기의 자료폭을 결정하고 현재의 처리기 접근요구를 만족시키기 위해 요구되는 자료바이트를 표시하는 가능신호를 발생시키기 위한 가능탐지수단을 더욱더 포함함을 특징으로하는 입/출력버스제어기.
  13. 제12 항에 있어서, 상기 처리기접속이 명령신호의 제어신호에 응답하여 요구된 접근동작타입을 결정하고 상기 상태머신수단에 결합된 자극신호를 발생시키기 위한 입/출력버스제어기.
  14. 제9항에 있어서, 상기 버스제어기소자 그리고 버스제어기 외부시스템 소자에 의해 사용될 다수의 마스터 클럭입력으로부터 유도된 다수의 클럭신호에 응답하는 클럭발생수단을 더욱더 포함함을 특징으로 하는 입/출력버스제어기.
  15. 제9항에 있어서, 리세트 제어시스템에 응답하여 시스템 리세트신호를 발생시키기 위한 리세트 제어수단을 더욱더 포함함을 특징으로 하는 입/출력버스제어기.
  16. 제13항에 있어서,상기 버스제어기가 VLSI 집으로 실현됨을 특징으로 하는 입/출력버스제어기.
  17. 제13항에 있어서, 상기 상태머신수단이 상태수단에 의해 발생된 상응하는 자극신호에 등답하여 한 정지신호 혹은 운전정지 신호를 발생시킴을 특징으로 하는 입/출력버스제어기.
  18. 제9항에 있어서, 상기의 버스제어기가 동기식 제어기임을 특징으로 하는 입/출력버스제어기.
  19. 제19항에 있어서, 상기 입/출력버스가 비동기식 버스임을 특징을로 하는 입/출력버스제어기.
  20. 접속 입/출력버스를 따라 자료, 제어 및 주소정보 그리고 처리기 명령을 나타내는 신호를 전송하고, 요구된 접근동작타법에 해당하는 자극신호에 응답하여입/출력버스제어신호를 발생시키며, 현재의 접근동작을 끝내기위해 필요한 최종사이클을 결정하고, 그리고 상기 처리기와 다음의 접근동작이 요구됨을 알리는 상기의 최종 사이클이 종료되는 때 한 준비완료신호를 발생시키는 단계들을 포함하며, 처리기로부터 요구된 동작을 나타내는 명령신호에 응답하고 제어가능장치로부터의 제어신호에 응답하여 제어가능장치들 사이의 접근동작을 제어하며, 상기 제어가능장치의 자료버스폭이 상기 마이크로프로세서의 자료버스폭과는 다를 수 있는 바의 접근동작 제어방법.
  21. 제20항에 있어서,최종사이클을 결정하는 상기의 단계가 처리기 접근요구에서 요구된 자료바이트를 결정하고, 요구처리기의 자료폭을 결정하며, 그리고 접근된 제어가능장치의 자료폭을 결정하는 단계들을 더욱더 포함하는 방법.
  22. 제21항에 있어서, 한 준비완료신호를 발생시키기 위한 상기 단계가 가장 고급으로 요구된 자료바이트주소를 현재의 접근사이클 자료바이트주소와 비교하고, 그리고 상기 가장 고급으로 요구된 자료바이트 주소가 현재의 접근 사이클 바이트주소와 부합하는 때 상기의 준비완료신호를 발생시키는 단계를 더욱더 포함함을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900016189A 1989-10-11 1990-10-11 Cpu-버스제어기 및 그 제어방법 KR0156922B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US419,096 1989-10-11
US07/419,096 US5220651A (en) 1989-10-11 1989-10-11 Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus

Publications (2)

Publication Number Publication Date
KR910008589A true KR910008589A (ko) 1991-05-31
KR0156922B1 KR0156922B1 (ko) 1998-11-16

Family

ID=23660769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016189A KR0156922B1 (ko) 1989-10-11 1990-10-11 Cpu-버스제어기 및 그 제어방법

Country Status (7)

Country Link
US (1) US5220651A (ko)
EP (1) EP0423036B1 (ko)
JP (1) JP3302357B2 (ko)
KR (1) KR0156922B1 (ko)
CA (1) CA2026068A1 (ko)
DE (1) DE69032783T2 (ko)
SG (1) SG43847A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537602A (en) * 1988-09-16 1996-07-16 Hitachi, Ltd. Process system for controlling bus system to communicate data between resource and processor
JP2511146B2 (ja) * 1989-07-07 1996-06-26 富士通株式会社 デ―タ処理装置
JP2776390B2 (ja) * 1989-11-30 1998-07-16 富士通株式会社 送信系及び受信系バスインタフェース
US5333294A (en) * 1990-10-09 1994-07-26 Compaq Computer Corporation Configurable data width direct memory access device with a read address counter and a write address counter which increments the addresses based on the desired data transfer width
US5353417A (en) * 1991-05-28 1994-10-04 International Business Machines Corp. Personal computer with bus interface controller coupled directly with local processor and input/output data buses and for anticipating memory control changes on arbitration for bus access
US5418930A (en) * 1991-09-05 1995-05-23 International Business Machines Corporation Circuit for interfacing asynchronous to synchronous communications
US5511229A (en) * 1991-09-13 1996-04-23 Matsushita Electric Industrial Co., Ltd. Data processing system having a switching network connecting multiple peripheral devices using data paths capable of different data bus widths
US5341508A (en) * 1991-10-04 1994-08-23 Bull Hn Information Systems Inc. Processing unit having multiple synchronous bus for sharing access and regulating system bus access to synchronous bus
US5341495A (en) * 1991-10-04 1994-08-23 Bull Hn Information Systems, Inc. Bus controller having state machine for translating commands and controlling accesses from system bus to synchronous bus having different bus protocols
JPH0619466A (ja) * 1992-07-01 1994-01-28 Kawai Musical Instr Mfg Co Ltd 音楽情報処理システム
US5469547A (en) * 1992-07-17 1995-11-21 Digital Equipment Corporation Asynchronous bus interface for generating individual handshake signal for each data transfer based on associated propagation delay within a transaction
US5745791A (en) * 1992-09-16 1998-04-28 Intel Corporation System for interfacing first and second components having different data path width by generating first and second component address to read data into buffer
US5299315A (en) * 1992-09-17 1994-03-29 International Business Machines Corp. Personal computer with programmable threshold FIFO registers for data transfer
TW276312B (ko) * 1992-10-20 1996-05-21 Cirrlis Logic Inc
JP3369227B2 (ja) * 1992-11-09 2003-01-20 株式会社東芝 プロセッサ
US5499384A (en) * 1992-12-31 1996-03-12 Seiko Epson Corporation Input output control unit having dedicated paths for controlling the input and output of data between host processor and external device
US5649162A (en) * 1993-05-24 1997-07-15 Micron Electronics, Inc. Local bus interface
US5513372A (en) * 1993-08-23 1996-04-30 Intel Corporation Peripheral interface having hold control logic for generating stall signals to arbitrate two read and one write operations between processor and peripheral
US5426740A (en) * 1994-01-14 1995-06-20 Ast Research, Inc. Signaling protocol for concurrent bus access in a multiprocessor system
US5678064A (en) * 1994-12-01 1997-10-14 International Business Machines Corporation Local bus-ISA bridge for supporting PIO and third party DMA data transfers to IDE drives
US5682508A (en) * 1995-03-23 1997-10-28 Onset Computer Corporation UART protocol that provides predictable delay for communication between computers of disparate ability
US5867672A (en) * 1996-05-21 1999-02-02 Integrated Device Technology, Inc. Triple-bus FIFO buffers that can be chained together to increase buffer depth
JPH1078934A (ja) * 1996-07-01 1998-03-24 Sun Microsyst Inc パケット切替えコンピュータ・システムのマルチサイズ・バス結合システム
US6230216B1 (en) * 1999-01-28 2001-05-08 Vlsi Technology, Inc. Method for eliminating dual address cycles in a peripheral component interconnect environment
JP3886870B2 (ja) 2002-09-06 2007-02-28 株式会社ルネサステクノロジ データ処理装置
JP4542308B2 (ja) * 2002-12-16 2010-09-15 株式会社ソニー・コンピュータエンタテインメント 信号処理用デバイス及び情報処理機器
EP1619588B1 (en) * 2004-07-21 2007-05-09 STMicroelectronics Limited Memory access
US20070073932A1 (en) * 2005-09-13 2007-03-29 Alcatel Method and apparatus for a configurable data path interface
US8667254B1 (en) * 2008-05-15 2014-03-04 Xilinx, Inc. Method and apparatus for processing data in an embedded system
CN103198043B (zh) * 2013-01-24 2016-05-11 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
US9543044B2 (en) * 2013-11-07 2017-01-10 Stmicroelectronics International N.V. System and method for improving memory performance and identifying weak bits
KR200483746Y1 (ko) 2015-07-24 2017-07-03 퍼니피쉬(주) 램프

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969722A (en) * 1974-07-03 1976-07-13 General Electric Company Method and apparatus for operator interrogation of simulated control circuits
US4124889A (en) * 1975-12-24 1978-11-07 Computer Automation, Inc. Distributed input/output controller system
JPS5427741A (en) * 1977-08-03 1979-03-02 Toshiba Corp Information processing organization
GB1601955A (en) * 1977-10-21 1981-11-04 Marconi Co Ltd Data processing systems
US4363094A (en) * 1977-12-29 1982-12-07 M/A-COM DDC, Inc. Communications processor
US4268904A (en) * 1978-02-15 1981-05-19 Tokyo Shibaura Electric Co., Ltd. Interruption control method for multiprocessor system
US4315308A (en) * 1978-12-21 1982-02-09 Intel Corporation Interface between a microprocessor chip and peripheral subsystems
US4491916A (en) * 1979-11-05 1985-01-01 Litton Resources Systems, Inc. Large volume, high speed data processor
US4400778A (en) * 1979-11-05 1983-08-23 Litton Resources Systems, Inc. Large-volume, high-speed data processor
JPS5789128A (en) * 1980-11-25 1982-06-03 Hitachi Ltd Controlling system for information interchange
US4562533A (en) * 1981-12-03 1985-12-31 Ncr Corporation Data communications system to system adapter
US4476527A (en) * 1981-12-10 1984-10-09 Data General Corporation Synchronous data bus with automatically variable data rate
US4580213A (en) * 1982-07-07 1986-04-01 Motorola, Inc. Microprocessor capable of automatically performing multiple bus cycles
US4602327A (en) * 1983-07-28 1986-07-22 Motorola, Inc. Bus master capable of relinquishing bus on request and retrying bus cycle
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
US4835681A (en) * 1984-06-27 1989-05-30 Compaq Computer Corporation Personal computer having normal and high speed execution modes
US4727491A (en) * 1984-06-27 1988-02-23 Compaq Computer Corporation Personal computer having normal and high speed execution modes
BG39765A1 (en) * 1985-02-14 1986-08-15 Turlakov Device for connecting 8- degree and 16- degree modules to 16- degree microprocessor system
DE3789176T2 (de) * 1986-08-12 1994-09-08 Hitachi Ltd Mikroprozessor zur Datentransferwiederholung.
US4787032A (en) * 1986-09-08 1988-11-22 Compaq Computer Corporation Priority arbitration circuit for processor access
GB2196762B (en) * 1986-10-27 1990-12-19 Burr Brown Ltd Interleaved access to global memory by high priority source
US4967346A (en) * 1988-03-14 1990-10-30 Advanced Micro Devices, Inc. Universal microprocessor interface circuit
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters

Also Published As

Publication number Publication date
JP3302357B2 (ja) 2002-07-15
DE69032783D1 (de) 1999-01-07
KR0156922B1 (ko) 1998-11-16
JPH03208153A (ja) 1991-09-11
CA2026068A1 (en) 1991-04-12
SG43847A1 (en) 1997-11-14
US5220651A (en) 1993-06-15
EP0423036B1 (en) 1998-11-25
DE69032783T2 (de) 1999-07-01
EP0423036A3 (en) 1991-09-25
EP0423036A2 (en) 1991-04-17

Similar Documents

Publication Publication Date Title
KR910008589A (ko) Cpu-버스제어기 및 그 제어방법
US4504906A (en) Multiprocessor system
KR890702139A (ko) 버스에의 액세스 결정장치 및 방법
KR850001574A (ko) 이중 연산처리 장치 구비형 데이타 처리 시스템
KR850003008A (ko) 데이타처리 시스템 아키텍처
KR970705119A (ko) 그레이 스케일 변조 데이타용의 외부 메모리를 액세스할 수 있는 디스플레이 콘트롤러(Display Controller Capable of Accessing an External Memory for Gray Scale Modulation Data)
KR950033878A (ko) 버스 시스템
CA1290069C (en) Mode conversion of computer commands
US5659760A (en) Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information
KR910006831A (ko) 마이크로컴퓨터와의 주변장치 접속용 제어기
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR880008154A (ko) 마이크로 컴퓨터 시스템 및 그 메모리 관리장치
KR910008592A (ko) Cpu의 버스 소유권의 해제 방지 지연 논리
KR930013949A (ko) 정보처리장치
TWI235914B (en) Control chip that speeds up memory access and its operation method
KR960015276A (ko) 데이타 프로세싱 시스템 및 입/출력 동작 성능 개선 방법
KR970016985A (ko) 고속의 데이타 전송방법
KR910006854A (ko) 메모리 액세스 제어 시스템 및 방법
JPS61168046A (ja) マイクロプロセサ
JPH03225551A (ja) 入出力装置アクセス制御方式
JPH03201156A (ja) 演算処理装置の制御装置
JPS58182738A (ja) デ−タの先取り制御方式
KR880004383A (ko) 마이크로 프로세서 시스템
JPS56118152A (en) Control system for retrial
KR920010410A (ko) 디스플레이 단말기에서의 dbcs문자 커서 이동방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 13

EXPY Expiration of term