KR880008154A - 마이크로 컴퓨터 시스템 및 그 메모리 관리장치 - Google Patents

마이크로 컴퓨터 시스템 및 그 메모리 관리장치 Download PDF

Info

Publication number
KR880008154A
KR880008154A KR870014376A KR870014376A KR880008154A KR 880008154 A KR880008154 A KR 880008154A KR 870014376 A KR870014376 A KR 870014376A KR 870014376 A KR870014376 A KR 870014376A KR 880008154 A KR880008154 A KR 880008154A
Authority
KR
South Korea
Prior art keywords
bus
memory management
microcomputer system
address bus
coupled
Prior art date
Application number
KR870014376A
Other languages
English (en)
Inventor
노리오 나가가와
가쯔아기 다가기
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR880008154A publication Critical patent/KR880008154A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/285—Halt processor DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

마이크로 컴퓨터 시스템 및 그 메모리 관리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 메모리 관리장치를 포함하는 마이크로 컴퓨터 시스템의 1실시예를 도시하는 접속도,
제2도는 본 발명이 적용된 메모리 관리장치를 포함하는 마이크로 컴퓨터 시스템의 또 다른 실시예를 도시하는 접속도.
제3도는, 제1도 및 제2도의 메모리 관리장치에 있어서의 어드레스 변환 처리의 1실시예를 도시하는 플로우 챠트.

Claims (12)

  1. 어드레스 버스, 상기 어드레스 버스에 결합되어 버스 마스터로 될 수 있는 제1의 디바이스, 상기 어드레스 버스에 결합되어 버스 마스터로 될 수 있는 제2의 디바이스 및 상기 어드레스 버스에 결합되는 메모리 관리장치를 가지며, 상기 메모리 관리장치는 상기 제2의 디바이스에서 송출되는 버스요구신호를 검출하는 검출수단을 포함하고 있는 마이크로 컴퓨터 시스템.
  2. 특허 청구의 범위 제1항에 있어서, 상기 제1의 디바이스 버스제어 수단을 가지며, 상기 검출수단에 의한 검출결과에 따라서 상기 버스 제어수단은 상기 제2의 디바이스가 버스 마스터로 되도록 제어하는 마이크로 컴퓨터 시스템.
  3. 특허 청구의 범위 제2항에 있어서, 상기 제1의 디바이스는 마이크로 프로세서이며, 상기 제2의 디비이스는 직접 메모리 액세스 제어장치이고, 상기 메모리 관리장치는 메모리 관리 유니트인 마이크로 컴퓨터 시스템.
  4. 특허 청구의 범위 제3항에 있어서, 상기 메모리 관리 유니트는 상기 검출결과에 따라서 실행중의 어드레스 변환처리를 중단하는 기능을 갖고 있는 마이크로 컴퓨터 시스템.
  5. 특허 청구의 범위 제4항에 있어서, 상기 어드레스 버스는 논리 어드레스 버스인 마이크로 컴퓨터 시스템.
  6. 물리 어드레스 버스, 상기 물리 어드레스 버스에 결합되어 버스 마스터로 될 수 있는 제1의 디바이스, 상기 물리 어드레스 버스에 결합되어 버스 마스터로 될 수 있는 제2의 디바이스, 상기 물리 어드레스 버스에 결합되는 메모리 관리장치 및 상기 물리 어드레스 버스에 결합되는 메모리를 가지며, 상기 메모리 관리장치는 상기 제2의 디바이스에서 송출되는 버스요구 신호를 검출하는 검출수단을 포함하고 있는 마이크로 컴퓨터 시스템.
  7. 특허청구의 범위 제6항에 있어서, 상기 메모리 관리장치는 상기 검출수단에 의한 검출결과에 따라서 실행중의 처리를 중지하기 위한 처리 제어수단을 갖고 있는 마이크로 컴퓨터 시스템.
  8. 특허청구의 범위 제7항에 있어서, 상기 제1의 디바이스 및 상기 제2의 디바이스는 버스제어수단을 가지며, 상기 버스제어수단은 상기 검출수단에 의한 검출결과에 따라서 상기 제2의 디바이스가 버스 마스터로 되도록 제어하는 마이크로 컴퓨터 시스템.
  9. 특허청구의 범위 제8항에 있어서, 상기 제1의 디바이스는 마이크로 프로세서며, 상기 제2의 디바이스는 직접 메모리 액세스 제어장치이고, 상기 메모리 관리장치는 메모리 관리 유니트인 마이크로 컴퓨터 시스템.
  10. 특허청구의 범위 제8항에 있어서, 상기 제1의 디바이스는 상기 메모리 관리장치를 거쳐서 상기 물리 어드레스 버스에 결합되는 마이크로 컴퓨터 시스템.
  11. 특허청구의 범위 제8항에 있어서, 상기 메모리 관리장치는 상기 제1의 디바이스의 내부에 마련되어 있는 마이크로 컴퓨터 시스템.
  12. 버스 마스터로 될 수 있는 다른 디바이스와 함께 논리 어드레스 공간 또는 물리 어드레스 공간에 접속되며, 상기 디바이스의 버스요구 신호를 검출해서 실행중의 어드레스 변환처리를 중단하여 처리장치에 버스를 해방시키는 수단을 가지고 있는 메모리 관리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870014376A 1986-12-26 1987-12-17 마이크로 컴퓨터 시스템 및 그 메모리 관리장치 KR880008154A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP?61-308446 1986-12-26
JP61308446A JPS63163648A (ja) 1986-12-26 1986-12-26 メモリ管理装置

Publications (1)

Publication Number Publication Date
KR880008154A true KR880008154A (ko) 1988-08-30

Family

ID=17981123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870014376A KR880008154A (ko) 1986-12-26 1987-12-17 마이크로 컴퓨터 시스템 및 그 메모리 관리장치

Country Status (4)

Country Link
US (1) US5109491A (ko)
EP (1) EP0273396A3 (ko)
JP (1) JPS63163648A (ko)
KR (1) KR880008154A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121487A (en) * 1989-02-21 1992-06-09 Sun Microsystems, Inc. High speed bus with virtual memory data transfer capability using virtual address/data lines
JP2774862B2 (ja) * 1990-07-16 1998-07-09 株式会社日立製作所 Ｄｍａ制御装置および情報処理装置
JPH04309128A (ja) * 1991-04-08 1992-10-30 Toshiba Corp プログラマブルコントローラ
EP0665501A1 (en) * 1994-01-28 1995-08-02 Compaq Computer Corporation Bus master arbitration circuitry with retry mechanism
US5659798A (en) * 1996-02-02 1997-08-19 Blumrich; Matthias Augustin Method and system for initiating and loading DMA controller registers by using user-level programs
US5860025A (en) * 1996-07-09 1999-01-12 Roberts; David G. Precharging an output peripheral for a direct memory access operation
KR100633773B1 (ko) * 2005-07-01 2006-10-13 삼성전자주식회사 버스 시스템 및 버스 중재 방법
US20070260754A1 (en) * 2006-04-13 2007-11-08 Irish John D Hardware Assisted Exception for Software Miss Handling of an I/O Address Translation Cache Miss
US9495303B2 (en) * 2015-02-03 2016-11-15 Intel Corporation Fine grained address remapping for virtualization

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248440A (en) * 1975-10-15 1977-04-18 Toshiba Corp Memory access control system
JPS5362945A (en) * 1976-11-17 1978-06-05 Toshiba Corp Disc address system
US4558412A (en) * 1978-12-26 1985-12-10 Honeywell Information Systems Inc. Direct memory access revolving priority apparatus
US4417304A (en) * 1979-07-30 1983-11-22 International Business Machines Corporation Synchronous cycle steal mechanism for transferring data between a processor storage unit and a separate data handling unit
US4245307A (en) * 1979-09-14 1981-01-13 Formation, Inc. Controller for data processing system
JPS5654535A (en) * 1979-10-08 1981-05-14 Hitachi Ltd Bus control system
DE3135134A1 (de) * 1981-09-04 1983-03-24 Otto 7750 Konstanz Müller Verfahren und schaltung zum prioritaetsbeguenstigten aufschalten einer steuereinheit einer digitalen rechenanlage auf einen rechnerbus
US4535330A (en) * 1982-04-29 1985-08-13 Honeywell Information Systems Inc. Bus arbitration logic
US4550368A (en) * 1982-07-02 1985-10-29 Sun Microsystems, Inc. High-speed memory and memory management system
US4669043A (en) * 1984-02-17 1987-05-26 Signetics Corporation Memory access controller
JPS60178568A (ja) * 1984-02-24 1985-09-12 Fujitsu Ltd ダイレクトメモリアクセス制御装置
US4805097A (en) * 1984-08-03 1989-02-14 Motorola Computer Systems, Inc. Memory management unit with dynamic page allocation
US4648029A (en) * 1984-08-27 1987-03-03 International Business Machines Corporation Multiplexed interrupt/DMA request arbitration apparatus and method

Also Published As

Publication number Publication date
EP0273396A3 (en) 1991-11-06
EP0273396A2 (en) 1988-07-06
JPS63163648A (ja) 1988-07-07
US5109491A (en) 1992-04-28

Similar Documents

Publication Publication Date Title
KR890017604A (ko) 마이크로 컴퓨터 시스템
BR9801047A (pt) Aparelho e processo de detecção de perda de um sinal de velocidade de veìculo em um sistema de direção eletricamente assistido, sistema de direção eletricamente assistido e processo de controle de um sistema de direção eletricamente assistido
IE851575L (en) Data processor having dynamic bus sizing
KR900015010A (ko) 멀티 프로세서 시스템을 사용한 데이터 베이스 프로세싱 시스템
KR910008589A (ko) Cpu-버스제어기 및 그 제어방법
BR9906563A (pt) Sistema de processamento de informações e processo de habilitar o controle do mesmo
KR870004569A (ko) 자동 이득 제어 장치
KR880008154A (ko) 마이크로 컴퓨터 시스템 및 그 메모리 관리장치
KR960001991A (ko) 정보 처리 장치
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
DK381686A (da) Prioritetsfordelingskredsloeb til samarbejdende datamaskiner
KR890002769A (ko) 가상 계산기 시스템
KR890007171A (ko) 버스 마스터
JPS55123739A (en) Memory content prefetch control system
KR910008592A (ko) Cpu의 버스 소유권의 해제 방지 지연 논리
KR910006855A (ko) 인터럽트 제어회로
KR940000976A (ko) 다중 프로세서 시스템의 부팅방법 및 장치
KR880004382A (ko) 마이크로 컴퓨터 시스템 및 그 제어방법
KR900006844A (ko) 연산제어장치의 입출력장치
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPS5692622A (en) Processing control system for failure detection of bus
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
JPS578805A (en) Address stopping circuit
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR880011679A (ko) Dma 억세스 중재 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid