KR960015276A - 데이타 프로세싱 시스템 및 입/출력 동작 성능 개선 방법 - Google Patents

데이타 프로세싱 시스템 및 입/출력 동작 성능 개선 방법 Download PDF

Info

Publication number
KR960015276A
KR960015276A KR1019950033598A KR19950033598A KR960015276A KR 960015276 A KR960015276 A KR 960015276A KR 1019950033598 A KR1019950033598 A KR 1019950033598A KR 19950033598 A KR19950033598 A KR 19950033598A KR 960015276 A KR960015276 A KR 960015276A
Authority
KR
South Korea
Prior art keywords
input
output
data
data processing
processing system
Prior art date
Application number
KR1019950033598A
Other languages
English (en)
Other versions
KR0163230B1 (ko
Inventor
쿠마 아리밀리 라비
스티븐 도드선 존
돈 레비스 제리
Original Assignee
윌리암 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리암 티. 엘리스
Publication of KR960015276A publication Critical patent/KR960015276A/ko
Application granted granted Critical
Publication of KR0163230B1 publication Critical patent/KR0163230B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/1407—Checkpointing the instruction stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Retry When Errors Occur (AREA)

Abstract

본 발명은, 각각의 입/출력 채널 제어기가 스페큘레이티브 입/출력 실행 기능을 포함하는, 하나 이상의 프로세싱 장치, 메모리 서브시스템 및 하나 이상의 입/출력 채널 제어기(IOCC)를 구비한 데이타 프로세싱 시스템에 관한 것이다. 본 발명에 따르는 스페큘레이티브 입/출력 실행 기법은 다양한 옵션을 포함할 수 있다. IOCC에서의 스페큘레이티브 실행은, 심지어 이 동작이 여전히 원격적으로 재시도되더라도, 원 어드레스를 수신한 이후에 시작한다. 프로그램된 입/출력 지연은 IOCC 동작의 초기 스페큘레이티브 개시에 기인하여 상당히 감소된다. 원격 흐름 제어 재시도가 수신된다면 IOCC가 중지될 수도 있다. 그러나, 어떠한 재시도도 수신되지 않는다면, 스페큘레이티브 동작 진행에 기인하여 상당한 시간이 절약된다.

Description

데이타 프로세싱 시스템 및 입/출력 동작 성능 개선 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 데이타 프로세싱 시스템의 시스템 블럭도.

Claims (7)

  1. 데이타 프로세싱 시스템에 있어서, 하나 이상의 프로세싱 장치(one or more processing units)와; 하나 이상의 입/출력 제어기(one or more I/O controllers)와; 시스템 메모리(a system memory)와; 상기 프로세싱장치, 상기 입/출력 제어기 및 상기 시스템 메모리를 접속하는 시스템 버스(a system bus)와; 상기 시스템 버스에 접속된 각 장치에 접속되어 상기 데이타 프로세싱 시스템의 동작을 제어하는 시스템 제어 장치(a system control unit)를 포함하되; 상기 입/출력 제어기는, 입/출력 동작의 시작(a start of an I/O operation)을 나타내는 하나 이상의 신호를 판독하는 수단과; 상기 시작을 나타내는 신호가 유효한 것을 나타내는 수단과; 원격 재시도 동작(a remote retry operation)을 감지하는 수단과; 수신된 시스템 데이타의 유효한지의 여부를 판정하는 수단과; 상기 수신된 시스템 데이타가 유효하다고 판정될 때까지 상기 입/출력 동작을 보류하는 수단과; 원격 재시도가 감지되면, 상기 입/출력 동작을 중지(abort)하는 수단을 구비하는 데이타 프로세싱 시스템.
  2. 제1항에 있어서, 상기 시작을 나타내는 신호는 시스템 어드레스 신호(system address signals)를 갖는 데이타 프로세싱 시스템.
  3. 제1항에 있어서, 상기 입/출력 제어기는 상기 입/출력 동작에 따라 데이타를 전송하는 수단을 더 구비하는 데이타 프로세싱 시스템.
  4. 제3항에 있어서, 상기 데이타 전송이 완료되었는지를 판정하는 수단을 더 포함하는 데이타 프로세싱 시스템.
  5. 데이타 프로세싱 시스템의 입/출력 동작의 성능 개선 방법에 있어서, 입/출력 동작의 시작을 나타내는 하나 이상의 신호를 판독하는 단계와; 상기 시작을 나타내는 신호가 유효함을 나타내는 단계와; 원격 재시도 동작을 검출하는 단계와; 수신된 시스템 데이타가 유효한지를 판정하는 단계와; 상기 수신된 시스템 데이타가 유효한지를 판정하기 전까지는 상기 입/출력 동작을 보류하는 단계와; 원격 재시도가 검출되면 상기 입/출력 동작을 중지하는 단계를 포함하는 입/출력 동작 성능 개선 방법.
  6. 제5항에 있어서, 상기 입/출력 동작에 따라 데이타를 전송하는 단계를 더 포함하는 입/출력 동작 성능 개선 방법.
  7. 제5항에 있어서, 상기 데이타 전송이 완료되었는지를 판정하는 단계를 더 포함하는 입/출력 동작 성능 개선 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950033598A 1994-10-03 1995-09-30 데이타 프로세싱 시스템 및 입/출력 동작성능 개선방법 KR0163230B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/316,978 1994-10-03
US08/316,978 US5623694A (en) 1994-10-03 1994-10-03 Aborting an I/O operation started before all system data is received by the I/O controller after detecting a remote retry operation
US8/316,978 1994-10-03

Publications (2)

Publication Number Publication Date
KR960015276A true KR960015276A (ko) 1996-05-22
KR0163230B1 KR0163230B1 (ko) 1999-01-15

Family

ID=23231567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033598A KR0163230B1 (ko) 1994-10-03 1995-09-30 데이타 프로세싱 시스템 및 입/출력 동작성능 개선방법

Country Status (4)

Country Link
US (1) US5623694A (ko)
EP (1) EP0709780A1 (ko)
JP (1) JPH08115272A (ko)
KR (1) KR0163230B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081859A (en) * 1998-03-12 2000-06-27 Vlsi Technology, Inc. Address dependent retry system to program the retry latency of an initiator PCI agent
US6266741B1 (en) 1998-06-15 2001-07-24 International Business Machines Corporation Method and apparatus to reduce system bus latency on a cache miss with address acknowledgments
US6192453B1 (en) * 1998-07-13 2001-02-20 International Business Machines Corporation Method and apparatus for executing unresolvable system bus operations
US7096289B2 (en) * 2003-01-16 2006-08-22 International Business Machines Corporation Sender to receiver request retry method and apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706190A (en) * 1983-09-22 1987-11-10 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in digital computer system
US4641305A (en) * 1984-10-19 1987-02-03 Honeywell Information Systems Inc. Control store memory read error resiliency method and apparatus
DE3583283D1 (de) * 1984-11-02 1991-07-25 Measurex Corp Speicherbusarchitektur.
US5150467A (en) * 1987-09-04 1992-09-22 Digital Equipment Corporation Method and apparatus for suspending and restarting a bus cycle
US5007051A (en) * 1987-09-30 1991-04-09 Hewlett-Packard Company Link layer protocol and apparatus for data communication
US4947366A (en) * 1987-10-02 1990-08-07 Advanced Micro Devices, Inc. Input/output controller incorporating address mapped input/output windows and read ahead/write behind capabilities
US4878166A (en) * 1987-12-15 1989-10-31 Advanced Micro Devices, Inc. Direct memory access apparatus and methods for transferring data between buses having different performance characteristics
US5142672A (en) * 1987-12-15 1992-08-25 Advanced Micro Devices, Inc. Data transfer controller incorporating direct memory access channels and address mapped input/output windows
US4908823A (en) * 1988-01-29 1990-03-13 Hewlett-Packard Company Hybrid communications link adapter incorporating input/output and data communications technology
US5072364A (en) * 1989-05-24 1991-12-10 Tandem Computers Incorporated Method and apparatus for recovering from an incorrect branch prediction in a processor that executes a family of instructions in parallel
US5454117A (en) * 1993-08-25 1995-09-26 Nexgen, Inc. Configurable branch prediction for a processor performing speculative execution
IE940855A1 (en) * 1993-12-20 1995-06-28 Motorola Inc Data processor with speculative instruction fetching and¹method of operation
US5420991A (en) * 1994-01-04 1995-05-30 Intel Corporation Apparatus and method for maintaining processing consistency in a computer system having multiple processors

Also Published As

Publication number Publication date
KR0163230B1 (ko) 1999-01-15
US5623694A (en) 1997-04-22
JPH08115272A (ja) 1996-05-07
EP0709780A1 (en) 1996-05-01

Similar Documents

Publication Publication Date Title
KR940012147A (ko) 마이크로컴퓨터 시스템
KR910001555A (ko) 데이타 프로세서
KR960018948A (ko) 직접 메모리 액세스 및 그 기능을 시뮬레이트하는 각각의 방법 및 수단, 직접 메모리 액세서를 시뮬레이트하는 컴퓨터 프로그램, 컴퓨터 시스템과 부속 시스템
KR920020316A (ko) 컴퓨터 시스템에서 트랜잭션을 수행하기 위한 쿼드러쳐 버스 프로토콜
KR880006626A (ko) 휴대가능전자장치용 처리시스템
DE69610438D1 (de) Verfahren und system zur datenübertragung
KR960015276A (ko) 데이타 프로세싱 시스템 및 입/출력 동작 성능 개선 방법
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
US4814977A (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfers
EP0273396A3 (en) Memory management device
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR970066863A (ko) 정보처리장치와 방법 및 스케줄링 디바이스
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
KR890005607A (ko) 데이타 처리 시스템
KR890007159A (ko) 데이타 처리장치 및 그것을 갖는 데이타 처리 시스템
JPS6049465A (ja) マイクロコンピユ−タ間のデ−タ転送方法
JPH0756847A (ja) ポータブルコンピュータ
KR100259585B1 (ko) 디엠에이 콘트롤러
KR940004578B1 (ko) 슬레이브 보드 제어장치
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
JP2005084820A (ja) 入出力装置の模擬機能を備えた制御装置
JPS61168046A (ja) マイクロプロセサ
JPH0296853A (ja) 保有主記憶容量のチェック方式
JPH02247762A (ja) Ｉ／ｏコマンド出力制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050812

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee