JPH08115272A - データ処理システムにおける遠隔再試行方法及び装置 - Google Patents

データ処理システムにおける遠隔再試行方法及び装置

Info

Publication number
JPH08115272A
JPH08115272A JP7246391A JP24639195A JPH08115272A JP H08115272 A JPH08115272 A JP H08115272A JP 7246391 A JP7246391 A JP 7246391A JP 24639195 A JP24639195 A JP 24639195A JP H08115272 A JPH08115272 A JP H08115272A
Authority
JP
Japan
Prior art keywords
data
iocc
input
processing system
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7246391A
Other languages
English (en)
Inventor
Ravi K Arimilli
ラビ・クマール・アリミリ
John S Dodson
ジョン・スチーブン・ドッドソン
Jerry D Lewis
ジェリー・ドン・ルイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08115272A publication Critical patent/JPH08115272A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/1407—Checkpointing the instruction stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】 【課題】 データ処理システムにおいて、遠隔フロー制
御再試行オペレーションを可能とする。 【解決手段】 データ処理システムが、１以上のプロセ
ッサ・ユニットと、メモリ・サブシステムと、１以上の
入出力チャネル・コントローラ（ＩＯＣＣ）を有し、各
ＩＯＣＣは、推論的入出力実行機能をもつ。ＩＯＣＣに
おける推論的入出力実行は、オペレーションがまた遠隔
再試行される可能性がある場合においても生のアドレス
を受信した後に開始される。ＩＯＣＣオペレーションの
早期の推論的開始によりプログラムＩ／Ｏ遅延時間が極
めて低減される。ＩＯＣＣは、遠隔フロー制御再試行を
受信した場合には推論的オペレーションを中断しなけれ
ばならない可能性がある。しかしながら、再試行が受信
されなければ推論的オペレーションが進行されるので格
段に時間を節約することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ処理システ
ムに関し、特に、１以上のプロセッサと１以上の入出力
チャネル・コントローラ（以降、「ＩＯＣＣ」と言う）
とを有するデータ処理システムにおいて、システムの性
能を向上させるべく遠隔からの再試行及び推論的な実行
を可能とする技術に関する。
【０００２】
【従来の技術】ＩＯＣＣは、通常、コンピュータ・シス
テムにおいて高性能のシステム／メモリ・バスから工業
標準のＩ／Ｏ（入出力）バスを生成するために用いられ
ている。ＩＯＣＣは、ＤＭＡ（直接メモリ・アクセス）
オペレーションのためにシステム・メモリとＩ／Ｏ装置
との間のブリッジとして、そしてプログラム入出力オペ
レーション（ＰＩＯ）のためにプロセッサとＩ／Ｏ装置
との間のブリッジとして機能する。
【０００３】従来のシステムにおいては、コヒーレント
(一貫性のある)メモリ・アクセスをサポートするため
に、システム・バスが、スヌーピング(監視)・プロトコ
ル及び再試行プロトコルを備えている。例えば、プロセ
ッサＡが、プロセッサＢのキャッシュにあるデータに対
してメモリ読取りを実行する場合、プロセッサＢは、プ
ロセッサＡのメモリ要求に対して再試行を実行すること
になる。さらに他のバス装置もまた、自己の内部メモリ
を監視できないならば、再試行を実行する可能性があ
る。しかしながら、プロセッサＡがＩＯＣＣ Ｃから入
出力読取りを実行する場合には、ＩＯＣＣ Ｃのみがそ
のオペレーションの再試行を許可される（このようなタ
イプの再試行は、フロー制御再試行として知られている
技術である）。従って従来技術では、コヒーレンシィ再
試行は、メモリ・オペレーションの際に外部装置により
許可されていた。
【０００４】データ処理システムが、外部装置に対して
目的のスレーブ装置と同様にフロー制御再試行を指示す
ることを許可する場合には、システム設計の複雑さを格
段に低減することができ、極めて多数のシステム性能オ
プションを実現することができる。しかしながら１つの
問題点がある。それは、目的のスレーブ装置が、要求さ
れたオペレーションに対してある程度の遅れを導入する
可能性がある点である。通常、対象とするスレーブ装置
は、システム・バスからオペレーションを受信すると同
時にその実行を開始することができる。なぜなら、その
スレーブ装置はそのオペレーションを再試行できる唯一
の装置だからである。遠隔フロー制御再試行機能を可能
とするシステム・バスについては、目的のスレーブ装置
は、オペレーションを実行できるようになる前に再試行
ウィンドウを待たねばならず、このことが遅れを生じさ
せることになる。
【０００５】
【発明が解決しようとする課題】以上により本発明の目
的は、データ処理システムにおいて、遠隔フロー制御再
試行オペレーションを可能とすることである。
【０００６】本発明の更なる目的は、推論的入出力実行
の機能を備えたデータ処理システムにおいて、遠隔フロ
ー制御再試行オペレーションを可能とすることである。
【０００７】
【課題を解決するための手段】本発明によるデータ処理
システムは、１又は複数の処理ユニットと、メモリ・サ
ブシステムと、１又は複数の入出力チャネル・コントロ
ーラを有し、各入出力チャネル・コントローラは、推論
的入出力実行機能を備える。ＩＯＣＣにおける推論的実
行は、オペレーションが遠隔再試行をされる可能性がま
だある場合においても、「生の」アドレスを受信した後
に開始される。ＰＩＯ遅延時間は、ＩＯＣＣオペレーシ
ョンの早期の推論的開始により大幅に低減される。ＩＯ
ＣＣは、遠隔フロー制御再試行を受信した場合には、そ
の推論的オペレーションを中断しなければならない場合
もある。しかしながら、再試行が受信されなければ、推
論的オペレーションが進行されるので極めて時間を節約
することができる。
【０００８】それでもなお、要求されたオペレーション
がＩ／Ｏ装置への記憶に関するものである場合、ＩＯＣ
Ｃが、プロセッサからのデータを待たなければならない
可能性がある。
【０００９】本発明の特徴でありかつ有用な点は、遠隔
フロー制御再試行機能を伴うＩＯＣＣオペレーションの
推論的アドレスによる実行が、システムの性能を向上さ
せる点である。
【００１０】本発明の別の特徴でありかつ有用な点は、
ＩＯＣＣ・ＳＴＯＲＥオペレーションの推論的データに
よる実行が、更にシステムの性能を向上させる点であ
る。以上、本発明の詳細な説明の理解を助けるべく本発
明の概要を述べた。本発明の特徴及び有用性について以
降に詳細に説明する。
【００１１】
【発明の実施の形態】前述のハードウェアを念頭に置い
て、本発明のプロセス関連の特徴を説明することができ
る。本発明の特徴をより明確に記述するために、当業者
には自明である他の汎用的な特徴については記述を省略
する。当業者であれば、マルチユーザ、マルチプロセッ
サ、オペレーティング・システム、そして特に、仮想メ
モリを含むメモリ管理に関するオペレーティング・シス
テム等の要求、プロセッサ・スケジューリング、プロセ
ス及びプロセッサの双方のための同期機構、メッセージ
送信、一般的なデバイス・ドライバ、ターミナル及びネ
ットワークのサポート、システム初期化、割り込み管
理、システム・コール機構、並びに管理機構については
周知であろう。
【００１２】図１は、本発明を好適に実施するデータ処
理システムを示す図である。マルチプロセッサ・システ
ム１００は、多数のプロセッサ・ユニット１０２、１０
４、１０６を含み、これらは操作によりシステム・バス
１０８に接続される。さらにシステム・バス１０８へ
は、システム・メモリ１１２へのアクセスを制御するメ
モリ・コントローラ１１０及び入出力チャネル・コント
ローラ１１４、１１６及び１１８が接続される。さら
に、高性能Ｉ／Ｏ装置１２０を、システム・バス１０８
へ接続してもよい。符号１０２〜１２０で示された各シ
ステム・エレメントは全て、システム・コントローラ１
３０の制御下で動作する。システム・コントローラ１３
０は、プロセッサ１０２へのライン１３２、プロセッサ
１０４へのライン１３４、プロセッサ１０６へのライン
１３６、メモリ・コントローラ１１０へのライン１４
０、ＩＯＣＣ１１４へのライン１４４、ＩＯＣＣ１１６
へのライン１４６、ＩＯＣＣ１１８へのライン１４８、
及び高性能Ｉ／Ｏ装置１２０へのライン１５０等で示さ
れるようなポイント・ツー・ポイントのラインによりシ
ステム・バス１０８へ接続された各ユニットと通信す
る。バス・アクセスの要求及び許可は全て、システム・
コントローラ１３０により制御される。
【００１３】ＩＯＣＣ１１４は、システムＩ／Ｏサブシ
ステム及びネイティブＩ／Ｏサブシステム１６０を制御
し、これらに接続される。
【００１４】各プロセッサ・ユニット１０２、１０４、
１０６は、プロセッサとキャッシュ記憶装置とを備えて
いてもよい。
【００１５】図２は、本発明に関連するＩＯＣＣ１１４
の態様を示した図である。ＩＯＣＣ１１４は、システム
・バス１０８（図１参照）に接続されるシステム・バス
・コントローラ２０２及びＩ／Ｏバス２０８へ接続され
るＩ／Ｏバス・コントローラ１０４を有する。図３を参
照して、システム・バス・コントローラ２０２とＩ／Ｏ
バス・コントローラ２０４との間で伝送される様々な信
号について詳述する。推論的Ｉ／Ｏ実行プロセスはステ
ップ３０１にて開始され、ステップ３０２において、シ
ステム・バス・コントローラ２０２からＩ／Ｏバス・コ
ントローラ２０４へのライン２１０上の初期ＰＩＯアド
レス（ＥＰＡＶ）が有効であるか否かが判断される。も
し有効でなければ、有効となるまでプロセスはループす
る。有効となれば、ステップ３０４においてＩ／Ｏバス
２０８が調停され、ステップ３０６に進み、Ｉ／Ｏバス
が許可されるまでプロセスはループする。Ｉ／Ｏバスが
許可されたならば、ステップ３０８においてＩ／Ｏバス
・アドレス保有が開始される。
【００１６】次に、ステップ３１０においてライン２１
２上のＰＩＯアドレス（ＰＡＶ）が有効であるか否かが
判断される。有効であれば、ステップ３１２においてラ
イン２１６上の初期ＰＩＯデータ（ＥＰＤＶ）が有効で
あるか否かが判断される。初期ＰＩＯデータが有効とな
るまでプロセスはループする。有効となれば、ステップ
３１４においてＩ／Ｏバス・データ保有を開始する。ス
テップ３１６において、データ転送が完了したか否かが
判断され、完了していない場合はステップ３２４におい
て次のアドレス及びデータのＩ／Ｏバス転送が実行され
る。転送が完了するまで、プロセスは、転送完了の判断
と次のアドレス及びデータの転送との間をループする。
転送が完了したならば、ステップ３２２においてＰＩＯ
完了（ＰＣＭＰ）が示され、ステップ３３０においてプ
ロセスが終了する。ステップ３１０においてＰＩＯアド
レスが無効であれば、ステップ３１８において、ライン
２１４上のＰＩＯ取消（ＰＣ）が真であるか否かが判断
される。ＰＩＯ取消が真でなければ、プロセスはＰＩＯ
アドレスを調べるためにステップ３１０へ戻る。このル
ープは、ＰＩＯアドレスが有効であるか又はＰＩＯ取消
が真となるまで続く。ライン２１４上のＰＩＯ取消が真
であれば、ステップ３２０においてＩ／Ｏバス保有を中
断し、プロセスはステップ３３０にて終了する。ＰＩＯ
取消は、ＰＩＯを中断させる遠隔フロー制御再試行が発
生したことを示す。
【００１７】図４は、ＰＩＯ実行を示すタイミング図で
ある。システム・アドレスはＡ０と読み取れ、Ａの時点
で有効と見なされる。このＡ時点でＥＰＡＶは有効とな
り、そしてＰＩＯオペレーションを取り消すフロー再試
行を示すＰＣ信号を受信するか又はフロー再試行がない
ままＰＩＯオペレーションが完了したことを示すＰＣＭ
Ｐ信号を受信するまでそのままの状態となる。ＥＰＡＶ
に対する遠隔フロー制御再試行タイミング及びＰＣ信号
については、図４の下部に示されており、フロー再試行
信号がＢの時点でステーブルとなるときＰＣ信号がアク
ティブとなる。フロー再試行が試みられなければ、Ｉ／
Ｏバスのアドレス及びデータを、ＥＰＡＶが真となると
同時に開始することができるので極めて時間が節約され
る。このように、本発明による推論的Ｉ／Ｏ実行を利用
することにより図４におけるＡ時点〜Ｅ時点の時間を節
約することができる。
【００１８】遠隔フロー制御再試行がない場合、入出力
バス・コントローラ２０４は、システム・バス１０８か
ら第１のデータＤ０１が受信されたか否かを検査する。
第１のデータが受信されたならば、ＰＩＯ完了信号ＰＣ
ＭＰによりＰＩＯが終了するまでＰＩＯオペレーション
を続けることができる。もし第１のデータがシステム・
バス１０８から受信されていなければ、ＰＩＯオペレー
ションは、システム・バス１０８から第１のデータを受
信するまで保留される。再び図４において、初期ＰＩＯ
データ有効信号（ＥＰＤＶ）は、データＤ０１がＣ時点
で受信された後に立ち上がっていることがわかる。
【００１９】システム・バス１０８上のアドレス及びデ
ータの双方の伝送速度は、Ｉ／Ｏバス２０８上のアドレ
ス及びデータの伝送速度よりも数倍速いため、一旦第１
のデータＤ０１がシステム・バス・コントローラ２０２
から受信されると、続くデータＤ２３、Ｄ４５、及びＤ
６７は、ＰＩＯ実行を遅らせることなく受信されること
となる。
【００２０】しかしながら、システム・バス１０８のデ
ータ転送速度が、Ｉ／Ｏバス・データ転送速度よりも遅
い場合は、図４においてＥＰＤＶの立ち上がりをＣ時点
からＤ時点まで容易に遅らせることができることは当業
者であれば自明であろう。
【００２１】以上述べたアルゴリズム及びタイミング
は、ＰＩＯ記憶オペレーションのためのものであること
注記する。ＰＩＯロードオペレーションの際は、ＥＰＤ
Ｖが見られないことを除けば同様のアルゴリズム及びタ
イミングとなる。
【００２２】まとめとして、本発明の構成に関して、以
下の事項を開示する。
【００２３】（１）データ処理システムにおいて、１以
上のプロセッサ・ユニットと、１以上の入出力コントロ
ーラと、システム・メモリと、前記プロセッサ・ユニッ
ト、前記入出力コントローラ、及び前記システム・メモ
リを接続するシステム・バスと、前記システム・バスへ
接続された各装置へ接続され前記データ処理システムの
オペレーションを制御するシステム・コントローラとを
有し、上記入出力コントローラが、入出力オペレーショ
ンの開始を示す１以上の信号を読み取る手段と、前記開
始を示す信号が有効であることを示す手段と、遠隔再試
行オペレーションを検知する手段と、受信されたシステ
ム・データが有効であることを判断する手段と、前記受
信されたシステム・データが有効と判断されるまで前記
入出力オペレーションを保留する手段と、もし、遠隔再
試行オペレーションが検知された場合、前記入出力オペ
レーションを中断する手段とを含むデータ処理システ
ム。 （２）前記開始を示す信号が、システム・アドレス信号
を含む上記（１）に記載のデータ処理システム。 （３）前記入出力コントローラが、前記入出力オペレー
ションに応答してデータを転送する手段を有する上記
（１）に記載のデータ処理システム。 （４）前記データ転送が完了したことを判断する手段を
有する上記（３）に記載のデータ処理システム。 （５）データ処理システムにおける入出力オペレーショ
ンの処理方法であって、入出力オペレーションの開始を
示す１以上の信号を読み取るステップと、前記開始を示
す信号が有効であることを示すステップと、遠隔再試行
オペレーションを検知するステップと、受信されたシス
テム・データが有効であると判断するステップと、前記
受信されたシステム・データが有効であると判断される
まで前記入出力オペレーションを保留するステップと、
遠隔再試行オペレーションが検知された場合には前記入
出力オペレーションを中断するステップとを含むデータ
処理システムにおける入出力オペレーションの処理方
法。 （６）前記入出力オペレーションに応答してデータを転
送するステップを含む上記（５）に記載の方法。 （７）前記データ転送が完了したことを判断するステッ
プを含む上記（５）に記載の方法。
【図面の簡単な説明】
【図１】本発明を実施するデータ処理システムのシステ
ム・ブロック図である。
【図２】本発明による推論的Ｉ／Ｏ実行及び遠隔フロー
制御再試行機能をもつ入出力チャネル・コントローラの
ブロック図である。
【図３】本発明による方法のオペレーションを示す流れ
図である。
【図４】本発明による推論的Ｉ／Ｏ実行のタイミング図
である。
【符号の説明】
１００ データ処理システム １０２、１０４、１０６ プロセッサ・ユニット １０８ システム・バス １１０ メモリ・コントローラ １１２ システム・メモリ １１４、１１６、１１８ 入出力チャネル・コントロー
ラ １２０ 高性能Ｉ／Ｏ装置 １３０ システム・コントローラ ２０２ システム・バス・コントローラ ２０４ Ｉ／Ｏバス・コントローラ ２０８ Ｉ／Ｏバス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・スチーブン・ドッドソン アメリカ合衆国78660、テキサス州、フル ーガービル、ベル・ロック・サークル 1205 (72)発明者 ジェリー・ドン・ルイス アメリカ合衆国78681、テキサス州、ラウ ンド・ロック、アローヘッド・サークル 3409

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】データ処理システムにおいて、 １以上のプロセッサ・ユニットと、 １以上の入出力コントローラと、 システム・メモリと、 前記プロセッサ・ユニット、前記入出力コントローラ、
    及び前記システム・メモリを接続するシステム・バス
    と、 前記システム・バスへ接続された各装置へ接続され、前
    記データ処理システムのオペレーションを制御するシス
    テム・コントローラとを有し、 上記入出力コントローラが、 入出力オペレーションの開始を示す１以上の信号を読み
    取る手段と、 前記開始を示す信号が有効であることを示す手段と、 遠隔再試行オペレーションを検知する手段と、 受信されたシステム・データが有効であることを判断す
    る手段と、 前記受信されたシステム・データが有効と判断されるま
    で前記入出力オペレーションを保留する手段と、 もし、遠隔再試行オペレーションが検知された場合、前
    記入出力オペレーションを中断する手段とを含むデータ
    処理システム。
  2. 【請求項２】前記開始を示す信号が、システム・アドレ
    ス信号を含む請求項１に記載のデータ処理システム。
  3. 【請求項３】前記入出力コントローラが、前記入出力オ
    ペレーションに応答してデータを転送する手段を有する
    請求項１に記載のデータ処理システム。
  4. 【請求項４】前記データ転送が完了したことを判断する
    手段を有する請求項３に記載のデータ処理システム。
  5. 【請求項５】データ処理システムにおける入出力オペレ
    ーションの処理方法であって、 入出力オペレーションの開始を示す１以上の信号を読み
    取るステップと、 前記開始を示す信号が有効であることを示すステップ
    と、 遠隔再試行オペレーションを検知するステップと、 受信されたシステム・データが有効であると判断するス
    テップと、 前記受信されたシステム・データが有効であると判断さ
    れるまで前記入出力オペレーションを保留するステップ
    と、 遠隔再試行オペレーションが検知された場合には前記入
    出力オペレーションを中断するステップとを含むデータ
    処理システムにおける入出力オペレーションの処理方
    法。
  6. 【請求項６】前記入出力オペレーションに応答してデー
    タを転送するステップを含む請求項５に記載の方法。
  7. 【請求項７】前記データ転送が完了したことを判断する
    ステップを含む請求項５に記載の方法。
JP7246391A 1994-10-03 1995-09-25 データ処理システムにおける遠隔再試行方法及び装置 Pending JPH08115272A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/316,978 US5623694A (en) 1994-10-03 1994-10-03 Aborting an I/O operation started before all system data is received by the I/O controller after detecting a remote retry operation
US316978 1994-10-03

Publications (1)

Publication Number Publication Date
JPH08115272A true JPH08115272A (ja) 1996-05-07

Family

ID=23231567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7246391A Pending JPH08115272A (ja) 1994-10-03 1995-09-25 データ処理システムにおける遠隔再試行方法及び装置

Country Status (4)

Country Link
US (1) US5623694A (ja)
EP (1) EP0709780A1 (ja)
JP (1) JPH08115272A (ja)
KR (1) KR0163230B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081859A (en) * 1998-03-12 2000-06-27 Vlsi Technology, Inc. Address dependent retry system to program the retry latency of an initiator PCI agent
US6266741B1 (en) 1998-06-15 2001-07-24 International Business Machines Corporation Method and apparatus to reduce system bus latency on a cache miss with address acknowledgments
US6192453B1 (en) * 1998-07-13 2001-02-20 International Business Machines Corporation Method and apparatus for executing unresolvable system bus operations
US7096289B2 (en) * 2003-01-16 2006-08-22 International Business Machines Corporation Sender to receiver request retry method and apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706190A (en) * 1983-09-22 1987-11-10 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in digital computer system
US4641305A (en) * 1984-10-19 1987-02-03 Honeywell Information Systems Inc. Control store memory read error resiliency method and apparatus
EP0184320B1 (en) * 1984-11-02 1991-06-19 Measurex Corporation Improved performance memory bus architecture
US5150467A (en) * 1987-09-04 1992-09-22 Digital Equipment Corporation Method and apparatus for suspending and restarting a bus cycle
US5007051A (en) * 1987-09-30 1991-04-09 Hewlett-Packard Company Link layer protocol and apparatus for data communication
US4947366A (en) * 1987-10-02 1990-08-07 Advanced Micro Devices, Inc. Input/output controller incorporating address mapped input/output windows and read ahead/write behind capabilities
US4878166A (en) * 1987-12-15 1989-10-31 Advanced Micro Devices, Inc. Direct memory access apparatus and methods for transferring data between buses having different performance characteristics
US5142672A (en) * 1987-12-15 1992-08-25 Advanced Micro Devices, Inc. Data transfer controller incorporating direct memory access channels and address mapped input/output windows
US4908823A (en) * 1988-01-29 1990-03-13 Hewlett-Packard Company Hybrid communications link adapter incorporating input/output and data communications technology
US5072364A (en) * 1989-05-24 1991-12-10 Tandem Computers Incorporated Method and apparatus for recovering from an incorrect branch prediction in a processor that executes a family of instructions in parallel
US5454117A (en) * 1993-08-25 1995-09-26 Nexgen, Inc. Configurable branch prediction for a processor performing speculative execution
IE940855A1 (en) * 1993-12-20 1995-06-28 Motorola Inc Data processor with speculative instruction fetching and¹method of operation
US5420991A (en) * 1994-01-04 1995-05-30 Intel Corporation Apparatus and method for maintaining processing consistency in a computer system having multiple processors

Also Published As

Publication number Publication date
KR0163230B1 (ko) 1999-01-15
US5623694A (en) 1997-04-22
KR960015276A (ko) 1996-05-22
EP0709780A1 (en) 1996-05-01

Similar Documents

Publication Publication Date Title
US5426765A (en) Multiprocessor cache abitration
US6785776B2 (en) DMA exclusive cache state providing a fully pipelined input/output DMA write mechanism
US6122692A (en) Method and system for eliminating adjacent address collisions on a pipelined response bus
EP0663087A1 (en) Method and apparatus for non-snoop window reduction
JPH076124A (ja) 情報転送システムおよび方法
JP2532191B2 (ja) 複式バス・ア―キテクチャを有する計算システムに使用するデ―タ伝送の管理方法
JP2000115208A (ja) プロセッサ・インタ―フェ―ス・バスを通じてデ―タを転送する方法および装置
JPH07105089A (ja) スヌープ・プッシュ・オペレーションを回避する方法
US6460100B1 (en) Bus snooper for SMP execution of global operations utilizing a single token with implied release
JPH08115272A (ja) データ処理システムにおける遠隔再試行方法及び装置
US6782456B2 (en) Microprocessor system bus protocol providing a fully pipelined input/output DMA write mechanism
US5862358A (en) Method and apparatus for reducing the apparent read latency when connecting busses with fixed read reply timeouts to CPUs with write-back caches
KR100190377B1 (ko) 마이크로 프로세서의 버스 인터페이스 유닛
JPH06282528A (ja) データ転送方法及びそのシステム
US5790892A (en) Information handling system for modifying coherency response set to allow intervention of a read command so that the intervention is not allowed by the system memory
KR950003877B1 (ko) 캐쉬 업데이트(Cache Update)장치 및 방법
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JPH1185673A (ja) 共有バスの制御方法とその装置
US5752265A (en) Memory accessing in a multi-processor system using snooping
JPH0756844A (ja) システムメモリを有するバスをベースにしたコンピュータシステムに使用するためのマスタバスマスタおよびバスをベースにしたコンピュータシステム
JPH09218859A (ja) マルチプロセッサ制御システム
JPS63155254A (ja) 情報処理装置
JPH01302448A (ja) 情報処理装置
JPH02224048A (ja) 情報処理装置
JPH0376501B2 (ja)