JPH0625985B2 - 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置 - Google Patents

Description

【発明の詳細な説明】 発明の背景 本発明は、コンピュータシステムに関し、より詳細に述
べるならば、バスによって相互接続された多重プロセッ
サを有し且つ１つのリソースに対してアクセスコマンド
を開始させることのできるコンピュータシステムに関す
る。

現代のコンビュータシステムは、総合的な計算能力を高
くするために共通バスによって相互接続される多重プロ
セッサ、メモリリソースおよび入出力（Ｉ／Ｏ）装置を
有している。このような構成により、１秒当り数百万の
命令を実行しうる非常に強力なシステムが与えられる。
しかしながら、多重プロセッサを相互接続すると、それ
ら多重プロセッサがメモリまたは入出力リソースに同時
にアクセスを試みるという問題が生ずる。例えば、いく
つかのプロセッサがそれぞれ読取り−変更−書込み（Ｒ
ＭＷ）を試みるときに問題が生ずる。あるＲＭＷ動作に
おいては、１つのプロセッサがあるメモリロケートョン
からデータを検索し、そのデータに対してある演算を行
い、その変更されたデータを元のメモリロケーションへ
書き込む。１つのプロセッサが１つのメモリロケーショ
ンに対するＲＭＷ動作を試み、且つもう１つのプロセッ
サが最初のプロセッサのＲＭＷ動作の読取り動作とその
ＲＭＷ動作の書込み部分との間の時間期間に同じメモリ
ロケーションに対してＲＭＷ動作を試みるような場合
に、システムの完全性に影響するような予期しえない結
果が起りうる。

多重プロセッサが同じメモリロケーションに対してＲＭ
Ｗ動作を行なうのを防止する１つの方法は、インターロ
ック読取コマンドの如き排他的アクセスコマンドを与え
ることである。この方法は、ロックビットの如きロック
インディケータを使用するものであり、そのロックビッ
ドは、ＲＭＷ動作の読取り部分が実行されるときにセッ
トされ、そのＲＭＷ動作の書込み部分が完了した後にリ
セットされる。そのロックビットがセットされるときメ
モリのあるロケーションに対して第２のプロセッサがＲ
ＭＷ動作を開始させようとするとき、そのメモリはロッ
ク状態情報を戻すようにさせられる。そのロック状態情
報は、その第２のインターロック読取りコマンドがその
メモリによって受け入られていないことをそのプロセッ
サに指示する。

インターロック読取り動作は、ＲＭＷ動作を実行しよう
としている多重プロセッサによって生ずる問題を軽減す
る。各プロセッサは例えば、ラウンドロビンアルゴリズ
ムを使用した仲裁プロセスによってインターロック読取
り動作に対してバスへの公平なアクセスが許される。し
かしながら、機能上依然として問題がある。例えば、あ
る特定のバストラフィック状態のもとでは、ある特定の
プロセッサがロックされたメモリロケーションに繰り返
し遭遇することがあり、適時にメモリリソースへの必要
なアクセスを得ることができないことがありうる。この
ような問題は、メモリモジュール全体に対してでなく、
メモリモジュールのある部分にそれぞれ関連付けた多重
のロックビットをそのメモリモジュールに対して設ける
ことによって減少させられる。このような多重ロックビ
ットは、メモリモジュールに対するインターロックされ
た読取り動作をよりきめこまかく行ない、インターロッ
ク読取り動作後メモリのより小さな部分を結合する。多
重ロックビットを含むシステムは、米国特許出願４４９
５４号明細書に記載されている。

このような解決方法によれば、ＲＭＷ動作の成功割合が
より高くされ、システムの効率が改善される。しかし、
ある条件のものでは、選択されたプロセッサは、依然と
してメモリアクセスの問題にぶつかる。バス仲裁は、シ
ステムバスへの公平なアクセスをそのようなノードに許
すことによってシステムバスへの適切なアクセスを得る
助けをする。しかし、ある特定の状態のもとでは、その
ような公平なバイアクセスでは、メモリ自身への適切な
アクセスを保証していない。例えば、同時にインターロ
ック読取りコマンドを実行する２又はそれ以上のプロセ
ッサは、他のノードからのインターロック読取りコマン
ドと同期され得て、ある特定のプロセッサはメモリが他
のノードによってロックされた時にメモリコマンドを与
えるだけで、それらのプロセッサはメモリリソースへの
アクセスを実効的に否定される。

多重プロセッサシステムにおいてシステムリソースが長
い間否定される別の場合としては、入出力アダプタがそ
のような要求に答えうるよりも速い割合で多重プロセッ
サが入出力バスにアクセスしようとする時である。この
場合には、入出力アダプタの入力キューは、すぐに満た
されてしまい、その結果、その後に入出力バスにアクセ
スを試みるプロセッサに対して非承認指示がなされてし
まう。

前述の説明では、プロセッサノード、メモリノード及び
入出力ノードを使用するコンピュータシステムの動作に
ついて強調しているのであるが、このようなシステムの
より一般的な説明では、コマンダノード、すなわち、バ
スのトランザクションを開始させるノード及びレスポン
ダノード、すなわち、コマンダノードによって開始され
るトランザクションに応答するノードである。種々な時
間にて、単一の装置は、コマンダノードとして機能した
り、レスポンダノードとして機能したりしうる。

発明の概要 本発明の目的は、すべてのプロセッサがシステムリソー
スへ適当にアクセスできるような多重プロセッサシステ
ムを提供することである。

本発明の別の目的は、すべてのプロセッサがメモリリソ
ースへのアクセスを保証されているインターロック読取
りコマンドを有する多重プロセッサシステムを提供する
ことである。

本発明の更に別の目的は、プロセッサが繰り返しロック
応答メッセージのためにメモリヘのアクセスを否定され
るときにインターロック読み取りコマンドが禁止される
多重プロセッサシステムを提供することである。

本発明の付加的な目的および効果は、次の記載にて部分
的に説明されており、且つその記載から部分的に明らか
であり、また、本発明を実施することによって分ろう。
本発明の目的及び効果は、請求の範囲に特に記載された
装置及び組み合わせによって実現され達成される。

本発明は、プロセッサによって受信されるリソース否定
指示に応答して、そのリソースがそのリソース否定指示
を受けたプロセッサへ適当なサービスを与えうるまで、
システムリソースに付加的な要求をするコマンドの発生
を制限することによって、従来技術の問題点及び欠点を
克服する。

本発明の目的を達成するため、本発明に従えば、あるリ
ソースノードへの排他的なアクセスを、バスに接続され
た他のノードによって保証し、そのリソースノードへの
アクセスを得るアクセスコマンドを発生する多重ノード
データ処理システムが提供される。このシステムは、レ
スポンダノードとして機能するリソースノードを備え
る。そのリソースは、アクセスコマンドを処理する手段
と、この処理手段がアクセスコマンドに応答しないよう
にさせられるときリソース否定指示を送信する手段とを
含んでいる。また、そのシステムは、各々コマンダノー
ドとして機能し、且つ、バスを介してリソースノードへ
アクセスコマンドを受信する手段を含む複数のノードを
備える。

更に、そのシステムは、コマンダノードの１つに接続さ
れ且つアサートされた状態とアサートされていない状態
との間で所定のロックアウトアサーション基準に従って
リソース否定指示に応答して動作するロックアウトイン
ディケータと、ロックアウトインディケータを監視し、
且つロックアウトインディケータがアサートされた状態
にあるときに所定のアクセスゲート基準に従ってリソー
スノードへのアクセスコマンドの発生を阻止するロック
アウトチェック手段とを備える。

本明細書に組み入れられその一部を構成している添付図
面は、本発明の一実施例を例示しており、本明細書の記
載と一緒になって本発明の原理を説明している。

図面の簡単な説明 第１図は、本発明を実施するデータ処理システムのブロ
ック線図、 第２図は、第１図のデータ処理システムにおいてバスに
結合されたノードのブロック線図、 第３図は、第１図のデータ処理システムに使用されるタ
イミング信号を示す代表的なタイミング線図、 第４図は、第１図及び第２図のノードに使用されるデー
タインターフェイス６１のブロック線図、 第５図は、第１図のデータ処理システムにおけるアービ
タのブロック線図、 第６図は、インターロック読取りトランザクション中に
第１図のシステムバスに現われる信号を示すタイミング
線図、 第７図は、第１図のデータ処理システムのプロセッサノ
ードのブロック線図、 第８図は、第１図のデータ処理システムのメモリノード
のブロック線図、 第９図は、第８図はのプロセッサノードのロックアウト
チェック回路のブロック線図、 第１０図は、本発明を例示する一連のアクセス共通トラ
ンザクションの例を示す図である。

好ましい実施例の詳細な説明 次に、本発明の好ましい実施例について、添付図面に例
示された例について詳細に説明する。

Ａ．システム全体の説明 第１図は、本発明によるデータ処理システム２０の一例
を示している。システム２０の中心部はシステムバス２
５であり、これは、多数のプロセッサと、メモリサブシ
ステムと、Ｉ／Ｏシステムとの間で通信を行なうことの
できる同期バスである。システムバス２５を介しての通
信は、周期的なバスサイクルを用いて同期的に行なわれ
る。システムバス２５に対する典型的なマバスサイクル
タイムは、６４ｎＳである。

第１図において、システムバス２５は、２つのプロセッ
サ３１及び３５と、メモリ３９と、１つのＩ／Ｏインタ
ーフェイス４１と、１つのＩ／Ｏユニット５１とに接続
される。Ｉ／Ｏユニット５３は、Ｉ／Ｏバス４５及びＩ
／Ｏユニットインターフェイス４１によりシステムバス
２５に接続される。

データ処理システム２０の好ましい実施例では、中央ア
ービタ（仲裁回路）２８もシステムバス２５に接続され
ている。アービタ２８は、幾つかのタイミング及びバス
仲裁信号をシステムバス２５上の他の装置へ直接供給
し、ある信号をこれらの装置とで共有する。

第１図に示されたものは、現在好ましいと考えられるも
のであり、必ずしも本発明をこれに限定するものではな
い。例えば、Ｉ／Ｏユニット５３はシステムバス２５に
直接接続することができるし、アービタ２８は、本発明
について述べるように動作しなくてもよい。

本発明を説明する上で使用する用語として、プロセッサ
３１及び３５、メモリ３９、Ｉ／Ｏインターフェイス４
１、及びＩ／Ｏ装置５１は、全て「ノード」と称する。
「ノード」とは、システムバス２５に接続されるハード
ウェア装置と定義する。

本発明を説明するのに用いる用語によれば、「信号」又
は「ライン」は、物理的な配線の名称を指すものとして
交換可能に用いられる。「データ」又は「レベル」とい
う用語は、信号又はラインがとることのできる値を指す
ものとして用いられる。

ノードは、システムバス２５を介して他のノードとの転
送を実行する。「転送」は、共通の送信器及び共通のア
ービタを分担する１つ以上の連続サイクルである。例え
ば、あるノードがシステムバス２５上の別のノードから
情報を得るために開始する読み取り動作においては、第
１のノードから第２のノードへコマンドを転送した後
に、ある程度の時間が経ってから、第２のノードから第
１のノードへ１つ以上の戻りデータを転送することが必
要である。

「トランザクション」は、システムバス２５において実
行される完全な論理的タスクとして定められ、２つ以上
の転送を含むことができる。例えば、コマンド転送に続
いて１つ以上の戻りデータ転送を行う読み取り動作は１
つのトランザクションである。システムバス２５の好ま
しい実施例では、許容できるトランザクションが種々の
データ長さの転送をサポートし、これは、読み取り、書
き込み（マスクされた）、インターロック読み取り、ロ
ック解除書き込み及び割り込み動作を含む。インターロ
ック読み取りと、通常の即ち非インターロック読み取り
との相違は、特定位置に対するインターロック読み取り
の場合にその位置に記憶された情報を検索しそしてその
後のインターロック読み取りコマンドによってアクセス
をその記憶された情報に制限することである。アクセス
の制限は、ロック機構をセットすることによって行なわ
れる。その後のロック解除書き込みコマンドは、その指
定の位置に情報を記憶し、そしてその位置においてロッ
ク機構をリセットすることによりその記憶された情報へ
のアクセスを復帰する。従って、インターロック読み取
り／ロック解除書き込み動作は、ある種の読み取り−変
更−書き込み動作である。

システムバス２５は「保留された」バスであるから、他
のノードが応答を待機して浪費してしまうバスサイクル
を使用できるようにすることにより、バスリソースを効
率良く使用するよう促す。保留されたバスにおいては、
１つのノードがトランザクションを開始した後に、その
トランザクションが完了する前に他のノードがバスにア
クセスすることができる。従って、そのトランザクショ
ンを開始するノードは、全トランザクション時間中バス
を束縛するのではない。これに対し、非保留バスの場合
には、全トランザクション中バスが拘束される。例え
ば、システムバス２５においては、ノードが読み取りト
ランザクションを開始しそしてコマンドの転送を行なっ
た後に、そのコマンド転送が向けられるノードは、その
要求されたデータを直ちに返送することができない。従
って、コマンド転送と、読み取りトランザクションの戻
りデータ転送との間にバス２５のサイクルを使用するこ
とができる。システムバス２５は他のノードがこれらの
サイクルを使用できるようにする。

システムバス２５を使用する場合に、各ノードは、情報
の転送を行うために異なった役割を果たすことができ
る。これらの役割の１つが「コマンダ」であり、これは
現在処理中のトランザクションを開始したノードとして
定義される。例えば、書き込み又は読み取り動作におい
ては、コマンダは、書き込み又は読み取り動作を要求し
たノードであり、これは、必ずしもデータを送信もしく
は受信するノードでなくてもよい。システムバス２５の
好ましいプロトコルにおいては、ノードは、たとえ別の
ノードがトランザクションのあるサイクル中にシステム
バス２５の所有権をもったとしても全トランザクション
を通じてコマンダとして保持される。例えば、あるノー
ドは、読み取りトランザクションのコマンド転送に応答
してデータ転送中にシステムバス２５の制御権をもつ
が、このノードはバスのコマンダとはならない。むし
ろ、このノードは「レスポンダ」と称する。

レスポンダはコマンダに応答する。例えば、コマンダが
ノードＡからノードＢにデータを書き込むための書き込
み動作を開始した場合には、ノードＢがレスポンダとな
る。更に、データ処理システム２０においては、ノード
が同時にコマンダ及びレスポンダとなることがある。

送信器及び受信器は、個々の転送中にノードがとる役割
を果たす。「送信器」は、転送中にシステムバス２５に
出される情報のソースであるノードとして定義される。
「受信器」は、送信器の相補的なものであり、転送中に
システムバス２５に出された情報を受信するノードとし
て定義される。例えば、読み取りトランザクション中
に、コマンダは、最初、コマンドの転送中に送信器とな
りそして戻りデータの転送中に受信器となる。

システムバス２５に接続されたノードがシステムバス２
５上で送信器になろうとする場合には、そのノードが中
央のアービタ２８とその特定ノードとの間に接続された
２本の要求ラインＣＭＤ ＲＥＱ（コマンド要求）及び
ＲＥＳ ＲＥＱ（レスポンダ要求）の一方を肯定する。
一般に、ノードは、そのＣＭＤ ＲＥＱラインを用いて
コマンダとなることを要求しそしてシステムバス２５を
介してトランザクションを開始し、そしてノードは、そ
のＲＥＳ ＲＥＱラインを用いてレスポンダとなってデ
ータ又はメッセージをコマンダへ返送する。一般に、中
央アービタ２８は、どのノードがバスへのアクセスを要
求しているか（即ち、どの要求ラインが肯定されたか）
を検出する。次いで、アービタは、肯定された要求ライ
ンの１つに応答して、優先順位アルゴリズムに基づいて
バス２５への対応するノードアクセスを許可する。好ま
しい実施例では、アービタ２８は、２つの独立した円形
の待ち行列を維持し、即ち、その一方の待ち行列はコマ
ンダ要求に対するものでありそしてもう一方はレスポン
ダ要求に対するものである。好ましくは、レスポンダ要
求はコマンダ要求よりも優先順位が高く、コマンダ要求
の前に処理される。

コマンダ要求ライン及びレスポンダ要求ラインは仲裁信
号であると考えられる。第１図に示すように、仲裁信号
は、中央アービタ２８から各ノードへ送られるポイント
−ポイントの条件に応じた許可信号と、マルチバスサイ
クル転送を実行するシステムバス拡張信号と、例えば、
メモリのようなノードがシステムバス上のトラヒックを
瞬間的に維持できなくなったときに新たなバストランザ
クションの開始を制御するシステムバス抑制信号とを含
む。

システムバス２５を構成することのできる他の形式の信
号は、情報転送信号、応答信号、制御信号コンソール／
フロントパネル信号、及び幾つかの種々の信号を含む。
情報転送信号は、データ信号、現在サイクル中にシステ
ムバスで行なわれるファンクションを表わすファンクシ
ョン信号、コマンダを識別する識別子信号、及びパリテ
ィ信号を含む。反応信号は、一般に、データ転送の状態
を送信器に通知するための受信器からの確認信号を含
む。

制御信号は、クロック信号と、低いライン電圧又は低い
ＤＣ電圧を示す信号のような警報信号と、初期化中に使
用されるリセット信号と、ノード欠陥信号と、バスのア
イドリングサイクル中に用いられる欠陥信号と、エラー
欠陥信号とを含む。コンソール／フロントパネル信号
は、直列データをシステムコンソールに送信したりそこ
から受信したりするための信号と、始動時にブートプロ
セッサの特性を制御するためのブート信号と、システム
バス２５上のプロセッサの消去可能なＰＲＯＭを変更で
きるようにする信号と、フロントパネルのＲＵＮ ＬＩ
ＧＨＴを制御する信号と、あるノードのクロック論理回
路にバッテリ電力を供給する信号とを含む。その他の信
号としては、スペア信号に加えて、各ノードがその識別
コードを定めることができきるようにする識別信号を含
む。

第２図は、システムバス２５に接続されたノード６例の
一列を示している。ノード６０は、プロセッサであって
もよいし、メモリであってもよいし、Ｉ／Ｏユニットで
あってもよいし、Ｉ／Ｏインターフェイスであってもよ
い。第２図に示す例では、ノード６０は、ノードに特定
の論理回路６５と、ノードバス６７と、データインター
フェイス６１及びクロックデコーダ６３を含むシステム
バスインターフェイス６４とを備えている。データイン
ターフェイス６１、クロックデコーダ６３及びノードバ
ス６７は、システムバス２５に接続されたノードのため
の標準的な要素であるのが好ましい。ノードに特定の論
理回路６５は、システムバスインターフェイス６４とは
異なった集積回路を用いており、好ましくは、ノードの
特定の機能を実行するようにユーザによって指定された
回路に加えて、ノードバス６７にインターフェイスする
標準的な回路を含んでいる。一般に、データインターフ
ェイス６１は、ノード６０とシステムバス２５との間の
主たる論理的及び電気的なインターフェイスであり、ク
ロックデコーダ６３は中央で発生されるクロック信号に
基づいてノード６０へタイミング信号を供給し、ノード
バス６７はデータインターフェイス６１とノードに特定
の論理回路６５との間の高速インターフェイスをなす。

第２図に示されたノード６０及びシステムバスインター
フェイス６４の好ましい実施例では、クロックデコーダ
６３は、システムバス２５を経て送られるべき信号を形
成するための制御回路を含んでおり、中央アービタ２８
から受け取ったクロック信号を処理して、ノードに特定
な論理回路６５及びデータインターフェイス６１のため
のタイミング信号を得るようにする。クロックデコーダ
６３によって得られたタイミング信号は中央で発生され
たクロック信号を用いているので、ノード６０は、シス
テムバス２５と同期して作動する。

第３図は、１つのバスサイクル、クロックデコーダ６３
によって受け取ったクロック信号、及びクロックデコー
ダ６３によって発生される幾つかのタイミング信号を示
すタイミング図である。クロックデコーダ６３によって
受け取られるクロック信号は、第３図に示すように、Ｔ
ｉｍｅ Ｈ信号、Ｔｉｍｅ Ｌ信号及びＰｈａｓｅ信号
を含む。Ｔｉｍｅ Ｈ及びＴｉｍｅ Ｌは、基本的なク
ロック信号の逆数であり、そしてＰｈａｓｅ信号は、基
本的なクロック信号を３で分割することによって得られ
る。クロックデコーダ６３によって発生されたタイミン
グ信号は、Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６及
びＣ６１を含み、これらは全て第３図に示されている。
データインターフェイス６１によって要求されバイサイ
クル当たり一度生じるこれらのタイミング信号は、デー
タインターフェイス６１に送られ、そしてデータインタ
ーフェイス６１に送られたタイミング信号と等価なもの
を含む１組のタイミング信号がバッファされて、ノード
に特定の論理回路６５に送られる。バッファ動作の目的
は、ノードに特定の論理回路６５がタイミング信号を不
適切にロードすることによってシステムバスインタヘー
フェイス６４の動作に悪影響を及ぼさないようにするこ
とである。クロック６３は、クロック信号を使用して、
各バスサイクルごとに６つのサブサイクルを形成し、そ
してこれらのサブサイクルを使用して、６つのタイミン
グ信号ＣＸＹを形成する。但し、Ｘ及びＹは、１つのタ
イミング信号を形成するように合成される２つの隣接す
るサブサイクルを表わしている。

システムバスの各ノードは、そのクロックデコーダ６３
によって発生されたそれ自身の対応する１組のタイミン
グ信号を有している。通常、対応する信号は、システム
全体を通じて各ノードごとに全く同じ時間に生じるが、
クロックデコーダ６３と多数のノードの他の回路との間
の変動により対応する信号間にタイミング変動を招く。
これらのタイミング変動は、一般に「クロックスキュ
ー」として知られている。

第４図は、データインターフェイス６１の好ましい実施
例を示している。データインターフェイス６１は、ノー
ドバス６７の各ラインとシステムバス２５の各ラインと
の間に両方向性の高速インターフェイスを与えるための
一時的な記憶回路及びバス駆動回路の両方を含んでい
る。第４図に示すように、データインターフェイス６１
は、ノードバス６７からシステムバス２５への通信路を
形成するために記憶要素７０及び７２とシステムバスド
ライバ７４とを備えているのが好ましい。又、データイ
ンターフェイス６１は、システムバス２５からノードバ
ス６７への通信路を形成するために記憶要素８０及びノ
ードバスドライバ８２も備えている。データインターフ
ェイス６１の説明で用いたように、「記憶要素」という
用語は、一般に、透過ラッチやマスター／スレーブ記憶
要素のような双安定性の記憶装置を指すものであって、
特定の手段を指すものではない。当業者であれば、どの
形式の記憶要素が適当であるか明らかであろう。

第４図に示すように、記憶要素７０は、その入力がノー
ドバス６７からデータを受け取るように接続されそして
その出力が記憶要素７２の入力に接続される。記憶要素
７２の出力は、システムバスドライバ７４の入力に接続
され、そしてその出力はシステムバス２５に接続され
る。記憶要素７０及び７２は、クロックデコーダ６３に
よって発生されたタイミング信号から導出されるノード
バス制御信号７６及び７８によって各々制御される。記
憶要素７０及び７２は、ノードバス６７からシステムバ
ス２５へデータをパイプライン動作するための２段の一
時的な記憶手段を形成する。種々の個数の記憶段を使用
することもできる。

システムバスドライバ７４は、システムバスドライバイ
ネーブル信号７９によって制御される。システムバスド
ライバイネーブル信号７９の状態により、システムバス
ドライバ７４の入力は、その出力に接続されて記憶要素
７２の出力のデータをシステムバス２５に転送するか、
又はその出力からデカップルされる。システムバスドラ
イブイネーブル信号７９がシステムバスドライバ７４の
入力と出力をデカップルするときには、システムバスド
ライバ７４がシステムバス２５に高インピーダンスを与
える。又、システムバスドライブイネーブル７９は、シ
ステムバス２５から受け取ったクロック信号と、ノード
に特定の論理回路６５から受け取った制御信号とに基づ
いてクロックデコーダ６３によって発生される。

記憶要素８０は、その入力端子がシステムバス２５に接
続されそしてその出力端子がノードバスドライバ８２の
入力に接続される。ノードバスドライバ８２の出力はノ
ードバス６７に接続されて戻される。好ましくは、透過
ラッチである記憶要素８０は、クロックデコーダ６３に
よって発生されたタイミング信号から導出されるシステ
ムバス制御信号８５によって制御される。ノードバスド
ライブ信号８７は、システムバスドライブ信号７９がシ
ステムバスドライバ７４を制御するのと同様にノードバ
スドライバ８２を制御する。従って、ノードバスドライ
バ信号８７に応答して、ノードバスドライバ８２はその
入力をその出力に接続するかその入力をその出力からデ
カップルし、ノードバス６７に高インピーダンスを与え
る。

システムバス２５を経ていかににデータが転送されるか
を説明するために、システムバスドライブイネーブル信
号７９と制御信号８５との間の関係を理解することが重
要である。ここに示す実施例では、この関係が第３図に
示されている。システムバスドライブイネーブル信号７
９は、通常、バスサイクルの始めから終りまで導出され
る。新たなデータは、バスサイクルにおいてドライバ伝
播及びバス安定時間が経過した後のある時間にシステム
バス２５から受け取られるようになる。好ましい実施例
においては、記憶要素８０は透過ラッチである。制御信
号８５は、クロックＣ４５と論理的に透過である。バス
のタイミングは、制御信号８５が否定される若干前にシ
ステムバス２５のデータが受け取られるように確保す
る。記憶要素８０は、制御信号８５を否定する前の少な
くとも設定時間に安定していて且つ制御信号８５を否定
した後の保持時間中安定したまゝであるバスデータを記
憶する。

ノードバス６７は、ノードに特定の論理回路６５とシス
テムバス２５との間でデータインターフェイス６１によ
り両方向性のデータ転送を行なうことのできる非常に高
速度のデータバスであるのが好ましい。第２図に示され
たノード６０の好ましい実施例では、ノードバス６７
は、システムバスインターフェイス６４とノードに特定
の論理回路６５との間の点／点接続を形成する相互接続
手段である。然し乍ら、本発明によれば、このような点
／点相互接続は必要とされない。

第５図は、システムバス２５に接続された中央アービタ
２８の好ましい実施例を示している。中央アービタ２８
は、システムバス２５のためのクロック信号を発生する
と共に、システムバス２５上のノードに対するバスの所
有者関係を許可する。中央アービタ２８は、仲裁回路９
０と、クロック回路９５と、発振器９７とを備えている
のが好ましい。発振器９７は、基本的なクロック信号を
発生する。クロック９５は、仲裁回路９０のタイミング
信号と、システムバス２５上でタイミングをとるための
基本的なＴｉｍｅ Ｈ、Ｔｉｍｅ Ｌ及びＰｈａｓｅク
ロック信号とを発生する。仲裁回路９０は、コマンダ及
びレスポンダの要求信号を受け取り、システムバス２５
にアクセスしようとしているノード間の競合の仲裁を果
たし、そしてコマンダ及びレスポンダの要求に対する上
記待ち行列を維持する。又、仲裁回路９０は、幾つかの
制御信号をクロック９５へ供給する。

Ｂ．インターロック動作の説明 簡単に前述したように、種々な多数のトランザクション
がバス２５にて許される。各場合において、そのトラン
ザクションは、１つのノードから別のノードへの１つ又
はそれ以上の別々の転送からなっている。レスポンダノ
ードが１つの又はそれ以上のバスサイクル中にコマンド
転送を首尾よく受けるときには、そのレスポンダノード
は、その転送の各サイクルの後その第２のバスサイクル
の始めで確認信号を発生する。このような確認信号は、
元の転送に含まれたコマンドが首尾よく実行されたこと
を指示しないで、その転送が所望のレスポンダノードの
入力キューに首尾よく置かれたことを指示するだけであ
る。本発明に適切なトランザクションについて、以下に
簡単に説明する。

アドレススペースのある領域を管理するレスポンダノー
ドにおける特定のロケーションからコマンダノードへ４
バイト、８バイト、１６バイト又は３２バイトブロック
のデータを移動させるのに読取りトランザクションが使
用される。好ましい実施例では、メモリ及び入出力オペ
レーションが共通のアドレススペースに当てられる。レ
スポンダノードは、メモリノードであったり、プロセッ
サノードであったり、入出力ノードであったりしうる。

インターロック読取りトランザクションは、読取りトラ
ンザクションに類似している。しかしながら、インター
ロック読取りトランザクションの正確な作用は、レスポ
ンダノードのロックタグの状態に依存している。ロック
タグは、アドレススペースにおけるロケーション又はロ
ケーションの群ヘアクセスを阻止する。ロックタグの作
用は、金属性のブラックボード端に発生するようなシス
テム２０のアドレススペースを見ることによって理解さ
れうる。もし、インターロック読取りトランザクション
において特定されたアドレススペースのロケーションが
すでにロックタグでカバーされているならば、すなわ
ち、その特定のアドレススペースがロックされているな
らば、そのレスポンダノードは、ロックされた応答メッ
セージでもってそのインターロック読取り要求に応答
し、データは戻されない。これは、コマンダに対して、
そのインターロック読取りコマンドにおいて特定された
アドレススペースのロケーションがアクセスしえないこ
とを意味している。このロックされた応答メッセージ
は、そのレスポンダノードがそのインターロック読取り
コマンドを処理した後且つそのレスポンダノードがバス
２５へのアクセスを得ることができた後、そのコマンダ
へ送信される。従って、そのコマンダは、そのインター
ロック読取りトランザションのコマンド転送の後、特定
されていない時間にロックされた応答メッセージを受け
る。

その特定されたロケーションがロックされていない場
合、すなわち、ロックタグを関連付けられていない場
合、そのインターロック読取コマンドにおいて特定され
たアドレスに記憶された情報は、そのインターロック読
取コマンドを発生したコマンダノードへ応答メッセージ
にて戻される。レスポンダノードは、また、インターロ
ック読取りコマンドにて特定されらたアドレススペース
におけるロケーションにロックタグを付け次のインター
ロック読取りコマンドに対するアドレススペースにおけ
る特定されたロケーションへのアクセスを否定する。

アンロック書き込みトランザクションは、インターロッ
ク読取りトランザクションに対して相補的なものであ
る。コマンダノードが読取り−変更−書き込みオペレー
ションにおいてその読取りを首尾よく完了してロケーシ
ョンを変更するとき、そのコマンダノードはインターロ
ック読取りコマンドによって一時的にロックされたアド
レススペースのロケーションをアンロックしなければな
らない。そのコマンダは、適当に変更されたデータを特
定されたロケーションへ書き込むためにアドレススペー
スの特定されたロケーションに対するアンロック書き込
みトランザクションを実行することにより、このオペレ
ーションを完遂する。レスポンダノードは、そのアドレ
ススペースをアンロックして要求されたデータを書き込
むことによってそのアンロック書込みコマンドを処理す
る。

インターロック読取りコマンド転送中にバス２５を介し
て伝送されるメッセージは、６４本のデータラインのデ
ータを含む。そのデータは、４ビットコマンドフィール
ド、例えば、メモリ３９からプロセッサノード３１へ転
送されるべきワード数を指定する２ビット長フィールド
及びデータが読み取られるべきメモリ３９のアドレスロ
ケーションを指定する３０ビットアドレスフィールドを
含んでいる。インターロック読取りコマンド中情報を搬
送するシステムバス２５のその他のラインは、コマンド
転送を指示する４ビットファンクションコードを搬送す
る４つのファンクションラインと、インターロック読取
りコマンドを開始させたコマンドノードを識別する６ビ
ットコードを搬送する６つのＩＤラインと、３つのパリ
ティラインとを含む。

簡単に前述したように、システムバス２５は、トランス
ミッタによるバスに与えられた情報の首尾よい受信を指
示するためにレシーバによって使用される応答信号を含
む。好ましい実施例では、応答信号は、３つの同一のワ
イヤードＯＲコンファーメーション（ＣＮＦ）ラインを
含む。３つのラインが設けられているのは、特に、入出
力レジスタへの書込み又はインターロックコマンドの場
合において、レスポンダが各コマンドに応答してどのよ
うなことをなしたかを正確にコマンダが知ることが、バ
ストランザクションを完全なものとするために非常に重
要であるからである。従って、レシーバは、３つのＣＮ
Ｆラインのすべてをアサートすることによって確認（Ａ
ＣＫ）コンファーメーションを送るか、３のＣＮＦライ
ンのすべてをアサートしないことによって非確認（ＮＡ
ＣＫ）コンファーメーションを送るかする。３つのＣＮ
Ｆラインのすべてが同じロジックレベルにてレシーバに
よって受信されない場合に真のＣＮＦ状態を決定するた
めにレシーバにエラー修正論理回路が設けられている。

ＡＣＫコンファーメーションは、レスポンダがコマンド
転送の１サイクルから情報を受け入れたこと又はコマン
ダのが応答メッセージの１つのサイクルから情報を受け
入れたことを指示する。ＡＣＫコンファメーション指示
をする読取コマンド転送サイクルは、レスポンダがある
時間後に読取り応答メッセッセージを戻すことを指示す
る。

ＣＮＦラインにて戻されたＮＡＣＫコンファーメーショ
ンは、コマンド転送のそのバスサイクルからどのレシー
バも情報を受け入れていないことを指示する。これは、
次の３つの理由でありうる。（１）パリティエラーがシ
ステムバス２５に生じた、（２）例えば、レシーバの入
力キューがフルであるときそのレシーバがコマンドを一
時的に受入れることができなかった、又は（３）その特
定されたアドレスに対応するレスポンダノードがない。

あるバスサイクルに対応するコンファーメーション指示
は、そのバスサイクルの次のサイクルの始めでレシーバ
ノードによってＣＮＦラインに与えられる。

インターロック読取りトランザクションの一例について
第６図を参照して説明する。第６図の上部の水平軸は、
バス２５に関する相続くバスサイクルを示している。第
６図の左側に沿って縦に並べられたレーベルは、バス２
５に含まれるライン群を示しており、すなわち、ファン
クションライン、データライン、ＩＤライン、コンファ
ーメーションライン及び仲裁ラインを示している。第６
図の水平軸及び垂直軸によって構成されるマトリック中
のエントリーは、特定されたバスサイクル中特定された
バスラインに現われるデータの種類を記述している。

バスサイクル０では、第１のコマンダノード、例えば、
第１図のノード３１が、アービタ２８へのＣＭＤ ＲＥ
Ｑ仲裁要求ライン（アービタ２８に接続され第１図に示
されたポイント−ポイントラインの１つ）をアサートす
る。こうして、第６図は、サイクル１でシステムバス２
５の仲裁ラインに存在するｃｍｄｎ＃１要求を示す。よ
り高い優先順位のその他のノードがどれもバスへのアク
セスを同時に要求していないと仮定すると、プロセッサ
３１は、サイクル１でバスアクセスを得て、メッセージ
をシステムバス２５へ伝送する。

サイクル１中、バス２５のファンクションラインに置か
れた情報は、そのバスのその情報が、コマンド（ｃｍ
ｄ）情報であることを示す。バス２５のデータラインに
与えられたデータは、その現在のトランザクションをイ
ンターロック読取りトランザクションとして識別し且つ
データがプロセッサ３１へ戻されるべきメモリ３９のア
ドレスを指定するコマンド及びアドレス（ｃ／ａ）デ−
タからなる。バスサイクル１中ＩＤラインは、現在バス
２５にて伝送しているプロセッサ（コマンダ／ｃｍｄ
ｎ）ノード３１の識別コードを含む。

バスサイクル２中、現在のインターロック読取りトラン
ザクションに関連してバス２５にはなにも情報が与えら
れない。

インターロック読取りトランザクションの開始後２つの
サイクル（すなわち、所定時間）でバスサイクル３の始
めで、メモリノード３９は、バスサイクル１中に伝送さ
れたコマンド転送メモリ３９が首尾よく受けたならば、
バス２５のコンファーメーションラインにてＡＣＫコン
ファーメーションを伝送する。その時、メモリ３９は、
メモリ３９の入力キューにコマンドメッセージを置く。

バスサイクル３の終りは、インターロック読取りトラン
ザクションにおける最初の転送の終りを形成している。
バス２５に関してペンデドトランザクションであるた
め、要求された情報がメモリ３９からプロセッサ３１へ
戻される時間は正確には決まらない。その応答時間は、
その要求を処理するのにメモリ３９によって必要とされ
る時間長及びその他のノードによって発生されるバス２
５の付加的なトラフィックをシステムバス２５が処理す
るのに必要な時間量に依存している。インターロック読
取りトランザクションの２つの転送の間の時間が定まら
ないことは、第６図においてバスサイクル３及び４の間
の点線によって示されている。このようにして、バスサ
イクル４からバスサイクル７に亘って生ずるその後の情
報が第６図に示されているが、これらは、単にインター
ロック読取りトランザクションに含まれるタイミングの
特定の例に過ぎず、このようなトランザクションの第２
の転送がバス２５の次のサイクルにて生じうることを理
解されたい。

メモリ３９は、その入力キューからそのインターロック
読取り転送メッセージを順に除去し、その転送に含まれ
るアドレス情報を検査するようにしてそのインターロッ
ク読取りコマンドを処理する。その情報は、ロックタグ
に記憶されたアドレス値と比較され、この点は、後で、
より完全に説明する。その記憶されたアドレス値とイン
ターロック読取り転送のアドレス情報とが一致するなら
ば、これは、所望のアドレスロケーションが前のインタ
ーロック読取りコマンドによってロックされていたこと
の指示である。この時、メモリ３９は、メモリノード３
９の出力キューにおいて、応答メッセージに必要とされ
る他の情報と共に、ロックされたファンクションコード
を含むロツクされた応答メッセージを発生する。

ロックタグに記憶されたアドレス値とインターロック読
取り転送アドレス情報との比較がヒットを生じないなら
ば、すなわち、転送されたアドレスがどの記憶されたア
ドレスとも対応しないならば、メモリノード３９は、フ
ァンクションラインのためのグッド読取りデータ（ｇｒ
ｄｏ）コードの如き正当な読取り応答ノード、データラ
インのための特定されたアドレスロケーションの内容及
びＩＤラインのためのインターロック読取りコマンドを
開始させたコマンダノードのコマンダ識別コードからな
る応答メッセージを構成する。この応答メッセージは、
メモリノード３９の出力キューへロードされる。

メモリ３９がインターロック読取りトランザクションを
処理し、後でより完全に説明する仕方でその出力キュー
内に応答メッセージを発生したとき、メモリ３９は、ア
ービタ２８に対してそのＲＥＳ ＲＥＱ要求ライン（第
１図に示した別のポイント−ポイントライン）をアサー
トする。こうして、仲裁ラインは、バスサイクル４に
て、第６図に示されるようなレスポンダ要求（ｒｅｓ
ｐ）指示を搬送する。この時により高い優先順位を有す
る他のノードがないと仮定すると、アービタ２８は、バ
スサイクル５中にメモリ３９がバス２５へアクセスする
のを許す。メモリ３９は、システムバス２５のファンク
ションラインのグッド読取りデータ（ｇｒｄｏ）信号、
プロセッサ３１からメモリ３９への初期転送のアドレス
フィールドによて指定されたメモリロケーションからシ
ステムバス２５のデータラインを介してのデータの８バ
イト（すなわち、６４ビット）及び始めにインターロッ
ク読取り要求を発したコマンダ（すなわち、プロセッサ
３１）と戻りデータとを関連付けるバス２５のＩＤライ
ンへのプロセッサ３１のＩＤを含む応答メッセージを伝
送する。

バスサイクル６中、このインターロック読取りトランザ
クションに関連したシステムバス２５には、トラフィッ
クは現われない。最後に、このインターロック読取りト
ランザクションは、プロセッサ３１がＡＣＫコンファー
メーションをバス２５のコンファーメーションラインへ
伝送するときバスサイクル７にて終了する。

メモリの同じ特定されたロケーションに対する第２のイ
ンターロック読取りトランザクションの結果として、第
６図のサイクル８−１５に示されるようにバス２５にデ
ータが現われる。サイクル８で、第２のコマンダ（ｃｍ
ｄｎ＃２）がアービタ２８へのコマンダ要求を開始させ
る。バスサイクル９−１２の結果として、サイクル１−
４と同一のトラフィックがバス２５に生ずる。しかし、
メモリ３９は、受信したインターロツク読取りコマンド
を処理するとき、ロックタグに記憶されたアドレス値と
インターロック読取りコマンドを共に伝送されたアドレ
スとの間の一致を見る。従って、例えば、サイクル１３
で、バス２５のファンクションラインにＬｏｃ応答が与
えられる。ラバスサイクル１４及び１５は、サイクル６
及び７と同一である。

Ｃ．プロセッサ３１の説明 第７図を参照するに、プロセッサ３１のノード特定論理
回路６５の特定の素子のより詳細なブロック線図が示さ
れている。プロセッサノード３１は、すべてのノードが
そうであるように、バスインターフェイス回路６４を含
んでいる。プロセッサノード３１は、またプロセッサ論
理回路２０２を含んでいる。プロセッサ論理回路２０２
は、当業者にはよく知られた方法にてソフトウエアを実
行するのに必要な中央処理ユニット（ＣＰＵ）回路を含
んでいる。プロセッサ論理回路２０２は、また、システ
ムバス２５を通しての伝送を制御し且つ必要なアプリケ
ーション機能を実行するのにシステム２０によって必要
とされるコマンド及びアドレス情報を発生する。

プロセッサノード３１は、バスインターフェイス回路６
４から受信されたシステムバス２５のファンション、デ
ータ、ＩＤ及びパリティラインの情報を監視して当業分
野にてよく知られた方法でそれらの信号のパリティチェ
ックを行なうパリティエラーチェック回路２０４を含ん
でいる。パリティエラーが検出されると、信号ライン２
０６にパリティーエラー指示が発生される。

ＩＤラインの情報は、取付けキャビネットにおけるプロ
セッサ３１の位置によって決定されるバックプレーンの
ハードワイヤド接続２１０からプロセッサ３１の識別コ
ードを供給されるコンパレータ回路２０７によって監視
される。そのコンパレータ２０７からの比較結果は、パ
リティエラー信号ライン２０６の情報と共に、確認コン
ファーメーション発生器２０８へ供給される。パリティ
エラーが検出されず且つ応答メッセージについてバス２
５を介して受信されたＩＤコードがプロセッサ３１のＩ
Ｄコードと一致するならば、ＡＣＫ指示が、プロセッサ
３１へ向けられた応答転送の各サイクル後の第２のバス
サイクルの始めで、確認指示発生器２０８によってバス
２５のＣＮＦラインを通して伝送される。

バス２５のファンクション及びデータラインの情報は、
バスインターフェイス６４を通して、応答デコーダ２１
２へ供給される。デコーダ２１２は、バス２５を通して
のメッセージがプロセッサ３１に対してのものであると
き、コンパレータ２０７によって可能化される。これ
は、コンパレータ２０７からの正の比較結果によって決
定される。もし、デコーダ２１２がコレンパレータ２０
７によって可能化されるならば、デコーダ２１２は、シ
ステムバス２５のファンクションラインからファンクシ
ョンコードを引き出し、特定のファンクシヨンコードの
場合、適当な動作のためプロセッサ論理回路２０２へバ
ス２５のデータラインからコマンド及びデータ情報を供
給する。

本発明によれば、プロセッサは、リソース否定指示に応
答して、所定のロックアウトアサーション基準にしたが
ってプロセッサからのアクセスコマンドがリソースノー
ドからの不適当な応答を受けるとき、ロックアウトアク
ティベータをアサートする手段を含む。ここに示す実施
例では、この手段は、否定検出回路２１３を備える。ロ
ック検出器２１３は、バス２５のファンクションライン
から応答デコーダ２１２によって引き出されたファンク
ション情報に応答して、デコーダ２１２によってデコー
ドされるメモリ３９（第１図）からの応答メッセージに
てロックされた応答コードが受信されるときロックアウ
トアクティベータ２１５をアサートする。このロツクア
ウトアクティベータ２１５は、このロックアウトアクテ
ィベータ２１ががアサートされるときにプロセッサ３１
がロックアウトインディケータ２４０をアサートするよ
うに、ドライバ２５５へ供給される。

本発明によれば、プロセッサは、また、バスを介してア
クセスコマンドをメモリへ伝送する手段を含んでいる。
この実施例では、送信手段は、コマンド発生器２１４を
備える。プロセッサ３１がバス２５にてトランザクショ
ンを開始したいとき、コマンド、アドレス及びデータ情
報が、接続２１０から供給されるプロセッサ３１のＩＤ
と共に、コマンド発生器２１４へ供給される。コマンド
発生器２１４は、コマンドメッセージを準備し、プロセ
ッサ３１のためのコマンダ要求（ＣＭＤ ＲＥＱ）仲裁
ライン２１６をアサートする。

後でより詳細に説明するようにロックアウトチェック回
路２５０によって条件付けされたＣＭＤ ＲＥＱライン
２１６のゲート付きのものであるライン２１６ｇは、コ
マンダメッセージを伝送するためにプロセッサ３１がバ
ス２５へのアクセスを望んでいることを、アービタ２８
（第７図には示していない）に指示する。仲裁システム
を使用して、アービタ２８は、元のインターロック読取
り転送後特定されていない時間してプロセッサ３１への
バスアクセスを許す。

アクセスが許されるとき、コマンド発生器２１４は、バ
スインターフェイス６４がコマンドメッセージをコマン
ド発生器２１４からシステムバス２５へ伝送するように
させる。

インターロック読取りコマンドが向けられるレスポンダ
ノードは、インターロック読取り転送の後２サイクルし
て確認コンファーメーションを発生する。第７図に示す
ように、コマンダ発生器は、ＣＮＦラインを監視して、
システムバス２５を介してプロセッサ３１によって伝送
されるコマンド転送の後２バスサイクルしてＣＮＦバス
ラインにＡＣＫコンファーメーションが存在するかを検
出する。ＡＣＫコンファーメーションの存在が検出され
ないときは、適当な修正動作がなされる。この修正動作
は、この好ましい実施例では、前のコマンドを再伝送す
ることからなる。この転送が完了するとき、レスポンダ
ノードは、インターロック読取りコマンドを処理し、シ
ステムバス２５に応答メッセージを戻す。システムバス
２５のトラフィック及びキュー長さによる不確定さのた
め、レスポンダノードは、そのコマンド転送後特定され
ない時間して応答メッセージを発生する。

システム２０は、ワイヤードＯＲラインを含むロックア
ウトインディケータ２４０を含む。ロックアウトインデ
イケータ２４０は、システム２０のプロセッサによるイ
ンターロック読取りコマンドの発生を制限するようにア
サートされるとき作動しうる。この好ましい実施例で
は、ロックアウトインディケータ２４０は、すべてのノ
ードに接続される。しかしながら、本発明は、ロックア
ウトインディケータ２４０がすべてのノードに接続され
ることを必要としていない。

本発明によれば、プロセッサは、ロックアウトテンデイ
ケータを監視し且つロックアウトインディケータがアサ
ートされた状態にあるとき所定のアクセスゲーティング
基準に従ってプロセッサによるアクセスコマンドの発生
を阻止するロックアウトチェック手段を含む。好ましく
は、ロックアウトチェックアウト手段は、所定のアクセ
スゲーティング基準に従ってプロセッサがバスへのアク
セス要求をしないようにするための手段を備える。この
実施例では、ロックアウトチェック手段は、ロックアウ
トチェック回路２５０を備える。ロックアウトチェック
回路２５０は、プロセッサ３１がバス２５へのアクセス
を許されるときにアサートされるパスインターフェイス
６４からのラインである許可信号２５２を受信する。ロ
ックアウトチェック回路２５０は、また、プロセッサ論
理回路２０２からのインターロック読取りコマンド指示
２５４を受け、ロックアウト検出器２１３からロックア
ウトアクティベータ２１５を受け、ロックアウトインデ
ィケータ２４０から信号を受ける。ロックアウトチェッ
ク回路２５０は、ロックアウトインディケータ２４０が
アサートされる特定の状態のもとで、ロックアウトチェ
ック回路２５０がアービタ２８に対するライン２１６ｇ
のＣＭＤ ＲＥＱレベルの発生を抑制してプロセッサ３
１がインターロック読取り転送を発生しないように、ロ
ックアウトインディケータ２４０の状態を監視する。

別の実施例では、ロックアウトチェック手段は、プログ
ラマブル論理アレイによって構成される状態マシンに組
み込まれうる。

Ｄ．メモリ３９の説明 第８図は、レスポンダノードとして機能しうるメモリ３
９のブロック線図を示している。第８図に示されるよう
に、メモリ３９は、コマンドデコード及びアドレス及び
パリティチェック回路３００を含む。回路３００は、バ
スファンクション、アドレス及びアイデンティファイヤ
ーラインに接続され、周知の方法でパリティチェックを
行なう。回路３００は、また、レジスタ３０２から供給
されるメモリ３９によって与えられるアドレススペース
のリミットとバスアドレスラインの情報とを比較して、
この比較結果をアドレス一致ライン３０１に供給する。
バス２５を介して受信されるアドレス情報がメモリ３９
によって与えられるアドレススペースの範囲内にあり且
つパリティエラーが生じなかった場合には、回路３００
に接続された確認発生器３０４がメモリ３９に対する転
送の伝送サイクルの後の第２のサイクルの始めで３つの
ＣＮＦラインのすべてをアサートすることによってＡＣ
Ｋコンファーメーションを発生する。

メモリ３９は、バスインターフェイスユニット６４を介
してバス２５を通しての転送から受信されるメッセージ
（ファンクション、ＩＤ及びデータ情報からなる）を記
憶するための入力キュー３０６を含む。入力キュー３０
６は、バス２５を通して高速度で受信されたこの種のメ
ッセージが、メモリ３９の比較的に遅い論理回路による
そのメッセージに対する動作がなされるまで、記憶され
るようにする。入力キュー３０６は、バス２５のメッセ
ージのデータフィールドに現われるアドレス情報がアド
レス一致信号３０１のレベルによって決定されるメモリ
３９に対するアドレススペースのリミット内にあると
き、バス２５からのメッセージを記憶するように可能化
される。

入力キュー３０６の出力は、入力キュー３０６に記憶さ
れたメッセージからアドレス及びコマンド情報を引き出
すデコーダ３０８へ供給される。デコーダ３０８は、種
々なコマンドをデコードするため多重の指示を供給し一
組の並列な信号ラインにアドレス情報を与えるのである
が、デコーダ３０６のアドレス及びコマンド出力は、第
８図では、簡単化するために、それぞれ一束とされたラ
イン３０９及び３１１として示されている。

本発明によれば、メモリは、アクセスコマンドを処理
し、且つ好ましくは、排他的アクセスコマンドを処理す
る手段を備える。この実施例では、このような処理手段
は、ロックコントローラ３１０及びメモリイアレイ３１
２を備える。ロックコントローラ３１０は、１９８７年
５月１日に出願された前述の米国特許出願第４４９５４
号（Ｄ８７−０７３／ＤＥＣ１３６）明細書により完全
に説明されており、その明細書の記載は引用により本明
細書中に組み入れられているものである。アドレス及び
コマンド情報は、インターロック読取り及びアンロック
書込みコマンドを処理する助けをするロックコントロー
ラ３１０へ供給される。デコーダ３０８からのアドレス
及びコマンド情報は、メモリアレイ３１２へも供給され
る。メモリアレイ３１２は、読取り及び書込みコマンド
へ応答して、デコーダ３０８から受信されるアドレス情
報によって特定されるアレイ３１２のロケーションから
データを読み出し且つそのロケーションへデータを書き
込む。当業分野にてよく知られるように、情報は、アレ
イ３１２へ供給される読み取り及び書込みコマンドによ
って特定されうるアドレスによって識別される複数の別
々のロケーションにてメモリアレイ３１２に記憶され
る。

コントローラ３１０からのロック状態信号３１４及びメ
モリアレイ３１２からのメモリデータは、出力応答メッ
セージを発生する応答発生器３１６へ供給される。発生
器３１６から応答メッセージは、メモリ３９が前に説明
した仲裁プロセスによってバスへのアクセスを得るま
で、出力キュー３１８へ供給され記憶される。

本発明によれば、メモリは、処理手段がアクセスコマン
ドに応答しないようにされるとき、リソース否定指示を
伝送する手段を含んでいる。この実施例では、送信手段
は、メモリ３９において、応答発生器３１６及び出力キ
ュー３１８を備える。応答発生器３１６は、メモリ３１
２から受信されるデータ、コントローラ３１０から受信
されるロック状態信号３１４のレベル及びデコーダ３０
８から受信されるコマンド及びＩＤ情報に基づいて応答
メッセージを準備する。発生器３１６によって準備され
た応答メッセージは、メモリ３９が要求されたデータを
供給することを許されているか否かに依存して２つの種
類のうちのどちらかである。応答されているコマンドが
非インターロック読取りコマンドであるか、又は、その
コマンドがインターロック読取りコマンドであってロッ
ク状態信号３１４がアサートされていないならば、応答
発生器３１６は、メモリ３１２における特定されたロケ
ーションの要求された内容を含む第１の型のメッセージ
を準備する。しかしながら、コマンドがインターロック
読取りコマンドでありロック状態ライン３１４がアサー
トされているならば、応答発生器３１６は、インターロ
ック読取りコマンドの特定されたアドレスがロックされ
た状態にあるり且つそのために要求されたデータが受信
されたインターロツク読取りコマンドに応答してメモリ
３９によって伝送される応答メッセージとして与えられ
ないことを指示するファンクションラインのためロック
されたコードと共に第２の型のメッセージを準備する。

発生器３１６が応答メッセージを編集したとき、それは
出力キュー３１８へ供給される。出力キュー３１８は、
メモリ３９がバス２５へのアクセスを望んでいることを
バスインターフェイス６４に警告する。応答メッセージ
は、このようなアクセスが得られるまで、特定されない
時間の間出力キュー３１８に記憶される。

メモリ３９がバス２５へのアクセスを許されるとき、出
力キユー３１８に含まれた応答メッセージは、そのコマ
ンドを初めに発生したコマンダノードへの伝送のためシ
ステムバス２５に与えられる。メモリ３９がコマンダノ
ードによって初めに伝送されたコマンドの実行をメモリ
３９がいつ完了するかが知られず、且つ、ロック状態情
報又は要求されたデータを与えるためメモリ３９がいつ
バス２５へのアクセスを得るか確かでないので、そのイ
ンターロック読取りコマンドに対応するロック状態情報
が元のインターロック読取りコマンドの開始後特定され
ない時間にてコマンダノードのバス２５のファンクショ
ンラインに現われる。

Ｅ．ロックアウトチェック回路２５０及びロック検出器
２１３の説明 本発明によれば、プロセッサは、リソース否定指示に応
答して、そのプロセッサからのアクセスコマンドが所定
のロックアウトアサーション基準に従ってメモリによる
不適当な応答を受けたとき、ロックアウトアクティベー
タをアサートするための手段を含む。本発明の別の特徴
によれば、プロセッサは、リソース否定指示に応答し
て、そのプロセッサからのアクセスコマンドが所定のロ
ックアウトアサーション基準に従ってメモリによる不適
当な応答を受けたときにロックアウトアクティベータを
アサートする手段を備える。この実施例では、このよう
なアサート手段は、ロックされた応答に応答する否定検
出器回路２１３を備える。このロックされた応答は、好
ましい実施例では、リソース否定指示を構成している。
第９図は、否定検出器回路２１３及びロックアウトチェ
ック回路２５０のブロック線図を示している。

デコーダ２１２は、ロックされた応答又は正当な読取り
データ応答の存在をそれぞれ示す制御ライン４０３及び
４０４を供給する。ロックされた応答信号４０３は、好
ましい実施例では、セット−リセット記憶素子である否
定回路２１３のセット端子に供給される。その記憶素子
のリセット端子は、正当な読取りデータ応答信号４０４
へ接続されている。記憶素子２１３の出力は、ロックさ
れた応答がバス２５を通してプロセッサ３１によって受
信されるときはいつでも、ロックアウトインディケータ
２４０が否定検出器回路２１３によってアサートされる
ように、ドライバ２５５へ供給されるロックアウトアク
ティベータ２１５を構成する。

プロセッサ３１による単一のロックされた応答の受信に
より、所定のロックアウトアサーション基準が満たされ
る。すなわち、単一のロックされた応答は、プロセッサ
３１がメモリ３９への適当なアクセスを達成又は維持し
ていないことの指示としてプロセッサ３１によって解決
される。本発明は、好ましい実施例に使用された特定に
ロックアウトアサーション基準に限定されるものではな
く、その他の基準を使用することができる。例えば、プ
ロセッサ３１が複数のロックされた応答、例えば、３つ
のロックされた応答を受けるときにロックアウトインデ
ィケータ２４０が単にセットされるように記憶素子２１
３の代りにカウンタが使用されうる。また、プロセッサ
３１が所定の時間より長い時間の間ロックされた応答を
受けるか、又は、プロセッサ３１が所定の時間より長い
時間の間正当なデータ応答を受けないかするとき、ロッ
クアウトインディケータ２４０がセットされるように、
否定検出器回路としてタイマが設けられてもよい。

ロックアウトアクティベータ２１５は、ロックアウトチ
ェック回路２５０にも接続されている。ロックアウトチ
ェック回路２５０は、３入力アンドゲート４０８を含
む。アンドゲート４０８への第１の入力は、ロックアウ
トインディケータ２４０である。アンドゲート４０８へ
の第２の入力は、ロックアウトアクティベータ２１５の
反転レベルである。アンドゲート４０８への第３の入力
は、プロセッサ論理回路２０２からのインターロック読
取りライン２５４である。プロセッサ論理回路２０２の
アサーションは、インターロック読取りトランザクショ
ンが現在プロセッサ論理回路２０２によって要求されて
いることを指示する。

アンドゲート４０８の出力は、２入力アンドゲート４１
０へ反転した形にて供給される抑制インディケータを構
成する。

アンドゲート４１０の他の入力は、コマンド発生器２１
４からのＣＭＤ ＲＥＱ（コマンダ要求）ライン２１６
デアル。アンドゲート４１０の出力は、記憶素子４１４
のセット端子へ供給される。記憶素子４１４のリセット
端子は、アサートされるとき、プロセッサ３１がバス２
５へのアクセスを有することを指示するバスインターフ
ェィス６４（第７図）から供給される許可信号２５２に
よって供給される。

否定検出器２１３及びロックアウトチェック回路２５０
は、ロックアウトインディケータ２４０と共に、ノード
３１を含むプロセッサノードによるメモリ３９への適当
なアクセスを保証するための方法及び装置を与える。ロ
ックされた応答がインターロック読取りコマンドに応答
してプロセッサ３１によってメモリ３９から受信される
とき、これは、プロセッサ３１がメモリ３９の一部分へ
アクセスすることが否定されたことの指示である。ロッ
クアウトインディケータ２４０をセットすることによっ
て、プロセッサ３１は、その他の処理ノードによる新し
いロックアウト読取りコマンドの発生を制限するように
させうる。詳細に述べると、プロセッサ３１がロックさ
れた応答を受信し、その後にロックアウトインディケー
タ２４０をアサーションするとき、ロックアウトインデ
ィケータ２４０のアサーション前にインターロック読取
りコマンドに対してすでにバスアクセスを要求していな
かったロックアウトインディケータ２４０に接続された
プロセッサノードは、どれも新しいインターロック読取
りコマンドを発生することを許されない。これは、アン
ドゲート４０８によるＣＭＤ ＲＥＱラインの抑制によ
って達成される。このような抑制は、好ましい実施例の
所定しのアクセスゲーティング基準を構成する次の条件
が存在する場合に生ずる。インターロック読取り動作が
プロセッサによって要求されていること（すわち、ライ
ン２５４がアサートされている）、（２）このノードに
対するロックアウトアクティベータ２１５が現在アサー
トされていること、及び（３）ロッアウトインディケー
タ２４０がアサートされていること。

勿論、その他のアクセスデーティング基準を与えること
もできる。例えば、ＣＭＤ ＲＥＱラインの抑制は、所
定の時間より長い時間の間正当な読取りデータ応答をプ
ロセッサ３１が取得することができないことを条件とし
てもよい。

否定検出器回路２１３とロックアウト回路２５０との両
方がロックコマンダノードに存在している必要はない。
すなわち、ロックアウトインデケータ２４０をセットす
るコマンダノードを設けるが、アクセスコマンド又はア
クセス否定コマンドの発生を阻止しないことがのぞまれ
る場合がある。

多重ノードシステムに対する本発明の好ましい実施例の
動作の一例を第１０図に示しいる。第１０図は、システ
ム２０に類似したシステムにおける４つのプロセッサノ
ード、特に、ノード１５、７、６及び２の特性を例示し
ている。これらノードは、首尾よいインターロック読取
りトランザクション及びアンロック書込みトランザクシ
ヨンからなるインータロックシーケンスを使用して読取
り−変更−書込みオペレーションを実行する。最も左側
の欄は、バス２５における仲裁トランザクション番号を
示している。第１０図の左側の続く３つの欄は、それぞ
れ、このトランザクション中にコマンダであるノード、
そのノードによってバスに与えられるコマンド情報の種
類及びそのノードコマンドに応答してメモリ３９によっ
て戻される応答メッセージを示している。第１０図のそ
の次の欄は、所定の時間点でロックアウトインディケー
タ２４０をアサートしているノードを示している。１
５、７、６及び２と番号付された欄は、各時間の終りで
の各ノード１５、７、６及び２の状態を示している。第
１０図のノードの番号付けは、キャビネットにおけるそ
れらノードの物理的位置を示しているもので、図面中の
参照番号によるものではない。

第１０図、すなわち、第１０図の最上列に示されたトラ
ンザクション＃１の開始前に、ノード１５、７及び６
は、すべてインターロック読取りトランザクション発生
状態にある。すなわち、これらのノードの各々は、メモ
リ３９の同じロケーションへのアクセスを得ようとして
いる。ノードでは、アイドル状態にある。

トランザクション＃１において、ノード１５は、バス２
５へのアクセスを得て、そのバスにインターロック読取
り要求を与える。ノード１５がメモリ３９における特定
されたロケーションへのアクセスを得る最初のものであ
るから、このようなロケーションは、アンロックされ、
メモリ３９は、バス２５のファンクションラインに正当
な読取りデータ（ＧＲＤ）応答を戻す。その時ではどの
ノードもロックアウトインディケータ２４０をアサート
していない。ノード１５が正当な読取りデータ応答を受
けていたので、それは、アンロック書込み発生状態へ進
む。ノード７及び６は、インターロック読取りトランザ
クション発生状態のままである。

第１０図のトランザクション＃２において、ノード７
は、バスへのアクセスを得て、同じメモリロケーション
に対してインターロック読取りトランザクションを開始
させる。ノード１５が前にそのロケーションにアクセス
しておりメモリ３９にそのロケーションをロックさせて
いたので、メモリ３９は、バス２５のファンクションラ
インにロックされた（ＬＯＣ）応答メッセージを戻す。
ノード７がいまロックされた応答をうけていたので、ノ
ード７は、第１０図の第３番目の列に示されるようにロ
ックアウトインディケータ２４０をアサートする。ノー
ド７及び６は、インターロック読取りトランザクション
発生状態のまである。ノード２は、アイドル状態のまま
である。

トランザクション＃３では、ノード６は、バスへのアク
セスを得て、メモリ３９の同じロケーションへのインタ
ーロック読取りトランザクションを開始させる。このロ
ケーションはノード１５の最初のインターロック読取り
動作によってなおもロックされているので、ノード６
は、バス２５のファンクションラインのロックされた応
答を受ける。ノード６は、又、ロックアウトインディケ
ータ２４０をアサートする。この時、ノード７及び６の
両方がロックアウトインディケータ２４０をアサートし
ている。ノード１５は、アンロックされた書込み発生状
態のままである。何故ならば、それはまだバス２５への
アクセスを得ることができないからである。同様に、ノ
ード７及び６は、それらが首尾よくインターロック読取
りトランザクションを完了することができなかったの
で、インターロック読取りトランザクション発生状態の
ままである。

トランザクション＃４では、ノード１５はバスのアクセ
スを得て、アンロック書込みトランザクションを実行し
て、そのインターロックシーケンスを完了する。第１０
図に示されるように、応答メッセージは必要とされてい
ない。ノード７及び６の両者は、未処理のインターロッ
ク読取り要求を有するので、それらは、ロックアウトイ
ンディケータ２４０をアサートし続ける。ノード１５
は、アイドル状態に戻り、ノード７及び６は、インター
ロック読取り発生状態のままである。トランザクション
＃４では、ノード２がインターロック読取りトランザク
ションを開始させると決定したと仮定する。しかしなが
ら、これらの動作がノード７によるロックアウトインデ
ィケータ２４０のアサーション前に開始されていなかっ
たので、ノード２は、トランザクション発生状態に入ら
ず、インターロック読取り待機状態（ＩＲＷ）に入る。

トランザクション＃５では、ノード７はバスへのアクセ
スを得て、インターロック読取りトランザクションを開
始させる。メモリの特定されたロケーションがノード１
５の前のアンロックされた書込みトランザクションによ
ってアンロックされていたので、ノード７は、その特定
されたメモリロケーションに含まれた情報へのアクセス
を得ることができ、メモリ３９は、バス２５のファンク
ションラインに正当な読取りデータ応答メッセージを与
える。ノード７はそのデータを首尾よく得ていたので、
ノード７は、もはやロックアウトインディケータ２４０
をアサートせず、アンロック書込み状態に移る。ノード
７の首尾よいインターロック読取りトランザクションに
より、メモリ３９がその特定されたロケーション及びメ
モリのロックビットをセットするようにさせられる。ノ
ード６は、ロックアウトインディケータ２４０をアサー
トし続ける。ノード１５は、アイドル状態のままであ
る。ノード６は、インターロック読取り発生状態のまま
で、ノード２は、インターロック読取り待機状態のまま
である。

トランザクション＃６では、ノード６は、バス２５への
アクセスを得て、インターロック読取りトランザクショ
ンを開始させる。しかしながら、メモリの特定されたロ
ケーションは、ノード７のすぐ前にインターロツク読取
りトランザクションのためにロックされている。こうし
て、メモリ３９は、バス２５のファンクションラインに
てノード６へロックされた応答を戻す。従って、ノード
６は、ロックアウトインディケータ２４０をアサートし
続ける。この時、ノード１５は、別のインターロック読
取りトランザクションを開始させることを試みることに
決定している。しかし、このトランザクションの開始は
ロックアウトインディケータ２４０のアサーション前に
はなされなかったので、ノード１５は、インターロック
読取り待機状態とされる。読取り−変更−書込み動作の
読取り及び変更動作を完了しているノード７は、このと
き、アンロック書込み発生状態にある。ノード６は、イ
ンターロック読取り発生状態のままであり、ノード２で
はインターロック読取り待機状態のままである。

トランザクション＃７では、ノード７は、バス２５への
アクセスを得て、アンロック書込みトランザクションを
実行し、そのインターロックシーケンスを完了する。応
答メセージは戻されない。ノード６はなおも首尾よくイ
ンターロック読取りトランザクションを完了していない
ので、ノード６は、ロックアウトインディケータ２４０
をアサートし続ける。ノード15は、インターロック読取
り待機状態のままであり、ノード７は、読取り−変更−
書込み動作のすべての相を首尾よく完了しており、アイ
ドル状態に入る。ノード６は、インターロック読取り発
生状態のままであり、ノード２では、インターロック読
取り待機状態のままである。メモリ３９の特定されたロ
ケーションのロックビットはリセットされる。

第１０図のトランザクション＃８では、ノード６は、バ
ス２５へのアクセスを得て、インターロック読取りトラ
ンザクションを開始させる。メモリの特定されたロケー
ションが前のトランザクションにおけるノード７のアン
ロック書込みトランザクションのために、このときアン
ロックされているので、ノード６は、首尾よく特定され
たロケーションへのアクセスを得ることができ、メモリ
３９は、正当な読取りデータ応答メッセージを戻す。イ
ンターロック読取りトランザクションを試みていたすべ
てのノードがそれらのトランザクションを首尾よく完了
したので、どのノードもロックアウトインディケータ２
４０をアサートしていない。このようにして、ノード１
５及び２は、インターロック読取り待機状態からインタ
ーロック読取り発生状態へと移ることができる。その
時、ノード６は、アンロック書込み発生状態に入る。

第１０図のトランザクション＃９で、ノード６は、バス
２５へのアクセスを得て、アンロック書込みトランザク
ションを実行し、アイドル状態へ戻る。応答メッセージ
はなにも戻されない。ロックされた応答を受けていたノ
ードがないので、この時にロックアウトインディケータ
２４０をアサートしているノードはない。ノード１５、
７及び２のすべては前のトランザクションと同じ状態の
ままである。

メモリノードがインターロックオペレーションのためリ
ソース否定指示を戻すようなインターロック読取り／ア
ンロック書込みトランザクションに関して本発明を詳述
したのであるが、本発明は、このような場合に限定され
るものではない。本発明は、その他の型のリソースへの
適当なアクセスを保証するような場合にも適用しうるも
のである。例えば、本発明は、メモリノードの入力キュ
ーへの適当なアクセスを保証するのに適用されうる。メ
モリ入力キューのフルのためにメモリへのアクセスコマ
ンドが拒否されたプロセッサノードへ非確認指示が戻さ
れるので、そのような非確認メッセージはリソース否定
指示を構成する。従って、ロックアウトインディケータ
２４０は、プロセッサノードがメモリの入力キューによ
る処理を必要とする更に別のアクセスコマンドを発生し
ないように適当な条件のもとで禁止されうるように、非
確認指示を伝送し且つ受信する手段及びロックアウトチ
ェック手段と組み合わせて使用されうる。こうして、メ
モリの要求は、メモリノードがその入力キューにおける
バックロッグを減ずることができるような時間まで減ぜ
られうる。

インターロック読取りアンロック／書込みオペレーショ
ンに関して前述したのと同じようにして、本発明は、す
べてのノードによるメモリノード入力キューリソースへ
の適当なアクセスを保証することができる。同様に、ア
ダプタ４１（第１図）における入力キューへの適当なア
クセスは、本発明の原理を使用して保証されうる。ま
た、本発明は、入力コントローラ及びプロセッサの如き
ノードにおける制御／状態レジスタへの適当なアクセス
を保証するのに適用されうる。

本発明の精神又は範囲から逸脱せずに本発明の装置及び
方法には種々な変形態様がなされうることは当業者には
明らかであろう。本発明は、請求の範囲内に入るこのよ
うな変形態様をカバーするものである。

フロントページの続き (56)参考文献 特開 昭59−173866（ＪＰ，Ａ)

Claims (16)

【特許請求の範囲】
1. 【請求項１】リソースノードへのアクセスを得るために
   アクセスコマンドを発生する他のノードによる前記リソ
   ースノードへの適切なアクセスを保証するための多重ノ
   ードデータ処理システムにおいて、このシステムが、 保留バス、 前記バスに結合されており、レスポンダノードとして機
   能し、 前記アクセスコマンドを処理する手段、及び前記処理手
   段が前記アクセスコマンドに応答することが阻止される
   時にリソース否定指示を送信するための手段を含むリソ
   ースノード、 各々が、前記保留バスに結合しており、コマンダノード
   として機能し、前記保留バスを介して前記アクセスコマ
   ンドを前記リソースノードに送信するためのコマンド送
   信手段を含む複数の第２ノード、 前記第２のノードの少なくとも一つに接続されており、
   前記リソース否定指示に応答して、少なくとも一つのリ
   ソース否定指示の受信の後に、所定のロックアウトアサ
   ーション基準に基づいて否アサート状態からアサート状
   態へと遷移するロックアウトインディケータ、及び 前記ロックアウトインディケータが前記アサート状態に
   設定された後、前記第２のノードが前記アクセスコマン
   ドの発生の開始を試みる時に、所定のアクセスゲーティ
   ング基準に従って、前記第２のノードの少なくとも一つ
   によって、前記ロックアウトインディケータを監視し且
   つ前記アクセスコマンドの発生を阻止するロックアウト
   チェック手段からなるシステム。
2. 【請求項２】リソースノードへのアクセスを得るために
   アクセスコマンドを発生する他のノードによる前記リソ
   ースノードへの適切なアクセスを保証するための多重ノ
   ードデータ処理システムであり、このシステムが、 保証バス、 前記保留バスに結合され、レスポンダノードとして機能
   し、 前記アクセスコマンドを処理する手段、前記処理手段が
   前記アクセスコマンドに応答することが阻止される時リ
   ソース否定指示を送信するための指示手段を含むリソー
   スノード、 各々、前記保留バスに結合しており、コマンダノードと
   して機能し、前記保留バスを介して前記アクセスコマン
   ダを前記リソースノードに送信するためのコマンド送信
   手段を含む複数の第２ノード、 前記第２のノードの少なくとも一つ内にあって、前記リ
   ソース否定指示に応答し、前記第２のノードのアクセス
   コマンドが前記リソースノードからの不適切な応答を受
   け取った時に、所定のロックアウトアサーション基準に
   従って、ロックアウトアクティベータをアサートするた
   めのアサーション手段、 前記第２のノードの少なくとも一つに接続しており、前
   記リソース否定指示に応答して、少なくとも一つのリソ
   ース否定指示の受信の後に、前記所定のロックアウト基
   準に従って、否アサート状態からアサートされた状態へ
   と遷移するロックアウトインディケータ、及び 前記ロックアウトインディケータが前記アサート状態に
   設定された後、前記第２のノードが前記アクセスコマン
   ドの発生の開始を試みる時に、所定のアクセスゲーティ
   ング基準に従って、前記第２のノードの少なくとも一つ
   によって、前記ロックアウトインディケータを監視し且
   つ前記アクセスコマンドの発生を阻止するロックアウト
   チェック手段からなるシステム。
3. 【請求項３】前記ロックアウトインディケータが信号ラ
   インを備える請求項２記載のシステム。
4. 【請求項４】前記ロックアウトインディケータの信号ラ
   インがワイヤードＯＲ接続を介して前記第２のノードの
   各々に接続されている請求項３記載のシステム。
5. 【請求項５】前記所定のロックアウトアサーション基準
   は、単一のリソース否定指示の受信により満たされる請
   求項２記載のシステム。
6. 【請求項６】前記所定のロックアウトアサーション基準
   は、複数のリソース否定指示の受信により満たされる請
   求項２記載のシステム。
7. 【請求項７】前記所定のロックアウトアサーション基準
   は、所定の時間期間よりも長い時間期間に亘るリソース
   否定指示の受信により満たされる請求項２記載のシステ
   ム。
8. 【請求項８】前記所定のロックアウトアサーション基準
   は、所定の時間期間より長い時間期間に亘って前記第２
   のノードの前記１つが前記リソースへのアクセスを得ら
   れないことにより満たされる請求項２記載のシステム。
9. 【請求項９】アクセスコマンドを処理する前記手段は、
   排他的アクセスコマンドを処理する手段を備えており、
   アクセスコマンドを伝送する前記手段は、排他的アクセ
   スコマンドを伝送する手段を備える請求項２記載のシス
   テム。
10. 【請求項１０】前記排他的アクセスコマンドは、インタ
    ーロック読取りコマンドを備え、前記リソース否定指示
    はロックされた応答を備える請求項９記載のシステム。
11. 【請求項１１】前記ロックアウトチェック手段は、前記
    所定のアクセスゲーティング基準に従って前記第２のノ
    ードの１つが前記バスへのアクセスを要求しないように
    する阻止手段を備える請求項９記載のシステム。
12. 【請求項１２】前記阻止手段は、前記ロックアウトイン
    ディケータ、リソース否定指示の受信に応答する前記ロ
    ックアウトアクティベータ、及びインターロック読取り
    コマンドが発生されるべきことを指示する信号の発生に
    応答する請求項１１記載のシステム。
13. 【請求項１３】多重ノードデータ処理システムにおいて
    複数のコマンダノードがレスポンダノードに適切にアク
    セスすることを保証するための方法であり、前記コマン
    ダノードは、各々、その後の排他的アクセスコマンドを
    発生する他のコマンダノードによる前記レスポンダノー
    ドへのアクセスを制限する排他的アクセスコマンドを発
    生するための手段を含んでいる方法において、 前記コマンダノードの第１のものからの第１の排他的ア
    クセスコマンドを前記レスポンダノードで受信し、 前記コマンダノードの第２のものからの第２の排他的ア
    クセスコマンドを前記レスポンダノードで受信し、 前記第２に受信された排他的アクセスコマンドに応答し
    て、前記レスポンダノードから前記第２のコマンダノー
    ドへロックされた応答を送信し、 所定のロックアウトアサーション基準に従って前記ロッ
    クされた応答の受信の後に、前記第２のコマンダノード
    によって、ロックアウトインディケータを否アサート状
    態からアサート状態へ作動し、 前記コマンダノードの第３のものによって前記ロックア
    ウトインディケータを監視し、 前記ロックアウトインディケータを監視し、 前記ロックアウトインディケータが前記アサートされた
    状態にあるときに所定のアクセスゲーティング基準に従
    って、前記第３のコマンダーノードによる排他的アクセ
    スコマンドの発生を阻止し、そして 前記第２のコマンダノードが前記レスポンダノードへの
    アクセスを達成した後前記ロックアウトインディケータ
    をリセットする各工程からなる方法。
14. 【請求項１４】前記コマンダノードの前記第１のものか
    らの前記第１の排他的アクセスコマンドに応答する工程
    が、レスポンダ内のロック機構をセットして、前記第１
    の排他的アクセスコマンドの受取りを示すことにより行
    われる請求項１３記載の方法。
15. 【請求項１５】多重ノードデータ処理システムにおいて
    複数のコマンダノードによるレスポンダノードへの適切
    なアクセスを保証し、前記コマンダノードが各々アクセ
    スコマンドを前記レスポンダノードへ発生するための手
    段を含む方法において、 前記コマンダノードの第１のものから第１のアクセスコ
    マンドを前記レスポンダノードで受信し、 前記コマンダノードの第２のものから第２のアクセスコ
    マンドを前記レスポンダノードで受信し、 前記第２に受信されたコマンドに応答して、前記レスポ
    ンダノードから前記第２のコマンダノードへリソース否
    定指示を送信し、 所定のロックアウトアサーション基準に従って、前記リ
    ソース否定指示を受信した後に、ロックアウトインディ
    ケータを前記第２のコマンダノードによって否アサート
    状態からアサート状態に作動し、 前記コマンダノードの第３のものによって前記ロックア
    ウトインディケータを監視し、 前記ロックアウトインディケータが前記アサートされた
    状態にある時所定のアクセスゲート基準に従ってアクセ
    スコマンドの前記コマンダノードの第３のものによる発
    生を阻止し、そして 前記第２のコマンダノードが前記レスポンダノードへの
    アクセスを達成した後前記ロックアウトインディケータ
    をリセットする方法。
16. 【請求項１６】前記発生を阻止する工程の次に、前記レ
    スポンダノードで前記コマンダノードの前記第１のもの
    からのアンロック書込みコマンドを受信し、前記レスポ
    ンダノードで前記コマンダノードの前記第３のものから
    の第３のアクセスコマンドを受信し、前記レスポンダノ
    ードへのアクセスの達成を示す応答メッセージを前記レ
    スポンダノードから送信する付加的工程を備えることを
    特徴とする請求項１５記載の方法。