KR930000992B1 - 멀티 프로세서 컴퓨터 시스템상의 인터록 판독 트랜잭션을 개시하기 위한 방법 및 장치 - Google Patents

멀티 프로세서 컴퓨터 시스템상의 인터록 판독 트랜잭션을 개시하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR930000992B1
KR930000992B1 KR1019880701790A KR880701790A KR930000992B1 KR 930000992 B1 KR930000992 B1 KR 930000992B1 KR 1019880701790 A KR1019880701790 A KR 1019880701790A KR 880701790 A KR880701790 A KR 880701790A KR 930000992 B1 KR930000992 B1 KR 930000992B1
Authority
KR
South Korea
Prior art keywords
bus
node
command
interlock read
response
Prior art date
Application number
KR1019880701790A
Other languages
English (en)
Other versions
KR890702118A (ko
Inventor
쥬니어 리차드 비. 길렛
디. 윌리암즈 더글라스
Original Assignee
디지탈 이큅먼트 코오포레이숀
로날드 이. 마이릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큅먼트 코오포레이숀, 로날드 이. 마이릭 filed Critical 디지탈 이큅먼트 코오포레이숀
Publication of KR890702118A publication Critical patent/KR890702118A/ko
Application granted granted Critical
Publication of KR930000992B1 publication Critical patent/KR930000992B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Vehicle Body Suspensions (AREA)
  • Hardware Redundancy (AREA)
  • Control By Computers (AREA)

Abstract

내용 없음

Description

[발명의 명칭]
멀티 프로세서 컴퓨터 시스템상의 인터록 판독 트랜잭션을 개시하기 위한 방법 및 장치
[도면의 간단한 설명]
제1도는 본 발명을 이용한 데이타 처리 시스템의 블록선도이다.
제2도는 제1도의 데이타 처리 시스템내의 노드의 블록선도이다.
제3도는 제1도의 데이타 처리 시스템에 사용된 타이밍 신호를 나타낸 타이밍도이다.
제4도는 제2도의 노드내의 데이타 인터페이스의 블록선도이다.
제5도는 제1도의 데이타 처리 시스템내의 중재기에 대한 블록선도이다.
제6도는 인터록 판독 트랜잭션중에 제1도의 시스템 버스상에 나타나는 신호를 보이는 타이밍도이다.
제7도는 제1도의 데이타 처리 시스템내의 프로세서 노드에 대한 블록선도이다.
제8도는 제1도의 데이타 처리 시스템내의 메모리 노드에 대한 블록선도이다.
제9도는 제8도의 메모리 노드내의 록제어기에 대한 블록선도이다.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 컴퓨터 시스템에 관한 것으로, 특히 펜디드 버스에 의해 상호 접속된 다수의 프로세서를 구비한 컴퓨터 시스템에 관한 것이다.
현대의 컴퓨터 시스템은 고도의 계산능력을 달성하기 위하여 공통 버스에 의해 상호 접속된 다수의 프로세서, 메모리 자원 및 입출력(I/O) 장치를 갖는다.
이러한 구조는 초당 수백만 이상의 명령을 실행할 수 있는 고성능 시스템을 제공할 수 있다. 그러나, 다수의 프로세서의 상호 접속은 판독-수정-기입(RMW) 동작이라고 알려져 있는 명령 시퀀스를 수행할 필요가 있을때 곤란함을 야기시킬수 있다. RMW 동작시, 하나의 프로세서는 기억 장소로부터 데이타를 회수하여 그 데이타에 대한 동작을 수행한 다음 수정된 데이타를 다시 원래의 기억 장소에 기입하게 된다. 하나의 프로세서가 하나의 기억 장소에 대하여 RMW 동작을 시도하였고 다른 제2의 프로세서가 제1프로세서의 RMW 동작중 ″판독″동작과 ″기입″동작 부분 사이의 기간에 동일한 기억 장소에 대하여 RMW 동작을 시도하게 되면 데이타의 무결성(intergrity)에 영향을 주는 예기치 않은 결과가 일어날수 있다.
동일한 기억 장소에 대하여 다수의 프로세서가 RMW 동작을 수행하는 것을 방지하기 위한 한가지 방법은 ″인터록 판독″능력을 제공하는 것이다. 이것은 록 비트와 같은 ″록″표시기의 사용을 포함하는데, 이것은 RMW 동작의 ″판독″부분이 수행될 때 세트되고 RMW 동작의 ″기입″부분이 완료된 후 리세트된다. 록비트가 세트될 때 메모리 내의 소정 기억 장소에 대한 RMW 동작을 개시하려 하는 제2프로세서는 그 제2프로세서가 인터록 판독 명령을 개시한후 소정수의 버스 사이클후에, ″비지″또는 지시행″확인에 의해 메모리가 록상태 정보를 리턴시키게 한다. 비지 확인은 제2의 인터록 판독 명령이 메모리에서 받아들여지지 않았다는 것을 프로세서에 통보한다.
인터록 판독 동작은 각기 RMW 동작을 수행하려는 다수의 프로세서에 의해 야기된 문제를 경감시킨다. 프로세서는 예컨대 라운드-로빈 알고리즘(round-robin algorithm)을 사용하는 중재 처리에 의한 상기 인터록 판독 동작을 위하여 버스에 대한 적절한 액세스를 부여 받는다. 그러나, 여전히 성능 장애가 일어날수 있다. 예를들어, 어떤 버스 교통 조건하에서, 특정 프로세서는 록된 기억 장소에 반복적으로 직면하여 적절한 시기에 필요한 메모리 자원에 대한 액세스를 얻을 수 없게 된다. 이러한 문제는 전체 메모리 노드보다는 일부 메모리 노드와 각각 관련된 다중 록 비트를 소정 메모리 노드에 제공함으로써 감소될수 있다. 이러한 다중 록 비트는 메모리 노드에 대한 인터록 판독 동작의 보다 정밀한 ″입도(granularity)″를 제공하여 인터록 판독 동작후 보다 작은 부분의 메모리를 속박(tying-up)한다. 이러한 해결 방안은 또한 RMW동작에 대한 더높은 성공률을 가능하게 하며, 따라서 시스템 처리량(throughout)을 개선한다.
그러나, 종래의 펜디드 멀티프로세서 시스템상에서 다중록 비트를 실시하는 것은 록 상태 정보의 검출 및 전송에 대하여 허용할수 없는 복잡한 회로를 필요로 한다.
앞의 설명에서는 프로세서 노드, 메모리 노드 및 I/O 노드를 이용한 컴퓨터 시스템의 동작을 강조하였지만, 이러한 시스템에 대한 보다 일반적인 논의는 명령자 노드 (commander nodes), 즉 버스상에서 트랜잭션을 개시하는 노드 및 응답자 노드 (responder nodes), 즉 명령자 노드에 의해 기시된 트랜잭션에 응답하는 노드의 관점에서 이루어진다. 여러 경우에 있어서 단일 장치는 노드 또는 응답자 노드중의 하나로서 그 기능을 할수 있다.
각각 다른 특성을 갖는 수개의 버스상에 상호 접속된 장치들을 갖는 컴퓨터 시스템을 제공하는 것이 바람직하다. 그러나 이것은 인터록 판독 명령을 사용하고 록 상태 정보가 초기 인터록 판독 명령에 대해 고정 시간 관계로 송신되었던 종래의 펜디드 번스 시스템에서는 달성되기가 극히 어려웠다.
[발명의 개요]
따라서, 본 발명의 첫째 목적은 다중록 비트를 갖는 멀티프로세서 시스템의 명령자 노드 및 록 상태 정보를 송신하기 위한 간단한 회로를 제공하기 위한 것이다.
본 발명의 둘째 목적은 록상태 정보가 초기 인터록 판독 명령에 대해 고정시간 관계로 전송되지 않는 인터록 판독 동작을 갖는 멀티프로세서 펜디드 버스 컴퓨터 시스템의 명령자 노드를 제공하기 위한 것이다.
본 발명의 그 밖의 목적 및 장점은 부분적으로는 이후의 설명에 기재될 것이며 또 그 설명을 통해 명백해지거나 본 발명의 실시에 의해 알수 있을 것이다. 본 발명의 목적 및 장점은 부속된 특허 청구의 범위에 특별히 지적된 구조 및 조합에 의해서 실현 및 달성될수 있다.
본 발명은 인터록 판독 명령후 소정 시간에 승인(ACK) 확인을 제공하고 인터록 판독 메시지후 불특정시간에 록상태 메시지에 응답하는 명령자 노드를 제공함으로써 종래의 문제점 및 단점을 극복한다.
본 발명에 따르면, 펜드디 버스상에서 배타적(exclusive) 판독-수정-기입 동작을 개시하기 위한 장치가 제공되는데, 상기 동작은 특정 기억 장소에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 상기 기억된 정보에 대한 액세스를 제한하는 인터록 판독 명령과, 특정 기억 장소에 정보를 기억하고 상기 기억된 정보에 대한 액세스를 원상 회복하는 언록 기입 명령을 포함하는 한 세트의 상이한 트랜잭션을 펜디드 버스상에 구비한다. 이 장치는 펜디드 버스를 통해 상기 특정 장소를 포함하는 응답자 노드로 상기 특정 장소로부터의 정보를 검색하기 위한 인터록 판독 명령과, 상기 저장 위치에 수정된 정보를 기입하기 위한 언록 기입 명령을 개시하는 수단을 포함하며, 또한 상기 인터록 판독 명령의 개시후의 불특정 시간에, 인터록 판독 명령이 상기 응답자 노드에 의해 실행되었는지를 표시하는 록 상태 메시지를 상기 응답자 노드로부터 수신하는 수단을 포함한다.
본 발명의 다른 카테고리로서 특정 기억 장소에 기억된 정비를 검색하고 후속 인터록 판독 명령에 의해 상기 기억된 정보에 대한 액세스를 제한하는 인터록 판독 명령과, 특정 기억 장소에 정보를 기억하고 상기 기억된 정보에 대한 액세스를 원상 회복하는 언록 기입 명령을 포함하는 한 세트의 상이한 트랜잭션을 팬디드 버스상에 갖는 배타적 판독-수정-기입 동작을 실행하는 방법이 제공된다. 이 방법에는 펜디드 버스를 통해 특정 장소를 포함4하는 응답자 장소로 상기 특정 장소로부터의 정보를 검색하기 위하여 인터록 판독 명령을 개시하는 단계와, 상기 인터록 판독 명령 개시후의 비특정 시간에 응답자 노드로부터의 로크 상태 메시지를 수신하는 단계가 포함된다. 상기 로크 상태 메시지는 상기 인터록 판독 명령이 상기 응답자 노드에 의해 수행되었는지의 여부를 나타낸다.
이 명세서의 일부를 구성하는 첨부 도면은 본 발명의 한 실시예를 예시하고, 아울러 본 발명의 원리를 설명하는데 사용된다.
[양호한 실시예에 대한 상세한 설명]
A. 시스템 개관
제1도는 본 발명을 구현하는 데이타 처리시스템(20)의 일예를 도시한 것이다. 시스템(20)의 심장부는 시스템 버스(25)이고 이 버스(25)는 수개의 프로세서, 메모리 서브 시스템 및 I/O 시스템간의 통신을 가능케 하는 동기 버스이다. 시스템 버스(25)를 통한 통신은 주기적인 버스 사이클을 사용하여 동기적으로 이루어진다. 시스템 버스 (25)에 대한 전형적인 버스 사이클 시간은 64 nsec 이다.
제1도에서 시스템 버스(25)는 2개의 프로세서(31, 35), 메모리(39), 하나의 I/O 인터페이스(41) 및 하나의 I/O장치(51)에 결함된다. I/O장치(53)은 I/O버스(45) 및 I/O인터페이스(41)에 의해 시스템 버스(25)에 결합된다.
또한, 데이타 처리 시스템(20)의 양호한 실시예에서 시스템 버스(25)에서는 중앙 중재기(28)가 접속된다. 중재기(28)는 시스템 버스(25)상의 다른 소자들에 어떤 타이밍 및 버스 중재 신호들을 직접 공급하여 이들 소자들과 어떤 신호들을 공유하게 된다.
제1도에 도시된 구성은 바람직한 실시예인 바, 반드시 본 발명을 한정하는 것으로 받아들여서는 안된다. 예를들어 I/O장치(53)는 시스템 버스(25)에 직접 결합될수 있고, 중재기(28)는 본 발명에 대하여 설명된 방식으로 동작해야만 하는 것은 아니다.
본 발명을 설명하는데 사용된 용어에서 프로세서(31,35), 메모리(39), I/O 인터페이스(41) 및 I/O장치(51)는 보두 노드라 불리운다. ″노드″는 시스템 버스(25)에 접속되는 하이드웨어 소자로서 정의된다. 대표적 노드(60)를 제2도에 보다 상세히 도시하였다.
본 발명을 설명하는데 사용된 용어에 따르면, ″신호″또는 ″라인″이란 말은 물리적 와이어의 명칭을 나타내기 위하여 상호 교환적으로 사용된다. ″데이타″또는 ″레벨″이란 용어는 신호 또는 라인이 취할수 있는 값을 나타내기 위해 사용된다.
노드는 시스템 버스(25)를 통하여 다른 노드들과의 전송을 수행한다.
″전송″은 공통 송신기 및 공통 중재기를 공유하는 하나 이상의 근접 사이클 (contiguous cycles)이다. 예를들면, 시스템 버스(25)상의 또 다른 노드로부터 정보를 얻기 위해 한 노드에 의해 개시된 판독 동작은 제1노드로부터 제2노드로의 명령 전송을 요구하며 뒤이어서 제2노드로부터 제1노드로의 하나이상의 복귀 데이타 전송이 발생된다.
″트랜잭션″은 시스템 버스(25)상에서 수행되는 완전한 논리 테스크로서 정의되며, 하나 이상의 전송을 포함할수 있다. 예를들면, 나중에 하나 이상의 복귀 데이타 전송을 수반하는 명령 전송으로 이루어진 판독 동작은 하나의 트랜잭션이다. 시스템 버스(25)의 양호한 실시예에서, 허용 가능한 트랜잭션은 상이한 데이타 길이의 전송을 보조하며, 판독, 기입(마스크된), 인터록 판독, 언록 기입 및 인터럽트 동작을 포함한다. 인터록 판독과 정규 또는 논인터록 판독 간의 차이점은 특정 기억 장소에 대한 인터록 판독은 그 장소에 기억된 정보를 검색하고 후속되는 인터록 판독 명령에 의해 그 기억된 정보가 액세스되는 것을 제한한다는 점이다. 액세스 제산은 록메카니즘을 세트시킴으로써 수행된다. 후속되는 언록 기입 명령은 특정된 기억 장소에 정보를 기억시키고 그 기억된 정보에 대한 액세스를 그 기억 장소에서 록메카니즘을 리세트시킴으로써 복원시킨다. 따라서 인터록 판독/언록 기입 동작은 판독-수정-기입 동작의 형태로 되어 있다.
시스템 버스(25)는 ″펜디드″버스이기 때문에, 통상적으로 응답을 대기하는데 소모되는 버스 사이클을 다른 노드들이 사용하게 함으로써 버스 자원의 효율적인 사용을 촉진시킨다. 펜디드 버스에서는, 한 노드가 트랜잭션을 개시한후 다른 노드가 그 트랜잭션의 종료 이전에 버스를 액세스할 수 있다. 따라서, 그 트랜잭션을 개시하는 노드는 전체 트랜잭션 기간 동안 버스를 구속하지 않는다. 이것은 버스가 전체 트랜잭션 동안 구속되는 논펜디드 버스(non-pended bus)와 대조를 이룬다. 예컨대, 시스템 버스(25)에서 어떤 노드가 판독 트랜잭션을 개시하여 명령 전송을 행한후에, 그 명령 전송이 하달되는 노드는 그 요구된 데이타를 즉시 복귀시킬수 없다. 이때, 버스(25)상의 사이클은 판독 트랜잭션의 명령 전송과 복귀 데이타 전송 사이에서 이용 가능 상태로 된다.
시스템 버스(25)는 다른 노드들로 하여금 그 사이클들을 사용하게끔 한다.
시스템 버스(25)를 사용함에 있어서 각 노드들은 정보 전송을 실행하기 위해 상이한 역할을 할수 있다. 그 역할들중 하나는 현재 진행중에 있는 트랜잭션을 개시하였던 노드로서 정의되는 ″명령자″의 역할이다. 예를들면 기입 또는 판독 동작에서 명령자는 기입 또는 판독 동작을 요구하였던 노드이며 반드시 데이타를 송신 또는 수신하는 노드일 필요는 없다. 시스템 버스(25)에 대한 바람직한 프로토콜에서, 한 노드는 또 다른 노드가 트랜잭션의 어느 사이클중에 시스템 버스(25)의 소유권을 취할수 있을 지라도 전체 트랜잭션을 통하여 명령자로서 유지된다. 예를들면, 한 노드가 판독 트랜잭션의 명령 전송에 응답하여 데이타 전송중에 시스템 버스(25)를 제어하더라도 그 노드는 버스의 명령자가 되지 못한다. 그 대시 이 노드는 ″응답자″라 불리운다.
응답자는 명령자에 응답한다. 예를들면 명령자가 노드 A로 부터 노드 B로의 데이타 기입을 위해 기입동작을 개시하였다면 노드 B는 응답자가 될 것이다. 아울러 데이타 처리 시스템(20)에서 노드는 동시에 명령자 및 응답자가 될 수 있다.
송신기 및 수신기는 노드들이 개별적인 전송시에 취하는 역할이다.
″송신기″는 전송중에 시스템 버스(25)상에 실린 정보 소스의 노드로서 정의된다.
″수신기″는 송신기와 보족 관계이며 전송중에 시스템 버스(25)상에 실린 정보를 수신하는 노드로서 정의된다. 판독 트랜잭션중에, 예컨대 명령자는 먼저 명령 전송중에는 송신기일수 있고, 이어서 복귀 데이타 전송중에는 수신기일 수 있다.
시스템 버스(25)에 접속된 노드가 시스템 버스(25)상에서 송신기로될 것을 원하는 경우, 그 노드는 중앙 중재기(28)와 그 노드 사이에 접속된 2개의 요구라인, 즉 CMD REQ(명령자 요구) 및 RES REQ(응답자 요구)중 하나를 가정한다.
CMD REQ라인과 RES REQ라인은 제1도에 도시되어 있다. 일반적으로 노드는 명령자로 되어 시스템버스(25)상의 트랜잭션을 개시하도록 하는 요구에 대하여는 CMD REQ라인을 사용하고, 응답자로 되어 데이타 또는 메시지를 명령자로 복귀시키는 데는 RES REQ라인을 사용한다. 일반적으로 중앙 중재기(28)는 어느 노드가 버스에 대해 액세스를 요구하는지(즉, 어느 요구 라인이 가정될 것인지)를 검출한다. 이어서, 중재기는 우선순위 알고리즘에 따라서 버스(25)에 대해 대응하는 노드 액세스를 부여하기 위해 가정된 요구라인중 하나에 응답한다. 양호한 실시예에서, 중재기(28)는 2개의 독립된 순환 큐를 유지하는데, 하나는 명령자 요구를 위한 것이고 다른 하나는 응답자 요구를 위한 것이다. 바람직하게는 응답자 요구가 명령자 요구 보다 높은 우선 순위를 가지며 명령자 요구 이전에 취급된다.
명령자 요구 라인 및 응답자 요구 라인은 중재 신호로써 고려된다. 제1도에 도시되고 제6도의 설명에서 보다 상세히 설명하는 바와 같이, 중재 신호는 또한 중앙 중재기(28)로부터 각 노드로의 지점 대 지점간의 조건부 그래트 신호, 다중 버스 사이클 전송을 실시하기 위한 시스템 버스 연장 신호, 및 예컨대 메모리등의 노드가 시스템 버스상의 교통 상태에 순간적으로 따를수 없을 때 새로운 버스 트랜잭션의 개시를 제어하기 위한 시스템 버스 억제 신호를 포함한다.
시스템 버스(25)를 구성할수 있는 다른 형태의 신호는 정보 전송 신호, 응답 신호, 제어 신호, 콘솔/전면 파넬 신호(console/front panel signal) 및 몇가지 보조 신호를 포함한다. 정보 전송 신호는 데이타 신호, 현재 사이클 동안 시스템 버스상에서 수행중인 기능을 나타내는 기능 신호, 명령자를 식별하는 식별 신호 및 패리티 신호를 포함한다. 응답 신호는 일반적으로 데이타 전송의 상태를 송신기에 알리기 위한 수신기로부터의 승인 또는 확인 신호를 포함한다.
제어 신호는 클록 신호, 로우 라인 전압 또는 로우 DC 전압을 식별하는 신호와 같은 경고 신호, 초기화시에 사용되는 리세트 신호, 노드 고장 신호, 휴지(idle) 버스 사이클 동안 사용되는 디폴트(default) 신호 및 에러 디폴트 신호를 포함한다. 콘솔/전면 파넬 신호는 시스템 콘숄에 대하여 직렬 데이타를 송/수신하기 위한 신호, 전력 공급중에 부트 프로세서(boot processor)의 동작을 제어하기 위한 부트 신호, 시스템 버스(25)상의 프로세서의 소거 기능 PROM에 대한 수정을 가능케하기 위한 신호, 전면 파넬상의 ″운용 등(RUN LIGHT)″을 제어하기 위한 신호 및 어느 노드상의 논리부를 클록시키기 위해 배터리 전력을 공급하는 신호를 포함한다. 보조 신호들은 스페어 신호(spare signal) 이외에 각 노드로하여금 식별 코드를 형성할수 있게 하는 식별 신호를 포함한다.
제2도는 시스템 버스(25)에 접속된 노드(60)의 예를 도시한 것이다. 노드(60)는 제1도에 도시된 바와 같이 프로세서, 메모리, I/O 장치 또는 I/O 인터페이스일수 있다. 제2도에 도시된 예에서, 노드(60)는 노드 특정 논리부(65), 노드 버스(67), 및 데이타 인터페이스(61)와 클록 디코더(63)를 냉장한 시스템 버스 인터페이스(64)를 포함한다. 데이타 인터페이스(61), 클록 디코더(63) 및 노드 버스(67)는 시스템 버스(25)에 접속된 노드들에 대하여 표준 소자들인 것이 바람직하다. 노드 특정 논리부(65)는 시스템 버스 인터페이스(64)와 상이한 집적 회로를 사용하는데, 노드의 특정 기능을 수행하기 위해 사용자에 의해 설계된 회로 이외에도 노드 버스(67)와 인터페이스하기 위한 표준 회로를 포함하는 것이 바람직하다. 일반적으로, 데이타 인터페이스(61)는 노드(60)와 시스템 버스(25) 간의 1차 논리적·전기적 인터페이스이며, 클록 디코더(63)는 중간에 발생된 클록 신호에 따라서 노드(60)에 타이밍 신호를 공급하고, 노드 버스(67)는 데이타 인터페이스(61)와 노드 특정 논리부(65)간의 고속 인터페이스를 제공한다.
제2도에 도시된 노드(60) 및 시스템 버스 인터페이스(64)의 양호한 실시예에서, 클록 디코더(63)는 시스템 버스(25)상에 실려질 신호를 형성하기 위한 제어 회로를 내장하며, 중앙 중재기(28)로부터 수신된 클록신호를 처리하여 노드 특정 논리부(65) 및 데이타 인터페이스(61)에 대한 타이밍 신호를 발생한다. 클록 디코더(63)에 의해 중앙 중재기(28)(제1도)로부터 발생된 타이밍 신호는 중간에 발생된 클록 신호를 사용하기 때문에 노드(60)는 시스템 버스(25)와 동기적으로 동작할수 있다.
제3도는 하나의 버스 사이클, 클록 디코더(63)에 의해 수신된 클록 신호, 및 클록 디코더(63)에 의해 발생된 타이밍 신호들중 일부를 도시한 타이밍도이다. 클록 디코더(63)에 의해 수신된 클록 신호들은 제3도에 도시된 바와 같이 시간 H신호, 시간 L신호 및 위상 신호를 포함한다. 시간 H 및 시간 L신호는 기본 클록 신호의 반전된 형태이고 위상 신호는 기본 클록 신호를 3으로 나눔으로써 얻어진다. 클록 디코더(63)에 의해 발생된 타이밍 신호는 C12, C23, C34, C45, C56 및 C61을 포함하는데 이들 모두는 제3도에 도시되어 있다.
데이타 인터페이스(61)에 의해 요구된 이들 타이밍 신호들(버스 사이클당 1회 발생함)은 데이타 인터페이스(61)에 공급되며, 데이타 인터페이스(61)에 공급된 타이밍 신호들에 대한 등가 신호들을 포함하는 일련의 완전한 타이밍 신호 세트는 버퍼링되어 노드 특정 논리부(65)에 공급된다. 버퍼링의 목적은 노드 특정 논리부(65)가 타이밍 신호를 부적절하게 로드함으로써 시스템 버스 인터페이스(64)의 동작에 악영향을 주기 못하도록 보장하기 위해서이다. 클록 디코더(63)는 각 버스 사이클에 대하여 6개의 사이클을 발생하기 위해 클록 신호를 사용하고, 이어서 6개의 타이밍 신호 CXY 를 발생하기 위해 그 서브사이클 들을 사용하는데, 여기서 X 및 Y는 하나의 타아밍 신호를 형성하도록 조합되는 2개의 인접한 서브사이클을 나타낸다.
시스템 버스(25)에서의 각 노드는 클록 디코더(63)에 의해 발생된 독자적인 대응 타이밍 신호 세트를 갖는다. 정상적으로는 시스템 전체를 통해 모든 노드에서 정확히 동일한 시각에 대응 신호들이 발생하지만 다수 노드내의 클록 디코더(63)와 다른 회로간의 변동으로 인해 대응 신호들간의 타이밍 변동이 야기된다. 이러한 타이밍 변동은 통상 ″클록 스큐(colck skew)″로서 알려져 있다.
제4도는 데이타 인터페이스(61)의 양호한 실시예를 도시한 것이다.
데이타 인터페이스(61)는 노드 버스(67)의 각 라인들과 시스템 버스(25)의 각 라인들간에 양방향성의 고속 인터페이스를 제공하기 위해 일시 기억 회로 및 버스 구동 회로를 내장한다. 제4도에 도시된 바와 같이, 데이타 인터페이스(61)는 노드 버스(67)로부터 시스템 버스(25)로의 통신 경로를 제공하기 위해 기억 소자(70,72) 및 시스템 버스 구동기(74)를 포함한다. 데이타 인터페이스(61)는 또한 시스템 버스(25)로부터 노드 버스(67)로의 통신 경로를 제공하기 위해 기억 소자(80) 및 노드 버스 구동기(82)를 포함한다. 데이타 인터페이스(61)의 설명에서 사용된 바와 같이, ″기억 소자(storage element)″라는 용어는 가시적 래치(transparent latch) 또는 마스터-슬레이브 기억 소자와 같은 쌍안정 기억 소자를 보통 말하며, 특정 설비를 말하는 것은 아니다. 본 분야의 당업자는 어떤 형태의 기억 소자가 적합한지를 알수 있을 것이다.
제4도에 도시된 바와 같이, 기억 소자(70)는 노드 버스(67)로부터 데이타를 수신하도록 접속된 입력 및 기억 소자(72)의 입력에 접속된 출력을 갖는다.
기억 소자(72)의 출력은 시스템 버스 구동기(74)의 입력에 접속되는데, 이 구동기의 출력은 시스템 버스(25)에 접속된다. 플립플롭(70,72)은 각각 클록 디코더(63)에 의해 발생된 타이밍 신호들로부터 인출되는 노드 버스 제어 신호들(76,78)에 의해 제어된다. 플립플롭(70,72)은 노드 버스(67)로부터 시스템 버스(25)로 데이타를 파이프 라이닝 하기 위해 2단 일시 기억을 행한다. 또한 다른 수의 기억단을 사용할 수도 있다.
시스템 버스 구동기(74)는 시스템 버스 구동 인네이브(79)에 의해 제어된다.
시스템 버스 구동 인에이블(79)의 상태에 따라서, 시스템 버스 구동기(74)의 입력은 그 출력에 전기적으로 결합되어 기억 소자(72)의 출력에서의 데이타를 시스템 버스(25)로 전송하거나, 혹은 그 출력으로부터 분리된다. 시스템 버스 구동 인에이블 (79)이 시스템 버스 구동기(74)의 입력과 출력을 분리시킬때, 시스템 버스 구동기 (74)는 시스템 버스(25)에 고임피던스를 부여한다. 시스템 버스 구동 인에이블(79)은 또한 시스템 버스(25)로부터 수신된 클록 신호 및 노드 특정 논리부(65)로부터 수신된 제어 신호에 따라서 클록 디코더(63)에 의해 발생된다.
기억 소자(80)는 시스템 버스(25)에 접속된 입력 단자 및 노드 버스 구동기 (82)의 입력에 접속된 출력 단자를 갖는다. 노드 버스 구동기(82)의 출력은 노드 버스 (67)에 다시 접속된다. 기억 소자(80)는 바람직하기로는 가시적 래치이며, 클록 디코더(63)에 의해 발생된 타이밍 신호로부터 인출되는 시스템 버스 제어 신호(85)에 의해 제어된다. 노드 버스 구동 신호(87)는 시스템 버스 구동 인에이블(79)가 시스템 버스 구동기(74)를 제어하는 방식과 마찬가지로 노드 버스 구동기(82)를 제어한다. 따라서, 노드 버스 구동 신호(87)에 응답하여, 노드 버스 구동기(82)는 자신의 출력에 자신의 입력을 결합시키거나 자신의 출력으로부터 자신의 입력을 분리시키며 노드 버스(67)에 고임피던스를 공급한다.
시스템 버스(25)를 통하여 데이타가 어떻게 전송되는지를 설명하기 위해서는 시스템 버스 구동 인에이블(79)과 제어 신호(85)간의 관계를 이해하는 것이 중요하다. 본 실시예에서는 이 관계가 제3도에 도시되어 있다. 시스템 버스 구동 인에이블(79)은 정상적으로 버스 사이클의 개시로부터 종료까지 구동된다. 그 새로운 데이타는 구동기 전파 및 버스 정착 시간이 발생된후 버스 사이클에서 어느 일정 시간후에 시스템 버스(25)로부터 수신이 가능 하게 된다. 본 실시예에서 기억 소자(80)는 가시적 래치이다. 제어 신호(85)는 클록 C45와 논리적으로 등가이다. 버스 타이밍은 시스템 버스(25) 데이타가 제어 신호(85)의 비가정(deassertion) 이전에 때때로 수신될 수 있게 한다. 기억 소자(80)는 최소한 제어 신호(85)의 비가정 이전의 최소한 셋업 시간에서 안정상태이고 제어 신호(85)의 비가정후 홀드 시간 동안 안정 상태를 유지하는 버스 데이터를 기억한다.
노드 버스(67)는 데이타 인터페이스(61)에 의해 노드 특정 논리부(65)와 시스템 버스(25)간의 양방향성 데이타 전송을 가능케하는 초고속의 데이타 버스가 바람직하다. 제2도에 도시된 노드(60)의 양호한 실시예에서, 노드 버스(67)는 시스템 버스 인터페이스(64)와 노드 특정 논리부(65)간의 지점 대 지점간의 접속으로 이루어지는 상호 접속 시스템이다. 그러나, 본 발명에 따르면, 그러한 접속이 불필요하며 노드 버스(67)는 2사이클 이상을 지지할수 있다.
제5도는 시스템 버스(25)에 또한 접속된 중앙 중재기(28)의 양호한 실시예를 도시한 것이다. 중앙 중재기(28)는 시스템 버스(25)에 클록 신호를 공급하고 시스템 버스(25)상의 노드에 버스의 소유권을 부여한다. 중앙 중재기(28)는 중재 회로(90), 클록 회로(95) 및 발진기(97)를 포함하는 것이 바람직하다. 발진기(97)는 기본 클록 신호를 발생시킨다. 클록 회로(95)는 중재 회로(90)용의 타이밍 신호를 공급하고, 또한 시스템 버스(25)에 대한 타이밍용의 기본 시간 H, 시간 L 및 위상 클록 신호들을 공급한다. 중재 회로(90)는 명령자 및 응답자 요구 신호들을 수신하여 시스템 버스(25)에 대한 액세스를 요구하는 노드들간의 경합을 중재하며, 명령자 및 응답자 요구들에 대해 상기 언급된 큐를 유지한다. 중재 회로(90)는 또한 클록(95)에 어떤 제어신호들을 공급한다.
B. 인터록 동작 설명
개략적으로 상술한 바와 같이, 다수의 상이한 형태의 트랜잭션이 버스(25)상에서 허용된다. 각 경우에, 트랜잭션은 하나의 노드로부터 또 다른 노드로의 하나 이상의 분리 전송으로 구성된다. 응답자 노드가 하나이상의 버스 사이클 동안 명령 전송을 성공적으로 수신할 때, 응답자 노드는 전송의 각 사이클후 제2버스사이클의 시작시 승인 확인을 발생시킨다. 그러한 승인 신호는 원래의 전송에 포함된 명령의 성공적 실행을 나타내는 것이 아니라, 단지소정 응답자 노드에서의 입력 큐에 전송이 성공적으로 실려진 것을 나타낸다. 본 발명에 관련된 트랜잭션은 이하에서 간단히 설명하기로 한다.
판독 트랜잭션은 명령자 노드에 대한 어드레스 공간 영역을 관리하는 응답자 노드에서의 특정 위치로부터 4바이트, 8바이트, 16바이트 또는 32바이트 블록으로 데이타를 이동시키는데 사용된다. 양호한 실시예에서 메모리 및 I/O 동작은 공통 어드레스 공간에 관련된다. 응답자 노드는 메모리 노드, 프로세서 노드 또는 I/O 노드일수 있다.
인터록 판독 트랜잭션은 판독 트랜잭션과 유사하다. 그러나, 인터록 판독 트랜잭션의 정확한 효과는 이후 상세히 설명되는 방식으로 응답자 노드에서의 록태그(lock tag)의 상태에 좌우된다. 록 태크는 어드레스 공간내의 기억 장소 또는 기억 장소 그룹에 대한 액세스를 금지한다. 록 태그의 효과는 금속제 ″블랙 보드(black board)″양단에 나타나게끔 시스템(20)의 어드레스 공간을 가시화함으로써 이해될 수 있다. 록 태그는 어드레스 공간 ″블랙 보드″상의 기억 장소 또는 기억 장소 그룹의 상부에 제거 가능하게 놓여진 자기 태그(magnetic tag)처럼 동작한다. 만일 인터록 판독 트랜잭션에서 특정된 어드레스 공간내의 기억 장소가 이미 록 태그로 채워진 경우, 즉 그 특정 어드레스 공간이 ″록″될경우, 응답자 노드는 ″록″응답메시지로써 인터록 판독 요구에 응답하며 아무런 데이타도 복귀되지 않는다. 이것은 인터록 판독 명령에서 특정된 어드레스 공간내의 기억 장소가 액세스 불가능하다는 것을 명령자에 알려준다. 이 록 응답 메시지는 응답자 노드가 인터록 판독 명령을 서비스한 후 그리고 응답자 노드가 버스 (25)에 대한 액세스를 얻을수 있게 된후에 명령자로 전송된다. 따라서, 명령자는 인터록 판독 트랜잭션의 명령 전송후 특정화 되지 않은 시간에 그 록 응답 메시지를 수신한다.
그 특정 기억 장소가 록되지 않을 경우, 즉 록 태그와 관련되지 않을 경우, 인터록 판독 명령에 특정된 어드레스에 기억된 정보는 인터록 판독 명령을 발생시킨 명령자 노드에 대한 응답 메시지로 복귀된다. 또한, 응답자 노드는 인터록 판독 명령에 특정된 어드레스 공간내에 기억 장소에 록 태그를 부착시켜 이에 따라 후속되는 인터록 판독 명령에 대한 어드레스 공간내의 특정 기억 장소에 대한 액세스를 부정하게 된다.
언록 기입 트랜잭션은 인터록 판독 트랜잭션에 대하여 보족 관계이다. 명령자 노드가 판독-수정-기입 동작에서 판독 및 수정 위치를 성공적으로 완료할 경우, 명령자 노드는 인터록 판독 명령에 의해 일시적으로 록된 어드레스 공간내의 기억 장소를 언록시켜야 된다. 명령자는 특정 기억 장소에 적절히 수정된 데이타를 기입하기 위해 어드레스 공간내의 특정 기억 장소에 대한 언록기입 트랜잭션을 수행함으로써 이동작을 수행한다. 응답자 노드는 어드레스 공간을 언록하고 요구된 데이타를 기입함으로써 언록 기입 명령을 처리한다. 이어서, 이후 상세히 설명되는 방식으로 록 태그가 클리어된다.
인터록 판독 명령 전송중에 버스(25)를 통하여 전송된 메시지는 64데이타 라인상의 데이타를 포함한다. 그 데이타는 4비트 명령 필드, 예컨대 메모리(39)로부터 프로세서 노드(31)로 전송될 워드의 수를 특정하는 2비트 길이의 필드 및 데이타가 판독 되기를 원하는 메모리(39)내의 어드레스 기억 장소를 특정하는 30비트 어드레스 필드를 포함한다. 인터록 판독 명령중에 정보를 이송하는 시스템 버스(25)의 다른 라인들은 명령 전송을 나타내는 4비트 기능 코드를 이송하는 4개의 기능 라인, 인터록 판독 명령을 개시시켰던 명령자 노드를 식별하는 6비트 코드를 이송하는 6개의 ID 라인 및 3개의 패리티 라인을 포함한다.
개략적으로 상술한 바와 같이, 시스템 버스(25)는 송신기에 의해 버스상에 실린 정보의 성공적인 수신을 나타내기 위해 수신기에 의해 사용되는 응답신호를 포함한다. 양호한 실시예에서, 응답 신호는 3개의 동일한 와이어 -OR 확인(CNF) 라인을 포함한다. 3개의 라인은 특히 인터록 명령 또는 I/O 레지스터에 대한 기입의 경우, 각 명령에 응답하여 응답자가 무엇을 행하였는가를 코넥터가 정확히 아는 것이 버스 트랜잭션의 보전성에 대해 매우 중요하므로 제공된다. 따라서, 수신기는 3개의 CNF 라인 모두를 가정함으로써 승인(ACK) 확인을 전송하거나 3개의 CNF 라인 모두를 가정하지 않음으로써 승인 없음(NACK) 확인을 전송할 것이다. 3개의 CNF 라인 모두가 동일 논리 레벨에서 수신기에 의해 수신되지 않을 경우 참(true)CNF 상태를 결정하기 위해 에러정정 논리부가 수신기에 구성된다.
ACK 확인은 응답자가 명령 전송의 한 사이클로부터 정보를 받아 들였다는 것을 나타내거나, 또는 명령자가 응답 메시지의 한 사이클로부터 정보를 받아들였다는 것을 나타낸다. ACK 확인 표시를 발생시킨 판독 명령 전송 사이클은 응답자가 어느 나중 시간에 판독 응답 메시지를 복귀시킬 것임을 나타낸다.
CNF 라인상에 복귀된 NACK 확인은 어떠한 수신기도 명령 전송의 그 버스 사이클로부터 정보를 받아들이지 않았음을 나타낸다. 이것은 다음 3가지 원인, 즉(1)패리티 에러가 시스템 버스(25)상에 발생되었다. (2) 예컨대 수신기의 입력 큐가 찼을 때 수신기가 명령을 일시적으로 수신할 수 없다. 또는 (3) 특정 어드레스에 대응하는 응답자 노드가 없다는 이유 때문일수 있다.
버스 사이클에 대응하는 확인 표시는 송신기 노드가 버스상에 정보를 위치시키는 버스 사이클후 제2사이클의 시작시에 수신기 노드에 의해 CNF 라인에 실리게 된다.
인터록 판독 트랜잭션의 예는 제6도와 관련하여 설명한다. 제6도의 상부에서의 수평 축은 버스(25)상의 연속적인 버스 사이클을 나타낸다. 제6도 좌측에 따라서 수직으로 나타나는 라벨은 버스(25)내에 포함된 라인들, 즉 기능 라인, 데이타 라인, ID 라인, 확인 라인 및 중재 라인들의 그룹을 나타낸다. 제6도의 수평 및 수직축에 의해 형성된 매트릭스에서의 엔트리는 특정 버스 사이클동안 특정 버스 라인상에 나타나는 데이타 형태를 설명한다.
버스 사이클 0에서, 제1명령자 노드, 예컨대 제1도의 노드(31)는 중재기(28)에 그것의 CMD REQ 중재 요구 라인(중재기(28)에 접속된 지점대 지점간 라인중 하나로서 제1도에 도시되어 있음)을 가정한다. 따라서, 제6도는 사이클 0에서 시스템 버스(25)의 중재 라인상에 존재하는 ″CMDR #1″요구를 나타낸다. 상위 우선 순위의 다른 노드가 버스에 대한 액세스를 동시에 요구하고 있지 않는다면, 프로세서(31)는 사이클 1에 대하여 버스 액세스를 얻어 시스템 버스(25)로 메시지를 전송한다.
사이클 1동안 버스(25)의 기능 라인상에 실린 정보는 그 버스상의 정보가 명령(CMD) 정보인 것을 나타낸다. 버스(25)의 데이타 라인상에 실린 데이타는 인터록 판독 트랜잭션으로서 현재 트랜잭션을 식별하고 데이타가 프로세서(31)로 복귀되어지는 메모리(39)에서의 어드레스를 특정하는 명령 및 어드레스(C/A)데이타로 이루어진다. 버스 사이클 1 동안 ID 라인은 버스(25)상에 현재 전송하고 있는 프로세서 (명령자 /CMDR)노드(31)의 식별코드를 포함한다.
버스 사이클 2 동안에는 현재의 인터록 판독 트랜잭션과 관련하여 버스(25)상에 아무런 정보도 실리지 않는다.
인터록 판독 트랜잭션 개시후의 2개의 사이클(즉 소정 시간)인 버스 사이클 3의 시작시에, 메모리 노드(39)는 버스 사이클 1 동안 전송된 명령 전송을 성공적으로 수신한 경우 버스(25)의 확인 라인상에 ACK확인을 전송한다. 이어서, 메모리(39)는 메모리(39)의 입력 큐에 명령 메시지를 싣는다.
버스 사이클 3의 종료는 인터록 판독 트랜잭션에서의 제1전송의 종료를 구성한다. 버스(25)상의 트랜잭션의 펜디드 특성으로 인하여, 요구된 정보가 메모리(39)로부터 프로세서(31)로 복귀되는 시간이 정확히 정의되지 않는다. 응답 시간은 요구 정보를 메모리(39)가 처리하는데 필요한 시간 길이와, 시스템 버스(25)가 다른 노드에 의해 발생된 버스(25)상의 추가 교통량을 취급하는데 필요한 시간량에 좌우된다. 두개의 인터록 판독 트랜잭션의 전송간 시간의 비특정 특성이 제6도에 버스 사이클 3 및 4 사이에 점선으로 표시되어 있다. 따라서, 제6도에 후속 정보가 버스 사이클 4 내지 7을 통하여 발생하도록 표시되어 있지만, 이것은 단지 인터록 판독 트랜잭션에 포함된 타이밍의 특정 실시예이며, 그러한 트랜잭션의 제2전송이 버스(25)의 어느 후속 사이클에서도 발생할수 있다는사실을 이해하여야 한다.
메모리(39)는 그것의 입력 큐로부터 인터록 판독 전송 메시지를 차례로 제거하여 그 전송에 포함된 어드레스 정보를 검사함으로써 인터록 판독 명령을 처리한다. 그 정보는 보다 완전하게 묘사되도록 록 태그에 기억된 어드레스 값과 비교된다. 기억된 어드레스 값과 인터록 판독 전송의 어드레스 정보가 일치될 경우, 이것은 원하는 어드레스 기억 장소가 이전의 인터록 판독 명령에 의해 록되었다는 표시이다. 이어서, 메모리 (39)는 응답 메시지에 필요한 다른 정보와 함께 ″록″기능코드를 포함하는 응답 메시지를 메모리 노드(39)의 출력 큐에서 발생시킨다.
인터록 판독 전송 어드레스 정보와 록 태그에 기억된 어드레스 값의 비교가 ″히트(HIT)″를 생성하지 않을 경우, 다시말하면 전송된 어드레스가 어떤 기억된 어드레스에도 대응하지 않을 경우, 메모리 노드(39)는 기능 라인에 대한 ″양호 판독 데이타(GRDO)″코드와 같은 유효 판독 응답 노드, 데이타타 라인에 대한 특정 어드레스 위치의 내용, 및 ID 라인에 대한 인터록 판독 명령을 개시한 명령자 노드의 명령자 식별 코드로 이루어진 응답 메시지를 구성한다. 이 응답 메시시지는 메모리 노드(39)의 출력 큐에 로드된다.
메모리(39)가 이후 보다 더 완전하게 설명될 방식으로 인터록 판독 트랜잭션을 처리하고 그 출력 큐내에서 응답 메시지를 발생시켰을 때, 메모리(39)는 중재기(28)로의 RES REQ 요구 라인(제1도에 도시된 또 다른 지점대 지점 라인)을 가정한다. 따라서, 중재 라인은 버스 사이클 4에서 제6도에 도시된 바와 같은 응답자 요구(RESP) 표시를 이송한다. 이때, 다른 노드가 상위 우선순위를 갖지 않는다로 가정하면, 중재기 (28)는 버스 사이클 5 동안 버스(25)에 대한 액세스를 메모리(39)에 부여한다. 메모리 (39)는 시스템 버스(25)의 기능 라인상에 ″양호 판독 데이타(GRDO)″신호를 포함하는 응답 메시지를 전송하고 프로세서(31)로 부터 메모리(39)로의 초기 전송의 어드레스 필드에 의해 특정된 메모리 위치로부터 시스템 버스(25)의 데이타 라인을 통하여 8바이트 즉 (64비트) 데이타를 전송하며, 인터록 판독 요구를 처음 발송한 명령자(즉 프로세서(31))와 복귀 데이타를 결합시키기 위해 버스(25)의 ID 라인상에 프로세서 (31)의 ID를 전송한다.
버스 사이클 6 동안, 이 인터록 판독 트랜잭션에 관련된 교통량은 시스템 버스 (25)상에 나타나지 않는다. 끝으로, 인터록 판독 트랜잭션은 프로세서(31)가 버스 (25)의 확인 라인상에 ACK 확인을 전송할 때 버스 사이클 7에서 종결된다.
메모리내의 동일한 특정 기억 장소에 대한 제2인터록 판독 트랜잭션은 제6도의 사이클 8-15에서 도시한 바와 같이 버스(25)상에 데이타가 나타나게 할 것이다. 사이클 8에서, 제2명령자(CMDR #2)는 중재기(28)에 대한 명령자 요구를 개시시킨다. 버스 사이클 9-12는 사이클 1-4와 동일한 교통량을 버스(25)상에 발생시킨다. 그러나, 수신된 인터록 판독 명령의 처리시, 메모리(39)는 록 태그에 기억된 어드레스 값과 인터록 판독 명령으로 전송된 어드레스와의 일치를 발견한다. 따라서, 예컨대 사이클 13에서 버스(25)의 기능 라인상에 LOC 응답이 존재한다. 버스 사이클 14 및 15는 사이클 6 및 7과 동일하다.
C. 프로세서(31)에 대한 설명
제7도를 참조하면, 프로세서(31)내의 노드 특정 논리부(65)에 대한 보다 상세한 블록도가 도시되어 있다. 프로세서 노드(31)는 모든 노드가 그렇듯이 버스 인터페이스 회로(64)를 포함한다. 또한, 프로세서 노드(31)는 프로세서 논리부(202)를 포함한다. 제7도에 도시된 바와 같이, 프로세서 논리부(202)는 본 기술분야의 숙련 기술자에게 잘 알려진 방식으로 소프트 웨어를 실행하는데 필요한 중앙 처리 장치(CPU)회로를 포함한다. 또한, 프로세서 논리부(202)는 필요한 응용 기능을 실행할 뿐만 아니라 시스템 버스(25)를 통한 전송을 제어하기 위해 시스템(20)에 의해 요구될 때 명령 및 어드레스 정보를 발생시킨다.
또한, 프로세서 노드(31)는 버스 인터페이스 회로(64)로부터 수신된 시스템 버스(25)의 기능 데이타, ID 및 패리티 라인들 상의 정보를 감시하여 기술상 공지된 방식으로 그 신호들에 대한 패리티 체크를 수행하는 패리티 에러 체크 회로(204)를 포함한다. 검출된 패리티 에러는 신호 라인(206)상에 패리티 에러표시를 발생시킬 것이다.
ID 라인상의 정보는 비교기 회로(207)에 의해 감시되며, 비교기 회로(207)에는 또한 장착 캐비넷내의 프로세서(31)의 위치에 의해 결정되는 백플레인상의 하드와이어드 접속부(210)로부터 프로세서(31)의 식별 코드가 공급된다.
본 발명의 바람직한 실시예에 있어서, 프로세서(31)는 펜디드 버스를 통해 록 상태 메시지에 뒤따르는 소정 시간에 응답자 노드로 록 응답 메시지를 올바르게 수신하였다는 것을 나타내는 록 상태 메시지에 대응하는 ACK 확인을 전송하기 위한 수단을 포함한다. 본 명세서에 실시된 바와 같이, 확인 수단은 승인 표시 발생기(208)을 포함한다. 승인 표시 발생기(208)은 펜디드 버스를 통해 록 상태 메시지후의 소정 시간에 응답자 노드로 록 상태 메시지를 성공적으로 수신하지 못하였다는 것을 나타내는 승인 없음(NACK) 확인을 전송하기 위한 수단을 포함하는 것이 바람직하다.
비교기(207)로부터의 비교 결과는 패리티 에러 신호 라인(206)상의 정보와 함께 승인 확인 발생기(208)에 공급된다. 패리티 에러가 검출되지 않고 응답 메시지에 대해 버스(25)를 통하여 수신된 ID 코드가 프로세서(31)의 ID 코드와 일치할 경우, 프로세서(31)로 향해진 응답 전송의 각 사이클 후 제2버스 사이클의 시작시에 승인 표시 발생기(208)에 의한 ACK 확인이 버스(25)의 CNF 라인을 통하여 전송된다. 그렇지 않다면 CNF 라인은 어서트되지 않고 따라서 NACK 확인을 형성한다.
본 발명에 따라서, 상기 프로세서는 인터록 판독 명령의 개시후의 비특정 시간에 응답자 노드로부터 인터록 판독 명령이 응답자 노드에 의해 실행되었는지 여부를 나타내는 록 상태 메시지를 수신하기 위한 수단을 포함한다. 본 명세서에서 실시되는 바와 같이 그러한 수단은 인터페이스(64)와 응답디코더(212)를 포함한다. 버스(25)의 기능 라인 및 데이타 라인상의 정보는 버스 인터페이스(64)를 통하여 응답 디코더(212)에 공급된다. 디코더(212)는 버스(25)를 통한 메시지가 프로세서(31)로 향할 때 비교기 (207)에 의해 인에이블된다. 이것은 비교기(207)로 부터의 정(positive)의 비교 결과에 의해 결정된다. 디코더(212)는 시스템 버스(25)의 기능 라인들로부터 기능 코드를 추출하여, 어느 기능 코드에 대해서는 버스(25)의 데이타 라인으로 부터의 명령 및 데이타 정보를 적절한 작용을 위해 프로세서 논리부(202)에 공급한다.
본 발명에 의하면, 상기 프로세서는 펜디드 버스를 통해 특정 장소를 포함하는 응답자 노드로 상기 특정 장소로부터의 정보를 검색하기 위한 인터록 판독 명령과, 상기 기억 장소에서 수정 정보를 기입하기 위한 언록 기입 명령을 전송하기 위한 수단을 포함한다. 예시한 바와 같이 이 전송한 수단은 명령 발생기(214)를 포함한다. 프로세서 (31)가 버스(25)상에서 트랜잭션을 개시하길 원할 때, 명령, 어드레스 및 데이타 정보는 접속부(210)로부터 공급된 이 노드(31)의 ID와 함께 명령 발생기(214)에 공급된다. 명령 발생기(214)는 명령 전송 메시지 준비하여 프로세서(31)가 명령 메시지를 전송하기 위해 버스(25)에 대한 액세스를 희망한다는 것을 중재기(28)(제7도에는 도시되지 않음)에 표시하도록 노드 CMD REQ 중재 라인(216)을 가정한다. 중재 시스템을 사용하여 중재기(28)는 원래의 인터록 판독 전송후 불특정 시간에 프로세서(31)에 대한 버스 액세스를 부여한다.
액세스 부여시, 명령 발생기(214)는 버스 인터페이스(64)로 하여금 명령 메시지를 명령 발생기(214)로부터 시스템 버스(25)로 전송하게 한다.
인터록 판독 명령이 향하게 되는 응답자 노드는 인터록 판독 명령 전송후 승인 확인을 2 사이클 발생할 것이다.
본 발명에 따르면, 명령자 노드는 펜디드 버스를 통해 인터록 판독 명령의 개시후의 소정 시간에 메모리로부터 상기 인터록 판독 명령에 상응하는 ACK 확인을 수신하기 위한 수단을 포함한다. 본 명세서에서 실시되는 바와 같이 그러한 수단은 버스 인터페이스(64), 명령 발생기(214) 및 상기 버스 인터페이스(64) 및 명령 발생기(214)를 연결하는 CNF 라인을 포함한다. 특히 제7도에 도시된 바와 같이 명령 발생기(214)는 시스템 버스(25)를 통하여 프로세서(31)에 의해 송신된 명령 전송의 각 사이클 후 정확하게 2 버스 사이클 동안 CNF 버스 라인상의 ACK 확인의 존재를 검출하기 위하여 버스 인터페이스(64)로부터 CNF 라인을 모니터한다. ACK 확인의 존재를 검출하지 못하면 바람직한 실시예에서는 선행 명령의 명령 발생기(214)에 의한 재전송을 구성하는 적합한 보정 동작에 귀착할 것이다. 전달이 이루어지면, 응답기 노드는 인터록 판독 명령을 처리하고, 시스템 버스(25)상에 응답 메시지를 되돌려 보낸다. 시스템 버스(25)상의 교통량으로 인한 불확실성과 큐길이 때문에 응답기 노드는 명령 전달 후, 비특정 기간에 응답 메시지를 발생시킨다.
D. 메모리(39)에 대한 설명
제8도는 응답자 노드로 기능할수 있는 메모리(39)의 블록선도이다. 제8도에서 알수 있는 바와 같이, 메모리(39)는 명령 해독, 어드레스 및 패리티 체크회로(300)를 포함된다. 회로(300)는 버스 기능, 어드레스 및 식별기 라인에 접속되고 잘 알려진 방식으로 패리티 체크를 수행한다. 회로(300)는 또한 버스 어드레스 라인상의 정보를 레지스터(302)로부터 공급되어 메모리(39)에 의해 서비스된 어드레스 공간의 제한과 비교하고 이 비교의 결과를 어드레스 정합라인(301)상에 공급한다. 만일 버스(25)를 통해 수신된 어드레스 정보가 메모리(39)에 의해 서비스된 어드레스 공간의 범위내에 있고 패리티 에러가 발생하지 않는다면, 회로(300)에 접속된 승인 발생기(304)는 메모리(39)로 향하는 전송의 송신 사이클 후 제2사이클의 시작시에 모든 3개의 CNF 라인을 가정함으로써 ACK 확인을 발생할 것이다.
메모리는 프로세서 노드로부터 인터록 판독 명령을 수신하기 위한 수단을 포함한다. 입력 큐(306)는 비교적 느린 메모리(39)로직에 의해 이러한 메시지가 작용될 때까지 버스(25)를 통해 고속으로 수신된 이러한 메시지가 기억되도록 한다. 입력 큐(306)의 출력은 입력 큐(306)에 기억된 메시지로부터 어드레스와 명령 정보를 추출하는 디코더(308)에 공급된다. 비록 디코더(308)는 각종 명령을 해독하기 위해 복수의 표시를 공급하고 한 세트의 명령 신호 라인에 어드레스 정보를 제공하지만 디코더(306)의 어드레스와 명령 출력은 명료성을 위해 묶음선(309,311)으로 제8도에 각각 표시되었다.
본 분야에 공지된 바와 같이, 정보는 어드레스에 의해 식별되는 메모리 어레이(312)에서 복수의 별개 위치에 기억되는데, 그 어드레스는 어레이(312)에 공급된 판독 및 기입 명령에 의해 특정된 어드레스이다.
어드레스와 명령 정보는 이후 상세히 설명될 록킹 동작을 실시하는 록 제어기에 공급한다. 디코더(308)로 부터의 어드레스와 명령 정보는 또한 메모리 어레이(312)에 공급된다. 메모리 어레이(312)은 판독 및 기입명령에 응답하여 디코더(308)로부터 수신된 어드레스 정보에 의해 지정된 어레이(312)내의 기억 장소로부터 데이타를 판독하고 그곳에 데이타를 기입한다.
제어기(310)로부터 록 상태 신호(314)와 메모리 어레이(312)로부터의 메모리 데이타는 이후 상술하는 출력 응답 메시지를 발생하는 응답 발생기에 공급된다. 응답 발생기(316)로부터의 응답 메시지는 메모리(39)가 앞에서 설명된 중재 처리를 통해 버스에 대한 액세스를 얻을 때까지 기억을 위해 출력 큐(318)에 공급된다.
응답 발생기(316)는 메모리(312)로 부터 수신된 데이타, 제어기(310)로 부터 수신된 록 상태 신호(314), 및 디코더(308)로부터 수신된 명령 및 ID 정보에 기초하여 응답 메시지를 준비한다. 응답 발생기(316)에 의해 준비된 응답 메시지는 메모리(39)가 요구 데이타를 공급하는 것이 허용되는지 여부에 따른 두가지 형태중 하나이다. 만약 응답되는 명령이 넌-인터로 판독 명령이거나 또는 명령이 인터록 판독 명령이고 록 상태신호(314)가 비가정된 경우 응답 발생기(316)는 메모리(312)의 특정 기억장소의 요구내용을 포함하는 제1형태의 메시지를 준비한다. 그러나 만약 명령이 인터록 판독 명령이고 록상태 라인(314)이 가정된 경우 응답 발생기(316)는 인터록 판독 명령의 특정 어드레스가 록 조건에 있었고 요구 데이타가 수신된 인터록 판독 명령에 응답하여 메모리(39)에 의해 송신된 응답 메시지에 제공되지 않는 것을 나타내는 ″록″코드를 가진 제2형태의 메시지를 기능 라인상에 발생한다.
응답 발생기(316)가 응답 메시지를 컴파일 했을때 그 응답 메시지는 출력 큐(318)에 공된다. 출력 큐(318)는 메모리(39)가 버스(25)에 대한 액세스를 원한다는 신호를 버스 인터페이스(64)에 보낸다. 응답 메시지는 이 액세스가 얻어질 때까지 불특정 시간동안 출력 큐(318)에 기억된다.
메모리(39)가 버스(25)에 대한 액세스를 부여받을 때, 출력 큐(318)에 포함된 응답 메시지는 원래 명령을 발생했던 노드로의 전송을 위해 시스템 버스(25)상에 놓인다. 어떤 시간에 메모리(39)가 명령자 노드에 의해 최초로 전송된 명령의 실행을 완료할 것인지를 알지 못하고 또 어떤 시간에 메모리(39)가 요구된 데이타 또는 록 상태 정보를 제공하도록 버스(25)에 대한 액세스를 얻을 것인지 불확실하기 때문에, 인터록 판독 명령에 대응하는 록 상태 정보는 원래의 인터록 판독 명령의 개시에 후속되는 불특정 시간에 명령자 노드에 있는 버스(25)의 기능 라인상에 나타날 것이다.
만약 명령자 노드가 성공적인 인터록 판독 명령후에 응답자 노드에 의해 발생된 응답 메시지를 수신하지 못하면 명령자 노드는 ACK 표시를 발생하지 않을 것이다. 응답자 노드가 그 응답 메시지로부터 ACK 확인을 수신하지 못했을때 응답자 노드는 그 인터록 판독 명령에 의해 세트된 록 비트를 클리어시킨다.
E. 록 제어기(310)의 설명
제9도는 록 제어기(310)를 더욱 구체화한 도면이다. 본 발명에 따르면 록 수단은 인터록 판독 명령이 금지되는 메모리 노드(39)의 어드레스에 대응하는 선택 어드레스를 수신하기 위한 록 태그 수단을 포함한다. 본 실시예에서와 같이 록 태그 수단은 논리 제어기(350)와 함께 록 제어기(310)를 구성하는 4개의 록 태그(352a, 352b, 352c, 352d)를 포함한다. 좀더 많거나 작은 록 태그가 특정 경우에 따라서 구성될수 있음을 이해해야 한다. 록 태그(352a~352d)는 구성 및 동작면에서 모두 동일하다. 명료성을 위해 상세회로는 단지 록 태그(352a)에 대하여만 표시하였다.
각각의 록 태그(352a~352d)는 시스템(20)의 어드레스 공간내의 기억장소에 대응하는 값을 기억하기 위한 레지스터(354)를 포함한다. 레지스터(354)는 레지스터(354)에 기억된 값을 나타내는 출력 단자(356)를 포함한다. 레지스터(354)는 인에이블 단자(358)와 어드레스 라인(309)에 접속된 입력단자(360)를 포함한다. 인에이블 단자(358)의 구동에 의해 레지스터(354)는 어드레스 라인(309)상의 신호를 로우드 한다.
레지스터 출력단자(356)는 비교기(368)의 한 입력단자(366)에 접속된다. 비교기(366)는 어드레스 라인(309)에 접속되는 다른 하나의 입력단자(370)를 갖는다. 비교기(366)의 출력단자(372)는 2입력 AND 게이트(374)의 1입력 단자에 공급되는 ″정합″신호를 구성한다. AND 게이트(374)의 다른 입력단자는 명령라인(311)의 언록 기입 라인(380)에 접속된다. AND 게이트(374)의 출력단자는 래치(382)의 리세트 단자에 접속된다. 래치(382)의 출력단자(384)는 2입력 AND 게이트(386)의 한 입력단자(387)에 공급되는 록(LOCK)신호를 구성한다. AND 게이트(386)의 다른 입력 단자(388)에는 비교기(368)의 정합 신호가 공급된다. AND 게이트(386)의 출력은 어드레스 라인에 나타는 어드레스가 록 태그(352a)에 의해 ″록″된 것을 나타내는 ″히트″신호를 구성한다.
록 태그(352a)의 또 다른 구성 요소는 4입력 AND 게이트(385)이다. AND 게이트(385)의 한 입력은 메모리 노드(39)에 의해 현재 처리되고 있는 명령에 인터록 판독 명령인 것을 나타내는 명령 라인(311)중 인터록 판독 라인(390)에 접속된다. AND 게이트(385)의 제2입력은 록 태그(352a)의 동작을 적절히 게이트하여 경주(race)상태를 방지하기 위하여 클록신호(389)에 접속되어 있다. AND 게이트(385)의 제3입력은 이하에서 설명되는 논리 제어기(350)의 ″할당″단자에 연결된다. AND 게이트 (385)의 제4입력 단자에는 록 상태 신호(314)의 반전 신호가 공급된다. AND 게이트 (385)의 출력단자는 레지스터(354)의 인에이블 입력(358)과 래치(382)의 세트 단자에 접속된다.
논리 제어기(350)는 아이들한 록 태그를 선택하기 위하여 선택 엔코더로서 기능을 하는 록 태그 할당 회로(392)가 포함한다. 할당 회로(392)는 록 태그(352a ~352d)로부터의 록 비트의 상태에 의해 어떤 록 태그가 자유롭고 어떤 록 태그가 선택된 록 태그에 대해 ″할당″신호를 발생시켜서 록킹 기능을 제공하도록 이용 가능한 록 태그중 하나를 지정하는지를 결정한다. 만약 모든 록 태그가 현재 지정되어 있으면, ″올비지″출력신호가 4입력 OR게이트(394)의 한 입력에 공급된다. OR 게이트(394)의 다른 입력에는 록 태그(352a~352d)의 각 ″히트″신호가 공급된다.
이제 인터록 판독 명령을 처리하는 록 제어기(310)의 동작을 설명한다. 어드레스 라인(309)의 어드레스값은 레지스터(354)에 기억된 어드레스 값과 항상 비교된다. 레지스터(354)에 기억된 어드레스 값의 어떤 것도 어드레스 라인(309)에 나타나는 어드레스 값과 동일하지 않을 경우 어떤 정합 신호로 가정되지 않고 어떤 ″히트″신호도 가정되지 않는다. 만약 회로(392)의 ″올비지″신호가 또한 가정되지 않을 경우 OR게이트(394)의 어떤 입력도 액티브 상태가 아니고 록 상태 라인(314)은 세트되지 않는다. 이때 메모리 배열(312)(제8도)은 응답발생기(316)에 특정 기억 장소의 내용을 공급한다. 록 상태 라인(314)의 비가정은 응답 발생기(316)가 제1형태의 응답 메시지를 발생하게 하는데 이 응답 메시지의 비트들에는 ″양호 판독 데이타″ 코드가 세트되어 그 응답 메시지를 요구하였던 코맨더 노드에 버스(25)의 기능 라인을 통하여 송신된다.
록 상태 라인(314)의 반전된 값은 AND 게이트(358)에 공급된다. 회로(392)는 록 태그(352a~352d)의 할당 신호들중 하나를 공급하고 있다. 인터록 판독명령임 처리되고 있기 때문에 인터록 판독 라인(390)은 디코더(308)(제8도)에 의해 세트된다. 따라서 클록 신호(389)가 작동될 때 록 태그(352a)의 AND 게이트(358)는 작동되어 레지스터(354)를 인에이블 시킨다. 어드레스 라인(309)에 나타나는 어드레스 값들은 록태그(352a)의 레지스터(354)에 기억된다. AND 게이트(385)의 작동은 또한 래치(382)를 세트하며 따라서 록 태그(352a)의 록 비트(384)를 가정한다. 록 태크 (352a)의 레지스터(354)에 포함된 특정 기억장소에 대한 액세스는 후속 인터록 판독 명령에 대해 거부된다.
록된 기억장소에 대한 후속 인터록 판독 명령은 다음 동작을 수행시킨다. 어드레스 라인(309)에 나타나는 어드레스 값을 록 태그(352a)의 레지스터(354)에 기억된 값과 동일하다. 따라서 록 태그(352a)의 단자(372)에서의 정합 신호는 세트된다. 록 태그(352a)에 대한 단자(384)의 록 비트는 이전의 인터록 판독동작에서 세트되었기 때문에 AND 게이트(386)의 양 입력은 현재 액티브 상태이고 록 태그(352a)의 히트 신호는 가정된다. 이것은 그 다음에 OR게이트(394)를 작동시키고 록 상태 라인(314)을 작동시킨다. 록 상태 라인(314)의 작동에 의해 응답 발생기(제8도)는 록된 응답 코드가 메시지의 기능 비트에 세트되는 제2형태의 응답 메시지를 발생한다.
이제 록 비트를 클리어시키는 언록 기입 명령의 동작에 대하여 설명한다. 이전에 록된 기억 장소에 대한 언록 기입 명령은 어드레스 라인(309)상에 나타나는 값들이 록 태그의 레지스터(354)에 기억된 값과 동일하게 한다. 예를들어 언록 기입 명령이 송신되어 록 태그(352a)에 의해 록된 기억 장소를 언록시켰다고 가정한다. 어드레스 값이 어드레스 라인(309)에 나타날 때 비교기(368)의 출력은 정합 신호를 세트시킨다. 언록 기입 라인(391)은 또한 이때 하이 상태이므로 AND 게이트(374)는 작동되어 래치 (382)가 출력단자(384)의 록 비트 신호를 리세트 시킨다. AND 게이트(386)는 비작동 상태로 되어 OR게이트(394)의 입력단자로부터의 록 태그(352a)에 대한 액티브 히트 신호는 제거된다. 언록 기업명령과 함께 송신된 데이타는 그후 메모리 특정 기억장소에 기입된다.
인터록 판독 명령후 불특정 시간에 시스템 버스를 통한 데이타 전송으로서 프로세서에 공급된 록 상태 메시지를 제공함으로써, 본 발명은 전송 승인 및 록상태 송선의 기능들이 분리되게 하며, 이로써 만약 록 상태 정보가 소정 시간에 록 상태 라인을 통하여 전송되어야 할 경우에 요구되었던 비용이나 복잡성이 없이 다중 록 비트를 사용할수 있게 된다. 이것은 또한 어댑터 및 시스템 버스로부터 분리된 버스를 통하여 시스템에 접속된 노드로부터 록 상태 정보를 있게 한다.
상기한 설명에서 록된 메모리 또는 어드레스 공간은 ″기억장소″에 의해 지정되는 것으로 하였다. 레지스터에 기억된 각 어드레스는 일범위의 어드레스를 구성할 수 있고, 그 결과 단일 인터록 판독 명령 또는 언록 기입명령은 어드레스내의 일범위의 기억 장소를 각각 록 및 언록 할 수 있으며 단지 단일 기억장소만을 록 및 언록하는 것이 아님을 이해하여야 할 것이다.
본 발명의 취지 및 범위를 벗어나지 않고서도 본 발명의 버스 인터페이스회로 및 인터페이스에 대한 각종 수정 및 변형이 이루어질수 있음은 당 분야의 당업자에게는 명백할 것이다. 본 발명은 첨부된 청구범위내에 포함되는 그러한 수정 및 변형, 그리고 그 등가물들을 포함하는 것으로 한다.

Claims (13)

  1. 동기 펜디드 버스(25)와 응답자(39)를 포함하는 컴퓨터 시스템 상에서 배타적 판독-수정-기입 동작을 개시하는 명령자 노드 장치(31)로서, 상기 동작은 응답자 노드의 특정 장소에 기억된 정보를 검색하고 후속 인터록 판독 트랜잭션에 의해 상기 기억된 정보에 대한 액세스를 제한하는 인터록 판독 트랜잭션과, 상기 특정 장소의 정보를 기억하고 상기 기억된 정보에 대한 액세스를 회복하는 언록 기입 트랜잭션을 포함하는 한 세트의 상이한 트랜잭션을 가지며, 상기 인터록 판독 트랜잭션은 동기 펜디드 버스 (25)상의 버스 사이클을 확보하기 위하여 명령자 노드에 의해 개시된 인터록 판독명령 중재를 포함하는 명령 전송(command transfer)과, 상기 명령 중재에 의해 확보된 버스 사이클 동안 응답자 노드(39)에 전송된 인터록 판독 명령을 포함하는 인터록 판독 명령 메시지와, 상기 명령 중재에 의해 확보된 버스 사이클 동안 상기 응답자 노드로부터 상기 펜디드 버스를 통해 전송된 명령 확인을 포함하며, 또 상기 인터록 판독 트랜잭션은 응답 전송을 포함하며, 상기 응답 전송은 상기 펜디드 버스에 버스 사이클을 확보하기 위하여 상기 응답자 노드에 의해 개시된 응답 중재와, 상기 응답 중재에 의해 확보된 버스 사이클 동안 상기 펜디드 버스를 통하여 상기 응답자 노드로부터 송신된 응답 메시지와, 상기 응답 중재에 의해 확보된 버스사이클 동안 상기 펜디드 버스를 통해 상기 응답자 노드로 송신된 응답 확인을 포함하는 장치에 있어서, 상기 펜디드 버스를 통해 상기 특정 장소를 포함하는 상기 응답자 노드로 상기 특정 장소로부터의 정보를 검색하기 위한 인터록 판독 명령 및 상기 기억 장소에서 수정된 정보를 기입하기 위한 언록 기입 명령을 개시하는 수단(214, 216) ; 상기 펜디드 버스를 통해 인터록 판독 명령의 개시후의 소정 시간에 상기 응답자 노드로부터 상기 인터록 판독 명령에 대응하는 명령 확인을 수신하는 수단(64, 214) ; 상기 인터록 판독 명령의 개시후의 비특정 시간에 상기 응답자 노드로부터, 상기 인터록 판독 명령이 상기 응답자 노드에 의해 수행되었는지 여부를 나타내는 록 상태 메시지를 수신하는 수단(64, 212)을 포함함으로써, 상기 펜디드 버스가 상기 명령 전송과 상기 응답 전송간의 시간 주기에서 상기 명령자 노드장치(31)와 상기 응답자 노드(39) 이외의 다른 노드들에도 액세스 가능하게 되는 것을 특징으로 하는 배타적 판독-수정-기입 동작을 개시하는 장치.
  2. 제1항에 있어서, 상기 펜디드 버스를 통해 상기 록 상태 메시지후의 소정 시간에 상기 응답자 노드로 상기 록상태 응답 메시지의 올바른 수신을 나타내는 상기 록 상태 메시지에 대응하는 승인 확인을 송신하기 위한 확인 수단(208)을 포함하는 것을 특징으로 하는 장치.
  3. 제2항에 있어서, 상기 확인 수단은 상기 펜디드 버스를 통해 상기 록 상태 응답 메시지후의 소정 시간에 상기 응답자 노드로 상기 록 상태 응답 메시지가 성공적으로 수신되지 않았다는 것을 나타내는 승인없음 확인을 송신하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 인터록 판독 명령이 상기 응답자 노드에 의해 수행되지 않았다는 것을 나타내는 록 상태 응답 메시지의 수신에 응답하여 상기 인터록 판독 명령을 반복하는 수단(214)을 추가로 포함하는 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 록 상태 응답 메시지 개시후의 상기 소정의 시간은 상기 록 상태 응답 메시지의 개시후의 제2사이클인 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 소정의 시간은 상기 인터록 판독 명령 메시지의 개시후의 제2사이클인 것을 특징으로 하는 장치.
  7. 제1항에 있어서, 상기 록 상태 응답 메시지의 개시후의 제2사이클 동안 상기 펜디드 버스(25)를 통해 상기 응답자 노드(39)로 응답 확인을 송신하는 장치를 포함하는 것을 특징으로 하는 장치.
  8. 명령자 노드(31)와, 응답자 노드(39) 및 동기 펜디드 버스(25)를 포함하는 컴퓨터 시스템상에서 배타적 판독-수정-기입 동작을 개시하는 방법으로서, 상기 동작은 응답자 노드의 특정 장소에 기억된 정보를 검색하고 후속인터록 판독 트랜잭션에 의해 상기 기억된 정보에 대한 액세스를 제한하는 인터록 판독 트랜잭션과, 상기 특정 장소의 정보를 기억하고 상기 기억된 정보에 대한 액세스를 회복하는 언록 기입 트랜잭션을 포함하는 한 세트의 상이한 트랜잭션을 가지며, 상기 인터록 판독 트랜잭션은 동기 펜디드 버스(25)상의 버스 사이클을 확보하기 위하여 명령자 노드에 의해 개시된 인터록 판독명령 중재를 포함하는 명령 전송(command transfer)과, 상기 명령 중재에 의해 확보된 버스 사이클 동안 응답자 노드(39)에 전송된 인터록 판독 명령을 포함하는 인터록 판독 명령 메시지와, 상기 명령 중재에 의해 확보된 버스 사이클 동안 상기 응답자 노드로부터 상기 펜디드 버스를 통해 전송된 명령 확인을 포함하며, 또 상기 인터록 판독 트랜잭션은 응답 전송을 포함하며, 상기 응답 전송은 상기 펜디드 버스에 버스 사이클을 확보하기 위하여 상기 응답자 노드에 의해 개시된 응답 중재와, 상기 응답 중재에 의해 확보된 버스 사이클 동안 상기 펜디드 버스를 통하여 상기 응답자 노드로부터 송신된 응답 메시지와, 상기 응답 중재에 의해 확보된 버스사이클 동안 상기 펜디드 버스를 통해 상기 응답자 노드로 송신된 응답 확인을 포함하는 방법에 있어서, 상기 펜디드 버스(25)를 통해 상기 특정 장소를 포함하는 응답자 노드(39)로 상기 특정 장소로부터의 정보를 검색하기 위하여 상기 명령자 노드(31)에 의해 인터록 판독 명령 메시지를 개시하는 단계와, 상기 펜디드 버스를 통해 상기 인터록 판독 명령 메시지 개시후의 소정 시간에 상기 응답자 노드로부터 상기 인터록 판독 명령에 대응하는 상기 명령자 노드에서의 명령 확인을 수신하는 단계와, 상기 명령자 노드와 상기 응답자 노드외의 다른 노드들도 상기 펜디드 버스에 액세스할수 있도록 상기 펜디드 버스의 제어를 해제하는 단계와, 상기 인터록 판독 명령 개시후의 비특정 시간에 상기 응답자 노드로부터 상기 인터록 판독 명령이 상기 응답자 노드에 의해 실행되었는지의 여부를 나타내는 상기 명령자 노드에서 록 상태 응답 메시지를 수신하는 단계로 구성되는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 펜디드 버스를 통해 상기 록 상태 응답 메시지 수신후의 소정 시간에 상기 응답자 노드로, 상기 명령자 노드에 의해 상기 기록 상태 응답 메시지의 성공적인 수신을 표시하는 상기 록 상태 응답 메시지에 대응하는 상기 명령자 노드로부터의 응답 확인을 송신하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 상기 펜디드 버스를 통해 상기 록 상태 응답 메시지 수신후의 소정의 시간에 상기 응답자 노드로, 상기 록 상태 응답 메시지를 성공적으로 수신하지 못했음을 나타내는 상기 명령자 노드로부터 승인 없음 확인을 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제8항에 있어서, 상기 인터록 판독 명령이 상기 응답자 노드에 의해 실행되지 않았음을 나타내는 록 상태 응답 메시지의 수신에 응답하여 상기 명령자 노드에 의해 상기 인터록 판독 명령의 개시를 반복하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 명령 확인을 수신하는 상기 장치(64, 214)는 상기 인터록 판독 명령 중재에 의해 확보된 버스 사이클 동안 상기 응답자 노드로부터 상기 명령 확인을 수신하는 수단을 포함하며, 록 상태 응답 메시지를 수신하는 상기 장치(64, 212)는 상기 인터록 판독 응답 중재에 의해 확보된 버스 사이클 동안 상기 응답자 노드로부터 상기 록 상태 메시지를 수신하는 수단을 포함하는 것을 특징으로 하는 장치.
  13. 제8항에 있어서, 명령 확인을 수신하는 상기 단계는 상기 명령 중재에 의해 확보된 버스 사이클 동안 상기 명령 확인을 수신하는 단계를 포함하며, 록 상태 메시지를 수신하는 상기 단계는 상기 응답 중재에 의해 확보된 버스 사이클 동안 상기 록 상태 메시지를 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1019880701790A 1987-05-01 1988-04-22 멀티 프로세서 컴퓨터 시스템상의 인터록 판독 트랜잭션을 개시하기 위한 방법 및 장치 KR930000992B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44486 1987-05-01
US07/044,486 US4941083A (en) 1987-05-01 1987-05-01 Method and apparatus for initiating interlock read transactions on a multiprocessor computer system
PCT/US1988/001359 WO1988008571A1 (en) 1987-05-01 1988-04-22 Method and apparatus for initiating transactions on a multiprocessor computer system employing multiple lock indications

Publications (2)

Publication Number Publication Date
KR890702118A KR890702118A (ko) 1989-12-22
KR930000992B1 true KR930000992B1 (ko) 1993-02-12

Family

ID=21932649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880701790A KR930000992B1 (ko) 1987-05-01 1988-04-22 멀티 프로세서 컴퓨터 시스템상의 인터록 판독 트랜잭션을 개시하기 위한 방법 및 장치

Country Status (8)

Country Link
US (1) US4941083A (ko)
EP (1) EP0358690B1 (ko)
JP (1) JPH01502628A (ko)
KR (1) KR930000992B1 (ko)
AU (1) AU601285B2 (ko)
CA (1) CA1303233C (ko)
DE (1) DE3882988T2 (ko)
WO (1) WO1988008571A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142676A (en) * 1988-12-28 1992-08-25 Gte Laboratories Incorporated Separate content addressable memories for storing locked segment addresses and locking processor identifications for controlling access to shared memory
US5203007A (en) * 1988-12-30 1993-04-13 International Business Machines Corporation Overriding programmable priority and selective blocking in a computer system
US5101479A (en) * 1989-07-21 1992-03-31 Clearpoint Research Corporation Bus device for generating and responding to slave response codes
US5136714A (en) * 1989-12-04 1992-08-04 International Business Machines Corporation Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system
US5173662A (en) * 1989-12-08 1992-12-22 Trerice Douglas N Method and associated apparatus for determining carbon content in fly ash
US5276847A (en) * 1990-02-14 1994-01-04 Intel Corporation Method for locking and unlocking a computer address
US5430860A (en) * 1991-09-17 1995-07-04 International Business Machines Inc. Mechanism for efficiently releasing memory lock, after allowing completion of current atomic sequence
US5467295A (en) * 1992-04-30 1995-11-14 Intel Corporation Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit
US5469575A (en) * 1992-10-16 1995-11-21 International Business Machines Corporation Determining a winner of a race in a data processing system
US5666515A (en) * 1993-02-18 1997-09-09 Unisys Corporation Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address
EP0625751A1 (de) * 1993-05-14 1994-11-23 Siemens Aktiengesellschaft Sicheres Informationsübertragungsverfahren für einen Bus
US5761670A (en) * 1995-12-08 1998-06-02 Sun Microsystems, Inc. System and method for space efficient object locking using global and local locks
US6209073B1 (en) 1998-04-27 2001-03-27 International Business Machines Corp. System and method for interlocking barrier operations in load and store queues
US6421751B1 (en) * 1998-11-23 2002-07-16 Advanced Micro Devices, Inc. Detecting a no-tags-free condition in a computer system having multiple outstanding transactions
US6611891B1 (en) 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
US6851005B1 (en) * 2000-03-03 2005-02-01 International Business Machines Corporation Apparatus and method for implementing raid devices in a cluster computer system
US8516035B2 (en) * 2006-06-21 2013-08-20 Apple Inc. Browsing and searching of podcasts
US8412763B2 (en) * 2006-06-21 2013-04-02 Apple Inc. Podcast organization and usage at a computing device
US8285784B2 (en) * 2005-11-08 2012-10-09 Alcatel Lucent Service creation via presence messaging
US7647454B2 (en) 2006-06-12 2010-01-12 Hewlett-Packard Development Company, L.P. Transactional shared memory system and method of control
US7966362B2 (en) * 2006-06-21 2011-06-21 Apple Inc. Management of podcasts
US8001328B2 (en) * 2008-01-29 2011-08-16 International Business Machines Corporation Method and process for expediting the return of line exclusivity to a given processor through enhanced inter-node communications
WO2017032418A1 (en) * 2015-08-27 2017-03-02 Telefonaktiebolaget Lm Ericsson (Publ) Message processing node and database in a message processing system and methods of operating the same

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398405A (en) * 1965-06-07 1968-08-20 Burroughs Corp Digital computer with memory lock operation
US3528061A (en) * 1968-07-05 1970-09-08 Ibm Interlock arrangement
FR2056894A1 (ko) * 1969-07-31 1971-05-07 Cii
US3761883A (en) * 1972-01-20 1973-09-25 Ibm Storage protect key array for a multiprocessing system
US3997875A (en) * 1973-01-08 1976-12-14 U.S. Philips Corporation Computer configuration with claim cycles
US3916384A (en) * 1973-06-15 1975-10-28 Gte Automatic Electric Lab Inc Communication switching system computer memory control arrangement
JPS5319501B2 (ko) * 1973-11-21 1978-06-21
GB1536853A (en) * 1975-05-01 1978-12-20 Plessey Co Ltd Data processing read and hold facility
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US3993981A (en) * 1975-06-30 1976-11-23 Honeywell Information Systems, Inc. Apparatus for processing data transfer requests in a data processing system
US4001790A (en) * 1975-06-30 1977-01-04 Honeywell Information Systems, Inc. Modularly addressable units coupled in a data processing system over a common bus
US4075692A (en) * 1976-01-02 1978-02-21 Data General Corporation Data path configuration for a data processing system
US4055851A (en) * 1976-02-13 1977-10-25 Digital Equipment Corporation Memory module with means for generating a control signal that inhibits a subsequent overlapped memory cycle during a reading operation portion of a reading memory cycle
US4050097A (en) * 1976-09-27 1977-09-20 Honeywell Information Systems, Inc. Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus
US4099243A (en) * 1977-01-18 1978-07-04 Honeywell Information Systems Inc. Memory block protection apparatus
JPS53105139A (en) * 1977-02-24 1978-09-13 Nec Corp Dynamic main memory controller
US4161778A (en) * 1977-07-19 1979-07-17 Honeywell Information Systems, Inc. Synchronization control system for firmware access of high data rate transfer bus
US4290102A (en) * 1977-10-25 1981-09-15 Digital Equipment Corporation Data processing system with read operation splitting
US4290133A (en) * 1977-10-25 1981-09-15 Digital Equipment Corporation System timing means for data processing system
JPS596415B2 (ja) * 1977-10-28 1984-02-10 株式会社日立製作所 多重情報処理システム
US4181974A (en) * 1978-01-05 1980-01-01 Honeywell Information Systems, Inc. System providing multiple outstanding information requests
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4229791A (en) * 1978-10-25 1980-10-21 Digital Equipment Corporation Distributed arbitration circuitry for data processing system
US4232366A (en) * 1978-10-25 1980-11-04 Digital Equipment Corporation Bus for a data processing system with overlapped sequences
US4231086A (en) * 1978-10-31 1980-10-28 Honeywell Information Systems, Inc. Multiple CPU control system
US4384322A (en) * 1978-10-31 1983-05-17 Honeywell Information Systems Inc. Asynchronous multi-communication bus sequence
GB2044499B (en) * 1979-03-12 1983-11-16 Digital Equipment Corp Data processing system
US4315310A (en) * 1979-09-28 1982-02-09 Intel Corporation Input/output data processing system
US4313161A (en) * 1979-11-13 1982-01-26 International Business Machines Corporation Shared storage for multiple processor systems
US4481573A (en) * 1980-11-17 1984-11-06 Hitachi, Ltd. Shared virtual address translation unit for a multiprocessor system
US4407016A (en) * 1981-02-18 1983-09-27 Intel Corporation Microprocessor providing an interface between a peripheral subsystem and an object-oriented data processor
JPS58107977A (ja) * 1981-12-22 1983-06-27 Toshiba Corp 記憶装置へのアクセス方式
US4480307A (en) * 1982-01-04 1984-10-30 Intel Corporation Interface for use between a memory and components of a module switching apparatus
JPS58140862A (ja) * 1982-02-16 1983-08-20 Toshiba Corp 相互排他方式
US4490785A (en) * 1982-05-07 1984-12-25 Digital Equipment Corporation Dual path bus structure for computer interconnection
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
US4698753A (en) * 1982-11-09 1987-10-06 Texas Instruments Incorporated Multiprocessor interface device
JPS59106021A (ja) * 1982-12-10 1984-06-19 Oki Electric Ind Co Ltd バス構成方式
US4543628A (en) * 1983-01-28 1985-09-24 Digital Equipment Corporation Bus for data processing system with fault cycle operation
US4891749A (en) * 1983-03-28 1990-01-02 International Business Machines Corporation Multiprocessor storage serialization apparatus
JPS6010384A (ja) * 1983-06-29 1985-01-19 Nec Corp デ−タ処理装置
US4587609A (en) * 1983-07-01 1986-05-06 Honeywell Information Systems Inc. Lockout operation among asynchronous accessers of a shared computer system resource
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
US4706190A (en) * 1983-09-22 1987-11-10 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in digital computer system
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
US4787033A (en) * 1983-09-22 1988-11-22 Digital Equipment Corporation Arbitration mechanism for assigning control of a communications path in a digital computer system
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
US4626843A (en) * 1983-09-27 1986-12-02 Trw Inc. Multi-master communication bus system with parallel bus request arbitration
JPS60107170A (ja) * 1983-11-15 1985-06-12 Nec Corp マルチプロセッサ制御方式
US4709326A (en) * 1984-06-29 1987-11-24 International Business Machines Corporation General locking/synchronization facility with canonical states and mapping of processors
FR2586118B1 (fr) * 1985-08-06 1990-01-05 Bull Sems Procede d'echange de donnees entre un microprocesseur et une memoire et dispositif permettant la mise en oeuvre du procede
US4766537A (en) * 1986-01-02 1988-08-23 Motorola, Inc. Paged memory management unit having stack change control register
US4837767A (en) * 1987-09-04 1989-06-06 Digital Equipment Corporation Bus adapter module with improved error recovery in a multibus computer system

Also Published As

Publication number Publication date
CA1303233C (en) 1992-06-09
KR890702118A (ko) 1989-12-22
DE3882988D1 (de) 1993-09-09
US4941083A (en) 1990-07-10
DE3882988T2 (de) 1994-03-24
JPH01502628A (ja) 1989-09-07
WO1988008571A1 (en) 1988-11-03
AU1725088A (en) 1988-12-02
AU601285B2 (en) 1990-09-06
EP0358690A1 (en) 1990-03-21
EP0358690B1 (en) 1993-08-04

Similar Documents

Publication Publication Date Title
KR920010915B1 (ko) 멀티 프로세서 컴퓨터 시스템의 다중록 표시기 운영방법 및 장치
KR930000634B1 (ko) 멀티프로세서 컴퓨터 시스템의 프로세서로 시스템 자원에 대한 적절한 액세스를 보장하기 위한 방법 및 장치
KR930000992B1 (ko) 멀티 프로세서 컴퓨터 시스템상의 인터록 판독 트랜잭션을 개시하기 위한 방법 및 장치
KR910007750B1 (ko) 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치
EP0358716B1 (en) Node for servicing interrupt request messages on a pended bus
US4980854A (en) Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
EP0346398B1 (en) Apparatus and method for a node to obtain access to a bus
US5428794A (en) Interrupting node for providing interrupt requests to a pended bus
EP0358725B1 (en) Apparatus and method for servicing interrupts utilizing a pended bus
US4837767A (en) Bus adapter module with improved error recovery in a multibus computer system
US5341510A (en) Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor
KR930006309B1 (ko) 멀티프로세서 컴퓨터 시스템내의 시스템 자원에 대한 적절한 액세스를 보장하기 위한 명령자 노드 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee