JPH02501097A - 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置 - Google Patents

多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置

Info

Publication number
JPH02501097A
JPH02501097A JP63504135A JP50413588A JPH02501097A JP H02501097 A JPH02501097 A JP H02501097A JP 63504135 A JP63504135 A JP 63504135A JP 50413588 A JP50413588 A JP 50413588A JP H02501097 A JPH02501097 A JP H02501097A
Authority
JP
Japan
Prior art keywords
node
access
lockout
bus
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63504135A
Other languages
English (en)
Other versions
JPH0625985B2 (ja
Inventor
ジレット　リチャード　ビー　ジュニア
ウィリアムズ　ダグラス　ディー
Original Assignee
ディジタル　イクイプメント　コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル　イクイプメント　コーポレーション filed Critical ディジタル　イクイプメント　コーポレーション
Publication of JPH02501097A publication Critical patent/JPH02501097A/ja
Publication of JPH0625985B2 publication Critical patent/JPH0625985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソー スに対する適切なアクセスを保証するための方法及び装置且ユニ宜見 本発明は、コンピュータシステムに関し、より詳細に述べるならば、バスによっ て相互接続された多重プロセッサを有し且つ１つのリソースに対してアクセスコ マンドを開始させることのできるコンピュータシステムに関する。
現代のコンピュータシステムは、総合的な計算能力を高くするために共通バスに よって相互接続される多重プロセッサ、メモリリソース及び入出力（Ｉ　１０） 装置を有している。このような構成により、１秒当り数百刃の命令を実行しつる 非常に強力なシステムが与えられる。しかしながら、多重プロセッサを相互接続 すると、それら多重プロセッサがメモリ又は入出カリソースに同時にアクセスを 試みるという問題が生ずる０例えば、いくつかのプロセッサがそれぞれ読取り一 変更−書込み（ＲＭＷ）を試みるときに問題が生ずる。あるＲＭＷ動作において は、１つのプロセッサがあるメモリロケーションからデータを検索し、そのデー タに対しである演算を行ない、その変更されたデータを元のメモリロケーション へ書き込む、１つのプロセッサが１つのメモリロケーションに対するＲＭＷ動作 を試み、且つもう１つのプロセッサが最初のプロセッサのＲＭＷ動作の読取り動 作とそのＲＭＷ動作の書込み部分との間の時間期間に同じメモリロケーションに 対してＲＭＷ動作を試みるような場合に、システムの完全性に影響するような予 期しえない結果が起りうる。
多重プロセッサが同じメモリロケーションに対してＲＭＷ動作を行なうのを防止 する１つの方法は、インターロック読取りコマンドの如き排他的アクセスコマン ドを与えることである。
この方法は、ロックピットの如きロックインディケータを使用するものであり、 そのロックピットは、ＲＭＷ動作の読取り部分が実行されるときにセットされ、 そのＲＭＷ動作の書込み部分が完了した後にリセットされる。そのロックピット がセットされるときメモリのあるロケーションに対して第２のプロセッサがＲＭ Ｗ動作を開始させようとするとき、そのメモリはロック状態情報を戻すようにさ せられる。そのロック状態情報は、その第２のインターロック読取りコマンドが そのメモリによって受け入れられていないことをそのプロセッサに指示する。
インターロック読取り動作は、ＲＭＷ動作を実行しようとしている多重プロセッ サによって生ずる問題を軽減する。各プロセッサは、例えば、ラウントロピンア ルゴリズムを使用した仲裁プロセスによってインターロック読取り動作に対して バスへの公平なアクセスが許される。しかしながら、機能上依然として問題があ る０例えば、ある特定のバストラフィック状態のもとでは、ある特定のプロセッ サがロックされたメモリロケーションに繰り返し遭遇することがあり、適時にメ モリリソースへの必要なアクセスを得ることができないことがありうる。このよ うな問題は、メモリモジュール全体に対してでなく、メモリモジュールのある部 分にそれぞれ関連付けた多重のロックピットをそのメモリモジュールに対して設 けることによって減少させられる。このような多重ロックピットは、メモリモジ ュールに対するインターロックされた読取り動作をよりきめこまかく行ない、イ ンターロック読取り動作後メモリのより小さな部分を結合する。多重ロックピッ トを含むシステムは、米国特許出願４４９５４号明細書に記載されている。
このような解決方法によれば、ＲＭＷ動作の成功割合がより高くされ、システム の効率が改善される。しかし、ある条件のもとでは、選択されたプロセッサは、 依然としてメモリアクセスの問題にぶつかる。バス仲裁は、システムバスへの公 平なアクセスをそのようなノードに許すことによってシステムバスへの適切なア クセスを得る助けをする。しかし、ある特定の状態のもとでは、そのような公平 なバスアクセスでは、メモリ自身への適切なアクセスを保証していない０例えば 、同時にインターロック読取りコマンドを実行なる２又はそれ以上のプロセッサ は、他のノードがらのインターロック読取りコマンドと同期され得て、ある特定 のプロセッサはメモリが他のノードによってロックされた時にメモリへコマンド を与えるだけで、それらのプロセッサはメモリリソースへのアクセスを実効的に 否定される。
多重プロセッサシステムにおいてシステムリソースが長い間否定される別の場合 としては、入出力アダプタがそのような要求に答えつるよりも速い割合で多重プ ロセッサが入出力バスにアクセスしようとする時である。この場合には、入出力 アダプタの入力キューは、すぐに満たされてしまい、その結果、その後に入出力 バスにアクセスを試みるプロセッサに対して非承認指示がなされてしまう。
前述の説明では、プロセッサノード、メモリノード及び入出力ノードを使用する コンピュータシステムの動作について強調しているのであるが、このようなシス テムのより一般的な説明では、コマンダノード、すなわち、バスのトランザクシ ョンを開始させるノード及びレスポンダノード、すなわち、コマンダノードによ って開始されるトランザクションに応答するノードである０種々な時間にて、単 一の装置は、コマンダノードとして機能したり、レスポンダノードとして機能し たりしうる。
且里五且１ 本発明の目的は、すべてのプロセッサがシステムリソースへ適当にアクセスでき るような多重プロセッサシステムを提供することである。
本発明の別の目的は、すべてのプロセッサがメモリリソースへのアクセスを保証 されているインターロック読取りコマンドを有する多重プロセッサシステムを提 供することである。
本発明の更に別の目的は、プロセッサが繰り返しロック応答メツセージのために メモリへのアクセスを否定されるときにインターロック読み取りコマンドが禁止 される多重プロセッサシステムを提供することである。
本発明の付加的な目的および効果は、次の記載にて部分的に説明されており、且 つその記載から部分的に明らかであり、また、本発明を実施することによって分 ろう０本発明の目的及び効果は、請求の範囲に特に記載された装置及び組み合せ にょって実現され達成される。
本発明は、プロセッサによって受信されるリソース否定指示に応答して、そのリ ソースがそのリソース否定指示を受けたプロセッサへ適当なサービスを与えつる まで、システムリソースに付加的な要求をするコマンドの発生を制限することに よって、従来技術の問題点及び欠点を克服する。
本発明の目的を達成するため、本発明に従えば、あるリソースノードへの排他的 なアクセスを、バスに接続された他のノードによって保証し、そのリソースノー ドへのアクセスを得るアクセスコマンドを発生する多重ノードデータ処理システ ムが提供される。このシステムは、レスポンダノードとして機能するリソースノ ードを備える。そのリソースノードは、アクセスコマンドを処理する手段と、こ の処理手段がアクセスコマンドに応答しないようにさせられるときリソース否定 指示を送信する手段とを含んでいる。また、そのシステムは、各々コマンダノー ドとして機能し、且つ、バスを介してリソースノードヘアクセスコマンドを受信 する手段を含む複数のノードを備える。
更に、そのシステムは、コマンダノードの１つに接続され且つアサートされた状 態とアサートされていない状態との間で所定のロックアウトアサーション基準に 従ってリソース否定指示に応答して動作するロックアウトインディケータと、ロ ックアウトインディケータを監視し、且つロックアウトインディケータがアサー トされた状態にあるときに所定のアクセスゲート基準に従ってリソースノードへ のアクセスコマンドの発生を阻止するロックアウトチェック手段とを備える。
本明細書に組み入れられその一部を構成している添付図面は、本発明の一実施例 を例示しており、本明細書の記載と一緒になって本発明の詳細な説明している。
図面の簡単な説明 第１図は、本発明を実施するデータ処理システムのブロック線図、 第２図は、第１図のデータ処理システムにおいてバスに結合されたノードのブロ ック線図、 第３図は、第１図のデータ処理システムに使用されるタイミング信号を示す代表 的なタイミング線図、第４図は、第１図及び第２図のノードに使用されるデータ インターフェイス６１のブロック線図、第５図は、第１図のデータ処理システム におけるアーとりのブロック線図、 第６図は、インターロック読取りトランザクション中に第１図のシステムバスに 現われる信号を示すタイミング線図、第７図は、第１図のデータ処理システムの プロセッサノードのブロック線図、 第８図は、第１図のデータ処理システムのメモリノードのブロック線図、 第９図は、第８図のプロセッサノードのロックアウトチェック回路のブロック線 図、 第１０図は、本発明を例示する一連のアクセス共通トランザクションの例を示す 図である。
ま　い　の　な 次に、本発明の好ましい実施例について、添付図面に例示された例について詳細 に説明する。
Ａ、システム全体の説明 第１図は、本発明によるデータ処理システム２ｏの一例を示している。システム ２ｏの中心部はシステムバス２５であり、これは、多数のプロセッサと、メモリ サブシステムと、Ｉ１０システムとの間で通信を行なうことのできる同期バスで ある。
システムバス２５を介しての通信は、周期的なバスサイクルを用いて同期的に行 なわれる。システムバス２５に対する典型的なバスサイクルタイムは、６４ｎＳ である。
第１図において、システムバス２５は、２つのプロセッサ３１及び３５と、メモ リ３９と、１つのＩ１０インターフェイス４１と、１つのＩ１０ユニット５１と に接続される。Ｉ１０ユニット５３は、Ｉ１０バス４５及びＩ１０ユニットイン ターフェイス４１によりシステムバス２５に接続される。
データ処理システム２０の好ましい実施例では、中央アービタ（仲裁回路）２８ もシステムバス２５に接続されている。
アービタ２８は、幾つかのタイミング及びバス仲裁信号をシステムバス２５上の 他の装置へ直接供給し、ある信号をこれらの装置とで共有する。
第１図に示されたものは、現在好ましいと考えられるものであり、必ずしも本発 明をこれに限定するものではない６例えば、Ｉ１０ユニット５３はシステムバス ２５に直接接続することができるし、アービタ２８は、本発明について述べるよ うに動作しなくてもよい。
本発明を説明する上で使用する用語として、プロセッサ３１及び３３、メモリ３ ９、Ｉ１０インターフェイス４１．及びＩ１０装置５１は、全て「ノード」と称 する。ｒノード」とは、システムバス２５に接続されるハードウェア装置と定義 する。
本発明を説明するのに用いる用語によれば、「信号」又は「ライン」は、物理的 な配線の名称を指すものとして交換可能に用いられる。［データ」又は「レベル 」という用語は、信号又はラインがとることのできる値を指すものとして用いら れる。
ノードは、システムバス２５を介して他のノードとの転送を実行する。［転送Ｊ は、共通の送信器及び共通のアービタを分担する１つ以上の連続サイクルである ０例えば、あるノードがシステムバス２５上の別のノードから情報を得るために 開始する読み取り動作においては、第１のノードから第２のノードヘコマンドを 転送した後に、ある程度の時間が経ってから、第２のノードから第１のノードへ １つ以上の戻りデータを転送することが必要である。
「トランザクション」は、システムバス２５において実行される完全な論理的タ スクとして定められ、２つ以上の転送を含むことができる０例えば、コマンド転 送に続いて１つ以上の戻りデータ転送を行なう読み取り動作は１つのトランザク ションである。システムバス２５の好ましい実施例では、許容できるトランザク ションが種々のデータ長さの転送をサポートし、これは、読み取り、書き込み（ マスクされた）、インターロック読み取り、ロック解除書き込み及び割り込み動 作を含む、インターロック読み取りと、通常の即ち非インターロック読み取リと の相違は、特定位置に対するインターロック読み取りの場合にその位置に記憶さ れた情報を検索しそしてその後のインターロック読み取りコマンドによってアク セスをその記憶された情報に制限することである。アクセスの制限は、ロック機 構をセットすることによって行なわれる。その後のロック解除書き込みコマンド は、その指定の位置に情報を記憶し、そしてその位置においてロック機構をリセ ットすることによりその記憶された情報へのアクセスを復帰する。従って、イン ターロック読み取り／ロック解除書き込み動作は、ある種の読み取り一変更−書 き込み動作である。
システムバス２５は「保留された」バスであるから、他のノードが応答を待機し て浪費してしまうバスサイクルを使用できるようにすることにより、バスリソー スを効率良く使用するよう促す、保留されたバスにおいては、１っのノードがト ランザクションを開始した後に、そのトランザクションが完了する前に他のノー ドがバスにアクセスすることができる。従って、そのトランザクションを開始す るノードは、全トランザクション時間中バスを束縛するのではない、これに対し 、非保留バスの場合には、全トランザクション中バスが拘束される０例えば、シ ステムバス２５においては、ノードが読み取りトランザクションを開始しそして コマンドの転送を行なった後に、そのコマンド転送が向けられるノードは、その 要求されたデータを直ちに返送することができない、従って、コマンド転送と、 読み取りトランザクションの戻りデータ転送との間にバス２５のサイクルを使用 することができる。システムバス２５は他のノードがこれらのサイクルを使用で きるようにする。
システムバス２５を使用する場合に、各ノードは、情報の転送を行なうために異 なった役割を果たすことができる。これらの役割の１つが「コマンダ」であり、 これは現在処理中のトランザクションを開始したノードとして定義される０例え ば、書き込み又は読み取り動作においては、コマンダは、書き込み又は読み取り 動作を要求したノードであり、これは、必ずしもデータを送信もしくは受信する ノードでなくてもよい、システムバス２５の好ましいプロトコルにおいては、ノ ードは、たとえ別のノードがトランザクションのあるサイクル中にシステムバス ２５の所有権をもったとしても全トランザクションを通じてコマンダとして保持 される０例えば、あるノードは、読み取りトランザクションのコマンド転送に応 答してデータ転送中にシステムバス２５の制御権をもつが、このノードはバスの コマンダとはならない、むしろ、このノードは「レスポンダ」と称する。
レスポンダはコマンダに応答する０例えば、コマンダがノードＡからノードＢに データを書き込むための書き込み動作を開始した場合には、ノードＢがレスポン ダとなる。更に、データ処理システム２０においては、ノードが同時にコマンダ 及びレスポンダとなることがある。
送信器及び受信器は、個々の転送中にノードがとる役割を果たす、「送信器」は 、転送中にシステムバス２５に出される情報のソースであるノードとして定義さ れる。ｒ受信器」は、送信器の相補的なものであり、転送中にシステムバス２５ に出された情報を受信するノードとして定義される０例えば、読み取りトランザ クション中に、コマンダは、最初、コマンドの転送中に送信器となりそして戻り データの転送中に受信器となる。
システムバス２５に接続されたノードがシステムバス２５上で送信器になろうと する場合には、そのノードが中央のアービタ２８とその特定ノードとの間に接続 された２本の要求ラインＣＭＤ　ＲＥＱ　（コマンド要求）及びＲＥＳ　ＲＥＱ 　（レスポンダ要求）の一方を肯定する。一般に、ノードは、そのＣＭＤ　ＲＥ Ｑラインを用いてコマンダとなることを要求しそしてシステムバス２５を介して トランザクションを開始し、そしてノードは、そのＲＥＳ　ＲＥＱラインを用い てレスポンダとなってデータ又はメツセージをコマンダへ返送する。一般に、中 央アービタ２８は、どのノードがバスへのアクセスを要求しているか（即ち、ど の要求ラインが肯定されたか）を検出する。
次いで、アービタは、肯定された要求ラインの１つに応答して、優先順位アルゴ リズムに基づいてバス２５への対応するノードアクセスを許可する。好ましい実 施例では、アービタ２８は、２つの独立した円形の待ち行列を維持し、即ち、そ の一方の待ち行列はコマンダ要求に対するものでありそしてもう一方はレスポン ダ要求に対するものである。好ましくは、レスポンダ要求はコマンダ要求よりも 優先順位が高く、コマンダ要求の前に処理される。
コマンダ要求ライン及びレスポンダ要求ラインは仲裁信号であると考えられる。
第１図に示すように、仲裁信号は、中央アービタ２８から各ノードへ送られるポ イント−ポイントの条件に応じた許可信号と、マルチパスサイクル転送を実行す るシステムバス拡張信号と、例えば、メモリのようなノードがシステムバス上の トラヒックを瞬間的に維持できなくなったときに新たなバストランザクションの 開始を制御するシステムバス抑制信号とを含む。
システムバス２５を構成することのできる他の形式の信号は、情報転送信号、応 答信号、制御信号、コンソール／フロントパネル信号、及び幾つかの種々の信号 を含む、情報転送信号は、データ信号、現在サイクル中にシステムバスで行なわ れるファンクションを表わすファンクション信号、コマンダを識別する識別子信 号、及びパリティ信号を含む、応答信号は、一般に、データ転送の状態を送信器 に通知するための受信器からの確認信号を含む。
制御信号は、クロック信号と、低いライン電圧又は低いＤＣ電圧を示す信号のよ うな警報信号と、初期化中に使用されるリセット信号と、ノード欠陥信号と、バ スのアイドリングサイクル中に用いられる欠陥信号と、エラー欠陥信号とを含む 、コンソール／フロントパネル信号は、直列データをシステムコンソールに送信 したりそこから受信したりするための信号と、始動時にブートプロセッサの特性 を制御するためのブート信号と、システムバス２５上のプロセッサの消去可能な ＦＲＯＭを変更できるようにする信号と、フロントパネルのＲυＮ　ＬＩＧＨＴ を制御する信号と、あるノードのクロック論理回路にバッテリ電力を供給する信 号とを含む、その他の信号としては、スペア信号に加えて、各ノード゛がその識 別コードを定めることができるようにする識別信号を含む。
第２図は、システムバス２５に接続されたノード６０の一例を示している。ノー ド６０は、プロセッサであってもよいし、メモリであってもよいし、Ｉ１０ユニ ットであってもよいし、Ｉ１０インターフェイスであってもよい、第２図に示す 例では、ノード６０は、ノードに特定の論理回路６５と、ノードバス６７と、デ ータインターフェイス６１及びクロックデコーダ６３を含むシステムバスインタ ーフェイス６４とを備えている。データインターフェイス６１．クロックデコー ダ６３及びノードバス６７は、システムバス２５に接続されたノードのための標 準的な要素であるのが好ましい、ノードに特定の論理回路６５は、システムバス インターフェイス６４とは異なった集積回路を用いており、好ましくは、ノード の特定の機能を実行するようにユーザによって指定された回路に加えて、ノード バス６７にインターフェイスする標準的な回路を含んでいる。一般に、データイ ンターフェイス６１は、ノード６０とシステムバス２５との間の主たる論理的及 び電気的なインターフェイスであり、クロックデコーダ６３は中央で発生される クロック信号に基づいてノード６０ヘタイミング信号を供給し、ノードバス６７ はデータインターフェイス６１とノードに特定の論理回路６５との間の高速イン ターフェイスをなす。
第２図に示されたノード６０及びシステムバスインターフェイス６４の好ましい 実施例では、クロックデコーダ６３は、システムバス２５を経て送られるべき信 号を形成するための制御回路を含んでおり、中央アービタ２８から受け取ったク ロック信号を処理して、ノードに特定な論理回路６５及びデータインターフェイ ス６１のためのタイミング信号を得るようにする。
クロックデコーダ６３によって得られたタイミング信号は中央で発生されたクロ ック信号を用いているので、ノード６０は、システムバス２５と同期して作動す る。
第３図は、１つのバスサイクル、クロックデコーダ６３によって受け取ったクロ ック信号、及びクロックデコーダ６３によって発生される幾つかのタイミング信 号を示すタイミング図である。クロックデコーダ６３によって受け取られるクロ ック信号は、第３図に示すように、Ｔｉｍｅ　Ｈ信号、ＴｉｍｅＬ信号及びＰｈ ａｓｅ信号を含む、ＴｉｍｅＨ及びＴｉｍｅＬは、基本的なりロック信号の逆数 であり、そしてＰｈａｓｅ信号は、基本的なりロック信号を３で分割することに よって得られる。クロックデコーダ６３によって発生されたタイミング信号は、 Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５，０５６及びＣ６１を含み、これらは全て第３ 図に示されている。データインターフェイス６１によって要求されバスサイクル 当たり一度生じるこれらのタイミング信号は、データインターフェイス６１に送 られ、そしてデータインターフェイス６１に送られたタイミング信号と等価なも のを含む１組のタイミング信号がバッファされて、ノードに特定の論理回路６５ に送られる。バッファ動作の目的は、ノードに特定の論理回路６５がタイミング 信号を不適切にロードすることによってシステムバスインターフェイス６４の動 作に悪影響を及ぼさないようにすることである。クロック６３は、クロック信号 を使用して、各バスサイクルごとに６つのサブサイクルを形成し、そしてこれら のサブサイクルを使用して、６つのタイミング信号ＣＸＹを形成する。但し、Ｘ 及びＹは、１つのタイミング信号を形成するように合成される２つの隣接するサ ブサイクルを表わしている。
システムバスの各ノードは、そのクロックデコーダ６３によって発生されたそれ 自身の対応する１組のタイミング信号を有している０通常、対応する信号は、シ ステム全体を通じて各ノードごとに全く同じ時間に生じるが、クロックデコーダ ６３と多数のノードの他の回路との間の変動により対応する信号間にタイミング 変動を招く、これらのタイミング変動は、一般に「クロックスキュー」として知 られている。
第４図は、データインターフェイス６１の好ましい実施例を示している。データ インターフェイス６１は、ノードバス６７の各ラインとシステムバス２５の各ラ インとの間に両方向性の高速インターフェイスを与えるための一時的な記憶回路 及びバス駆動回路の両方を含んでいる。第４図に示すように、データインターフ ェイス６１は、ノードバス６７からシステムバス２５への通信路を形成するため に記憶要素７ｏ及び７２とシステムバスドライバ７４とを備えているのが好まし い、又、データインターフェイス６１は、システムバス２５からノードバス６７ への通信路を形成するために記憶要素８ｏ及びノードバスドライバ８２も備えて いる。データインターフェイス６１の説明で用いたように、「記憶要素」という 用語は、一般に、透過ラッチやマスター／スレーブ記憶要素のような双安定性の 記憶装置を指すものであって、特定の手段を指すものではない、当業者であれば 、どの形式の記憶要素が適当であるか明らかであろう。
第４図に示すように、記憶要素７０は、その入力がノードバス６７からデータを 受け取るように接続されそしてその出力が記憶要素７２の入力に接続される。記 憶要素７２の出力は、システムバスドライバ７４の入力に接続され、そしてその 出力はシステムバス２５に接続される。記憶要素７０及び７２は、クロックデコ ーダ６３によって発生されたタイミング信号から導出されるノードバス制御信号 ７６及び７８によって各々制御される。記憶要素７０及び７２は、ノードバス６ ７からシステムバス２５ヘデータをバイブライン動作するための２段の一時的な 記憶手段を形成する０種々の個数の記憶段を使用することもできる。
システムバスドライバ７４は、システムバスドライバイネーブル信号７９によっ て制御される。システムバスドライバイネーブル信号７９の状態により、システ ムバスドライバ７４の入力は、その出力に接続されて記憶要素７２の出力のデー タをシステムバス２５に転送するか、又はその出力からデカップルされる。シス テムバスドライブイネーブル信号７９がシステムバスドライバ７４の入力と出力 をデカップルするときには、システムバスドライバ７４がシステムバス２５に高 インピーダンスを与える。又、システムバスドライブイネーブル７９は、システ ムバス２５から受け取ったクロック信号と、ノードに特定の論理回路６５から受 け取った制御信号とに基づいてクロックデコーダ６３によって発生される。
記憶要素８０は、その入力端子がシステムバス２５に接続されそしてその出力端 子がノードバスドライバ８２の入力に接続される。ノードバスドライバ８２の出 力はノードバス６７に接続されて戻される。好ましくは、透過ラッチである記憶 要素８０は、クロックデコーダ６３によって発生されたタイミング信号から導出 されるシステムバス制御信号８５によって制御される。ノードバスドライブ信号 ８７は、システムバスドライブ信号７９がシステムバスドライバ７４を制御する のと同様にノードバスドライバ８２を制御する。従って、ノードバスドライバ信 号８７に応答して、ノードバスドライバ８２はその入力をその出力に接続するか その入力をその出力からデカップルし、ノードバス６７に高インピーダンスを与 える。
システムバス２５を経ていかにデータが転送されるかを説明するために、システ ムバスドライブイネーブル信号７９と制御信号８５との間の関係を理解すること が重要である。ここに示す実施例では、この関係が第３図に示されている。シス テムバスドライブイネーブル信号７９は、通常、バスサイクルの始めから終りま で導出される。新たなデータは、バスサイクルにおいてドライバ伝播及びバス安 定時間が経過した後のある時間にシステムバス２５から受け取られるようになる 。好ましい実施例においては、記憶要素８０は透過ラッチである。制御信号８５ は、クロックＣ４５と論理的に透過である。バスのタイミングは、制御信号８５ が否定される君子前にシステムバス２５のデータが受け取られるように確保する 。記憶要素８０は、制御信号８５を否定する前の少なくとも設定時間に安定して いて且つ制御信号８５を否定した後の保持時間中安定したま）であるバスデータ を記憶する。
ノードバス６７は、ノードに特定の論理回路６５とシステムバス２５との間でデ ータインターフェイス６１により両方向性のデータ転送を行なうことのできる非 常に高速度のデータバスであるのが好ましい、第２図に示されたノード６０の好 ましい実施例では、ノードバス６７は、システムバスインターフェイス６４とノ ードに特定の論理回路６５との間の点７点接続を形成する相互接続手段である。
然し乍ら、本発明によれば、このような点７点相互接続は必要とされない。
第５図は、システムバス２５に接続された中央アービタ２８の好ましい実施例を 示している。中央アービタ２８は、システムバス２５のためのクロック信号を発 生すると共に、システムバス２５上のノードに対するバスの所有者関係を許可す る。
中央アービタ２８は、仲裁回路９０と、クロック回路９５と、発振器９７とを備 えているのが好ましい６発振器９７は、基本的なりロック信号を発生する。クロ ック９５は、仲裁回路７１のタイミング信号と、システムバス２５上でタイミン グをとるための基本的なＴｉｍｅ　Ｈ，Ｔｉｍｅ　Ｌ及びｐ）１ａｓｅクロック 信号とを発生する。仲裁回路７１は、コマンダ及びレスポンダの要求信号を受け 取り、システムバス２５にアクセスしようとしているノード間の競合の仲裁を果 たし、そしてコマンダ及びレスポンダの要求に対する上記待ち行列を維持する。
又、仲裁回路７１は、幾つかの制御信号をクロック９５へ供給する。
Ｂ　イン　−ロック　の 簡単に前述したように、種々な多数のトランザクションがバス２５にて許される 。各場合において、そのトランザクションは、１つのノードから別のノードへの １つ又はそれ以上の別々の転送からなっている。レスポンダノードが１つ又はそ れ以上のバスサイクル中にコマンド転送を首尾よく受けるときには、そのレスポ ンダノードは、その転送の各サイクルの後その第２のバスサイクルの始めで確認 信号を発生する。このような確認信号は、元の転送に含まれたコマンドが首尾よ く実行されたことを指示しないで、その転送が所望のレスポンダノードの入力キ ューに首尾よく置かれたことを指示するだけである０本発明に適切なトランザク ションについて、以下に簡単に説明する。
アドレススペースのある領域を管理するレスポンダノードにおける特定のロケー ションからコマンダノードへ４バイト、８バイト、１６バイト又は３２バイトブ ロツクのデータを移動させるのに読取りトランザクションが使用される。好まし い実施例では、メモリ及び入出力オペレーションが共通のアドレススペースに当 てられる。レスポンダノードは、メモリノードであったり、プロセッサノードで あったり、入出力ノードであったりしつる。
インターロック読取りトランザクションは、読取りトランザクションに類似して いる。しかしながら、インターロック読取りトランザクションの正確な作用は、 レスポンダノードのロックタグの状態に依存している。ロックタグは、アドレス スペースにおけるロケーション又はロケーションの群へのアクセスを阻止する。
ロックタグの作用は、金属性のブラックボード端に発生するようなシステム２０ のアドレススペースを見ることによって理解されつる。もし、インターロック読 取りトランザクションにおいて特定されたアドレススペースのロケーションがす でにロックタグでカバーされているならば、すなわち、その特定のアドレススペ ースがロックされているならば、そのレスポンダノードは、ロックされた応答メ ツセージでもってそのインターロック読取り要求に応答いデータは戻されない、 これは、コマンダに対して、そのインターロック読取りコマンドにおいて特定さ れたアドレススペースのロケーションがアクセスしえないことを意味している。
このロックされた応答メツセージは、そのレスポンダノードがそのインターロッ ク読取りコマンドを処理した後且つそのレスポンダノードがバス２５へのアクセ スを得ることができた後、そのコマンダへ送信される。
従って、そのコマンダは、そのインターロック読取りトランザクションのコマン ド転送の後、特定されていない時間にてロックされた応答メツセージを受ける。
その特定されたロケーションがロックされていない場合、すなわち、ロックタグ を関連付けられていない場合、そのインターロック読取コマンドにおいて特定さ れたアドレスに記憶された情報は、そのインターロック読取りコマンドを発生し たコマンダノードへ応答メツセージにて戻される。レスポンダノードは、また、 インターロック読取りコマンドにて特定されたアドレススペースにおけるロケー ションにロックタグを付は次のインターロック読取りコマンドに対するアドレス スペースにおける特定されたロケーションへのアクセスを否定する。
アンロック書き込みトランザクションは、インターロック読取りトランザクショ ンに対して相補的なものである。コマンダノードが読取り一変更−書込みオペレ ーションにおいてその読取りを首尾よく完了してロケーションを変更するとき、 そのコマンダノードはインターロック読取りコマンドによって一時的にロックさ れたアドレススペースのロケーションをアンロックしなければならない、そのコ マンダは、適当に変更されたデータを特定されたロケーションへ書き込むためア ドレススペースの特定されたロケーションに対するアンロック書込みトランザク ションを実行することにより、このオペレーションを完遂する。レスポンダノー ドは、そのアドレススペースをアシロツクして要求されたデータを書き込むこと のよってそのアンロック書込みコマンドを処理する。
インターロック読取りコマンド転送中にバス２５を介して伝送されるメツセージ は、６４本のデータラインのデータを含む、そのデータは、４ビツトコマンドフ イールド、例えば、メモリ３９からプロセッサノード３１へ転送されるべきワ° −ド数を指定する２ビツト長フイールド及びデータが読み取られるべきメモリ３ ９のアドレスロケーションを指定する３０ビツトアドレスフイールドを含んでい る。インターロック読取りコマンド中情報を搬送するシステムバス２５のその他 のラインは、コマンド転送を指示する４ビツトフアンクシヨンコードを搬送する ４つのファンクションラインと、インターロック読取りコマンドを開始させたコ マンドノードを識別する６ビツトコードを搬送する６つのＩＤラインと、３つの パリティラインとを含む。
簡単に前述したように、システムバス２５は、トランスミッタによるバスに与え られた情報の首尾よい受信を指示するためにレシーバによって使用される応答信 号を含む、好ましい実施例では、応答信号は、３つの同一のワイヤオアドコンフ ァーメーション（Ｃ，ＮＦ）ラインを含む。３つのラインが設けられているのは 、特に、入出力レジスタへの書込み又はインターロックコマンドの場合において 、レスポンダが各コマンドに応答してどのようなことをなしたかを正確にコマン ダが知ることが、バストランザクションを完全なものとするために非常に重要で あるからである。従って、レシーバは、３つのＣＮＦラインのすべてを７サート することによって確１４　（ＡＣＫ）コンファーメーションを送るか、３つのＣ ＮＦラインのすべてをアサートしないことによって非確認（ＮＡＣＫ）コンファ ーメーションを送るかする。３つのＣＮＦラインのすべてが同じロジックレベル にてレシーバによって受信されない場合に真のＣＮＦ状態を決定するためにレシ ーバにエラー修正論理回路が設けられている。
ＡＣＫコンファーメーションは、レスポンダがコマンド転送の１サイクルから情 報を受け入れたこと又はコマンダが応答メツセージの１つのサイクルから情報を 受け入れたことを指示する。ＡＣＫコンファメーション指示をする読取りコマン ド転送サイクルは、レスポンダがある時間後に読取り応答メツセージを戻すこと を指示する。
ＣＮＦラインにて戻されたＮＡＣＫコンファーメーションは、コマンド転送のそ のバスサイクルからどのレシーバも情報を受け入れていないことを指示する。こ れは、次の３つの理由でありうる。（１）パリティエラーがシステムバス２５に 生じた、（２）例えば、レシーバの入力キューがフルであるときそのレシーバが コマンドを一時的に受け入れることができなかった、又は（３）その特定された アドレスに対応するレスポンダノードがない。
あるバスサイクルに対応するコンファーメーション指示は、そのバスサイクルの 次のサイクルの始めでレシーバノードによってＣＮＦラインに与えられる。
インターロック読取りトランザクションの一例について第６図を参照して説明す る。第６図の上部の水平軸は、バス２５に関する相続くバスサイクルを示してい る。第６図の左側に沿って縦に並べられたレーベルは、バス２５に含まれるライ ン群を示しており、すなわち、ファンクションライン、データライン、ＩＤライ ン、フンファーメーションライン及び仲裁ラインを示している。第６図の水平軸 及び壬直軸によって構成されるマトリックス中のエントリーは、特定されたバス サイクル中特定されたパスラインに現われるデータの種類を記述している。
バスサイクルＯでは、第１のコマンダノード、例えば、第１図のノード３１が、 アービタ２８へのＣＭＤ　ＲＥＱ仲裁要求ライン（アービタ２８に接続され第１ 図に示されたポイント−ポイントラインの１つ）をアサートする。こうして、第 ６図は、サイクルｌでシステムバス２５の仲裁ラインに存在するＣどれもバスへ のアクセスを同時に要求していないと仮定すると、プロセッサ３１は、サイクル １でバスアクセスを得て、メツセージをシステムバス２５へ伝送する。
サイクルｌ中、バス２５のファンクションラインに置かれた情報は、そのバスの その情報が、コマンド（ｃｍｄ）情報であることを示す、バス２５のデータライ ンに与えられたデータは、その現在のトランザクションをインターロック読取り トランザクションとして識別し且つデータがプロセッサ３１へ戻されるべきメモ リ３９のアドレスを指定するコマンド及びアドレス（Ｃ／ａ）データからなる。
バスサイクル１中ＩＤラインは、現在、バス２５にて伝送しているプロセッサ（ コマンダ／　ｃ　ｍｄｎ）ノード３１の識別コードを含む。
バスサイクル２中、現在のインターロック読取りトランザクションに関連してバ ス２５にはなにも情報が与えられない。
インターロック読取りトランザクションの開始後２つのサイクル（すなわち、所 定時間）でバスサイクル３の始めで、メモリノード３９は、バスサイクル１中に 伝送されたコマンド転送をメモリ３９が首尾よく受けたならば、バス２５のコン ファーメーションラインにてＡＣＫコンファーメーションを伝送する。その時、 メモリ３９は、メモリ３９の入力キューにコマンドメツセージを置く。
バスサイクル３の終りは、インターロック読取りトランザクションにおける最初 の転送の終りを形成している。バス２５に関してペンデドトランザクションであ るため、要求された情報がメモリ３９からプロセッサ３１へ戻される時間は正確 には決まらない、その応答時間は、その要求を処理するのにメモリ３９によって 必要とされる時間長及びその他のノードによって発生されるバス２５の付加的な トラフィックをシステムバス２５が処理するのに必要な時間量に依存している。
インターロック読取りトランザクションの２つの転送の間の時間が定まらないこ とは、第６図においてバスサイクル３及び４の間の点線によって示されている。
このようにして、バスサイクル４からバスサイクル７に亘って生ずるその後の情 報が第６図に示されているが、これらは、単にインターロック読取りトランザク ションに含まれるタイミングの特定の例に過ぎず、このようなトランザクション の第２の転送がバス２５の次のサイクルにて生じうることを理解されたい。
メモリ３９は、その入力キューからそのインターロック読取り転送メツセージを 順に除去し、その転送に含まれるアドレス情報を検査するようにしてそのインタ ーロック読取りコマンドを処理する。その情報は、ロックタグに記憶されたアド レス値と比較され、この点は、後で、より完全に説明する。その記憶されたアド レス値とインターロック読取り転送のアドレス情報とが一致するならば、これは 、所望のアドレスロケーションが前のインターロック読取りコマンドによってロ ックされていたことの指示である。この時、メモリ３９は、メモリノード３９の 出力キューにおいて、応答メツセージに必要とされる他の情報と共に、ロックさ れたファンクションコードを含むロックされた応答メツセージを発生する。
ロックタグに記憶されたアドレス値とインターロック読取す転送アドレス情報と の比較がヒツトを生じないならば、すなわち、転送されたアドレスがどの記憶さ れたアドレスとも対応しないならば、メモリノード３９は、ファンクションライ ンのためのグツド読取りデータ（ｇｒｄｏ）コードの如き正当な読取り応答ノー ド、データラインのための特定されたアドレスロケーションの内容及びＩＤライ ンのためのインターロック読取りコマンドを開始させたコマンダノードのコマン ダ識別コードからなる応答メツセージを構成する。この応答メツセージは、メモ リノード３９の出力キューヘロードされる。
メモリ３９がインターロック読取りトランザクションを処理し、後でより完全に 説明する仕方でその出力キュー内に応答メツセージを発生したとき、メモリ３９ は、アービタ２８に対してそのＲＥＳ　ＲＥＱ要求ライン（第１図に示した別の ポイント−ポイントライン）をアサートする。こうして、仲裁ラインは、バスサ イクル４にて、第６図に示されるようなレスポンダ要求（ｒａｓｐ）指示を搬送 する。この時により高い優先順位を有する他のノードがないと仮定すると、アー ビタ２８は、バスサイクル５中にメモリ３９がバス２５ヘアクセスするのを許す 、メモリ３９は、システムバス２５のファンクションラインへのグツド読取りデ ータ（ｇ　ｒ　ｄ　ｏ）信号、プロセッサ３１からメモリ３９への初期転送のア ドレスフィールドによって指定されたメモリロケーションからシステムバス２５ のデータラインを介してのデータの８バイト（すなわち、６４ビツト）及び初め にインターロック読取り要求を発したコマンダ（すなわち、プロセッサ３１）と 戻りデータとを関連付けるバス２５のＩＤラインへのプロセッサ３１のＩＤを含 む応答メツセージを伝送する。
バスサイクル６中、このインターロック読取りトランザクションに関連したシス テムバス２５にはトラフィックは現われない、最後に、このインターロック読取 りトランザクションは、プロセッサ３１がＡＣＫコンファーメーションをバス２ ５のコンファーメーションラインへ伝送するときバスサイクル７にて終了する。
メモリの同じ特定されたロケーションに対する第２のインターロック読取りトラ ンザクションの結果として、第６図のサイクル８−１５に示されるようにバス２ ５にデータが現われる。
サイクル８で、第２のコマンダ（ｃｍｄｎ＃２）がアービタ２８へのコマンダ要 求を開始させる。バスサイクル９−１２の結果として、サイクル１−４と同一の トラフィックがバス２５に生ずる。しかし、メモリ３９は、受信したインターロ ック読取りコマンドを処理するとき、ロックタグに記憶されたアドレス値とイン ターロック読取りコマンドを共に伝送されたアドレスとの間の一致を見る。従っ て、例えば、サイクル１３で、バス２５のファンクションラインにＬｏｃ応答が 与えられる。バスサイクル１４及び１５は、サイクル６及び７と同一である。
Ｃブロモ・・す３１の 第７図を参照するに、プロセッサ３１のノード特定論理回路６５の特定の素子の より詳細なブロック線図が示されている。
プロセッサノード３１は、すべてのノードがそうであるように、バスインターフ ェイス回路６４を含んでいる。プロセッサノード３１は、またプロセッサ論理回 路２０２を含んでいる。プロセッサ論理回路２０２は、当業者にはよく知られた 方法にてソフトウェアを実行するのに必要な中央処理ユニット（ＣＰＵ）回路を 含んでいる。プロセッサ論理回路２０２は、また、システムバス２５を通しての 転送を制御し且つ必要なアプリケーション機能を実行するのにシステム２０によ って必要とされるコマンド及びアドレス情報を発生する。
プロセッサノード３１は、バスインターフェイス回路６４から受信されたシステ ムバス２５のファンクション、データ、ＩＤ及びパリティラインの情報を監視し て当業分野にてよく知られた方法でそれらの信号のパリティチェックを行なうパ リティエラーチェック回路２０４を含んでいる。パリティエラーが検出されると 、信号ライン２０６にパリティ−エラー指示が発生される。
ＩＤラインの情報は、取付はキャビネットにおけるプロセッサ３１の位置によっ て決定されるバックブレーンのハードワイヤド接続２１０からプロセッサ３１の 識別コードを供給されるコンパレータ回路２０７によって監視される。そのコン パレータ２０７からの比較結果は、パリティエラー信号ライン２０６の情報と共 に、確認フンファーメーション発生器２０８へ供給される。パリティエラーが検 出されず且つ応答メツセージについてバス２５を介して受信されたＩＤコードが プロセッサ３１のＩＤコードと一致するならば、ＡＣＫ指示が、プロセッサ３１ へ向けられた応答転送の各サイクル後の第２のバスサイクルの始めで、確認指示 発生器２０８によってバス２５のＣＮＦラインを通して伝送される。
バス２５のファンクション及びデータラインの情報は、バスインターフェイス６ ４を通して、応答デコーダ２１２へ供給される。デコーダ２１２は、バス２５を 通してのメツセージがプロセッサ３１に対してのものであるとき、コンパレータ ２０７によって可能化される。これは、コンパレータ２０７からの正の比較結果 によって決定される。もし、デコーダ２１２がコンパレータ２０７によって可能 化されるならば、デコーダ２１２は、システムバス２５のファンクションライン からファンクションコードを引き出し、特定のファンクションコードの場合、適 当な動作のためプロセッサ論理回路２０２ヘバス２５のデータラインからコマン ド及びデータ情報を供給する。
本発明によれば、プロセッサは、リソース否定指示に応答して、所定のロックア ウトアサーション基準にしたがってプロセッサからの７クセスコマンがリソース ノードからの不適当な応答を受けるとき、ロックアウトアクティベータをアサー トする手段を含む、ここに示す実施例では、この手段は、否定検出回路２１３を 備える。ロック検出器２１３は、バス２５のファンクションラインから応答デコ ーダ２１２によって引き出されたファンクション情報に応答して、デコーダ２１ ２によってデコードされるメモリ３９　（第１図）からの応答メツセージにてロ ックされた応答コードが受信されるときロックアウトアクティベータ２１５をア サートする。このロックアウトアクティベータ２１５は、このロックアウトアク ティベータ２１５が７サートされるときにプロセッサ３１がロックアウトインデ ィケータ２４０をアサートするように、ドライバ２５５へ供給される。
本発明によれば、プロセッサは、また、バスを介してアクセスコマンドをメモリ へ伝送する手段を含んでいる。この実施例では、送信手段は、コマンド発生器２ １４を備える。プロセッサ３１がバス２５にてトランザクションを開始したいと き、コマンド、アドレス及びデータ情報が、接続２１０から供給されるプロセッ サ３１のＩＤと共に、コマンド発生器２１４へ供給される。コマンド発生器２１ ４は、コマンドメツセージを準備し、プロセッサ３１のためコマンダ要求（ＣＭ Ｄ　ＲＥＱ）仲裁ライン２１６を７サートする。
後でより詳細に説明するようにロックアウトチェック回路２５０によって条件付 けされたＣＭＤ　ＲＥＱライン２１６のゲート付きのものであるライン２１６ｇ は、コマンダメツセージを伝送するためにプロセッサ３１がバス２５へのアクセ スを望んでいることを、アービタ２８（第７図には示していない）に指示する。
仲裁システムを使用して、アービタ２８は、元のインターロック読取り転送後特 定されていない時間してプロセッサ３１へのバスアクセスを許す。
アクセスが許されるとき、コマンド発生器２１４は、バスインターフェイス６４ がコマンドメツセージをコマンド発生器２１４からシステムバス２５へ伝送する ようにさせる。
インターロック読取りコマンドが向けられるレスポンダノードは、インターロッ ク読取り転送の後２サイクルして確認コンファーメーションを発生する。第７図 に示すように、コマンダ発生器は、ＣＮＦラインを監視して、システムバス２５ を介してプロセッサ３１によって伝送されるコマンド転送の後２バスサイクルし てＣＮＦパスラインにＡＣＫコンファーメーションが存在するかを検出する。Ａ ＣＫコンファーメーションの存在が検出されないときは、適当な修正動作がなさ れる。この修正動作は、この好ましい実施例では、前のコマンドを再伝送するこ とからなる。この転送が完了するとき、レスポンダノードは、インターロック読 取りコマンドを処理し、システムバス２５に応答メツセージを戻す、システムバ ス２５のトラフィック及びキュー長さによる不確定さのため、レスポンダノード は、そのコマンド転送後特定されない時間して応答メツセージを発生する。
システム２０は、ワイヤドオアラインを含むロックアウトインディケータ２４０ を含む。ロックアウトインディケータ２４０は、システム３１のプロセッサによ るインターロック読取りコマンドの発生を制限するようにアサートされるとき作 動しつる。この好ましい実施例では、ロックアウトインディケータ２４０は、す べてのノードに接続される。しかしながら、本発明は、ロックアウトインディケ ータ２４０がすべてのノードに接続されることを必要としていない。
本発明によれば、プロセッサは、ロックアウトインディケータを監視し且つロッ クアウトインディケータがアサートされた状態にあるとき所定のアクセスゲーテ ィング基準に従ってプロセッサによるアクセスコマンドの発生を阻止するロック アウトチェック手段を含む、好ましくは、ロックアウトチェックアウト手段は、 所定のアクセスゲーティング基準に従ってプロセッサがバスへのアクセス要求を しないようにするための手段を備える。この実施例では、ロックアウトチェック 手段は、ロックアウトチェック回路２５０を備える。ロックアウトチェック回路 ２５０は、プロセッサ３１がバス２５へのアクセスを許されるときに７サートさ れるバスインターフェイス６４からのラインである許可信号２５２を受信する。
ロックアウトチェック回路２５０は、また、プロセッサ論理回路２０２からのイ ンターロック読取りコマンド指示２５４を受け、ロックアウト検出器２１３から ロックアウトアクティベータ２１５を受け、ロックアウトインディケータ２４０ から信号を受ける。ロックアウトチェック回路２５０は、ロックアウトインディ ケータ２４０がアサートされる特定の状態のもとで、ロックアウトチェック回路 ２５０がアービタ２８に対するライン２１６ｇの０ＭＤＲＥＱレベルの発生を抑 制してプロセッサ３１がインターロック読取り転送を発生しないように、ロック アウトインディケータ２４０の状態を監視する。
別の実施例では、ロックアウトチェック手段は、プログラマブル論理アレイによ って構成される状態マシンに組み込まれつる。
Ｄ　モ１３９の 第８図は、レスポンダノードとして機能しつるメモリ３９のブロック線図を示し ている。第８図に示されるように、メモリ３９は、コマンドデコード及びアドレ ス及びパリティチェック回路３００を含む０回路３００は、バスファンクション 、アドレス及びアイデンティファイヤーラインに接続され、周知の方法でパリテ ィチェックを行なう０回路３００は、また、レジスタ３０２から供給されるメモ リ３９によって与えられるアドレススペースのりミツ・とバスアドレスラインの 情報とを比較して、この比較結果をアドレス一致ライン３０１に供給する。
バス２５を介して受信されるアドレス情報がメモリ３９によって与えられるアド レススペースの範囲内にあり且つパリティエラーが生じなかった場合には、回路 ３００に接続された確認発生器３０４がメモリ３９に対する転送の伝送サイクル の後の第２のサイクルの始めで３つのＣＮＦラインのすべてをアサートすること によってＡＣＫコンファーメーションを発生する。
メモリ３９は、バスインターフェイスユニット６４を介してバス２５を通しての 転送から受信されるメツセージ（ファンクション、ＩＤ及びデータ情報からなる ）を記憶するための入力キュー３０６を含む、入力キュー３０６は、バス２５を 通して高速度で受信されたこの種のメツセージが、メモリ３９の比較的に遅い論 理回路によるそのメツセージに対する動作がなされるまで、記憶されるようにす る。入力キュー３０６は、バス２５のメツセージのデータフィールドに現われる アドレス情報がアドレス一致信号３０１のレベルによって決定されるメモリ３９ に対するアドレススペースのリミット内にあるとき、バス２５からのメツセージ を記憶するように可能化される。
入力キュー３０６の出力は、入力キュー３０６に記憶されたメツセージからアド レス及びコマンド情報を引き出すデコーダ３０８へ供給される。デコーダ３０８ は、種々なコマンドをデコードするため多重の指示を供給し一組の並列な信号ラ インにアドレス情報を与えるのであるが、デコーダ３０６のアドレス及びコマン ド出力は、第８図では、簡単化するために、それぞれ−束とされたライン３０９ 及び３１１として示されている。
本発明によれば、メモリは、アクセスコマンドを処理し、且つ好ましくは、排他 的アクセスコマンドを処理する手段を備える。この実施例では、このような処理 手段は、ロックコントローラ３１０及びメモリイアレイ３１２を備える。ロック コントローラ３１０は、１９８７年５月１日に出願された前述の米国特許出願第 ４４９５４号（Ｄ８７−０７３／ＤＥＣ１３６）明細書により完全に説明されて おり、その明細書の記載は引用により本明細書中に組み入れられているものであ る。アドレス及びコマンド情報は、インターロック読取り及びアンロック書込み コマンドを処理する助けをするロックコントローラ３１０へ供給される。デコー ダ３０８からのアドレス及びコマンド情報は、メモリアレイ３１２へも供給され る。メモリアレイ３１２は、読取り及び書込みコマンドへ応答して、デコーダ３ ０８から受信されるアドレス情報によって特定されるアレイ３１２のロケーショ ンからデータを読み出し且つそのロケーションへデータを書き込む、５業分野に てよく知られるように、情報は、アレイ３１２へ供給される読み取り及び書込み コマンドによって特定されつるアドレスによって識別される複数の別々のロケー ションにてメモリアレイ３１２に記憶される。
コントローラ３１０からのロック状態信号３１４及びメモリアレイ３１２からの メモリデータは、出力応答メツセージを発生する応答発生器３１６へ供給される ０発生器３１２から応答メツセージは、メモリ３９が前に説明した仲裁プロセス によってバスへのアクセスを得るまで、出力キュー３１８へ供給され記憶される 。
本発明によれば、メモリは、処理手段がアクセスコマンドに応答しないようにさ れるとき、リソース否定指示を伝送する手段を含んでいる。この実施例では、送 信手段は、メモリ３９において、応答発生器３１６及び出力キュー３１８を備え る。
応答発生器３１６は、メモリ３１２から受信されるデータ、コントローラ３１０ から受信されるロック状態信号３１４のレベル及びデコーダ３０８から受信され るコマンド及びＩＤ情報に基づいて応答メツセージを準備する０発生器３１６に よって準備された応答メツセージは、メモリ３９が要求されたデータを供給する ことを許されているか各かに依存して２つの種類のうちのどちらかである。応答 されているコマンドが非インターロック読取りコマンドであるか、又は、そのコ マンドがインターロック読取りコマンドであってロック状態信号３１４がアサー トされていないならば、応答発生器３１６は、メモリ３１２における特定された ロケーションの要求された内容を含む第１の型のメツセージを準備する。しかし ながら、コマンドがインタ　゛−ロック読取りコマンドでありロック状態ライン ３１４がアサートされているならば、応答発生器３１６は、インターロック読取 りコマンドの特定されたアドレスがロックされた状態にあり且つそのために要求 されたデータが受信されたインターロック読取りコマンドに応答してメモリ３９ によって伝送される応答メツセージにて与えられないことを指示するファンクシ ョンラインのためロックされたコードと共に第２の型のメツセージを準備する。
発生器３１６が応答メツセージを編集したとき、それは出力キュー３１８へ供給 される。出力キュー３１８は、メモリ３９がバス２５へのアクセスを望んでいる ことをバスインターフェイス６４に警告する。応答メツセージは、このようなア クセスが得られるまで、特定されない時間の聞出力キュー３１８に記憶される。
メモリ３９がバス２５へのアクセスを許されるとき、出力キュー３１８に含まれ た応答メツセージは、そのコマンドを初めに発生したコマンダノードへの伝送の ためシステムバス２５に与えられる。メモリ３９がコマンダノードによって初め に伝送されたコマンドの実行をメモリ３９がいつ完了するかが知られず、且つ、 ロック状態情報又は要求されたデータを与えるためメモリ３９がいつバス２５へ のアクセスを得るか確かでないので、そのインターロック読取りコマンドに対応 するロック状態情報が元のインターロック読取りコマンドの開始後特定されない 時間にてコマンダノードのバス２５のファンクションラインに現われる。
Ｅ０口・・り　エ・・り回　２５０　ロッ　２１３立ｌ豆 本発明によれば、プロセッサは、リソース否定指示に応答して、そのプロセッサ からのアクセスコマンドが所定のロックアウトアサーション基準に従ってメモリ による不適当な応答を受けたとき、ロックアウトアクティベータをアサートする ための手段を含む９本発明の別の特徴によれば、プロセッサは、リソース否定指 示に応答して、そのプロセッサからのアクセスコマンドが所定のロック７′ウド アサーシヨン基準に従ってメモリによる不適当な応答を受けたときにロックアウ トアクティベータをアサートする手段を備える。この実施例では、このようなア サート手段は、ロックされた応答に応答する否定検出器回路２１３を備える。こ のロックされた応答は、好ましい実施例では、リソース否定指示を構成している 。第９図は、否定検出器回路２１３及びロックアウトチェック回路２５０のブロ ック線図を示している。
デコーダ２１２は、ロックされた応答又は正当な読取りデータ応答の存在をそれ ぞれ示す制御ライン４０２及び４０４を供給する。ロックされた応答信号４０２ は、好ましい実施例では、セット−リセット記憶素子である否定回路２１３のセ ット端子に供給される。その記憶素子のリセット端子は、正当な読取りデータ応 答信号４０４へ接続されている。記憶素子２１３の出力は、ロックされた応答が バス２５を通してプロセッサ３１によって受信されるときはいつでも、ロックア ウトインディケータ２４０が否定検出器回路２１３によってアサートされるよう に、ドライバ２５５へ供給されるロックアウトアクティベータ２１５を構成する 。
プロセッサ３１による単一のロックされた応答の受信により、所定のロックアウ トアサーション基準が形成される。すなわち、単一のロックされた応答は、プロ セッサ３１がメモリ３してプロセッサ３１によって解決される０本発明は、好ま しい実施例に使用された特定にロックアウトアサーション基準に限定されるもの ではなく、その他の基準を使用することができる。
例えば、プロセッサ３１が複数のロックされた応答、例えば、３つのロックされ た応答を受けるときにロックアウトインディケータ２４０が単にセットされるよ うに記憶素子２１３の代りにカウンタが使用されつる。また、プロセッサ３１が 所定の時間より長い時間の間口ツクされた応答を受けるか、又は、プロセッサ３ １が所定の時間より長い時間の間正当なデータ応答を受けないかするとき、ロッ クアウトインディケータ２４０がセットされるように、否定検出器回路としてタ イマが設けられてもよい。
ロックアウトアクティベータ２１５は、ロックアウトチェック回路２５０にも接 続されている。ロックアウトチェック回路２５０は、３人カアンドゲート４０８ を含む、アンドゲート４０８への第１の入力は、ロックアウトインディケータ２ ４０である。アンドゲート４０８への第２の入力は、ロックアウトアクティベー タ２１５の反転レベルである。アンドゲート４０８への第３の入力は、プロセッ サ論理回路２０２からのインターロック読取りライン２５４である。プロセッサ 論理回路２０２のアサーションは、インターロック読取りトランザクションが現 在プロセッサ論理回路２０２によって要求されていることを指示する。
アンドゲート４０８の出力は、２人カアンドゲート４１０へ反転した形にて供給 される抑制インディケータを構成する。
アンドゲート４１０の他の入力は、コマンド発生器２１４からのＣＭＤ　ＲＥＱ 　（コマンダ要求）ライン２１６である。アンドゲート４１０の出力は、記憶素 子４１４のセット端子へ供給される。記憶素子４１４のリセット端子は、アサー トされるとき、プロセッサ３１がバス２５へのアクセスを有することを指示する バスインターフェイス６４　（第７図）から供給される許可信号２５２によって 供給される。
否定検出器２１３及びロックアウトチェック回路２５０は、ロックアウトインデ ィケータ２４０と共に、ノード３１を含むプロセッサノードによるメモリ３９へ の適当なアクセスを保証するための方法及び装置を与える。ロックされた応答が インターロック読取りコマンドに応答してプロセッサ３１によってメモリ３９か ら受信されるとき、これは、プロセッサ３１がメモリ３９の一部分へのアクセス を否定したことの指示である。ロックアウトインディケータ２４０をセットする ことによって、プロセッサ３１は、その他の処理ノードが新しいロックアウト読 取りコマンドの発生を制限するようにさせうる。詳細に述べると、プロセッサ３ １がロックされた応答を受信し、その後にロックアウトインディケータ２４０を アサーションするとき、ロックアウトインディケータ２４０のアサーション前に インターロック読取りコマンドに対してすでにバスアクセスを要求していなかっ たロックアウトインディケータ２４０に接続されたプロセッサノードは、どれも 新しいインターロック読取りコマンドを発生することを許されない、これは、ア ンドゲート４０８によるＣＭＤ　ＲＥＱラインの抑制によって達成される。この ような抑制は、好ましい実施例の所定のアクセスゲーティング基準を構成する次 の条件が存在する場合に生ずる。インターロック読取り動作がプロセッサによっ て要求されていること（すなわち、ライン２５４がアサートされている）、（２ ）このノードに対するロックアウトアクティベータ２１５が現在アサートされて いること、及び（３）ロックアウトインディケータ２４０がアサートされている こと。
勿論、その他のアクセスデーティング基準を与えることもできる０例えば、ＣＭ Ｄ　ＲＥＱラインの抑制は、所定の時間より長い時間の間正当な読取りデータ応 答をプロセッサ３１が取得することができないことを条件としてもよい。
否定検出器回路２１３とロックアウト回路２５０との両方がロックコマンダノー ドに存在している必要はない、すなわち、ロックアウトインディケータ２４０を セットするコマンダノードを設けるが、アクセスコマンド又はアクセス否定コマ ンドの発生と阻止しないことが望まれる場合がある。
多重ノ１ドシステムに対する本発明の好ましい実施例の動作の一例を第１１図に 示している。第１１図は、システム２０に類似したシステムにおける４つのプロ セッサノード、特に、ノード１５．７．６及び２の特性を例示している。これら ノードは、首尾よいインターロック読取りトランザクション及びアンロック書込 みトランザクションからなるインターロックシーケンスを使用して読取り一変更 −書込みオペレーションを実行する。最も左側の欄は、バス２５における仲裁ト ランザクション番号を示している。第１１図の左側の続く３つの欄は、それぞれ 、このトランザクション中にコマンダであるノード、そのノードによってバスに 与えられるコマンド情報の種類及びそのノードコマンドに応答してメモリ３９に よって戻される応答メツセージを示している。第１１図のその次の欄は、所定の 時間点でロックアウトインディケータ２４０をアサートしているノードを示して いる。１５．７．６及び２と番号付された欄は、各時間の終りでの各ノード１５ ．７．６及び２の状態を示している。第１１図のノードの番号付けは、キャビネ ットにおけるそれらノードの物理的位置を示しているのもで、図面中の参照番号 によるものではない。
第１１図、すなわち、第１１図の最上列に示されたトランザクション＃１の開始 前に、ノード１５．７及び６は、すべててインターロック読取りトランザクショ ン発生状態にある。すなわち、これらのノードの各々は、メモリ３９の同じロケ ーションへのアクセスを得ようとしている。ノードでは、アイドル状態にある。
トランザクション＃ｌにおいて、ノード１５は、バス２５へのアクセスを得て、 そのバスにインターロック読取り要求を与える。ノード１５がメモリ３９におけ る特定されたロケーションへのアクセスを得る最初のものであるから、このよう なロケーションは、アンロックされ、メモリ３９は、バス２５のファンクション ラインに正当な読取りデータ（ＧＲＤ）応答を戻す、その時ではどのノードもロ ックアウトインディケータ２４０を７サートしていない、ノード１５が正当な読 取りデータ応答を受けていたので、それは、アンロック書込み発生状態へ進む、 ノード７及び６は、インターロック読取りトランザクション発生状態のままであ る。
第１１図のトランザクション＃２において、ノード７は、バスへのアクセスを得 て、同じメモリロケーションに対してインターロック読取りトランザクションを 開始させる。ノード１５が前にそのロケーションにアクセスしておりメモリ３９ にそのロケーションをロックさせていたので、メモリ３９は、バス２５のファン クションラインにロックされた（ＬＯＧ）応答メツセージを戻す、ノード７がい まロックされた応答をうけていたので、ノード７は、第１１図の第３番目の列に 示されるようにロックアウトインディケータ２４０をアサートする。ノード７及 び６は、インターロック読取りトランザクション発生状態のままでる。ノード２ は、アイドル状態のままである。
トランザクション＃３では、ノード６は、バスへのアクセスを得て、メモリ３９ の同じロケーションへのインターロック読取りトランザクションを開始させる。
このロケーションはノード１５の最初のインターロック読取り動作によってなお もロックされているので、ノード６は、バス２５のファンクションラインのロッ クされた応答を受ける。ノード６は、又、ロックアウトインディケータ２４０を ７サートする。この時、ノード７及び６の両刃がロックアウトインディケータ２ ４０をアサートしている。ノード１５は、アンロックされた書込み発生状態のま まである。何故ならば、それはまだバス２５へのアクセスを得ることができない からである。同様に、ノード７及び６は、それらが首尾よくインターロック読取 りトランザクションを完了することができなかったので、インターロック読取り トランザクション発生状態のままである。
トランザクション＃４では、ノード１５はバスへのアクセスを得て、アンロック 書込みトランザクションを実行して、そのインターロックシーケンスを完了する 。第１１図に示されるように、応答メツセージは必要とされていない、ノード７ 及び６の両者は、未処理のインターロック読取り要求を有するので、それらは、 ロックアウトインディケータ２４０をアサートし続ける。ノード１５は、アイド ル状態°に戻り、ノード７及び６は、インターロック読取り発生状態のままであ る。トランザクション＃４では、ノード２がインターロック読取りトランザクシ ョンを開始させると決定したと仮定する。しかしながら、これらの動作がノード ７によるロックアウトインディケータ２４０のアサーション前に開始されていな かったので、ノード２は、トランザクション発生状態に入らず、インターロック 読取り待機状ａ（ＩＲＷ）に入る。
トランザクション＃５では、ノード７はバスへのアクセスを得て、インターロッ ク読取りトランザクションを開始させる。
メモリの特定されたロケーションがノード１５の前のアンロックされた書込みト ランザクションによってアンロックされていたので、ノード７は、その特定され たメモリロケーションに含まれた情報へのアクセスを得ることができ、メモリ３ ９は、バス２５のファンクションラインに正当な読取りデータ応答メツセージを 与える。ノード７はそのデータを首尾よく得ていたので、ノード７は、もはやロ ックアウトインディケータ２４０をアサートせず、アンロック書込み状態に移る 。ノード７の首尾よいインターロック読取りトランザクションにより、メモリ３ ９がその特定されたロケーション及びメモリのロックピットをセットするように させられる。ノード６は、ロックアウトインディケータ２４０をアサートし続け る。ノード１５は、アイドル状態のままである。ノード６は、インターロック読 取り発生状態のままで、ノード２は、インターロック読取り待機状態のままであ る。
トランザクション＃６では、ノード６は、バス２５へのアクセスを得て、インタ ーロック読取りトランザクションを開始させる。しかしながら、メモリの特定さ れたロケーションは、ノード７のすぐ前にインターロック読取りトランザクショ ンのためにロックされている。こうして、メモリ３９は、バス２５のファンクシ ョンラインにてノード６ヘロツクされた応答を戻す、従って、ノード６は、ロッ クアウトインディケータ２４０をアサートし続ける。この時、ノード１５は、別 のインターロック読取りトランザクションを開始させることを試みることに決定 している。しかし、このトランザクションの開始はロックアウトインディケータ ２４０のアサーション前にはなされたかったので、ノード１５は、インターロッ ク読取り待機状態とされる。読取り一変更−書込み動作の読取り及び変更動作を 完了しているノード７は、このとき、アンロック書込み発生状態にある。ノード ６は、インターロック読取り発生状態のままであり、ノード２ではインターロッ ク読取り待機状態のままである。
トランザクション＃７では、ノード７は、バス２５へのアクセスを得て、アンロ ック書込みトランザクションを実行し、そのインターロックシーケンスを完了す る。応答メセージは戻されない、ノード６はなおも首尾よくインターロック読取 りトランザクションを完了していないので、ノード６は、ロックアウトインディ ケータ２４０をアサートし続ける。ノード１５は、インターロック読取り待機状 態のままであり、ノード７は、読取り一変更−書込み動作のすべての相を首尾よ く完了しており、アイドル状態に入る。ノード６は、インターロック読取り発生 状態のままであり、ノードでは、インターロック読取り待機状態のままである。
メモリ３９の特定されたロケーションのロックビットはリセットされる。
第１１図のトランザクション＃８では、ノード６は、バス２５へのアクセスを得 て、インターロック読取りトランザクションを開始させる。メモリの特定された ロケーションが前のトランザクションにおけるノード７のアンロック書込みトラ ンザクションのために、このときアンロックされているので、ノード６は、首尾 よく特定されたロケーションへのアクセスを得ることができ、メモリ３９は、正 当な読取りデータ応答メツセージを戻す、インターロック読取りトランザクショ ンを試みていたすべてのノードがそれらのトランザクションを首尾よく完了した ので、どのノードもロックアウトインディケータ２４０をアサートしていない。
このようにして、ノード１５及び２は、インターロック読取り待機状態からイン ターロック読取り発生状態へと移ることができる。その時、ノード６は、アンロ ック第９図のトランザクション＃１で、ノード６は、バス２５へのアクセスを得 て、アンロック書込みトランザクションを実行し、アイドル状態へ戻る。応答メ ツセージはなにも戻されない、ロックされた応答を受けていたノードがないので 、この時にロックアウトインディケータ２４０を７サートしているノードはない 、ノード１５．７及び２のすべては前のトランザクションと同じ状態のままであ る。
メモリノードがインターロックオペレーションのためリソース否定指示を戻すよ うなインターロック読取り／アンロック書込みトランザクションに関して本発明 を詳述したのであるが、本発明は、このような場合に限定されるものではない０ 本発明は、その他の型のリソースへの適当なアクセスを保証するような場合にも 適用しうるものである０例えば、本発明は、メモリノードの入力キューへの適当 なアクセスを保証するのに適用されつる。メモリ入力キューのフルのためにメモ リへのアクセスコマンドが拒否されたプロセッサノードへ非確認指示が戻される ので、そのような非確認メツセージはリソース否定指示を構成する。従って、ロ ックアウトインディケータ２４０は、プロセッサノードがメモリの入力キューに よる処理を必要とする更に別のアクセスコマンドを発生しないように適当な条件 のもとで禁止されうるように、非確認指示を伝送し且つ受信する手段及びロック アウトチェック手段と組み合せて使用されつる。こうして、メモリの要求は、メ モリノードがその入力キューにおけるバラフロッグを減することができるような 時間まで減ぜられつる。
インターロック読取りアンロック／書込みオペレーションに関して前述したのと 同じようにして、本発明は、すべてのノードによるメモリノード入力キューリソ ースへの適当なアクセスを保証することができる。同様に、アダプタ４１（第１ 図）における入力キューへの適当なアクセスは、本発明の原理を使用して保証さ れつる。また、本発明は、入力コントローラ及びプロセッサの如きノードにおけ る制御／状態レジスタへの適当なアクセスを保証するのに適用されつる。
本発明の精神又は範囲から逸脱せずに本発明の装置及び方法には種々な変形態様 がなされうることは当業者には明らかであろう１本発明は、請求の範囲内に入る このような変形態様をカバーするものである。
ＦＩＧ、　５ ＦＩＧ、θ。
Ａ締 国際調査報告 国際調査報告 ｕｓ　８８０１２９８ ＳＡ　２２２０８

Claims (16)

    【特許請求の範囲】
  1. １．あるリソースノードに対する、ペンデドバスに接続され前記リソースノード ヘのアクセスを得るためにアクセスコマンドを発生する他のノードのよる適当な アクセスを保証する多重ノードデータ処理システムにおいて、レスポンダノード として機能するリソートノードであって、前記アクセスコマンドを処理する処理 手段及び前記処理手段が前記アクセスコマンドに応答しないようにされるときに リソース否定指示を伝送する手段を含むリソースノードと、コマンダノードとし てそれぞれ機能し且つ前記バスを介して前記リソースノードへ前記アクセスコマ ンドを伝送する手段をそれぞれ含む複数の第２のノードと、前記第２のノードの １つに接続され所定のロックアウトアサーション基準に従って前記リソース否定 指示に応答してアサートされた状態とアサートされていない状態との間で動作し うるロックアウトインディケータと、前期ロックアウトインディケータを監視し 、且つ前記ロックアウトインディケータが前記アサートされた状態にあるとき所 定のアクセスゲーテイング基準に従って前記コマンダノードからの前記アクセス コマンドの発生を阻止するロックアウトチェック手段とを備えることを特徴とす る多重ノードデータ処理システム。
  2. ２．あるリソースノードに対する、ペンデドバスに接続され前記リソースノード ヘのアクセスを得るためにアクセスコマンドを発生する他のノードによる適当な アクセスを保証する多重ノードデータ処理システムにおいて、レスポンダノード として機能するリソースノードであって、前記アクセスコマンドを処理する処理 手段及び前記処理手段が前記アクセスコマンドに応答しないようにされていると きにリソース否定指示を伝送する手段を含んでいるリソースノードと、コマンダ ノードとしてそれぞれ機能し且つ前記バスを介して前記アクセスコマンドを前記 リソースノードへ伝送する手段をそれぞれ含む複数の第２のノードと、前記第２ のノードの１つにあって前記リソース否定指示に応答して、前記第２のノードか らのアクセスコマンドが所定のロックアウトアサーション基準に従って前記リソ ースノードによる不適当な応答を受信したときロックアウトアクテイベータをア サートする手段と、前記第２のノードの１つに接続され且つ前記ロックアウトア クティベータのアサーションに応答して前記ロックアウトアクティベータがアサ ートされるときのアサートされた状態とアサートされていない状態との間で動作 しうるロックアウトインディケータと、前記ロックアウトインディケータを監視 し且つ前記ロックアウトインディケータが前記アサートされた状態にあるとき所 定のアクセスゲーテイング基準に従って前記コマンダノードからの前記アクセス コマンドの発生を阻止するロックアウトチェック手段とを備えることを特徴とす る多重ノードデータ処理システム。
  3. ３．前記ロックアウトインディケータは、信号ラインを備える請求の範囲第２項 記載のシステム。
  4. ４．前記ロックアウトインディケータ信号ラインは、ワイヤオアド接続を通して 前記第２のノードの各々に接続されている請求の範囲第３項記載のシステム。
  5. ５．前記所定のロックアウトアサーション基準は、単一のリソース否定指示の受 信である請求の範囲第２項記載のシステム。
  6. ６．前記所定のロックアウト基準は、複数のリソース否定指示の受信である請求 の範囲第２項記載のシステム。
  7. ７．前記所定のロックアウト基準は、所定の時間期間よりも長い時間期間に亘る リソース否定指示の受信である請求の範囲第２項記載のシステム。
  8. ８．前記所定のロックアウト基準は、所定の時間期間よりも長い時間期間に亘っ て前記第２のノードの前記１つが前記リソートヘのアクセスを得られないことで ある請求の範囲第２項記載のシステム。
  9. ９．アクセスコマンドを処理する前記手段は、排他的アクセスコマンドを処理す る手段を備えており、アクセスコマンドを伝送する前記手段は、排他的アクセス コマンドを伝送する手段を備える請求の範囲第２項記載のシステム。
  10. １０．前記排他的アクセスコマンドは、インターロック読取リコマンドを備え、 前記リソース否定指示はロックされた応答を備える請求の範囲第９項記載のシス テム。
  11. １１．前記ロックアウトチェック手段は、前記所定のアクセスゲーティング基準 にしたがって前記第２のノードの１つが前記バスヘのアクセスを要求しないよう にする阻止手段を備える請求の範囲第９項記載のシステム。
  12. １２．前記阻止手段は、前記ロックアウトインディケータに応答するものであリ 、ロックアウトアクテイベータは、リソース否定指示の受信に応答するものであ り、インターロック読取リコマンドを指示する信号が発生される請求の範囲第１ １項記載のシステム。
  13. １３．多重ノードデータ処理システムにおいてレスポンダノードに対する複数の コマンダノードによる適当なアクセスを保証する方法であって、前記コマンダノ ードは、各々、その後の排他的アクセスコマンドを発生する他のコマンダノード による前記レスポンダノードヘのアクセスを制限する排他的アクセスコマンドを 発生する手段を含んでいるような方法において、前記コマンダノードの第１のも のからの第１の排他的アクセスコマンドを前記レスポンダノードに受信し、前記 コマンダノードの第２のものからの第２の排他的アクセスコマンドを前記レスポ ンダノードに受信し、前記第２の受信される排他的アクセスコマンドに応答して 前記レスポンダノードから前記第２のコマンダノードヘロックされた応答を伝送 し、所定のロックアウトアサーション基準に従って前記ロックされた応答の受信 後前記第２のコマンダノードによってロックアウトインディケータをアサートさ れない状態からアサートされる状態へと作動し、前記ロックアウトインディケー タを前記コマンダノードの第３のものによって監視し、前記ロックアウトインデ ィケータがアサートされる状態にあるときに所定のアクセスゲーティング基準に 従って前記第３のコマンダノードによる排他的アクセスコマンドの発生を阻止し 、前記第２のコマンダノードが前記レスポンダノードヘのアクセスを達成した後 前記ロックアウトインディケータをリセットすることを特徴とする方法。
  14. １４．前記コマンダノードの前記第１のものからの前記第１の排他的アクセスコ マンドに応答して前記レスポンダノードにロックメカニズムをセットして前記第 １の排他的アクセスコマンドの受容を指示することを更に含む請求の範囲第１３ 項記載の方法。
  15. １５．多重ノードデータ処理システムにおいてレスポンダノードに対する複数の コマンダノードによる適当なアクセスを保証するための方法であって、前記コマ ンダノードの各々は、前記レスポンダノードへアクセスコマンドを発生する手段 を含んでいるような方法において、前記コマンダノードの第１のものから第１の アクセスコマンドを前記レスポンダノードに受信し、前記コマンダノードの第２ のものから第２のアクセスコマンドを前記レスポンダノードに受信し、前記第２ の受信されたアクセスコマンドに応答して前記レスポンダノードから前記第２の コマンダノードヘリソース否定指示を伝送し、所定のロックアウトアサーション 基準にしたがって前記リソース否定指示の受信後前記第２のコマンダノードによ ってロックアウトインディケータをアサートされていない状態からアサートされ る状態へと動作させ、前記コマンダノードの１つによって前記ロックアウトイン ディケータを監視し、前記ロックアウトインディケータが前記アサートされた状 態にあるとき、所定のアクセスゲーテイング基準に従って前記１つのコマンダノ ードによるアクセスコマンドの発生を阻止し、前記第２のコマンダノードが前記 レスポンダノードヘのアクセスを達成した後前記ロックアウトインディケータを リセットすることを特徴とする方法。
  16. １６．前記アクセスコマンドの発生を阻止する段階に続いて、前記レスポンダノ ードにアンロック書込みコマンドを受信し、前記レスポンダノードに第３のアク セスコマンドを受信し、前記レスポンダノードヘのアクセスが達成されたことを 指示するための前記レスポンダノードから応答メッセージを伝送する段階をさら に含む請求の範囲第１４項記載の方法。
JP63504135A 1987-05-01 1988-04-27 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置 Expired - Fee Related JPH0625985B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44,952 1987-05-01
US07/044,952 US4937733A (en) 1987-05-01 1987-05-01 Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system
PCT/US1988/001298 WO1988008570A1 (en) 1987-05-01 1988-04-27 Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system

Publications (2)

Publication Number Publication Date
JPH02501097A true JPH02501097A (ja) 1990-04-12
JPH0625985B2 JPH0625985B2 (ja) 1994-04-06

Family

ID=21935208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63504135A Expired - Fee Related JPH0625985B2 (ja) 1987-05-01 1988-04-27 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置

Country Status (8)

Country Link
US (1) US4937733A (ja)
EP (1) EP0357685B1 (ja)
JP (1) JPH0625985B2 (ja)
KR (1) KR930000634B1 (ja)
AU (1) AU1721388A (ja)
CA (1) CA1309504C (ja)
DE (1) DE3887886T2 (ja)
WO (1) WO1988008570A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5129089A (en) * 1987-12-18 1992-07-07 Digital Equipment Corporation Distributed interlock apparatus and distributed interlock management method
US5003464A (en) * 1988-05-23 1991-03-26 Bell Communications Research, Inc. Methods and apparatus for efficient resource allocation
US5175861A (en) * 1988-10-14 1992-12-29 Nec Corporation Lock processing system
US5175837A (en) * 1989-02-03 1992-12-29 Digital Equipment Corporation Synchronizing and processing of memory access operations in multiprocessor systems using a directory of lock bits
JPH0394321A (ja) * 1989-06-21 1991-04-19 Hitachi Ltd アクセス制御方法
US5377332A (en) * 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
JPH0664567B2 (ja) * 1989-12-25 1994-08-22 株式会社日立製作所 多重プロセッサシステム
US5239629A (en) * 1989-12-29 1993-08-24 Supercomputer Systems Limited Partnership Dedicated centralized signaling mechanism for selectively signaling devices in a multiprocessor system
US5193187A (en) * 1989-12-29 1993-03-09 Supercomputer Systems Limited Partnership Fast interrupt mechanism for interrupting processors in parallel in a multiprocessor system wherein processors are assigned process ID numbers
US5168570A (en) * 1989-12-29 1992-12-01 Supercomputer Systems Limited Partnership Method and apparatus for a multiple request toggling priority system
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5276847A (en) * 1990-02-14 1994-01-04 Intel Corporation Method for locking and unlocking a computer address
JP2665813B2 (ja) * 1990-02-23 1997-10-22 三菱電機株式会社 記憶制御装置
DE4009685C2 (de) * 1990-03-26 1994-10-20 Siemens Nixdorf Inf Syst Verfahren für einen Initialisierungsvorgang in einem Multiprozessorsystem
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JPH0451335A (ja) * 1990-06-20 1992-02-19 Oki Electric Ind Co Ltd データベース処理装置
AU633724B2 (en) * 1990-06-29 1993-02-04 Digital Equipment Corporation Interlock queueing
US5191653A (en) * 1990-12-28 1993-03-02 Apple Computer, Inc. Io adapter for system and io buses having different protocols and speeds
JPH0827755B2 (ja) * 1991-02-15 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション データの単位を高速度でアクセスする方法
US5319785A (en) * 1991-06-28 1994-06-07 Digital Equipment Corporation Polling of I/O device status comparison performed in the polled I/O device
US5454082A (en) * 1991-09-18 1995-09-26 Ncr Corporation System for preventing an unselected controller from transferring data via a first bus while concurrently permitting it to transfer data via a second bus
JPH05257851A (ja) * 1991-12-30 1993-10-08 Apple Computer Inc データの転送の順序を制御させる装置
US5410677A (en) * 1991-12-30 1995-04-25 Apple Computer, Inc. Apparatus for translating data formats starting at an arbitrary byte position
US5848297A (en) * 1991-12-30 1998-12-08 Apple Computer, Inc. Control apparatus for maintaining order and accomplishing priority promotion in a computer interconnect
US5887196A (en) * 1991-12-30 1999-03-23 Apple Computer, Inc. System for receiving a control signal from a device for selecting its associated clock signal for controlling the transferring of information via a buffer
US5640599A (en) * 1991-12-30 1997-06-17 Apple Computer, Inc. Interconnect system initiating data transfer over launch bus at source's clock speed and transfering data over data path at receiver's clock speed
US5412788A (en) * 1992-04-16 1995-05-02 Digital Equipment Corporation Memory bank management and arbitration in multiprocessor computer system
US5301283A (en) * 1992-04-16 1994-04-05 Digital Equipment Corporation Dynamic arbitration for system bus control in multiprocessor data processing system
US5428796A (en) * 1992-08-26 1995-06-27 International Business Machines Corporation System and method for regulating access to direct access storage devices in data processing systems
US5469575A (en) * 1992-10-16 1995-11-21 International Business Machines Corporation Determining a winner of a race in a data processing system
CA2150024C (en) * 1992-11-25 2001-06-12 Gregory V. Kabenjian Pipelined data ordering system
US5666515A (en) * 1993-02-18 1997-09-09 Unisys Corporation Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address
US5613139A (en) * 1994-05-11 1997-03-18 International Business Machines Corporation Hardware implemented locking mechanism for handling both single and plural lock requests in a lock message
US5630140A (en) * 1995-01-23 1997-05-13 Tandem Computers Incorporated Ordered and reliable signal delivery in a distributed multiprocessor
US5577261A (en) * 1995-01-23 1996-11-19 Tandem Computers Incorporated Ordered and reliable maintenance of inter-process relationships in a distributed multiprocessor
US5761670A (en) * 1995-12-08 1998-06-02 Sun Microsystems, Inc. System and method for space efficient object locking using global and local locks
US5732226A (en) * 1996-04-08 1998-03-24 Vlsi Technology, Inc. Apparatus for granting either a CPU data bus or a memory data bus or a memory data bus access to a PCI bus
US6560682B1 (en) 1997-10-03 2003-05-06 Intel Corporation System and method for terminating lock-step sequences in a multiprocessor system
US6078981A (en) * 1997-12-29 2000-06-20 Intel Corporation Transaction stall technique to prevent livelock in multiple-processor systems
US6115770A (en) * 1998-03-25 2000-09-05 Lsi Logic Corporation System and method for coordinating competing register accesses by multiple buses
US6151655A (en) * 1998-04-30 2000-11-21 International Business Machines Corporation Computer system deadlock request resolution using timed pulses
US6073182A (en) * 1998-04-30 2000-06-06 International Business Machines Corporation Method of resolving deadlocks between competing requests in a multiprocessor using global hang pulse logic
US6490662B1 (en) * 2000-04-29 2002-12-03 Hewlett-Packard Company System and method for enhancing the reliability of a computer system by combining a cache sync-flush engine with a replicated memory module
US6587963B1 (en) * 2000-05-12 2003-07-01 International Business Machines Corporation Method for performing hierarchical hang detection in a computer system
US8122297B2 (en) * 2007-10-18 2012-02-21 International Business Machines Corporation Method and apparatus for parallel and serial data transfer
EP2449849A4 (en) * 2009-06-29 2013-01-16 Nokia Corp RESOURCES ALLOCATION
US9053227B2 (en) * 2012-03-09 2015-06-09 Microsoft Technology Licensing, Llc Concurrent assertion
US10394636B2 (en) 2017-08-02 2019-08-27 International Business Machines Corporation Techniques for managing a hang condition in a data processing system with shared memory

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398405A (en) * 1965-06-07 1968-08-20 Burroughs Corp Digital computer with memory lock operation
FR1587102A (ja) * 1967-10-03 1970-03-13
US3528061A (en) * 1968-07-05 1970-09-08 Ibm Interlock arrangement
US3701109A (en) * 1970-11-09 1972-10-24 Bell Telephone Labor Inc Priority access system
US3761883A (en) * 1972-01-20 1973-09-25 Ibm Storage protect key array for a multiprocessing system
US3997875A (en) * 1973-01-08 1976-12-14 U.S. Philips Corporation Computer configuration with claim cycles
US3916384A (en) * 1973-06-15 1975-10-28 Gte Automatic Electric Lab Inc Communication switching system computer memory control arrangement
US3947324A (en) * 1975-04-21 1976-03-30 G. D. Searle And Co. Method for isolating high purity peroxidase
GB1536853A (en) * 1975-05-01 1978-12-20 Plessey Co Ltd Data processing read and hold facility
US3993981A (en) * 1975-06-30 1976-11-23 Honeywell Information Systems, Inc. Apparatus for processing data transfer requests in a data processing system
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
JPS5259534A (en) * 1975-11-11 1977-05-17 Panafacom Ltd Data transfer system
US4162529A (en) * 1975-12-04 1979-07-24 Tokyo Shibaura Electric Co., Ltd. Interruption control system in a multiprocessing system
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
US4075692A (en) * 1976-01-02 1978-02-21 Data General Corporation Data path configuration for a data processing system
US4055851A (en) * 1976-02-13 1977-10-25 Digital Equipment Corporation Memory module with means for generating a control signal that inhibits a subsequent overlapped memory cycle during a reading operation portion of a reading memory cycle
US4096561A (en) * 1976-10-04 1978-06-20 Honeywell Information Systems Inc. Apparatus for the multiple detection of interferences
US4099243A (en) * 1977-01-18 1978-07-04 Honeywell Information Systems Inc. Memory block protection apparatus
US4148011A (en) * 1977-06-06 1979-04-03 General Automation, Inc. Asynchronous priority circuit for controlling access to a bus
JPS596415B2 (ja) * 1977-10-28 1984-02-10 株式会社日立製作所 多重情報処理システム
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4229791A (en) * 1978-10-25 1980-10-21 Digital Equipment Corporation Distributed arbitration circuitry for data processing system
US4488217A (en) * 1979-03-12 1984-12-11 Digital Equipment Corporation Data processing system with lock-unlock instruction facility
US4313161A (en) * 1979-11-13 1982-01-26 International Business Machines Corporation Shared storage for multiple processor systems
JPS56121126A (en) * 1980-02-26 1981-09-22 Toshiba Corp Priority level assigning circuit
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
US4402040A (en) * 1980-09-24 1983-08-30 Raytheon Company Distributed bus arbitration method and apparatus
US4481573A (en) * 1980-11-17 1984-11-06 Hitachi, Ltd. Shared virtual address translation unit for a multiprocessor system
US4423384A (en) * 1981-12-21 1983-12-27 Motorola, Inc. Asynchronous multi-port arbiter
US4480307A (en) * 1982-01-04 1984-10-30 Intel Corporation Interface for use between a memory and components of a module switching apparatus
JPS58140862A (ja) * 1982-02-16 1983-08-20 Toshiba Corp 相互排他方式
GB2117939A (en) * 1982-03-29 1983-10-19 Ncr Co Data communication network and method of communication
US4490785A (en) * 1982-05-07 1984-12-25 Digital Equipment Corporation Dual path bus structure for computer interconnection
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
US4698753A (en) * 1982-11-09 1987-10-06 Texas Instruments Incorporated Multiprocessor interface device
US4568930A (en) * 1983-01-21 1986-02-04 E-Systems, Inc. Multinodal data communication network
US4543628A (en) * 1983-01-28 1985-09-24 Digital Equipment Corporation Bus for data processing system with fault cycle operation
JPS59173866A (ja) * 1983-03-24 1984-10-02 Nec Corp ロツク制御方式
US4587609A (en) * 1983-07-01 1986-05-06 Honeywell Information Systems Inc. Lockout operation among asynchronous accessers of a shared computer system resource
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
US4706190A (en) * 1983-09-22 1987-11-10 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in digital computer system
US4626843A (en) * 1983-09-27 1986-12-02 Trw Inc. Multi-master communication bus system with parallel bus request arbitration
US4594590A (en) * 1983-11-04 1986-06-10 Control Data Corporation Demand driven access mechanism
JPS60107170A (ja) * 1983-11-15 1985-06-12 Nec Corp マルチプロセッサ制御方式

Also Published As

Publication number Publication date
WO1988008570A1 (en) 1988-11-03
KR930000634B1 (ko) 1993-01-28
EP0357685A1 (en) 1990-03-14
US4937733A (en) 1990-06-26
KR890702119A (ko) 1989-12-22
JPH0625985B2 (ja) 1994-04-06
EP0357685B1 (en) 1994-02-16
DE3887886T2 (de) 1994-09-29
AU1721388A (en) 1988-12-02
CA1309504C (en) 1992-10-27
DE3887886D1 (de) 1994-03-24

Similar Documents

Publication Publication Date Title
JPH02501097A (ja) 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置
KR910007750B1 (ko) 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치
US4858116A (en) Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
JPH01502628A (ja) 多重ロック指示を使用した多重プロセッサコンピュータシステムにおけるトランザクションを開始する方法及び装置
US4979097A (en) Method and apparatus for interconnecting busses in a multibus computer system
EP0358716B1 (en) Node for servicing interrupt request messages on a pended bus
US5428794A (en) Interrupting node for providing interrupt requests to a pended bus
JPH01502623A (ja) 複数のノードによる保留バスへのアクセスを制御するシステム
JPH02503367A (ja) 保留バスを用いて割り込みに応じる装置及び方法
JPH01502627A (ja) ノードがバスへのアクセス権を得るようにする装置及び方法
US5341510A (en) Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor
JPH02500226A (ja) マルチプロセッサコンピュータシステムにおいてシステムリソースへの充分なアクセスを確保するコマンダノード方法及び装置
JPH06110847A (ja) 共通バスシステムにおける排他制御方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees