JPH06110847A - 共通バスシステムにおける排他制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 共通バスシステムにおいて、各プロセッサか
らのバス使用権要求とロック要求の発行に際し、インタ
フェースの削減を図るとともにファームウェアの介入を
抑え、性能向上を図る。 【構成】 共通バス上に複数のプロセッサ１，２及びシ
ステム制御部３が接続され、各プロセッサ１，２からシ
ステム制御部３へバス使用権要求及びロック要求を送出
する。システム制御部３では各プロセッサ１，２からの
バス使用権要求を調停し、許可信号を生成し、またロッ
クフラグを備えロック要求を調停し、ロック成功時許可
信号を生成する。これらの２つの許可信号の論理和をと
って各プロセッサ１，２へ送出する。各プロセッサで
は、本許可信号を受け取るまで後続のシステム制御部へ
の要求送出を抑止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共通バスシステムにお
ける排他制御方式に関し、特に共有資源であるバス，ロ
ック等の獲得制御方式に関する。

【０００２】

【従来の技術】システムに複数のプロセッサが存在する
マルチプロセッサシステムにおいては、主記憶中等にシ
ステムに共有な情報として、あるいはプロセッサ間の通
信のために共有領域が存在する。この共有領域を各プロ
セッサがアクセスする場合、排他制御が必要となる。

【０００３】従来の排他制御では、主記憶中にロックバ
イトを設け、テストアンドセットコマンド等によりロッ
クバイトをアクセスする方式となっていた。

【０００４】この方式は、各プロセッサがロックを取り
たい場合は、主記憶アクセスの一部としてテストアンド
セットコマンドを共通バスを介して発行する。

【０００５】主記憶では、本コマンドによりアクセスア
ドレスのロックバイトを読み出し、読み出しデータがオ
ール“０”であれば書込みデータを書込み、読み出しデ
ータがオール“０”でなければ、何もせず、いずれの場
合でも読み出しデータを要求元プロセッサへ返却する。

【０００６】要求元プロセッサは返却された読出しデー
タよりデータがオール“０”であれば、ロック成功と判
断して共有領域のアクセスを行う。データがオール
“０”でなければロック不成功なので、ロック成功まで
テストアンドセットコマンドを送出することになる。ま
た、アンロックを行う場合は、主記憶アクセスコマンド
によってロックバイトにオール“０”を書き込むことに
より実現していた。

【０００７】また、他の方式として専用のロックフラグ
をハードウェアで設ける方式がある。この方式は、シス
テム制御部等にロックフラグを設け、各プロセッサから
専用インタフェースを使ってロックフラグのアクセスを
行うものである。専用インタフェースでは、各プロセッ
サからシステム制御部へロック要求，アンロック要求を
行い、システム制御部から各プロセッサへロック成功の
通知を行う。

【０００８】各プロセッサは、ロックを取りたい場合に
専用インタフェースでロック要求を行い、ロックが成功
すると、システム制御部からロック成功の通知が返却さ
れ、各プロセッサは本信号によってロック成功を判断し
て共有領域へアクセスを行う。

【０００９】ロックが成功するまでロック成功の通知は
来ないため、この間に各プロセラッサはハードウェアに
よって後続のアクセスを抑止するか、あるいはファーム
ウェアによってロック成功の通知を監視し、後続のアク
セスの発行を抑えることになる。

【００１０】また、ロックフラグをリセットする場合
は、アンロック要求によって専用インタフェースを介し
てリセットを行う。この場合、アンロック要求以前に共
有領域への書き込みを行っている場合は、書き込みが完
了するのを待ち合わせてからアンロック要求を出す必要
がある。

【００１１】

【発明が解決しようとする課題】以上説明したような排
他制御方式においては、以下のような問題点があった。
まず、テストアンドセットでロックを取る方式において
は、主記憶中にロックバイトが存在するため、主記憶ア
クセスが生じロック成功が判定されるまで時間がかかる
こと、また読出したデータによりロック成功か否か判断
しなければならないため、さらに判定に時間がかかり、
性能低下を招くことになる。

【００１２】また、ロック成功するまで無駄なロック要
求、すなわち主記憶アクセスが生じるため、システムス
ループットの低下を招くことになる。

【００１３】次に専用のロックフラグを設けるケースで
は、インタフェースを専用に設けねばならず、プロセッ
サ間のインタフェース増加となってしまい、ＨＷ量が増
加するためのシステム信頼性の低下を招くことになる。

【００１４】また、アンロック要求を専用インタフェー
スで行っているため、直前に主記憶への書込みを行って
いる場合は、書き込みの完了までアンロック要求を抑え
る必要があり、この間の待ちによって性能低下を招くこ
とになってしまう。

【００１５】本発明の目的は、インタフェースの削減を
図るとともにファームウェアの介入を抑えて性能向上を
図る共通バスシステムにおける排他制御方式を提供する
ことにある。

【００１６】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る共通バスシステムにおける排他制御方
式は、複数のプロセッサ及びシステム制御部が共通バス
に接続されたシステムにおける排他制御方式であって、
各プロセッサは、システム制御部へ資源要求として、バ
ス使用権を獲得するためのバス使用権要求及び排他制御
のためのロック要求を送出する手段を有しており、シス
テム制御部は、前記各プロセッサからのバス使用権要求
を所定の優先順位に従って調停し、バス使用権が獲得さ
れると各プロセッサ対応にバス使用許可信号を出力する
バス要求調停手段と、システム制御部内に存在するロッ
ク中か否かを示すロックフラグを参照し、ロック中でな
ければロックフラグをセットするとともにロック成功信
号を出力するロック要求制御手段とを有し、前記バス使
用許可信号と前記ロック成功信号の論理和を資源要求許
可として各プロセッサへ送出する機能を備えており、前
記資源要求許可を受けたプロセッサは、前記資源要求が
バス使用権要求であればバスサイクルを起動し、バスに
リクエストを送出するとともに後続の資源要求を発行
し、前記資源要求がロック要求であれば後続の資源要求
を発行する機能を備えたものである。

【００１７】また、前記システム制御部内の前記ロック
フラグは、共通バス上のコマンドによってリセットされ
るものである。

【００１８】また、各プロセッサにキャッシュメモリを
備えるとき、各プロセッサ内にロック要求が送出される
とセットされ、前記ロック要求による資源要求許可によ
ってリセットされるロックリクエストフラグを備え、前
記ロックリクエストフラグが“１”の間は、前記ロック
要求の後続のキャッシュアクセスを抑止し待たせるもの
である。

【００１９】

【作用】バス使用権要求とロック要求をまとめて資源要
求として位置づけ、先行する資源要求が許可されるまで
後続の資源要求を保持する。従って、ロック成功をファ
ームウェア等で判断することなく、単にロック要求の後
に主記憶アクセス要求をコーディングしておけば、ロッ
ク待ちの場合はハードウェア的に待ち合わせることとな
る。

【００２０】

【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示すブロック図であ
る。図２は本発明を用いたシステムのシステム構成を示
す図である。図３，図４は、図１の特定の部分を詳細に
表した図である。

【００２１】図１，図２に示すように、２台のプロセッ
サ（ＰＲ０，ＰＲ１）１，２と、主記憶装置（ＭＭＵ）
４と、システム制御部（ＳＣＵ）３とが共通バスに接続
されている。

【００２２】各プロセッサ１，２は、主記憶装置４に存
在する共有領域をアクセスして動作している。プロセッ
サ１，２は互いに非同期に動作しているため、共有領域
をアクセスするにあたっては、排他制御のためにロック
を取得してから主記憶上の共有領域をアクセスする。

【００２３】図１において、プロセッサ２はプロセッサ
１と同一のものであるため詳細な図は省略してある。

【００２４】図１においてプロセッサ１では、リクエス
ト生成部１０１より主記憶アクセス要求、あるいはロッ
ク要求，アンロック要求が発生すると、コマンド信号Ｒ
ＣＭＤにコマンドコードが乗せられコマンドレジスタ１
０４にセットされると共に、コマンドデコード部１０５
で主記憶アクセス要求かロック要求かのいずれであるか
が判別され、主記憶アクセス要求又はロック要求であれ
ば主記憶アクセスコマンドデコード信号ＢＣＭＤが
“１”となり、主記憶アクセス要求レジスタ１０６が
“１”にセットされる。またロック要求であれば、ロッ
ク要求デコード信号ＬＣＭＤが“１”となり、ロック要
求レジスタ１０７が“１”にセットされる。

【００２５】主記憶アクセス要求レジスタ１０６が
“１”にセットされると、その出力ＢＳＲＱがアンドゲ
ート１２１に入力され、バスリクエスト抑止信号ＢＲＳ
及びキャッシュリードヒット信号ＲＤＨＴが“０”であ
れば、バス使用権要求レジスタ１０９に“１”がセット
される。そしてシステム制御部３へバス使用権要求信号
ＢＳＲＱ０が“１”として送出される。

【００２６】システム制御部３では詳細を後述するよう
に、バスの使用権を調停し、プロセッサ０にバス使用権
が与えられると、資源要求許可信号ＡＣＰ０を“１”と
して送出する。

【００２７】バス使用権要求レジスタ１０９は、バス使
用権が与えられるまでリクエスト信号を保持しており、
資源要求許可信号ＡＣＰ０が“１”となることでリセッ
トされる。また、資源要求許可信号ＡＣＰ０は、アンド
ゲート１２５に入力され、アンドゲート１２５にはバス
使用権要求レジスタ１０９の出力が入力されており、資
源要求許可信号ＡＣＰ０が“１”となったことでアンド
ゲート１２５の出力が“１”となり、バスドライバ１１
３をハイインピーダンス状態から出力状態にしてコマン
ドバスＣＢＵＳに、あらかじめコマンドレジスタ１０４
の出力をセットしていたバスコマンドレジスタ１０８の
内容を出力する。

【００２８】ロック要求レジスタ１０７が“１”にセッ
トされた場合は、その出力がアンドゲート１２３に入力
され、リクエスト抑止信号ＲＱＳが“０”であれば、ロ
ック要求レジスタ１１０及びロック待ちレジスタ１１１
が“１”にセットされる。そして、システム制御部３へ
ロック要求信号ＬＫＲＱ０が“１”として送出される。

【００２９】システム制御部３では、ロック成功か否か
を判定し、ロック成功したタイミングで資源要求許可信
号ＡＣＰ０を“１”として送出する。

【００３０】ロック要求レジスタ１１０及びロック待ち
レジスタ１１１は、ロック成功までリクエスト信号を保
持しており、資源要求許可信号ＡＣＰ０が“１”となる
ことでリセットされる。

【００３１】次に、バス使用権要求レジスタ１０９ある
いはロック要求レジスタ１１０が“１”のとき、後続に
リクエストが発生し、主記憶アクセス要求レジスタ１０
６あるいはロック要求レジスタ１０７が“１”にセット
された場合を説明する。

【００３２】バス使用権要求レジスタ１０９及びロック
要求レジスタ１１０の出力は、オアゲート１３０に入力
され、その出力はアンドゲート１２４に入力される。ア
ンドゲート１２４の一方の入力は、資源要求許可信号Ａ
ＣＰ０の反転信号が入力されている。従って、アンドゲ
ート１２４の出力であるリクエスト抑止信号ＲＱＳは、
バス使用権要求レジスタ１０９かロック要求レジスタ１
１０が“１”のときで資源要求許可信号ＡＣＰ０が
“０”のとき、“１”となる。

【００３３】このリクエスト抑止信号ＲＱＳは、ロック
要求レジスタ１０７のホールド端子に入力され、ロック
要求レジスタ１０７の内容を保持するとともに、アンド
ゲート１２３に入力され、ロック要求レジスタ１１０へ
のセットを抑止する。

【００３４】また、リクエスト生成部１０１にも入力さ
れ、後続のリクエスト発行が抑止される。さらに、アン
ドゲート１２２にも入力され、キャッシュリードヒット
信号ＲＤＨＴが“０”ならば、リクエスト抑止信号ＲＱ
Ｓが“１”のときオアゲート１３１の入力に“１”が入
力され、オアゲート１３１出力であるバスリクエスト抑
止信号ＢＲＳが“１”になる。この出力は、主記憶アク
セス要求レジスタ１０６，コマンドレジスタ１０４，ア
ドレスレジスタ１０３のホールド端子に入力され、各レ
ジスタの内容を保持するとともにアンドゲート１２１に
入力され、バス使用権要求レジスタ１０９へのセットを
抑止し、さらにリクエスト生成部１０１に入力され、後
続のリクエストの発行が抑止される。

【００３５】以上のようにして先行するリクエストの資
源要求許可が返却されるまで後続のリクエストは発行を
抑止されることになる。

【００３６】次に、キャッシュアクセスについて説明す
る。通常、主記憶アクセスコマンドが発行され、主記憶
アクセス要求レジスタ１０６が“１”にセットされると
ともにコマンドレジスタ１０４，アドレスレジスタ１０
３に所定のデータがセットされる。

【００３７】アドレスレジスタ１０３の内容は、キャッ
シュ制御部１０２に送出され、キャッシュヒットか否か
が判定される。キャッシュヒットの場合は、ヒット信号
ＨＩＴが“１”となり、アンドゲート１２０に入力され
る。コマンドレジスタ１０４の出力は、コマンドデコー
ダ１１２に入力され、主記憶読出しコマンドであればコ
マンドデコーダ１１２の出力が“１”となり、アンドゲ
ート１２０に入力される。

【００３８】アンドゲート１２０の出力であるリードヒ
ット信号ＲＤＨＴが“１”になると、その出力はアンド
ゲート１２２に反転信号が入力され、その出力は単に
“０”となり、オアゲート１３１の出力は、ロックリク
エスト中信号ＬＫＢが“０”であれば“０”となる。ま
た、アンドゲート１２１にリードヒット信号ＲＤＨＴの
反転信号が入力されているため、アンドゲート１２１の
出力は“０”となる。

【００３９】従って、コマンドが読出しリクエストでキ
ャッシュヒットした場合は、バスリクエストが送出され
ず、また先行するリクエストの状態にかかわらず、リク
エストはホールドされない。

【００４０】ここで先行するリクエストがロックリクエ
ストで後続するリクエストが読出しリクエストでキャッ
シュヒットしたケースを説明する。

【００４１】ロックリクエストの場合は前述したように
ロック待ちレジスタ１１１が“１”にセットされ、ロッ
クが成功するまで、すなわち資源要求許可信号ＡＣＰ０
が“１”になるまでホールドされる。この間に後続リク
エストが読出しリクエストでキャッシュヒットした場合
は、前述したようにリードヒット信号ＲＤＨＴが“１”
になり、オアゲート１３１の入力が“０”になるが、ロ
ック待ちレジスタ１１１が“１”であり、アンドゲート
１２６に入力され、資源要求許可信号ＡＣＰ０の反転信
号が他方入力されているため、資源要求許可信号ＡＣＰ
０が“０”の間は、その出力であるロック待ち信号ＬＫ
Ｂが“１”となり、オアゲート１３１に入力される。従
ってオアゲート１３１の出力が“１”となり、後続のリ
クエストはキャッシュヒットリードにもかかわらず、ホ
ールドされる。

【００４２】以上がプロセッサ１の内部動作である。次
にシステム制御部３の詳細について説明する。図３はシ
ステム制御部３内のロック要求調停部６の詳細図であ
る。プロセッサ１及び２からロック要求信号ＬＫＲＱ
０，ＬＫＲＱ１がそれぞれ入力される。ロック要求信号
ＬＫＲＱ０が“１”になると、アンドゲート５２０に入
力され、ロックフラグ信号ＬＫＦＧが“０”、すなわち
ロックがとられていない状態であれば、アンドゲート５
２０の出力が“１”となり、ロック成功信号ＬＳＣ０が
“１”として送出されるとともに、オアゲート５３０に
入力され、ロックフラグ５０１が“１”にセットされ
る。

【００４３】ロック要求信号ＬＫＲＱ１が“１”となっ
た場合も同様であるが、ロック要求信号ＬＫＲＱ０，Ｌ
ＫＲＱ１が同時に“１”で入力された場合は、アンドゲ
ート５２１にロック要求信号ＬＫＲＱ０の反転信号が入
力されるため、アンドゲート５２１の出力が“０”とな
り、プロセッサ１側はロック不成功となり、優先制御が
行われる。

【００４４】また、バスコマンド情報ＢＣＭＤがコマン
ドバスＣＢＵＳから入力され、デコーダ５０２に入力さ
れる。デコーダ５０２ではアンロックコマンドであれ
ば、その出力であるアンロック信号ＵＬＫが“１”とな
り、ロックフラグ信号ＬＫＦＧをリセットしてアンロッ
ク動作が行われる。

【００４５】次に図４を用いてバス要求制御部５を説明
する。プロセッサ１及び２からバス使用権要求信号ＢＳ
ＲＱ０，ＢＳＲＱ１が入力され、それぞれアンドゲート
６２０，６２１に入力される。バス使用権要求信号ＢＳ
ＲＱ０が“１”になると、バス使用可能信号ＢＦＲが
“１”であれば、アンドゲート６２０の出力であるバス
使用可能信号ＢＡＣ０が“１”となり、出力されると同
時にオアゲート６３０に入力され、出力信号のバスリク
エスト信号ＢＲＱが“１”となる。

【００４６】このとき、コマンドバスＣＢＵＳ上には、
プロセッサ０からのバスコマンドが送出され、入力バッ
ファ３０１を介してバスコマンド情報ＢＣＭＤとして入
力される。これは、デコーダ６０２に入力され所定のバ
スサイクルが出力される。このバスサイクルはバスを専
有するサイクルでありコマンドによって異なる。

【００４７】バスリクエスト信号ＢＲＱが“１”のと
き、選択回路６０４はデコーダ６０２の出力を選択し、
バスサイクルレジスタ６０１に入力される。また、オア
ゲート６３１の入力が“１”となり、バスサイクルレジ
スタ６０１は入力データをセットする。バスサイクルレ
ジスタ６０１の出力は比較回路６０３に入力され、
“０”と等しいかチェックされ、等しくなければ、バス
使用可能信号ＢＦＲが“０”となる。これは、インバー
タ６０５に入力され、出力は“１”となりオアゲート６
３１に入力され、バスサイクルレジスタ６０１は入力デ
ータをセットする。この時点でバスリクエスト信号ＢＲ
Ｑは“０”となっているため、選択回路６０４はバスサ
イクルレジスタ６０１の内容を減算器６０６によって１
減算した値が入力される。

【００４８】この動作はバスサイクルレジスタ６０１の
内容が“０”になるまで繰り返される。この間、バス使
用可能信号ＢＦＲは“０”となっているため、アンドゲ
ート６２０，６２１の出力は“０”となり、バス使用可
能信号ＢＡＣ０，ＢＡＣ１は“０”のままとなる。バス
使用権要求信号ＢＳＲＱ１が“１”となった場合も同様
の動作であるが。バス使用権要求信号ＢＳＲＱ０，ＢＳ
ＲＱ１が同時に“１”となった場合は、バス使用権要求
信号ＢＳＲＱ０がアンドゲート６２１に反転して入力さ
れるため、アンドゲート６２１の出力は“０”となり、
プロセッサ１側はバス使用許可が与えられず、優先制御
が行われる。

【００４９】以上のようにして出力されたロック成功信
号ＬＳＣ０，ＬＳＣ１とバス使用可能信号ＬＳＣ０，Ｌ
ＳＣ１は、システム制御部３にてオアゲート３３０，３
３１によって、それぞれプロセッサ毎にオアされて資源
要求許可信号ＡＣＰ０，ＡＣＰ１として各プロセッサに
出力される。

【００５０】最後に図５のタイミングチャートを用いて
本実施例の全体動作の時間的経過を説明する。図５のＴ
０〜Ｔ４，Ｔ２０〜Ｔ２６の各Ｔは１マシンサイクルを
意味している。

【００５１】プロセッサ１で共有領域アクセス事象が発
生すると、ロック要求及び主記憶読出しアクセス要求が
発生する。これらは、Ｔ０，Ｔ１でロック要求レジスタ
１０７，主記憶アクセス要求レジスタ１０６が“１”に
セットされる。

【００５２】そして、ロック要求レジスタ１１０，バス
使用権要求レジスタ１０９が次のＴ１，Ｔ２でそれぞれ
“１”にセットされ、システム制御部３にリクエストを
発行する。これらの要求は、Ｔ１，Ｔ２で資源要求許可
信号ＢＡＣＰ０が“１”として返却され、システム制御
部３ではロックフラグ５０１がＴ２で“１”にセットさ
れる。この後、プロセッサ０では所定の動作を実行す
る。

【００５３】このとき、プロセッサ２で同様に共有アク
セス事象が発生し、Ｔ２，Ｔ３でプロセッサ２内のロッ
ク要求レジスタ１０７及び主記憶アクセス要求レジスタ
１０６が“１”にセットされると、Ｔ３ではロック要求
レジスタ１１０が“１”にセットされる。しかし、Ｔ２
にてすでにロックフラグ５０１が“１”にセットされて
いるため、資源要求許可信号ＡＣＰ１は“０”のままで
あり、ロック要求レジスタ１１０はホールド状態とな
る。

【００５４】また、主記憶アクセス要求レジスタ１０６
による読出しリクエストは、キャッシュヒットしてキャ
ッシュリードヒット信号ＲＤＨＴが“１”になっている
が、ロック待ちフラグ１１１が“１”になっていること
から、ロック待ち信号ＬＫＢが“１”のままであるた
め、キャッシュアクセスはヒットしているにもかかわら
ず、実行抑止状態となり、主記憶アクセス要求レジスタ
１０６はホールド状態となる。

【００５５】次にプロセッサ１の共有領域アクセスが終
了すると、最終の書込みリクエスト及びアンロック要求
が発生する。これらはＴ２１，Ｔ２２で主記憶アクセス
要求レジスタ１０６にそれぞれセットされ、Ｔ２２，Ｔ
２３でバス使用権要求レジスタ１０９にセットさそ、シ
ステム制御部３へリクエストを送出する。

【００５６】この要求は、Ｔ２２，Ｔ２３で資源要求許
可信号ＢＡＣＰ１が“１”として返却され、Ｔ２３，Ｔ
２４でバス上にコマンドが送出され、ロックフラグ５０
１はＴ２５でリセットされる。これを契機としてプロセ
ッサ１側のロック要求は成功し、Ｔ２５で資源要求許可
信号ＢＡＣＰ０が“１”として返却され、またロック待
ち信号ＬＫＢが“０”になり、主記憶アクセス要求レジ
スタ１０６のホールドが解除され、Ｔ２５でキャッシュ
リードヒットしたリクエストが実行される。

【００５７】以上がタイミングチャートを元にした一連
のロック要求，主記憶アクセス要求の流れとなってい
る。

【００５８】以上説明した実施例はプロセッサが２台の
ときの例を示したが、２台以上の場合でも有効である。

【００５９】

【発明の効果】以上説明したように本発明は、ロック機
構をハードウェアで設け、バス使用権要求とロック要求
をまとめて資源要求として位置づけ、先行する資源要求
が許可されるまで後続の資源要求を保持する構成とした
ことにより、ロック成功をファームウェア等で判断する
ことなく、単にロック要求の後に主記憶アクセス要求を
コーディングしておけば、ロック待ちの場合はハードウ
ェア的に待ち合わせるため、ロック成功時の処理時間，
ロック待ちのロス時間が最小となり、性能向上を図るこ
とができる。

【００６０】さらに、本構成ではインタフェース信号を
最小にすることが可能となり、システム信頼性を向上で
きる。

【００６１】さらに、ロック機構のリセットを共通バス
コマンドで実現したことから、アンロック要求の直前の
主記憶書込みとの時間関係をファームウェアで意識する
ことなく、コーディング可能となり、主記憶アクセスの
待ち合わせ等のロスがなくなり、性能向上を図ることが
できる。

【００６２】また、ロック要求が不成功であった直後の
主記憶読み出し要求がキャッシュにヒットしていた場合
でも、キャッシュヒットをハードウェア的に抑止してロ
ック要求が成功するまで待ち合わせるため、ファームウ
ェアはロック不成功，キャッシュヒット等を意識するこ
となく、コーディング可能となり、性能向上を図ること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明のシステム構成を示すブロック図であ
る。

【図３】図１に示したロック要求調停部の回路図であ
る。

【図４】図１に示したバス要求制御部の回路図である。

【図５】本実施例の動作を示すタイミングチャートであ
る。

【符号の説明】

１ プロセッサ ２ プロセッサ ３ システム制御部 ４ 主記憶装置 １０１ リクエスト生成部 １０２ キャッシュ制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサ及びシステム制御部が
   共通バスに接続されたシステムにおける排他制御方式で
   あって、 各プロセッサは、システム制御部へ資源要求として、バ
   ス使用権を獲得するためのバス使用権要求及び排他制御
   のためのロック要求を送出する手段を有しており、 システム制御部は、前記各プロセッサからのバス使用権
   要求を所定の優先順位に従って調停し、バス使用権が獲
   得されると各プロセッサ対応にバス使用許可信号を出力
   するバス要求調停手段と、システム制御部内に存在する
   ロック中か否かを示すロックフラグを参照し、ロック中
   でなければロックフラグをセットするとともにロック成
   功信号を出力するロック要求制御手段とを有し、前記バ
   ス使用許可信号と前記ロック成功信号の論理和を資源要
   求許可として各プロセッサへ送出する機能を備えてお
   り、 前記資源要求許可を受けたプロセッサは、前記資源要求
   がバス使用権要求であればバスサイクルを起動し、バス
   にリクエストを送出するとともに後続の資源要求を発行
   し、前記資源要求がロック要求であれば後続の資源要求
   を発行する機能を備えたものであることを特徴とする共
   通バスシステムにおける排他制御方式。
2. 【請求項２】 前記システム制御部内の前記ロックフラ
   グは、共通バス上のコマンドによってリセットされるも
   のであることを特徴とする請求項１に記載の共通バスシ
   ステムにおける排他制御方式。
3. 【請求項３】 各プロセッサにキャッシュメモリを備え
   るとき、各プロセッサ内にロック要求が送出されるとセ
   ットされ、前記ロック要求による資源要求許可によって
   リセットされるロックリクエストフラグを備え、前記ロ
   ックリクエストフラグが“１”の間は、前記ロック要求
   の後続のキャッシュアクセスを抑止し待たせることを特
   徴とする請求項２に記載の共通バスシステムにおける排
   他制御方式。