JPH02213976A - 多重処理コンピユータ及びプロセツサ間通信方法 - Google Patents

多重処理コンピユータ及びプロセツサ間通信方法

Info

Publication number
JPH02213976A
JPH02213976A JP1338892A JP33889289A JPH02213976A JP H02213976 A JPH02213976 A JP H02213976A JP 1338892 A JP1338892 A JP 1338892A JP 33889289 A JP33889289 A JP 33889289A JP H02213976 A JPH02213976 A JP H02213976A
Authority
JP
Japan
Prior art keywords
processor
mailbox
message
command
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1338892A
Other languages
English (en)
Other versions
JPH0795318B2 (ja
Inventor
Timothy V Bolan
テイモシイー・ビンセント・ボーラン
Josephine A Boston
ジヨセフイン・アン・ボストン
Joseph Hanrahan Donald
ドナルド・ジヨセフ・ハンラーハン
Laubli Bernhard
バーンハード・ローブリイ
Arthur Ling David
デヴイド・アーサー・リング
Thomas Rundle Alfred
アルフレツド・トーマス・ランデル
David J Shippy
デヴイド・ジエームズ・シイツピイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02213976A publication Critical patent/JPH02213976A/ja
Publication of JPH0795318B2 publication Critical patent/JPH0795318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、データ処理の分野に関し、より詳しくは、効
率的なプロセッサ間通信機構を備えた多重処理コンピュ
ータ・システムに関する。
B、従来の技術 多重処理システムでは、通常、あるプロセッサが別のプ
ロセッサと通信できるようにする何らかの機構が存在す
る。通常、あるプロセッサが、別のプロセッサにメツセ
ージを送ろうとする場合、メツセージとプロセッサ間通
信用アドレス・ポインタを入れる。このメツセージ伝送
を行なうには、送信側プロセッサと受信側プロセッサが
主記憶装置にアクセスしなければならない。これは、主
記憶装置及びその関連回路にとって負担となり、主記憶
装置への他のアクセスを遅延させ、全体的システム性能
を低下させる。
従来のプロセッサ間通信の手法に伴うもうひとつの問題
は、全メツセージが主記憶、装置を通過しなければなら
ない場合、サービス・プロセッサなど特殊なタイプのプ
ロセッサとの通信が難しいこトチする。サービス・プロ
セッサは、種々の診断動作、保守動作、誤り回復動作を
行ない、通常。
7ステム全体を静止させないと、主記憶装置に書き込む
ことができない。したがって、サービス・プロセッサは
、システム全体をダウンさせずにメツセージを別のプロ
セッサに送ることができず、そのため、サービス・プロ
セッサが誤り回復動作を実行する能力が制限される。
多重処理通信を改善しようとする従来の試みは、複雑で
、非効率的であり、構造化され、硬化していて、往々に
して、全プロセッサに同じサイクル時間を持たせ、同期
したクロック・パルスから外れて動作させることを必要
とした。さらに、これら従来の試みは、プロセッサ間メ
ツセージの安全保護と保全性に充分に対処したものでは
なかった。
C9発明の概要及び解決すべき課題 本発明の主目的は、効率的なプロセッサ間通信機構をも
つ多重処理システムを提供することにある。
本発明のもう一つの目的は、主記憶装置の使用を必要と
しないプロセッサ間通信機構をもつ多重処理システムを
提供することにある。
本発明のもう一つの目的は、様々なグループのプロセッ
サが使用するのに充分な柔軟さをもつプロセッサ間通信
機構をもつ多重処理システムを提供することにある。
上記およびその他の目的は、本明細書で開示するプロセ
ッサ間通信機構をもつ多重処理システムによって達成さ
れる。
本発明の多重処理システムでは、複数のプロセッサがプ
ロセッサ間通信機構に接続されている。プロセッサ間通
信機構は、調停回路、メールボックス回路、プロセッサ
割込み回路を有する。本発明のプロセッサ間通信機構は
、集中式であり、主記憶装置の使用を必要としない。こ
のため、プロセッサは互いに迅速かつ効率的に通信し合
うことができる。調停回路は、複数プロセッサによるプ
ロセッサ間通信機構の同時アクセスを防止し、プロセッ
サから送られたコマンドを復号し、それらのコマンドを
、コマンドに応じて、プロセッサ割込み回路またはメー
ルボックス回路に経路指定する。本発明のメールボック
ス回路は、メツセージを送信側プロセッサから受は取り
、それを所定の受信側プロセッサに安全かつ確実に送る
。ブロセーlす割込み回路は、プロセッサ開割込みの処
理により、プロセッサ間通信処理を容易にする。
メールボックス回路は、複数のメールボックス項目を有
するメールボックス・アレイを含んでいる。各メールボ
ックス項目は、メッセージ・フィールドとロック・フィ
ールドを含み、各ロック・フィールドは、ロック・ビッ
トとロックIDを含んでいる。各プロセッサは、メール
ボックス項目の一部を、それ自体の使用のため留保して
いる。
多重処理システムの各プロセッサは、1個または複数の
コマンドを介して、本発明のプロセッサ間通信機構と通
信する。
本発明のプロセッサ間通信機構は、サービス・プロセッ
サが直接アクセスでき、したがってサービス・プロセッ
サは、システム全体を静止させずに、システムの他のプ
ロセッサと通信できる。
D、実施例 第1図は、本発明の多重処理システムの構成図である。
プロセッサ10は、通信バス41を介してプロセッサ間
通信機構50に接続され、バス46を介して主記憶装置
40に接続されている。プロセッサ20は、通信バス4
2を介してプロセッサ間通信機構50に接続され、バス
47を介して主記憶装置40に接続されている。サービ
ス・プロセッサ30は、通信バス43を介してプロセッ
サ間通信機構50に接続されている。
好ましい実施例では、プロセッサ10は、入出力処理装
置(IOPU)であり、プロセッサ20は命令処理装置
(IPU)であるが、これらのプロセッサは他の機能を
有することもでき、それも、本発明の範囲に含まれる。
サービス・プロセッサ30は、種々の診断手順、保守手
順、誤り回復手順を実行するもので、とりわけ、初期プ
ログラム・ロードを開始し、汎用レジスタを変更及び表
示し、プログラム状況ワードを変更および表示すること
ができる。線41ないし47は、すべて直接接続バスと
して示しであるが、他のどのような種類の通信経路も使
用できる。
プロセッサ10と20の間の割込みは、プロセッサ間通
信機構50のプロセッサ割込み回路80により、プロセ
ッサ割込みレジスタ11及び21を用いて処理されるが
、それについては後でより詳しく考察する。サービス・
プロセッサ30は特殊な性質をもつため、サービス・プ
ロセッサ30とシステムの他のどのプロセッサとの間で
の割込みも、通常、プロセッサ間通信機構50のプロセ
ッサ割込み回路80によって処理されない。その代り、
サービス・プロセッサ30とシステムの他のどのプロセ
ッサとの間での割込みも、通常、サービス・プロセッサ
割込みレジスタ12及び22と保守インターフェース3
2によって処理される。
好ましい実施例では、サービス・プロセッサ割込みレジ
スタ12および22は、以下の第1表に示すように、4
種の異なる割込み条件を記憶しておくことが可能である
第1表 プロセッサ/サービス・プロセッサ割込み条件プロセッ
サ/サービス・プロセッサ割込み要求サービス・プロセ
ッサ/プロセッサ割込み応答サービス・プロセッサ/プ
ロセッサ割込み要求プロセッサ/サービス・プロセッサ
割込み応答サービス・プロセッサ30は、保守インター
フェース32からバス44およびシステム保守ハードウ
ェア・インターフェース33を介してサービス・プロセ
ッサ割込みレジスタ12に送られるサービス・プロセッ
サ/プロセッサ割込み要求により、プロセッサ10に割
り込む。好ましい実施例では、システム保守ハードウェ
ア・インターフェース33を用いると、サービス・プロ
セッサ30t−多1処理システムの残りの部分に直接接
続することが可能となる。次いで、サービス・プロセッ
サ30は、サービス・プロセッサ割込みレジスタ12か
らバス44を介して保守インターフェース32に送られ
る、プロセッサ/サービス・プロセッサ割込み応答を待
つ。サービス・プロセッサ3oも、同様にしてプロセッ
サ20に割り込むが、バス45を介し、サービス・プロ
セッサの割込みレジスタ22を用いて行なう。
プロセッサ10は、サービス・プロセッサ割込みレジス
タ12からバス44を介して保守インターフェース32
に送られるプロセッサ/サービス・プロセッサ割込み要
求により、サービス・プロセッサ30に割り込む。次い
で、プロセッサ1oは、保守インターフェース32から
バス44を介シテサービス・プロセッサ割込みレジスタ
12に送られるサービス・プロセッサ/プロセッサ割込
み応答ヲ待つ。プロセッサ20も、同様にしてサービス
・プロセッサ30に割り込むが、バス45を介し、サー
ビス・プロセッサの割込みレジスタ22を用いて行なう
好ましい実施例では、サービス・プロセッサ30が単一
コマンドで全システム・プロセッサに割込みを送ろうと
するなど特殊な場合に、サービス・プロセッサ30から
システムの他のどのプロセッサへの割込みも、プロセッ
サ間通信機構50のプロセッサ割込み回路80によって
実行できる。全プロセッサに割り込めるという能力は、
プロセッサ割込み回路80の独得の能力であって、後で
より詳しく説明する。
!!旦亘 再び第1図を参照すると、プロセッサ間通信機構50は
、調停回路60、プロセッサ割込み回路80、メールボ
ックス回路100を含んでいる。
通信バス41ないし43が、調停回路60に入力を供給
する。調停回路60は、プロセッサ割込み回路80およ
びメールボックス回路100に接続されている。
第2図は、本発明のプロセッサ間通信機構50のより詳
細な構成図である。調停回路60は、複数のプロセッサ
によるプロセッサ間通信機構60の同時アクセスを防止
する。調停回路60はまた、プロセッサからのコマンド
を復号して、そのコマンドに応じて、それをプロセッサ
割込み回路80またはメールボックス回路100に経路
を指定する。
調停回路80は、保持レジスタ81−63、アービタ6
4、マルチプレクサ65、コマンド復号器66から構成
されている。
プロセッサ10は、多重処理システム内で、プロセッサ
20と通信しようとする場合、情報を通信バス41を介
して保持レジスタ61に送る。情報は、コマンド、アド
レス、さらに任意選択で、メツセージやロック・データ
や割込みデータなどのデータを含んでいる。保持レジス
タ61が情報を含んでいる場合、要求信号が要求線71
を介してアービタ64に渡され、情報がデータ線74を
介してマルチプレクサ65の入力端に提示される。
アービタ64は、データ線74上の情報を取ってこれを
コマンド復号器66に供給するようにマルチプレクサ6
5に指令する制御信号を、制御線77を介してマルチプ
レクサ65に送る。コマンド復号器68は、そのコマン
ドを復号し、これを、プロセッサ割込み回路80または
メールボックス回路100に送る。
好ましい実施例では、各コマンドは5ビツトから構成さ
れ、したがって2”5=32種のコマンドが可能である
。コマンド復号器は、各5ビツト・コマンドごとに別々
のwinters式を生成することにより、各コマンド
を復号する。minterm式とは、ANDすると論理
的に真となる可能性のあるすべての項の1つを形成する
最小の1組のビットである。この復号動作は、周知のデ
ィジタル論理設計技法を用いて配列された単純な論理回
路によって実行できる。この回路の実際の設計は、設計
者が選択するコマンドのコーディングに応じて変わる。
この論理回路は、各有効コマンドごとに1本ずつのコマ
ンド復号線を有する。ある復号線が活動状態になるのは
、そのコマンド復号線に関連するコマンドを回路が受は
取ったときである。
可能な32種のコマンドのうち、10種が有効である、
すなわち復号器によって認識され、残りは将来の利用の
ために留保されている。無効コマシトは、誤り信号を立
ち上げる。復号器は、適当な機構によって利用されるm
interm式(信号)を送出する。プロセッサ割込み
コマンドは、プロセッサ割込み回路80に送られ、他の
すべてのコマンドは、メールボックス回路100に送ら
れる。
これらのコマンドについては、後でより詳しく検討する
第3図は、好ましい実施例のアービタ64を、より詳細
に示す。保持レジスタ61からの要求線71上に信号が
存在する場合、コマンド線77が活動化されて、マルチ
プレクサ65に、データ線74上の情報を取り、それを
コマンド復号器66に供給するように指令する。これは
、要求線72または73あるいはその両方に信号が同時
に送られた場合にも実行される。したがって、プロセッ
サ10には常に、アービタ64においてプロセッサ20
および30よりも高い優先順位が与えられる。
保持レジスタC2からの要求線72上には信号が存在す
るが、要求線71上には信号がない場合は、コマンド線
78が活動化され”C,マルチプレクサ85に、データ
線75上の情報を取って、それをコマンド復号器66に
供給するように指令する。これは、要求線73上に信号
が同時に送られた場合にも実行される。したがって、プ
ロセッサ20には常に、アービタ64においてプロセッ
サ10よりは高くないが、プロセッサ30よりは高い優
先順位が与えられる。
保持レジスタ63からの要求線73上には信号が存在す
るが、要求線71または72上には信号がない場合、コ
マンド線79が活動化されて、マルチプレクサ65に、
データ線76上の情報を取って、それをコマンド復号器
66に供給するように指令する。これは、要求線71ま
たは72上に同時に送られた信号がない場合にだけ実行
される。
特定の応用例で、プロセッサに与えられた優先順位を変
更したい場合には、線71−73及び77−79を入れ
かえることにより、アービタ64を容易に修正できる。
アービタ64はまた、より複雑な優先順位方式を処理す
るように修正するごともできる。
メールボックス回路 再び第2図を参照すると、メールボックス回路100は
、メツセージを送信側プロセッサから受は取り、これを
所期の受信側プロセッサに安全かつ確実に供給する。メ
ールボックス回路100は、メールボックス・アレイ1
05、メツセージ出力レジスタ160、ロック出力レジ
スタ181から構成されている。メールボックス・アレ
イ105は、メールボックス部分110.120.13
0を含んでいる。メールボックス部分110.120.
130は、後で詳細に説明するように、それぞれ、プロ
セッサ10.20.30で使用するように確保されてい
る。各メールボックス部分は、1個または複数のメール
ボックス項目を含んでいる。各メールボックス項目は、
メッセージ・フィールド140及びロック・フィールド
150を含んでいる。
メールボックス項目を、第4図により詳しく示す。好ま
しい実施例では、メッセージ・フィールド140は、8
バイトのデータから構成されているが、このフィールド
はより小さくてもより大きくてもよく、それらも本発明
の範囲内に含まれる。
通常、この8バイトのデータは、あるプロセッサから別
のプロセッサへのメツセージである。ただし、タスク制
御ブロックを用いるプロセッザ相互間の非同期通信など
の場合には、後でより詳細に説明するように、メッセー
ジ・フィールド140は、メッセージ・フィールド・セ
グメント141とメッセージ・フィールド・セグメント
142に分割される。この場合、セグメント141は、
主記憶装置40内にあるタスク制御ブロックの開始アド
レスを含んでいる。セグメント142は、タスク制御ブ
ロックの終了アドレスを含んでいる。
ロック・フィールド150は、ロック・ビット151お
よびロックID152を含んでいる。好ましい実施例で
は、関連するメールボックス項目がプロセッサによって
使用されていない場合、ロック・ビット151はOであ
る。メールボックス項目が使用中の場合は、ロック・ビ
ット151は1であり、ロックIDフィールド152は
そのメールボックス項目を使用しているプロセッサの識
別標識を含んでいる。
再び第2図を参照すると、プロセッサ割込み回路80は
、プロセッサ開割込みを処理することにより、プロセッ
サ間通信処理を容易にする。プロセッサ割込み回路80
は、保持レジスタ81−83、アービタ84、マルチプ
レクサ85、出力レジスタ87−88から構成されてい
る。アービタ84は、前に考察し、第3図により詳細に
示したアービタ64とほぼ同じである。
コマンド復号器66は、プロセッサ割込みコマンドを復
号すると、そのコマンドをプロセッサ割込み回路80に
送る。プロセッサ割込み回路80は、調停回路60とほ
ぼ同様であることに留意されたい。そうなっているのは
、プロセッサ割込みコマンドは、メールボックス回路1
00に送られる他のコマンドよりも実行に長くかかるこ
とがあるので、プロセッサ割込みコマンド用に余分の保
持域を設けるためである。
好ましい実施例では、コマンド復号器66は4つのクロ
ック・サイクルTo、TI、T2、T3を用いて、コマ
ンドを復号し実行する。Toで、コマンドがコマンド復
号器66によって復号され、1本のコマンド復号線が活
動状態になる。これ以後、制御信号の厳密な順序は、実
行されるコマンドに応じて変わる。たとえば、READ
  MESSAGEコマンドが復号されると、メールボ
ックス項目のアドレスがメールボックス・アレイ105
にゲートされる。アレイはアドレスされた位置にアクセ
スし、メツセージが出力レジスタ1θ0に送られ、そこ
から要求側プロセッサに戻される。
これらの段階が、クロック・サイクルT 1−73で実
行される。
コマンド復号線を使って、Tクロックを制御論理回路を
通ってゲートさせ、どの動作をいつ行なうのか決定する
。たとえば、PROCESSORINTERRUPTコ
マンドが復号されると、このコマンドはT2信号を適切
な保持レジスタ(81,82,83)にゲートして、ア
ドレスおよびデータをラッチする。ある種の動作は複数
のコマンドによって実行され、したがって、数本のコマ
ンド復号線をORI、て、Tクロックをゲートすること
が可能である。たとえば、数個のコマンドが、メールボ
ックス項目のロック・フィールドを読み取らせる。これ
らのコマンドが結合されて、ロック・フィールドを読み
取り、出力データを出力レジスタ161中にラッチする
プロセッサ間通信を容易にするために多重処理システム
のプロセッサが使用できるコマンドを、下記の第2表に
示す。
第2表 メールボックス回路コマンド WRITE  MESSAGE READ  MESSAGE READ  LOCK WRITE  LOCR TEST  AND  SET  LOCKRESET
   LOCK TEST  AND   SET   LOCK  A
NDREAD   MESSAGE RESET   LOCK  AND  WRITEM
ESSAGE TEST  AND  SET  LOCK  AND
WRITE   MESSAGE PROCESSORINTERRUPTWRITE  
MESSAGE(メツセージ書込み)コマンドは、メツ
セージをシステム内の別のプロセッサに送ろうとするプ
ロセッサが使用する。
このコマンドは、別のプロセッサに送るメツセージを含
んでいる。好ましい実施例では、このコマンドは最大8
ビツト長まで可能であるが、この長さは異なる値でもよ
く、それも本発明の範囲に含まレル。WRITE  M
ESSAGE=+vンpも、メールボックス・アレイ1
05中のメールボックス項目のアドレスを含んでいる。
このメールボックス項目は、メツセージ・アレイの、そ
のメツセージの送り先のプロセッサ用に確保されている
部分にある。このコマンドをコマンド復号器66が受は
取ると、メツセージは、アドレスされているメールボッ
クス項目のメッセージ・フィールド140に入れられる
READ  MESSAGE(メツセージ読取り)コマ
ンドは、別のプロセッサによってメールボックス項目の
1つに入れられたメツセージを読み取ろうとするプロセ
ッサが使用する。このコマンドは、プロセッサが読み取
ろうとするメツセージを有する、メールボックス項目の
アドレスを含んでいる。このコマンドをコマンド復号器
66が受は取ると、メツセージが、アドレスされている
メールボックス項目から検索されて、メツセージ出力レ
ジスタ160に入れられ、そこからメツセージは、戻り
線49を介してコマンドを出したプロセッサに送られる
ロック−コマンド READ  LOCK (ロック読取り)コマンドは、
メールボックス項目のロック・フィールドに含まれてい
るデータを読み取ろうとするプロセッサが使用する。こ
のコマンドは、プロセッサが読み取ろうとするロック・
フィールドに対応する、メールボックス項目のロック・
フィールドを含んでいる。このコマンドをコマンド復号
器66が受は取ると、アドレスされたメールボックス項
目のロック・フィールド150に含まれているデータが
、アドレスされたメールボックス項目から検索され、ロ
ック出力レジスタ1θ1に入れられ、そこから、戻り線
49を介して、コマンドを出したプロセッサに送られる
WRITE  LOCK(ロック書込み)コマンドは、
メールボックス項目のロック・フィールドにデータを書
き込もうとするプロセッサが、使用スル。このコマンド
は、プロセッサが書き込もうとするデータを、プロセッ
サが書き込もうとするロック・フィールドに対応するメ
ールボックス項目のアドレスと共に含んでいる。このコ
マンドをコマンド復号器66が受は取ると、データが、
ロック・フィールド150中のアドレスされたメールボ
ックス項目に入れられる。
電源投入時など、アレイ内にパリティが不良のデータが
存在する場合に、このコマンドを使ってアレイを初期設
定することができる。
TEST  AND  SET  LOCK(ロック・
テスト/セット)コマンドは、メールボックス項目のロ
ック・フィールドを検査して、メールボックス項目が使
用中かどうかを調べて、使用中でなければ、データをロ
ック・フィールドに書き込もうとするプロセッサが使用
する。このコマンドは、プロセッサが書き込もうとする
データを、プロセッサが書き込もうとするロック・フィ
ールドに対応するメールボックス項目のアドレスと共に
含んでいる。このコマンドをコマンド復号器66が受は
取ると、アドレスされているロック中フィールドの最上
位ビットが検査される。ロック・フィールドの最上位ビ
ットがOで、メールボックス項目が使用されていないこ
とを示す場合には、プロセッサからのデータが、指定さ
れたメールボックス項目のロック・フィールドに書き込
まれる。好ましい実施例では、このデータは、その要求
を行なっているプロセッサの識別標識となる。このデー
タをロック・フィールドに挿入(シ、さらに最上位ビッ
トを1に設定)することにより、プロセッサは、このメ
ールボックス項目を使用中であることを指示する。ロッ
ク・フィールドの最上位ビットが1の場合には、書込み
は行なわれない。どちらの場合でも、コマンドを受は取
る前にロック・フィールドに含まれていたデータがロッ
ク出力レジスタ161に入れられ、そこから戻り線49
を介して、そのコマンドを出したプロセッサに送られる
RESET  LOCK(ロック・リセット)コマンド
は、メールボックス項目をもはや使用していないことを
指示しようとするプロセッサが、使用する。このコマン
ドは、もはや必要としないメールボックス項目のアドレ
スを含んでいる。このコマンドをコマンド復号器66が
受は取ると、アトレースされたメールボックス項目に対
応するロック・フィールドの最上位ビットがOにリセッ
トされて、メールボックス項目が使用されていないこと
を示す。このビットが既に0になっていた場合でも、エ
ラー・フラグは立たない。規約により、プロセッサは、
このコマンドを、使用中のメールボックス項目にのみ使
用する。
組合せコマンド これらのコマンドの使用効率を上げるため、上記に示し
たコマンドから構成される組合せコマンドを多重処理シ
ステムのプロセッサが使用して、プロセッサ間通信を容
易にすることができる。
TEST  AND  SET  LOCK  AND
READ  MESSAGE(ロック・テスト/セット
およびメツセージ読取り)コマンドは、上記のTEST
  AND  SET  LOCKコマンドとREAD
  MESSAGEコマンドの両方を使用しようとする
プロセッサが使用する。
RESET  LOCK  AND  WRITEME
SSAGE (ロック・リセットおよびメツセージ書込
み)コマンドは、上記のRESET  LOCKコマン
ドとWRITE  MESSAGEコマンドの両方を使
用しようとするプロセッサが使用する。
TEST  AND  SET  LOCK  AND
WRITE  MESSAGE(ロック・テスト/セッ
トおよびメツセージ書込み)コマンドは、上記のTES
T  AND  SET  LOCKコマンドとWRI
TE  MESSAGEコマンドの両方を使用しようと
するプロセッサが使用する。ロック書込みもメツセージ
書込みも、ロック・フィールドが、メールボックス項目
が使用中であることを指示している場合には、行なわれ
ない。
プロセッサ割込み回路コマンド PRCESSORINTERRUPT(プロセッサ割込
み)コマンドは、それ自体の割込みも含めて、プロセッ
サ割込みをセットまたはリセットしようとするプロセッ
サが使用する。このコマンドは、目的とするプロセッサ
のアドレスと、プロセッサ割込みをセットまたはリセッ
トする1バイトの割込みデータとを含んでいる。好まし
い実施例では、このアドレスは、より多くの機能と柔軟
性をもたらすようにコーディングされている。
コーディングを用いて、アドレス−フィールドを圧縮し
て、個々のプロセッサまたはプロセッサ・グループにア
ドレスするのに充分なアドレスがもたらされるようにす
る。たとえば、アドレス1000はプロセッサ10、ア
ドレス1001はプロセッサ20である。アドレス11
11は、プロセッサ10もプロセッサ20を含む「全プ
ロセッサ」に対するアドレスである。このような「同報
通信」アドレスを使用する際、プロセッサ割込み回路8
0は、データ・バイトをそのグループの全プロセッサに
送らなければならず、全部が応答し終わるまで待つ。
たとえば、プロセッサ10が、1バイトの割込みデータ
をプロセッサ20に送ろうとする場合、プロセッサ割込
みコマンドを、アドレス「1001」と共に保持レジス
タ81に送る。調停回路60は、コマンド復号器66に
コマンドを提示し、復号器66はコマンドを復号して、
そのコマンドと割込みデータ・バイトを、プロセッサ割
込み回路80内の保持レジスタ81に送る。調停回路8
0は、すでに考察した調停回路60と同様に動作し、最
終的には、割込みバイトをプロセッサ20専用の出力レ
ジスタ88に入れる。次いで、割込みバイトは戻り線4
9を介して、プロセッサ20に送り戻される。
サービス・プロセッサ30は、前に考察したように、サ
ービス・プロセッサ・インターフェース12および22
を介してプロセッサ10および20との間に専用の割込
み機構を有し、プロセッサ割込み回路80からはアドレ
スできない。ただし、サービス・プロセッサ30は、プ
ロセッサ割込みコマンドを出すことができ、単一コマン
ドによって全システムに割込みを送ろうとする場゛合な
ど特殊な場合にそうする。
第1図ではプロセッサ10およびプロセッサ20だけが
、プロセッサ割込み回路80からアドレス可能なものと
して示しであるが、入出カプロセッサ、命令プロセッサ
、あるいは他の種類のプロセッサなど、いくつかの追加
プロセッサを多重処理システムに含めることができ、プ
ロセッサ割込み回路80によってそれらにアドレスでき
る。特定のどのプロセッサも、望むなら、複数のグルー
プに割り当てることができる。たとえば、「全プロセッ
サ」を包含するグループが実施でき、別のグループは「
全入出カプロセッサ」にすることができる。
この例では、各入出カプロセッサは両方のグループに含
まれる。追加のプロセッサを加える場合には、対応する
追加の保持レジスタと出力レジスタを追加し、アービタ
64および84を、当業者にとって既知の方式で僅かに
修正する。
皇立皇■ 上記コマンドが本発明の多重処理システムでどのように
使用できるか、次に数例について考察する。
プロセッサ10/プロセッサ20 期 この例は、本発明を使って、どのようにすれば、プロセ
ッサ10に同期的にメツセージをプロセッサ20に送ら
せ、プロセッサ20にその同期メツセージに応答させ、
プロセッサ10にプロセッサ20からの応答を待たせる
ことができるかを示すものである。プロセッサ10は、
TEST  AND  SET  LOCK  AND
  WRITE  MESSAGEコマンドを、プロセ
ッサ20との同期通信用に確保されているメールボック
ス部分120中のメールボックス項目のアドレスに出し
、ロックが得られたかどうかを検査する。ロックが得ら
れた場合、メールボックス項目に書き込まれたデータは
メツセージ情報を含み、ロック・フィールドはプロセッ
サ10のロックIDを含んでいる。
ロックが得られなかった場合は、プロセッサ10は、メ
ールボックス項目のロックが解除されるのを待たなけれ
ばならない。さらに、ロック・ビットが、メールボック
ス項目が使用中であることを示すOに設定されて、プロ
セッサ10がロックを解除するまで、他の全プロセッサ
がプロセッサ20との同期通信を使用するのを防止する
次に、プロセッサ10は、処理を待っている同期メツセ
ージがメールボックス中にあることを示す割込みを、プ
ロセッサ20に送る。プロセッサ10は、PROCES
SORINTERRUPTコマンドを用いて、プロセッ
サ20中で同期割込みビットを設定する。プロセッサ2
0は、すぐにその割込みを検出し、メールボックス中で
メツセージが待っていることに気付く。次いで、プロセ
ッサ20が、READ  MESSAGEコマンドを使
ってメツセージを得る。次に、プロセッサ20は、PR
OCESSORINTERRUPTコマンドを用いて、
処理中の割込みをリセットする。プロセッサ20は、そ
の資源をこのメツセージの処理専用とし、WRITE 
 MESSAGEコマンドを使って、プロセッサ10に
同期応答するために確保されているメールボックス・ア
レイ部分110内にある、メールボックス・アレイのメ
ールボックス項目のアドレスに、メツセージ応答を入れ
戻す。メツセージ処理が完了したので、プロセッサ20
は、PROCESSORINTERRUPTコマンドを
使ってプロセッサ10中で応答割込みビットをセットし
てそのことを示す。
プロセッサ20は、メツセージ処理を完了したので、別
のタスクに進むことができる。
その間、に、プロセッサ10は、プロセッサ20がメツ
セージ処理を完了していて、応答がメールボックス・ア
レイ中にあることを知らせる、応答割込みビットを検出
する。プロセッサ10は、READ  MESSAGE
コマンド、次いでRESET  LOCKコマンドを実
行することにより、その応答を得る。メツセージ応答が
、必要に応じて解析され、処理が完了する。プロセッサ
20用の同期通信資源が、再度どのプロセッサにも利用
可能となる。
この例は、いくつかのメールボックス・コマンドおよび
プロセッサ割込みコマンドを使って、メツセージおよび
メツセージ応答を複数プロセッサ中で処理するものであ
る。両方向に通信を行なうために、主記憶装置にアクセ
スする必要はなり、シたがって大きな性能上の利点が得
られる。
プロセッサ10 プロセッサ20 非同期通信は、各プロセッサが非同期通信を受は取るご
とに、主記憶装置40に記憶されたタスク制御ブロック
のリストを定義することによって行なわれる。メールボ
ックス項目のメッセージ・フィールド140に8バイト
・メツセージ(第4図)を入れる代わりに、タスク制御
ブロックの見出し情報を使用する。具体的に言うと、メ
ッセージ・フィールド・セグメント141は、主記憶装
置40中のタスク制御ブロックの開始アドレスを含み、
メッセージ・フィールド142はタスク制御ブロックの
終了アドレスを含んでいる。
プロセッサ10がプロセッサ20で非同期的に実行する
必要のあるタスクを見つけると、そのタスクが主記憶装
置40中のタスク制御ブロックに入れられる。次いで、
プロセッサ10は、TEST  AND  SET  
LOCK  AND  READ  MESSAGEコ
マンドを、プロセッサ20との非同期通信用に確保され
ているメールボックス項目のアドレスに出す。次いで、
プロセッサ10は、ロックが得られているかどうか検査
し、そうである場合には、その見出しデータを使用する
次に、プロセッサ10は、タスク制御ブロックをプロセ
ッサ20のリスト上に待ち行列として入れ、PROCE
SSORINTERRUPTコマンドを使って、この待
ち行列化がリスト上の最初の項目かどうかをプロセッサ
20に知らせる。これが最初の項目でない場合は、規約
により、割込みは既に設定済みである。次いで、リスト
見出しがメールボックス項目中で更新され、ロックがR
ESET  LOCK  AND  WRITE  M
ESSAGEコマンドでリセットされる。これで、プロ
セッサ10の非同期通信への関与が終了し、資源が解放
され、他のプロセッサがタスクをプロセッサ20のリス
ト上に待ち行列として入れ、または外すことができるよ
うになる。
プロセッサ20が非同期通信のための割込みを検出する
と、メールボックス項目に含まれているタスク制御ブロ
ックの見出しは、再び、TESTAND  SET  
AND  READ  MESSAGEコマンドによっ
てアクセスされる。ロックが得られている場合は、プロ
セッサ20は、連係リストの待ち行列からリストの項目
を外すことができる。ロックが得られていない場合は、
非同期タスクを待ち行列から外すことはできない。
ロックが得られると、プロセッサ20は、リストの待ち
行列から最上位項目を外す。プロセッサがそれ自体のリ
スト中の最終項目を除去中の場合には、PROCESS
ORINTERRUPTコマンドを使用し、それ自体の
割込みビットをアドレスすることにより、非同期通信割
込みがリセットされる。これは、リストの保全性を維持
するため、プロセッサ20がメールボックス・ロックを
保持する間に行なわなければならない。
RESET  LOCK  AND  WRITEME
SSAGEコマンドを使用して、 タスク制御ブロック
の見出しが更新され、ロックがリセットされる。これで
、プロセッサ20の非同期通信への関与が終了し、他の
プロセッサに資源が解放されて、プロセッサ20がリス
トから取り除いたばかりのタスクを実行している間に、
より多くのタスクをプロセッサ20のリストに待ち行列
として入れることが可能になる。
この例は、少数のメールボックス・コマンドをプロセッ
サ割込みコマンドと一緒に使って、多くのプロセッサが
個々の作業リストにアクセスして、作業をあるリストか
ら別のリストに迅速かつ効率的に渡せるようにするもの
である。
サービス・プロセッサ30/プロセッサ20次に、本発
明をどのように使用すれば、指定されたアドレスから始
めて、主記憶装置40を表示しようという操作員の要求
を溝足させることができるかを示す。操作員は、指定し
たアドレスから始めて主記憶装置の64バイトを表示す
るようにとの要求を、鍵盤入力によりサービス・プロセ
ッサ30に送る。サービス・プロセッサ30は、まずW
RITE  MESSAGEコマンドを用いて、8バイ
トのデータを、サービス・プロセッサ30/プロセッサ
20通信用に確保されているメールボックス・アレイ部
分120中のメールボックス項目のメッセージ・フィー
ルドに書き込む。このデータは、プロセッサ20に主記
憶装置40から読み取るよう指令する、あらかじめ定義
したコマンド、ならびに主記憶装置アドレスを含んでい
る。
次いで、サービス・プロセッサ30は、5ERVICE
  PROCESSORTOPROCESSORINT
ERRUPT  REQUESTを、保守インターフェ
ース32から、プロセッサ20へのバス。45を介して
、サービス・プロセッサ割込みレジスタ22に送る。次
に、サービス・プロセッサ30は、プロセラササ20か
らバス45を介してPROCESSORTO5ERVI
CE  PROCESSORINTERRUPT  R
ESPONSEが送られてくるのを待つ。
プoセyす20it、5ERVIcE  PROCES
SORTo  PROCESSORINTERRUPT
  REQUESTを検出すると、READ  MES
SAGEコマンドを出して、メールボックス項目に含ま
れているメツセージを読み取る。次いで、プロセッサ2
0は、メツセージを検査して、サービス・プロセッサ3
0が指定された主記憶装置アドレスから始まる64バイ
トのデータを要求していることを解読する。
プロセッサ20は、主記憶装置のアドレスから始まる8
バイトのデータを読み取る。次いで、WRITE  M
ESSAGEコマンドを用いて、このデータを、サービ
ス・プロセッサ30用に確保されているメールボックス
・アレイ部分130の最初のメールボックス項目のメッ
セージ・フィールドに転送する。好ましい実施例では、
サービス・プロセッサ30は、この例に記載したような
データ転送を効率的に処理するため、いくつかのメール
ボックス項目をメールボックス・アレイ部分130中に
自分用に確保しである。
次いで、プロセッサ20は、主記憶装置40から次の8
バイトを読み取り、もう1つのWRI TE  MES
SAGEコマンドを用いて、このデータを、メールボッ
クス・アレイ部分130中のサービス・プロセッサ30
用に確保されている第2のメールボックス項目のメツセ
ージ中フィールドに書き込む。この過程は、64バイト
がすべて主記憶装置から読み取られ、メールボックス・
アレイ部分130中の後続のメールボックス項目に転送
されるまで、続く。
次いで、プロセッサ20は、バス45を介して、PRO
CESSORTo  5ERVICE  PROCES
SORINTERRUPT  RESPONSEを送っ
て、サービス・プロセッサ30に応答する。次に、サー
ビス・プロセッサ30は、数個のREAD  MESS
AGEコマンドを用いて、そのメールボックス項目のメ
ッセージ・フィールドに含まれているデータを読み取る
。最後に、サービス・プロセッサ30は、操作員卓上に
、要求された64バイトのデータを出力する。
本発明を、好ましい実施例および代替の実施例に関して
説明したが、当業者なら理解できるように、本発明の精
神、範囲、および教示から逸脱せずに、本発明に種々の
細部変更を加えることができる。したがって、本明細書
で開示される内容は、頭足の特許請求の範囲に指定され
ている内容にょうてのみ、限定されるものとする。
E9発明の効果 以上のように本発明によれば、主記憶装置を使用せずに
プロセッサ間通信を効率よく実行することができる。
【図面の簡単な説明】
第1図は、本発明の多重処理システムの構成図である。 第2図は、本発明のプロセッサ間通信機構の構成図であ
る。 第3図は、本発明のプロセッサ間通信機構のアービタ回
路の回路図である。 第4図は、本発明のメールボックス項目の説明図である
。 10.20・・・・プロセッサ、11.12.21.2
2・・・・プロセッサ割込みレジスタ、30・・・・サ
ービス・プロセッサ、32・・・・保守インタフェース
、33・・・・システム保守ハードウェア・インタフェ
ース、40・・・・主記憶装置、41.42.43・・
・・通信バス、50・・・・プロセッサ間通信機構、6
0・・・・調停回路、61−63・・・・保持レジスタ
、64・・・・アービタ、e5・・・・マルチプレクサ
、66・・・・コマンド復号器、71−73・・・・要
求線、74−76・・・・データ線、77・・・・制御
線、78.79・・・・コマンド線、80・・・・プロ
セッサ割込み回路、100・・・・メールボックス回路
。 出願人  インターナシ日ナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  頓  宮  孝  −(外1名) システム禰遣2 萬 1 回

Claims (4)

    【特許請求の範囲】
  1. (1)第1プロセッサと、 第2プロセッサと、 上記第1プロセッサ及び上記第2プロセッサに接続され
    、主記憶装置を使用せずに直接、上記第1プロセッサと
    上記第2プロセッサの間の通信を制御するプロセッサ間
    通信手段とを含む効率的なプロセッサ間通信を有する多
    重処理コンピュータ・システムであって、 上記プロセッサ間通信手段が、さらに、 上記第1プロセッサと上記第2プロセッサに接続され、
    一時に1つのプロセッサにだけ上記プロセッサ間通信手
    段へのアクセスを許す調停手段と、上記調停手段に接続
    され、上記第1プロセッサと上記第2プロセッサの間で
    プロセッサ間メッセージを伝達するメールボックス手段
    と を含む、多重処理コンピュータ。
  2. (2)第1プロセッサと第2プロセッサの間に接続され
    、上記第1プロセッサ向けメッセージを保持するための
    第1メールボックス項目と、上記第2プロセッサ向けメ
    ッセージを保持するための第2メールボックス項目とを
    有するプロセッサ間通信手段を備えた多重処理システム
    における、第1プロセッサと第2プロセッサの間の通信
    方法であって、 上記第1プロセッサが、上記第2プロセッサ向けメッセ
    ージを含み、上記第2メールボックスのアドレスを指定
    するメッセージ書込みコマンドを、上記プロセッサ間通
    信手段に送る段階と、 上記プロセッサ間通信手段が、上記第2プロセッサ向け
    の上記メッセージを上記第2メールボックス項目に入れ
    る段階と、 上記第2プロセッサが、上記第2メールボックス項目の
    アドレスを指定するメッセージ読取りコマンドを、上記
    プロセッサ間通信手段に送る段階と、 上記プロセッサ間通信手段が、上記伝送段階に応答して
    、上記第2プロセッサ向けの上記メッセージを上記第2
    プロセッサに送る段階と を含むプロセッサ間通信方法。
  3. (3)第1プロセッサと第2プロセッサの間に接続され
    、上記第1プロセッサ向けメッセージを保持するための
    第1メールボックス項目と、上記第2プロセッサ向けメ
    ッセージを保持するための第2メールボックス項目とを
    有し、上記各メールボックス項目がメッセージ・フィー
    ルドとロック・フィールドを有するという、プロセッサ
    間通信手段を備えた多重処理システムにおける、上記第
    1プロセッサと上記第2プロセッサの間の通信方法であ
    って、 上記第1プロセッサが、上記第2プロセッサ向けメッセ
    ージを含み、第2メールボックス項目のアドレスを指定
    する、ロック・テスト/セット及びメッセージ書込みコ
    マンドをプロセッサ間通信手段に送る段階と、 上記プロセッサ間通信手段が、上記第2メールボックス
    項目のロック・フィールドをテストして、上記第2メー
    ルボックス項目が使用できるかどうかを決定する段階と
    、 上記プロセッサ間通信手段が、上記テスト段階で上記第
    2メールボックス項目が使用できたことを示すのに応答
    して、上記第1プロセッサの識別標識を、上記第2メー
    ルボックス項目の上記ロック・フィールドに入れる段階
    と、 上記プロセッサ間通信手段が、上記テスト段階で上記第
    2メールボックス項目が使用できたことを示すのに応答
    して、上記第2プロセッサ向けの上記メッセージを上記
    第2メールボックス項目に入れる段階と、 上記第2プロセッサが、上記第2メールボックス項目の
    アドレスを指定するメッセージ読取りコマンドを、上記
    プロセッサ間通信手段に送る段階と、 上記プロセッサ間通信手段が、上記伝送段階に応答して
    、上記第2プロセッサ向けの上記メッセージを、上記第
    2プロセッサに送る段階と を含むプロセッサ間通信方法。
  4. (4)第1プロセッサと第2プロセッサの間に接続され
    、上記第1プロセッサ向けメッセージを保持するための
    第1メールボックス項目と、上記第2プロセッサ向けメ
    ッセージを保持するための第2メールボックス項目とを
    有し、プロセッサ割込み手段をも有し、上記各メールボ
    ックス項目がメッセージ・フィールドとロック・フィー
    ルドを有するという、プロセッサ間通信手段を備えた多
    重処理システムにおける、上記第1プロセッサと上記第
    2プロセッサの間の通信方法であって、 上記第1プロセッサが、上記第2プロセッサ向けメッセ
    ジを含み、上記第2メールボックス項目のアドレスを指
    定する、ロック・テスト/セット及びメッセージ書込み
    コマンドを、上記プロセッサ間通信手段に送る段階と、 上記プロセッサ間通信手段が、上記第2メールボックス
    項目のロック・フィールドをテストして、上記第2メー
    ルボックス項目が使用できるかどうかを決定する段階と
    、 上記プロセッサ間通信手段が、上記テスト段階で上記第
    2メールボックス項目が使用できたことを示すのに応答
    して、上記第1プロセッサの識別標識を、上記第2メー
    ルボックス項目の上記ロック・フィールドに入れる段階
    と、 上記プロセッサ間通信手段が、上記テスト段階で上記第
    2メールボックス項目が使用できたことを示すのに応答
    して、上記第2プロセッサ向けの上記メッセージを上記
    第2メールボックス項目に入れる段階と、 上記第1プロセッサが、上記第2プロセッサ向け割込み
    を含んでいるプロセッサ割込みコマンドを、上記プロセ
    ッサ間通信手段に送る段階と、上記プロセッサ間通信手
    段が、上記第2プロセッサ向けの上記割込みを、上記第
    2プロセッサに送る段階と、 上記第2プロセッサが、上記第2プロセッサ向けの上記
    割込みに応答して、上記第2メールボックス項目のアド
    レスを指定するメッセージ読取りコマンドを、上記プロ
    セッサ間通信手段に送る、段階と、 上記プロセッサ間通信手段が、上記伝送段階に応答して
    、上記第2プロセッサ向けの上記メッセージを上記第2
    プロセッサに送る段階と を含むプロセッサ間通信方法。
JP1338892A 1988-12-29 1989-12-28 多重処理コンピユータ及びプロセツサ間通信方法 Expired - Fee Related JPH0795318B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29189088A 1988-12-29 1988-12-29
US291890 1988-12-29

Publications (2)

Publication Number Publication Date
JPH02213976A true JPH02213976A (ja) 1990-08-27
JPH0795318B2 JPH0795318B2 (ja) 1995-10-11

Family

ID=23122305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1338892A Expired - Fee Related JPH0795318B2 (ja) 1988-12-29 1989-12-28 多重処理コンピユータ及びプロセツサ間通信方法

Country Status (2)

Country Link
EP (1) EP0376003A3 (ja)
JP (1) JPH0795318B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019139135A (ja) * 2018-02-14 2019-08-22 京セラドキュメントソリューションズ株式会社 画像形成装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600623B1 (en) * 1992-12-03 1998-01-21 Advanced Micro Devices, Inc. Servo loop control
EP0640929A3 (en) * 1993-08-30 1995-11-29 Advanced Micro Devices Inc Interprocessor communication via a post MEV.
GB9505724D0 (en) * 1995-03-21 1995-05-10 Newbridge Networks Corp ATM without traffic shaping
WO2004046950A1 (en) * 2002-11-15 2004-06-03 Infineon Technologies Ag Mailbox interface between processors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387143A (en) * 1977-01-12 1978-08-01 Toshiba Corp Multiplex data processor
JPS5914197A (ja) * 1982-07-14 1984-01-25 Fuji Electric Co Ltd マルチプロセツサシステム
JPS6398761A (ja) * 1986-10-15 1988-04-30 Fujitsu Ltd プロセツサ間の通信制御方式

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547252A (en) * 1977-06-20 1979-01-19 Hitachi Ltd Program control system
US4204251A (en) * 1977-12-28 1980-05-20 Finn Brudevold Interconnection unit for multiple data processing systems
IT1126475B (it) * 1979-12-03 1986-05-21 Honeywell Inf Systems Apparato di comunicazione tra piu' processori
US4698753A (en) * 1982-11-09 1987-10-06 Texas Instruments Incorporated Multiprocessor interface device
US4722048A (en) * 1985-04-03 1988-01-26 Honeywell Bull Inc. Microcomputer system with independent operating systems
IT1184553B (it) * 1985-05-07 1987-10-28 Honeywell Inf Systems Architettura di sistema a piu' processori

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387143A (en) * 1977-01-12 1978-08-01 Toshiba Corp Multiplex data processor
JPS5914197A (ja) * 1982-07-14 1984-01-25 Fuji Electric Co Ltd マルチプロセツサシステム
JPS6398761A (ja) * 1986-10-15 1988-04-30 Fujitsu Ltd プロセツサ間の通信制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019139135A (ja) * 2018-02-14 2019-08-22 京セラドキュメントソリューションズ株式会社 画像形成装置

Also Published As

Publication number Publication date
JPH0795318B2 (ja) 1995-10-11
EP0376003A3 (en) 1991-12-18
EP0376003A2 (en) 1990-07-04

Similar Documents

Publication Publication Date Title
US5210828A (en) Multiprocessing system with interprocessor communications facility
US5282272A (en) Interrupt distribution scheme for a computer bus
US5261109A (en) Distributed arbitration method and apparatus for a computer bus using arbitration groups
US5191649A (en) Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
US5448702A (en) Adapters with descriptor queue management capability
US5682551A (en) System for checking the acceptance of I/O request to an interface using software visible instruction which provides a status signal and performs operations in response thereto
JP2602599B2 (ja) 多重プロセッサ・データ処理システム及びその動作方法
US4803622A (en) Programmable I/O sequencer for use in an I/O processor
US5271020A (en) Bus stretching protocol for handling invalid data
US7234004B2 (en) Method, apparatus and program product for low latency I/O adapter queuing in a computer system
JPS6223345B2 (ja)
JPS6319904B2 (ja)
JPH03126158A (ja) スケジユーリング方法及び装置
EP0344216A1 (en) METHOD AND ARRANGEMENT FOR IMPLEMENTING MULTI-LOCKING INDICATORS IN A MULTIPROCESSOR DATA PROCESSING SYSTEM.
JP2539021B2 (ja) 保留バスに割り込み要求を送る割り込み要求発生ノ―ド
KR0128274B1 (ko) 인터페이스 시스템 및 그 동작 방법
JPH02500784A (ja) 保留バスにおいて割り込み要求メッセージを処理するノード
JPH0772889B2 (ja) 情報処理システム
JPH04312160A (ja) マルチプロセッサシステムおよびそのメッセージ送受信制御装置
JPH0679305B2 (ja) 保留バスを用いて割り込みに応じる装置及び方法
US5446844A (en) Peripheral memory interface controller as a cache for a large data processing system
JPH06168213A (ja) システム間チャネルページング機構
US5590338A (en) Combined multiprocessor interrupt controller and interprocessor communication mechanism
JPH02213976A (ja) 多重処理コンピユータ及びプロセツサ間通信方法
JP2785738B2 (ja) 分散メモリ型マルチプロセッサ情報処理システム