JPH06168213A - システム間チャネルページング機構 - Google Patents

システム間チャネルページング機構

Info

Publication number
JPH06168213A
JPH06168213A JP5181216A JP18121693A JPH06168213A JP H06168213 A JPH06168213 A JP H06168213A JP 5181216 A JP5181216 A JP 5181216A JP 18121693 A JP18121693 A JP 18121693A JP H06168213 A JPH06168213 A JP H06168213A
Authority
JP
Japan
Prior art keywords
message
channel
paging mechanism
intersystem
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5181216A
Other languages
English (en)
Other versions
JP2587190B2 (ja
Inventor
James D Greenfield
デイヴィッド グリーンフィールド ジェイムズ
Jr Matthew J Mitchell
ジョーゼフ ミッチェル， ジュニア マスー
William R Taylor
ロバート テイラー ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06168213A publication Critical patent/JPH06168213A/ja
Application granted granted Critical
Publication of JP2587190B2 publication Critical patent/JP2587190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor

Abstract

(57)【要約】 【目的】 I/O チャネルにシステム間チャネルページン
グ機構を提供する。 【構成】 ページチェインテーブルの形式でシステム間
チャネルをインプリメントする。中央プロセッサ１１０
およびI/O プロセッサ１０８は、それぞれ、特定の命令
を認識する手段を含む。命令を認識すると直ちに、プロ
セッサはページチェインテーブル制御ブロックを記憶装
置のハードウェアシステム領域２６１に構成する。一
度、ページチェインテーブルが構成されると、プロセッ
サは通知シグナルをシステム間チャネルに送信する。通
知シグナルの受信に応答して、システム間チャネルはペ
ージチェインテーブルワードという１つ以上のページチ
ェインテーブルエントリを取り出す。そして、そのシス
テム間チャネルはそのテーブルの実行を（１ワードづ
つ）開始する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データ処理システムア
ーキテクチャに関し、特に、システム間I/Oチャネルペ
ージング装置に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる米国特許出願第０７／９４０，６０６号の明
細書の記載に基づくものであって、当該米国特許出願の
番号を参照することによって当該米国特許出願の明細書
の記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】I/O プロセッサとコンピュータシステム
マルチプロセッサネットワークの間でデータ通信を行う
ためのアプローチとして種々のものが採用されている。
例えば、マルチプロセッサデータ通信アーキテクチャに
対する従来のアプローチとして、共用バス構成を用いる
例がある。この共用バスは共用記憶装置と、制御ブロッ
ク規定と、IDとともに用いられることが多く、また、通
信およびデータを順次保全するためのロックともに用い
られることが多い。しかし、このアプローチでは、広範
囲なI/O チャネル機構は提供されない。
【０００４】電話局の信号法(signaling) の分野では、
種々のデータ通信アーキテクチャが開発されている。１
つのこのようなシステムでは、プロトコルをエンコード
するデータビットがメッセージセットとして用いられ
る。データビットは現在の通信回線プロトコルの構造体
内に入れて送られる。しかし、標準の電話回線を介して
データ通信を行うシステムは、一般的に、マルチプロセ
ッサ−I/O 装置オペレーション環境のコンテキストでは
適用されない。これら電話通信システムは、複数のI/O
装置と種々のマルチプロセッサとの間に通信をインプリ
メントするために必要なデータ構造とハードウェアが欠
けている。
【０００５】中央処理装置(CPU) と、複数の独立I/O プ
ロセッサとを含むデータ処理システムアーキテクチャが
開発されている。これらのI/O プロセッサは、共通作業
用記憶装置にアクセスするため、バスを介して並列に接
続されている。これらI/O プロセッサは、記憶装置アク
セス制御装置の制御により、作業用記憶装置の特定の領
域にアクセスする。３方向ゲートの集合はその作業用記
憶装置をＣＰＵに接続し、I/O プロセッサに接続する。
これらのシステムはメイルボックス機能を用いてメッセ
ージをＣＰＵとI/O プロセッサの間で送信する。ＣＰＵ
により命令が特定のI/O プロセッサに送信されると、記
憶読み取りオペレーションにより、適正なメッセージが
電子メイルボックスにロードされる。このシステムによ
り、比較的基本的なメッセージ構造が転送される。比較
的基本的なメッセージ構造は、所定のI/O プロセッサに
対応するチャネル番号と、特定のオペレーションに対応
するファンクションコードとを含む。
【０００６】マルチプロセッサシステムで用いられる通
信機構は、単一の共用記憶装置のコンテキストでオペレ
ートすることが多い。例えば、慣用的に利用される技法
には、I/O 装置によりアクセスされる主記憶サイクルを
共用しかつ割り振ることが含まれる。これらのシステム
は、ローカル通信セグメントとして知られているデータ
構造を採用することができる。各通信セグメントは特定
のプロセッサに関係し、その通信セグメントは記憶装置
に記憶される。通信セグメントはプロセッサ特定通信に
用いられる。各通信セグメントは制御フラグに割り振ら
れたフィールドを含む。その制御フラグは１つのプロセ
ッサによりセットされ、その後、同一のプロセッサおよ
び／または他のプロセッサにより検査される。この制御
フラグの状態に基づき、１つ以上の機能またはオペレー
ションシーケンスをパフォームすることができる。
【０００７】プロセッサ制御ディジタル通信装置を採用
して、通信システムからのメッセージコマンドを、通信
システムプロトコルの一部として受け取る。これらのメ
ッセージはそのプロトコルからストリップされ、そし
て、通信装置内で組み合わされ、通信装置で信号シーケ
ンスを制御する。マルチビットタイムセパレート情報フ
ィールドは、単一ビット信号フィールドとともに用いら
れる。信号フィールドビットを幾つかのフレームに亘っ
てコンパイルして種々のコマンドメッセージを形成す
る。しかし、これらのディジタル通信装置の従来例は、
I/O 命令およびアクションを開始することができない。
【０００８】I/O チャネル通信への慣用的に利用される
別のアプローチは、タスクハンドラを採用し、I/O 命令
およびアクションを開始する。これらのタスクハンドラ
システムの中には、"Send Message"と呼ばれる機能を提
供するものが僅かにあるが、この機能は、実行されるタ
スクを待ち行列化するという限定された目的をサーブす
る。これら従来の"Send Message"機能は、I/O 命令およ
びアクションを開始することができない。
【０００９】必要なものは、改善されたI/O チャネルシ
ステムがI/O 命令およびアクションを開始することがで
きることである。共用データバスを用いるか否かに依存
しないI/O チャネル機構を、そのアプローチにより、包
括的なシステムに提供すべきである。そのシステムは、
充分なハードウェアと、データ構造を含み、I/O 装置お
よび１つ以上のマルチプロセッサを備えたネットワーク
のコンテキストでオペレーション可能にすべきである。
【００１０】
【課題を解決するための手段】I/O チャネルに、改善さ
れたシステム間チャネルページング機構を提供する。I/
O チャネルを介して、プロセッサ複合体と共用電子記憶
装置との間で通信が行なわれる。命令パラメータはプロ
セッサ複合体から共用電子記憶装置に転送され、プロセ
ッサ複合体と共用電子記憶装置の間で受け渡さなければ
ならない情報を、命令パラメータを用いて指定する。
【００１１】"Send Message"命令は、本発明に係る機構
とともに採用される。メッセージ送信命令を発行するこ
とにより、制御ブロックと、データと、メッセージ応答
ブロックのうちの少なくとも１つを転送する。メッセー
ジ送信命令を、同期命令または非同期命令のいずれかと
して指定することかできる。同期して実行されたとき
は、中央プロセッサは、メッセージ送信オペレーション
が完了するまで待機する。非同期オペレーションが指定
された場合、中央処理装置はイニシャティブをI/O プロ
セッサに渡す。中央プロセッサ命令ストリームが先行
し、I/O プロセッサがメッセージ送信オペレーションを
制御する。
【００１２】次のようにすることができる。
【００１３】１） 本発明に係るシステム間チャネルペ
ージング機構は、 (a) 複数の中央プロセッサ複合装置であって、(i) 少な
くとも主記憶装置記憶領域と、記憶装置のハードウェア
システム領域を含む記憶手段と、(ii)命令を受信し実行
してデータを処理する少なくとも１つの中央プロセッサ
を含む中央処理手段と、(iii) データを入出力する複数
のI/O 装置と、(IV)該複数の複数のI/O 装置によるデー
タの入出力を管理する命令を受信し実行してデータを処
理するI/O 処理手段と、(V) 前記記憶手段と、前記中央
処理手段と、前記複数のI/O 装置と、前記I/O 処理手段
とに接続されたシステムバスを含むプロセッサ複合通信
ネットワーク手段とを備えた複数の中央プロセッサ複合
装置と、 (b) データを記憶する共用電子記憶手段であって、前記
複数の中央プロセッサ複合装置間で前記電子記憶手段を
共用する共用手段を含み、しかも、複数の通信ポートを
含む共用電子記憶手段と、 (c) 前記共用電子記憶手段と前記複数の中央プロセッサ
複合装置との間で通信を行うシステム間チャネル手段で
あって、(i) 前記プロセッサ複合通信ネットワークと通
信を行うシステム間チャネルアダプタと、(ii)前記シス
テム間チャネルアダプタに、前記共用電子記憶手段の前
記通信ポートをインタフェースするドライブ手段とを含
むシステム間チャネル手段と、 (d) データの転送を制御するための制御ブロックと、デ
ータブロックと、データの転送を示すためのメッセージ
応答ブロックとのうちの少なくとも１つを含むメッセー
ジであって、前記システム間チャネル手段を介して送ら
れるメッセージと、 (e) 前記複数のプロセッサ複合装置と、前記共用電子記
憶装置との間で前記メッセージの転送を指定するための
少なくとも１つの命令を含むメッセージ転送指定手段で
あって、前記システム間チャネル手段を介して送られる
メッセージ転送指定手段とを備えたことを特徴とする。
【００１４】２） 上記１）に記載のシステム間チャネ
ルページング機構において、前記ドライブ手段は、複数
の電子ロジック回路と、少なくとも１つの前記ロジック
回路と前記共用電子記憶手段の通信ポートとの間を接続
する通信リンクとをさらに備えたことを特徴とする。
【００１５】３） 上記２）に記載のシステム間チャネ
ルページング機構において、前記通信リンクは光ファイ
バケーブルであることを特徴とする。
【００１６】４） 上記１）に記載のシステム間チャネ
ルページング機構において、前記メッセージ転送指定手
段は、同期メッセージ送信命令を備えたことを特徴とす
る。
【００１７】５） 上記４）に記載のシステム間チャネ
ルページング機構において、前記メッセージ送信命令を
受け取り実行するハードウェアシーケンサであって、複
数ロジック状態制御ロジックを利用する少なくとも１つ
の複数状態装置を含むハードウェアシーケンサをさらに
含むことを特徴とする。
【００１８】６） 上記４）に記載のシステム間チャネ
ルページング機構において、前記中央処理手段は、前記
メッセージの転送が完了するまで、データの前記処理を
遅延させる前記メッセージ転送指定手段に応答する時間
遅延手段をさらに含むことを特徴とする。
【００１９】７） 上記１）に記載のシステム間チャネ
ルページング機構において、前記メッセージ転送指定手
段は非同期メッセージ送信命令を備えたことを特徴とす
る。
【００２０】８） 上記７）に記載のシステム間チャネ
ルページング機構において、前記中央処理手段は、前記
I/O 処理手段により前記メッセージ送信命令が実行され
るように、前記命令の前記実行を前記I/O 処理手段に選
択的に転送する制御転送手段をさらに含むことを特徴と
する。
【００２１】９） 上記１）に記載のシステム間チャネ
ルページング機構において、前記システム間チャネル手
段は、前記プロセッサ複合装置と前記共用電子記憶手段
との間に前記メッセージを転送するページングチャネル
手段であって、少なくとも１つの前記命令をそれぞれ含
む複数のページチェインテーブルエントリよりなるペー
ジチェインテーブルを含むページングチャネル手段をさ
らに含むことを特徴とする。
【００２２】１０） 上記９）に記載のシステム間チャ
ネルページング機構において、前記中央処理手段と前記
I/O 処理手段のうちの少なくとも１つは、前記命令のう
ちの特定命令と前記命令のうちの他の命令とを区別する
命令認識手段をさらに含むことを特徴とする。
【００２３】１１） 上記１０）に記載のシステム間チ
ャネルページング機構において、前記命令認識手段は、
ページングテーブルを生成し、前記メッセージ送信命令
を認識すると直に、前記ページチェインテーブルを前記
記憶装置のハードウェアシステム領域に構成するページ
ングテーブル生成手段をさらに含むことを特徴とする。
【００２４】１２） 上記１１）に記載のシステム間チ
ャネルページング機構において、前記ページングテーブ
ル生成手段により前記ページングテーブルが構成される
と直に、完了シグナルを前記ページングチャネル手段に
伝送する前記ページングテーブル生成手段に応答する完
了シグナル伝送手段をさらに含むことを特徴とする。
【００２５】１３） 上記１２）に記載のシステム間チ
ャネルページング機構において、前記ページングテーブ
ルは少なくとも１つのページチェインテーブルエントリ
を備え、前記ページングチャネル手段は、前記完了シグ
ナルの受信に応答して、少なくとも１つの前記ページチ
ェインテーブルエントリを取り出す取り出し手段をさら
に含むことを特徴とする。
【００２６】１４） 上記１３）に記載のシステム間チ
ャネルページング機構において、前記ページングテーブ
ルは複数のページチェインテーブルエントリよりなり、
前記ページングチャネル手段は、前記ページチェインテ
ーブルエントリを１つづつ順次実行するテーブル実行手
段をさらに含むことを特徴とする。
【００２７】１５） 上記１４）に記載のシステム間チ
ャネルページング機構において、前記中央処理手段と前
記I/O 処理手段のうちの少なくとも１つは、少なくとも
１つの前記ページングテーブル内に含まれる少なくとも
１つの前記メッセージのページインおよびページアウト
をそれぞれインプリメントするページインおよびページ
アウト機能を実行するページング機能実行手段をさらに
含むことを特徴とする。
【００２８】１６） 上記１４）に記載のシステム間チ
ャネルページング機構において、前記テーブル実行手段
は、前記ページチェインテーブルエントリを一時的に近
接して実行する間の時間を予測する待機期間予測手段
と、該待機期間予測手段が予測された期間より長い時間
を予測した場合に、前記ページチェインテーブルエント
リ間に切断機能を選択的にインプリメントし、複数の前
記ページチェインテーブルエントリにより前記ページチ
ェインエントリテーブルを順次実行することができるチ
ェイニングフラグ手段をさらに含むことを特徴とする。
【００２９】１７） 上記１６）に記載のシステム間チ
ャネルページング機構において、前記チェイニングフラ
グ手段は、複数の前記命令を同時に受け取るチャネルパ
ス手段をさらに含むことを特徴とする。
【００３０】本発明に係る好ましい実施例は、ページチ
ェインテーブルの形式でシステム間チャネルをインプリ
メントする。中央プロセッサおよびI/O プロセッサは、
それぞれ、特定の命令を認識する手段を含む。命令を認
識すると直ちに、プロセッサはページチェインテーブル
制御ブロックを記憶装置のハードウェアシステム領域に
構成する。一度、ページチェインテーブルが構成される
と、プロセッサは通知シグナルをシステム間チャネルに
送信する。通知シグナルの受信に応答して、システム間
チャネルはページチェインテーブルワードという１つ以
上のページチェインテーブルエントリを取り出す。そし
て、そのシステム間チャネルはそのテーブルの実行を
（１ワードづつ）開始する。
【００３１】本発明に係るページチェインテーブルの例
では、都合の良いことに、１つ以上のチェイニングフラ
グを採用することができる。これらのフラグは、待機期
間が比較的長いと期待される場合、ページテーブルエン
トリ間に切断機能をインプリメントする。この切断機構
は実行ロジックを順次共用することができる。さらに、
その切断機構は２つ以上の命令を受け取ることができる
チャネルパスを提供する。例えば、チャネルパスを設け
て、複数のメッセージ送信命令を受け取る。
【００３２】本発明に係る別の実施例では、メッセージ
送信命令を用いて中央プロセッサとI/O プロセッサとの
協調を確保する。これらのプロセッサのうちの少なくと
も１つが呼び出され、ページインおよびページアウト機
能を実行する。適正な時点で、これらの機能により、制
御ブロックと、データと、メッセージ応答ブロックをそ
れぞれページインまたはページアウトする。しかし、こ
のアプローチでは、中央プロセッサとI/O プロセッサの
オーバヘッドを消費する。
【００３３】本発明に係るさらに別の実施例では、全ハ
ードウェアシーケンサとともにメッセージ送信命令を用
いる。そのシーケンサはメッセージ送信命令により用い
られるパラメータを受け取り、直接実行する。このよう
な全ハードウェアをインプリメントするには、比較的複
雑な制御ロジックと組み合わされる複数状態マシーンを
用いる必要がある。
【００３４】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【００３５】図１は本発明に係る基本的な操作環境を示
す。本発明は、I/O チャネルに対して、改善されたシス
テム間チャネルページング機構１００を提供する。シス
テム間チャネルページング機構１００は、１つ以上の中
央プロセッサ複合装置１１４を含む。中央プロセッサ複
合装置１１４は慣用的な共用電子記憶装置１１６に接続
されている。
【００３６】各中央プロセッサ複合装置１１４は、シス
テム間チャネルアダプタ２６０と、記憶装置のハードウ
ェアシステム領域２６１のような、データを入出力する
複数のI/O 装置を含む。記憶装置のハードウェアシステ
ム領域２６１に加えて、主記憶領域１２７が供給され
る。中央プロセッサ複合装置１１４に関連するものとし
て、命令を受信し実行してデータを処理するI/O プロセ
ッサ１０８がある。また、複数の中央プロセッサ１１
０，１１２，１１３であって、命令を受信し実行してデ
ータを処理するものが含まれる。主記憶領域１２７と、
記憶装置のハードウェアシステム領域２６１と、中央プ
ロセッサ１１０，１１２，１１３と、I/O プロセッサ１
０８は、全て、システムバス１１５に接続されている。
【００３７】共用電子記憶装置とシステム間チャネルペ
ージング機構１００との間の通信パスは、システム間チ
ャネル１０２といわれる。システム間チャネル１０２は
システム間チャネルアダプタ２６０と、フロントエンド
ロジック回路１２１と、通信リンク１２３とを含む。シ
ステム間チャネルアダプタ２６０は、システムバス１１
５とフロントエンドロジック回路１２１とのインタフェ
ースである。フロントエンドロジック回路１２１は通信
リンク１２３を介して伝送および／または受信を行うよ
うになっている。通信リンク１２３は共用電子記憶装置
１１６に直接接続されている。共用電子記憶装置１１６
は、システム間チャネルページング機構１００を構成す
るために相互接続された種々の中央プロセッサ複合装置
１１４により共用されている。このように、システム間
チャネルページング機構１００はシステム間チャネル１
０２を介して共用電子記憶装置１１６と通信を行う。
【００３８】本発明に係るシステム間チャネル１０２
は、１つ以上のメッセージを送る。そのメッセージはデ
ータの転送を制御する少なくとも１つの制御ブロック
と、データブロックと、データ転送を示すメッセージ応
答ブロックとを含む。そのメッセージは、中央プロセッ
サ複合装置１１４と共用電子記憶装置１１６との間でメ
ッセージを転送するのに必要なパラメータを指定する命
令の形式のメッセージ転送指定を含む。通信リンク１２
３は、共用電子記憶装置１１６が主記憶領域１２７と通
信を行うことができるパスを提供する。通信リンク１２
３は、例えば、光ファイバシリアルデータリンクの形式
でもよい。
【００３９】"Send message"命令は、本発明に係るシス
テム間チャネルページング機構１００とともに採用され
る。命令パラメータは中央プロセッサ複合装置１１４か
ら共用電子記憶装置１１６に転送され、中央プロセッサ
複合装置１１４と共用電子記憶装置１１６の間で受け渡
しを行なわなければならない情報を指定するために用い
られる。メッセージ送信命令を発行することにより、制
御ブロックと、データと、メッセージ応答ブロックのう
ちの少なくとも１つが転送される。これらのデータ構造
は図２を参照して後程説明する。
【００４０】図１を説明する。メッセージ送信命令を、
同期命令または非同期命令のいずれかとして指定するこ
とができる。同期して実行されると、中央プロセッサ複
合装置１１４内に含むことができる中央プロセッサ１１
０は、メッセージ送信オペレーションが完了するまで待
機する。非同期オペレーションが指定された場合は、中
央プロセッサ１１０はイニシャティブをI/O プロセッサ
に渡す。中央プロセッサ１１０命令ストリームが先行
し、I/O プロセッサ１０８はメッセージ送信オペレーシ
ョンを制御する。
【００４１】メッセージ送信命令を用いることへの１つ
の可能なアプローチは、ページインおよびページアウト
機能を実行するため、中央プロセッサ１１０とI/O プロ
セッサ１０８との協調を必要とする。適正な時点で、こ
れらの機能により、制御ブロックと、データと、メッセ
ージ応答ブロックがページインされるか、あるいはペー
ジアウトされる。このアプローチでは設計のトレードオ
フがある。というのは、他のタスクをパフォームするた
め、より効率的に利用することができる中央プロセッサ
１１０とI/O プロセッサ１０８のオーバヘッドが、この
アプローチにより消費される。
【００４２】メッセージ送信命令を用いる他の可能な技
法では、全ハードウェアシーケンサ１２５を採用する。
シーケンサは、メッセージ送信命令により用いられるパ
ラメータを受け取り、直接実行する。シーケンサ１２５
はシステムバス１１５に接続されている。このような全
ハードウェアインプリメンテーションは、比較的複雑な
制御ロジックとともに複数状態マシーンを用いる必要が
ある。このようなロジックは変更が良くある。さらに、
そのロジックは、アーキテクチャまたは機能の拡張に対
する柔軟性には限りがある。
【００４３】本発明に係る好ましい実施例では、１つ以
上のページチェインテーブルを用いて、システム間チャ
ネルページング機構１００がインプリメントされてい
る。このページチェインテーブルの構造は図２を参照し
て後程説明する。さらに、図１を説明する。中央プロセ
ッサ１１０とI/O プロセッサ１０８は、それぞれ、メッ
セージ送信命令を認識する手段を含む。メッセージ送信
命令を認識すると直ちに、I/O プロセッサ１０８および
／または中央プロセッサ１１０は、ページチェインテー
ブル制御ブロックを記憶装置のハードウェアシステム領
域２６１に構成する。一度、ページチェインテーブルが
構成されると、I/O プロセッサ１０８および／または中
央プロセッサ１１０は、通知シグナルをシステム間チャ
ネルアダプタ２６０に送信する。通信シグナルを受信す
るとそれに応答して、システム間チャネル１０２はペー
ジチェインテーブルワードといわれる１つ以上のページ
チェインエントリを取り出す。そして、システム間チャ
ネルアダプタ２６０は１ワードごとにページチェインテ
ーブルの実行を開始する。
【００４４】本発明に係るページチェインテーブルの例
は、１つ以上のチェイニングフラグを採用することがで
きる方が都合がよい。待機期間が比較的長いと期待され
る場合は、これらのフラグはページテーブルエントリ間
に切断機能をインプリメントする。この切断機構は実行
ロジックを順番に共用することができる。さらに、切断
機構は、２つ以上のメッセージ送信命令を同時に受け取
ることができるシステム間チャネル１０２パスを提供す
る。
【００４５】図２はページチェインテーブル２００，２
５０，２５１，２５２，２５３，２５４，２５５，２５
６に対するデータ構造と、本発明に係るシステム間チャ
ネルアダプタ２６０とを示す。図２に示すデータ構造は
２つのチャネル、すなわち、チャネルＡ（参照番号２４
７）とチャネルＢ（参照番号２４８）を有するページン
グ機構に対応する。各チャネルは１つ以上のページング
チェインテーブルを含む。例えば、チャネルＡ（２４
７）はページングチェインテーブル２００，２５０，２
５１，および２５２を含む。チャネルＢ（２４８）はペ
ージングチェインテーブル２５３，２５４，２５５，お
よび２５６を含む。これらのページングテーブルは記憶
装置のハードウェアシステム領域２６１に記憶されてい
る。
【００４６】ページチェインテーブル２００のような各
ページチェインテーブルは、１６バイトの第１のクォド
ワード２０２を含む。第１のクォドワード２０２は実行
ステータスを保持するために用いられる。メッセージ送
信命令が終了すると、その結果は、中央プロセッサ１１
０（図１）および／またはI/O プロセッサ１０８（図
１）により試験および／またはアクションを行うため、
クォドワード２０２に記憶される。本発明は特定のビッ
トアサイメントに依存しないことに注意すべきである。
図２に示すビットアサイメントは説明用に過ぎない。
【００４７】第１クォドワード２０２に加えて、ページ
チェインテーブル２００は１つ以上の別のクォドワード
を含む。これらの別のクォドワードは、以下、ページチ
ェインワード２０４，２０６ということにする。１ない
しｎのうちの任意の数のページチェインワード２０４，
２０６を、本発明に係るシステム間チャネルページング
機構１００（図１）により適応させることができる。
【００４８】図３は図２に示すページチェインワード２
０４，２０６をインプリメントするために採用されたデ
ータ構造を示す。図２を説明する。ページチェインワー
ド２０４はそれぞれ１６byteだけ含む。byte 0（参照番
号２０９）は次のように割り振られた８bit を含む。bi
t 0 （参照番号２１０）はページイン／ページアウトビ
ットである。bit 0 （２１０）が０という値を有する場
合、このビットはページアウト（書き込み）オペレーシ
ョンを示し、bit 0 （２１０）が１という値を有する場
合、ページイン（読み出し）オペレーションを示す。bi
t 1 （２１１）がNO-OP ビットである。このビットが１
である場合、データ転送は行われない。bit 2 ないしbi
t4（それぞれ、２１２，２１３，および２１４）は使用
されていない。
【００４９】bit 5 ないしbit 7 （それぞれ、２１５，
２１６，および２１７）は、フラグチェインフィールド
２２０を含む。このフィールドは001, 010, または100
という値を含むことができる。001 という値は「チェイ
ン即時(chain immediate) 」を示す。「チェイン即時」
は、次のページチェインワード２０６が現ページワード
２０４を実行した直後に実行されることを示す。
【００５０】フラグチェインフィールド２２０に対する
010 という値は、「切断」に対応する。「切断」によ
り、現ページチェインワード２０４を実行した後、ペー
ジチェインテーブル２００に対するオペレーションが中
断され切断される。オペレーションは、レジュームシグ
ナルが共用電子記憶装置から受信されるまで、切断され
中断される。レジュームシグナルが発行されると直に、
ページングチェインテーブル２００が再活動化される。
【００５１】フラグチェインフィールド２２０に対する
100 という値は、ページチェインテーブル２００での所
定のチェインの終りを示す。言い換えると、100 という
フラグチェインフィールド２２０の値に対応するページ
チェインテーブル２００エントリは、そのチェインの中
の最後のページチェインワードである。最後のページチ
ェインワードが実行された後、システム間チャネルアダ
プタ２６０はステータスレジスタ２７２の値を、関連す
るページチェインテーブル２００の第１のクォドワード
２０２に記憶する。ステータスレジスタ２７２の機能
は、システム間チャネルアダプタ２６０の記述を参照し
て後程詳細に説明する。そして、プログラム制御は中央
プロセッサ２６０（図１）および／またはI/O プロセッ
サ１０８（図１）に渡され、システム間チャネルアダプ
タ２６０がクリアされ、ページチェインテーブル２００
の最後のチェインエントリが実行されたことを示す。
【００５２】ページチェインワード２０４，２０６のby
te 1（２３１）は、カウントフィールド２３２を含む。
カウントフィールド２３２は所定のページチェインワー
ド２０４，２０６を用いて転送される情報の量を示す。
byte 2およびbyte 3（それぞれ、参照番号２３４，２３
５）はリンク制御データを含む。これらのデータはシス
テム間チャネルアダプタ２６０（図２）を介してフロン
トエンドロジック回路１２１（図１）に渡される。フロ
ントエンドロジック回路１２１はデータの移動を制御す
るものであり、しかも、通信リンク１２３（図１）との
インタフェースでもある。図３を説明する。byte 4ない
しbyte 10 （それぞれ、参照番号２３６，２３７，２３
８，２３９，２４０，２４１，および２４２）は、種々
の専用システムアプリケーションに対して予約されてい
る。
【００５３】byte 11 ないしbyte 15 （それぞれ、参照
番号２４３，２４４，２４５，２４６，および６４６）
は、取り出しおよび／または記憶情報を含む。記憶情報
は特定の情報が記憶される記憶アドレスを表す。取り出
し情報は伝送を行うために情報を取り出すアドレスを含
む。
【００５４】図２を説明する。システム間チャネルアダ
プタ２６０とともに採用されるデータ構造を説明する。
システム間チャネルアダプタ２６０は２つのチャネルパ
スを提供し、第１のパスはチャネルＡ（２４７）に対す
るものであり、第２のパスはチャネルＢ（２４８）に対
するものである。チャネルパスはそれぞれハードウェア
の４つの操作集合を含む。例えば、チャネルＡ（２４
７）はハードウェア２６２，２６３，２６４，および２
６５の操作集合を含む。チャネルＢはハードウェア２６
６，２６７，２６８，および２６９の操作集合を含む。
そのため、各チャネル２４７，２４８は４つまでの異な
るオペレーションを受け取る。
【００５５】ハードウェアの各操作集合は、記憶装置の
ハードウェアシステム領域２６１内のページチェインテ
ーブルに関連する。例えば、ハードウェア２６２の操作
集合はページチェインテーブル２００に関連する。ハー
ドウェア２６３の操作集合はページチェインテーブル２
５０に関連する。ハードウェア２６２，２６３，２６
５，２６６，２６７，２６８，および２６９は、それぞ
れ、４つのレジスタを含む。第１のレジスタはinitレジ
スタといわれる。initレジスタ２７０は、記憶装置のハ
ードウェアシステム領域２６１の対応するページチェイ
ンテーブル２００の開始を指すポインタを含む。このin
itレジスタ２７０は、システム間チャネルアダプタ２６
０が初期設定されたとき、固定値にセットされる。
【００５６】ハードウェア２６２，２６３，２６４，２
６５，２６６，２６７，２６８，２６９の操作集合によ
り含まれる第２のレジスタは、ptr レジスタ２７１とい
われる。ptr レジスタ２７１はページチェインテーブル
２００から取り出される次のページチェインワードを指
すポインタを含む。
【００５７】ハードウェア２６２，２６３，２６４，２
６５，２６６，２６７，２６８，２６９の操作集合は、
ステータスレジスタ２７２と呼ばれる第３のレジスタを
含む。ステータスレジスタ２７２は、ページチェインテ
ーブル２００，２５０，２５１，２５２，２５３，２５
４，２５５，および２５６（図２）のページチェインワ
ード２０４（図３）を実行する間に生じたかもしれない
正常（または、任意の異常）状態に対するレポジトリで
ある。チェインフラグの終りを含むページチェインワー
ドを実行した後、ステータスレジスタ２７２の値を、関
連するページチェインテーブル２００の第１のクォドワ
ード２０２に記憶することができる。第１のクォドワー
ド２０２を用いてページチェインテーブル２００の実行
ステータスを示すことに注意すべきである。所定のペー
ジチェインが何等かの理由で早まって終了した場合、す
なわち、チェインフラグの終りが存在する時点以前に終
了した場合、ステータスレジスタ２７２の値は関連する
ページチェインテーブル２００の第１のクォドワードに
直に入れらる。
【００５８】ハードウェア２６２，２６３，２６４，２
６５，２６６，２６７，２６８，２６９の操作集合によ
り含まれる第４のレジスタは、事前取り出しレジスタ２
７３である。事前取り出しレジスタ２７３は、ハードウ
ェア２６２，２６３，２６４，２６５，２６６，２６
７，２６８，２６９に対する候補である次のページチェ
インワードを含む。システム間チャネルアダプタ２６０
は各チャネル２４７，２４８に対してページチェインワ
ード実行レジスタ２７４，２７５を含む。ページチェイ
ンワード実行レジスタ２７４，２７５は、それぞれ、ハ
ードウェア２６２，２６３，２６４，２６５，２６６，
２６７，２６８，２６９の４つの操作集合で共用され
る。例えば、ページチェインワード実行レジスタ２７４
はハードウェア２６２，２６３，２６４，および２６５
の操作集合により共用される。ページチェインワード実
行レジスタ２７４は、ハードウェア２６６，２６７，２
６８，２６９の操作集合により共用される。
【００５９】ハードウェア２６２，２６３，２６４，２
６５，２６６，２６７，２６８，２６９の操作集合を、
それぞれ、幾つかの操作モードのうちの任意の１つにエ
ンゲージさせることができる。例えば、１つのこのよう
な操作モードは"EMPTY" である。"EMPTY" はシステム間
チャネルアダプタ２６０が中央プロセッサ１１０（図
１）および／またはI/O プロセッサ１０８（図１）のイ
ニシャティブに対して待機する。別の操作モードは"ACT
IVE"である。このモードでは、実行レジスタ２７４がハ
ードウェア２６２，２６３，２６４，２６５の所定の操
作集合により「所有」される。第３のモードは"DISCONN
ECTED"である。このモードでは、システム間チャネルア
ダプタ２６０が共用電子記憶装置１１６（図１）からの
応答に対して待機する。このような応答は特定の実行レ
ジスタ２７４，２７５の所有に対して再活動化し送信権
をビッド (bid)する試みを表す。
【００６０】実行レジスタ２７６はそれぞれ単一のアウ
トバウンドページャ２７６に対して競合するとともに、
インバウンドページャ２７７に対して競合する。これら
アウトバウンドページャ２７６とインバウンドページャ
２７７に対する競合は、その実行レジスタ２７４，２７
５が同一のページ２７６，２７７に対して競合している
ときはいつでも、実行レジスタ２７４，２７５オペレー
ションを逐次化させることになることを表す。
【００６１】図２および図３のページチェインワード２
０４，２０６は種々の命令を含むことができる。図４は
送信メッセージ読み取り命令を含む一連のページチェイ
ンワード２０４，２０６，２０８の内容を示す。送信メ
ッセージ読み取り命令が発行されると直に、予備試験が
行われる。この予備試験には、妥当性検査、許可検証、
および／またはパス探索を含む。これらの検査が行われ
た後、中央プロセッサ１１０（図１）および／またはI/
O プロセッサ１０８（図１）は、ページチェインワード
２０４，２０６，２０８を、選択されたページチェイン
テーブル２００内に構成する。これらのページチェイン
ワード２０４，２０６，２０８は送信メッセージ読み取
り命令を表す。
【００６２】送信メッセージ読み取り命令の第１ページ
チェインワード２０４は、「ページアウト」フィールド
２７９を含み、「ページアウト」フィールド２７９の後
に、DISC（切断）フィールド２８０と、LCD （リンク制
御データ）フィールド２８１と、MCB （メッセージ制御
ブロック）フィールド２８２を含む。MCB （メッセージ
制御ブロック）フィールド２８２はMCB の記憶アドレス
を含む。第２ページチェインワード２０６は「ページイ
ン」フィールド２８３を含み、「ページイン」フィール
ド２８３の後に、DISCフィールド２８４と、LCD フィー
ルド２８５と、DATAフィールド２８６を含む。DATAフィ
ールド２８６はそのデータの記憶アドレスを含む。第３
ページチェインワード２０８は「ページイン」フィール
ド２８７を含み、「ページイン」フィールド２８７の後
に、EOC （チェイン終り）フィールド２８８と、LCD
（リンク制御データ）フィールド８８８と、MRB （メッ
セージ応答ブロック）フィールド２８９とを含む。
【００６３】図５ないし図１０は送信メッセージ読み取
り命令に対する操作シーケンスを示すフローチャートで
ある。送信メッセージ読み取り命令はブロック５０１
（図５）から動作を開始する。ブロック５０１にて、通
知シグナルを中央プロセッサ１１０（図１）またはI/O
プロセッサ１０８からシステム間チャネルアダプタ２６
０に伝送する。その通知シグナルは識別コードを含む。
その識別コードは所定のページチェインテーブル２０
０，２５０，２５１，２５２，２５３，２５４，２５
５，または２５６（図２）を一意的に指定する。ブロッ
ク５０３（図５）にて、指定されたページチェインテー
ブル２００，２５０，２５１，２５２，２５３，２５
４，２５５，または２５６（図２）に対応するハードウ
ェア２６２，２６３，２６４，２６５，２６６，２６
７，２６８，または２６９（図２）の操作集合は、第１
ページチェインワードをページチェインテーブルから取
り出し、ページチェインワード事前取り出しレジスタ２
７３（図２）に入れる。
【００６４】ブロック５０５にて、ページチェインワー
ド実行レジスタ２７４，２７５（図２）が解放される
と、第１ページチェインワードはそのレジスタにゲート
される。ブロック５０７にて、ページチェインワードの
実行を開始する。ブロック５１１（図６）にて、送信メ
ッセージ読み取り命令に対応するMCB （メッセージ制御
ブロック）２８２（図４）は、主記憶領域１２７から取
り出され、共用電子記憶装置１１６（図１）に送られ
る。MCB ２８２は、フロントエトンドロジック回路１２
１（図１）を用いて、共用電子記憶装置１１６に送られ
る。フロントエンドロジック回路１２１は光ファイバ通
信リンクを含むことができる。
【００６５】ブロック５１３にて、第１ページチェイン
ワードが実行レジスタ２７４，２７５（図２）に転送さ
れた後、第２ページチェインワードは記憶装置のハード
ウェアシステム領域２６１（図２）から取り出され、事
前取り出しレジスタ２７３（図２）に入れられる。この
例では、第１ページチェインワードのDISCフィールド２
８０（図４）は、"on"の状態を示す値を含む。ブロック
５１５（図６）にて、実行レジスタ２７４，２７５（図
２）は、第１ページチェインワードが完了すると直に解
放される。ブロック５１７（図６）にて、共用電子記憶
装置１１６がMCB を受信し解釈し、しかも、続行可能状
態であることを、共用電子記憶装置１１６がシグナルす
るまで、第２ページチェインワードは事前取り出しレジ
スタ２７３（図２）に保留される。
【００６６】ブロック５１９（図７）にて、共用電子記
憶装置１１６（図１）はそのデータを通信リンク１２３
を介してフロントエンドロジック回路１２１に送信す
る。この時点で、「送信メッセージ読み取り」を開始す
るハードウェア２６２，２６３，２６４，２６５，２６
６，２６７，２６８，または２６９（図２）の操作集合
は、読み取りデータが到達したことを通知する。ブロッ
ク５２１（図７）にて、このアクションにより、事前取
り出しレジスタ２７３（図２）のページチェインワード
の保留が解除される。
【００６７】ブロック５２３にて、指定されたページチ
ェインテーブル２００，２５０，２５１，２５２，２５
３，２５４，２５５，または２５６（図２）に対応する
ハードウェア２６２，２６３，２６４，２６５，２６
６，２６７，２６８，および／または２６９（図２）の
操作集合は、実行レジスタ２７４または２７５（図２）
の使用に対して競合する。ブロック５２５（図８）に
て、実行レジスタ（２７４または２７５）に対するビッ
ド(bid) が成功すると、ブロック５２６にて、第２ペー
ジチェインワード２０６（図４）が実行される。ブロッ
ク５２７（図８）にて、そのデータは指定された主記憶
領域１２７（図１）に入れられる。
【００６８】ブロック５２８にて、ブロック５１３−５
２７（図５−図８）を参照して記述したサイクルが第３
ページチェインワード２０８に対して繰り返される。ブ
ロック５２８にて、第３ページチェインワードが記憶装
置のハードウェアシステム領域２６１（図２）から取り
出され、事前取り出しレジスタ２７３に入れられる。第
２ページチェインワード２０６（図２）が"on"状態を示
すDISCフィールドを有するので、そのサイクルが繰り返
される。よって、ブロック５２８（図８）にて、一度、
第３ページチェインワード２０８が取り出されると、ブ
ロック５２９にて、オペレーションが中断され、期待さ
れるMRB フィールド２８９（図４）の受信が保留され
る。一度、第２ページチェインワード２０６（図４）が
完了すると、ブロック５２９（図８）にて、実行レジス
タ２７４または２７５（図２）が解放される。
【００６９】第３ページチェインワード２０８は、共用
電子記憶装置１１６（図１）が続行可能になるまで（図
８）、事前取り出しレジスタ２７３（図２）に保留され
る。ブロック５３１にて、一度、続行可能になると、共
用電子記憶装置１１６（図１）はMRB （メッセージ応答
ブロック）２８９（図４）を作成し、そのMRB をフロン
トエンドロジック回路１２１（図１）に送信する。次
に、ブロック５３２にて、ハードウェア２６２，２６
３，２６４，２６５，２６６，２６７，２６８，および
／または２６９（図２）の操作集合が保留解除される。
ブロック５３３（図９）にて、ハードウェアの操作集合
が実行レジスタ２７４または２７５（図２）の使用に対
して競合する。
【００７０】ブロック５４０にて、実行レジスタ２７４
または２７５（図２）に対するビッドが成功すると、ブ
ロック５４１（図９）にて、第３ページチェインワード
２０８（図４）が実行レジスタにゲートされる。そし
て、ブロック５４３（図１０）にて、MRB ２８９が専用
の主記憶場所に移動される。第３ページチェインワード
２０８には、"on"というチェイン終り(EOC) フィールド
２８８（図４）の値があるので、ブロック５４５にて、
ステータスレジスタ２７２（図２）はページチェインテ
ーブルのステータスフィールド２０２（図２）にストア
される。ブロック５４７にて、ハードウェア２６２，２
６３，２６４，２６５，２６６，２６７，２６８，およ
び／または２６９の操作集合がクリアされ、ブロック５
４９にて、中央プロセッサ１１０（図１）および／また
はI/O プロセッサ１０８（図１）がシグナルされ、その
命令が完了したことを示す。
【００７１】送信メッセージ読み取り命令によりパフォ
ームされる操作順序は、図５ないし図１０を参照して記
述したようになり、送信メッセージ書き込み命令の場合
にパフォームされる操作順序と同様である。しかし、送
信メッセージ読み取り命令の場合は、第１ページチェイ
ンワード２０４（図４）のDISC２８０のフィールドが、
予め定めた値を含むCIフラグフィールドと置換される。
第１ページチェインワード２０４が実行されると直に、
CIフラグフィールドの予め定めた値により、事前に取り
出した第２ページチェインワード２０６（図２）は、直
に、ページチェインワード実行レジスタ（２７４または
２７５）に移動する。この時点では、切断は生じない。
第２ページチェインワード２０６はデータを主記憶領域
１２７（図１）から取り出し、そのデータを共用電子記
憶装置１１６（図１）に伝送するため、通信リンク１２
３（図１）に渡す。第２ページチェインワード２０６
（図４）には"on"というDISCフィールド２８４値がない
ので、送信メッセージ書き込みオペレーションの残り
は、図５ないし図１０で記述した送信メッセージ読み取
りオペレーションの残りと同一である。
【００７２】以上、本発明の種々の実施例を説明した
が、本発明の精神および範囲を逸脱することなく、種々
の変更および修正を行うことができることは当然であ
る。例えば、図２および図３のデータ構造はシステム間
チャネルページング機構の好ましい一実施例を示す。こ
のデータ構造の他の変形例として、ハードウェアの操作
集合を多かれ少くなかれ利用するような例も可能であ
る。同様に、種々のレジスタおよび／またはページャ共
用を採用することも可能である。システム間ページング
チャネル機構は、図２ないし図４とともに記述したシー
ケンス以外のシーケンスで構成されるページチェインワ
ードをハンドルすることになる。唯一の要件は、データ
リンク接続両端の操作規定が一致することである。
【００７３】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、改善されたシステム間チャ
ネルページング機構をI/O チャネルに提供することがで
きる。
【００７４】
【図面の簡単な説明】
【図１】本発明に係る基本的な操作環境を示すブロック
図である。
【図２】本発明に係るページチェインテーブルに対する
データ構造を示すブロック図である。
【図３】図２に示すページチェインワードをインプリメ
ントするために採用されたデータ構造を示す図である。
【図４】送信メッセージ読み取り命令を含む一連のペー
ジチェインワードの内容を示す図である。
【図５】送信メッセージ読み取り命令に対する操作手順
を示すフローチャートである。
【図６】送信メッセージ読み取り命令に対する操作手順
（図５の続き）を示すフローチャートである。
【図７】送信メッセージ読み取り命令に対する操作手順
（図６の続き）を示すフローチャートである。
【図８】送信メッセージ読み取り命令に対する操作手順
（図７の続き）を示すフローチャートである。
【図９】送信メッセージ読み取り命令に対する操作手順
（図８の続き）を示すフローチャートである。
【図１０】送信メッセージ読み取り命令に対する操作手
順（図９の続き）を示すフローチャートである。
【符号の説明】
１００ システム間チャネルページング機構 １０２ システム間チャネル １０８ I/O プロセッサ １１０，１１２，１１３ 中央プロセッサ １１４ 中央プロセッサ複合装置 １１５ システムバス １１６ 共用電子記憶装置 １２３ 通信リンク １２５ 全ハードウェアシーケンサ ２６０ システム間チャネルアダプタ ２６１ 記憶装置のハードウェアシステム領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムズ デイヴィッド グリーンフィ ールド アメリカ合衆国 13904 ニューヨーク州 ビンガムトン ウルフィンジャー ウェ イ 34 (72)発明者 マスー ジョーゼフ ミッチェル， ジュ ニア アメリカ合衆国 13760 ニューヨーク州 エンディコット リッジフィールド ロ ード 298 (72)発明者 ウィリアム ロバート テイラー アメリカ合衆国 ミネソタ州 ロチェスタ ー 20ティエイチ アベニュ 1902 アパ ートメント ディ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 (a) 複数の中央プロセッサ複合装置であ
    って、(i) 少なくとも主記憶装置記憶領域と、記憶装置
    のハードウェアシステム領域を含む記憶手段と、(ii)命
    令を受信し実行してデータを処理する少なくとも１つの
    中央プロセッサを含む中央処理手段と、(iii) データを
    入出力する複数のI/O 装置と、(IV)該複数の複数のI/O
    装置によるデータの入出力を管理する命令を受信し実行
    してデータを処理するI/O 処理手段と、(V) 前記記憶手
    段と、前記中央処理手段と、前記複数のI/O 装置と、前
    記I/O 処理手段とに接続されたシステムバスを含むプロ
    セッサ複合通信ネットワーク手段とを備えた複数の中央
    プロセッサ複合装置と、 (b) データを記憶する共用電子記憶手段であって、前記
    複数の中央プロセッサ複合装置間で前記電子記憶手段を
    共用する共用手段を含み、しかも、複数の通信ポートを
    含む共用電子記憶手段と、 (c) 前記共用電子記憶手段と前記複数の中央プロセッサ
    複合装置との間で通信を行うシステム間チャネル手段で
    あって、(i) 前記プロセッサ複合通信ネットワークと通
    信を行うシステム間チャネルアダプタと、(ii)前記シス
    テム間チャネルアダプタに、前記共用電子記憶手段の前
    記通信ポートをインタフェースするドライブ手段とを含
    むシステム間チャネル手段と、 (d) データの転送を制御するための制御ブロックと、デ
    ータブロックと、データの転送を示すためのメッセージ
    応答ブロックとのうちの少なくとも１つを含むメッセー
    ジであって、前記システム間チャネル手段を介して送ら
    れるメッセージと、 (e) 前記複数のプロセッサ複合装置と、前記共用電子記
    憶装置との間で前記メッセージの転送を指定するための
    少なくとも１つの命令を含むメッセージ転送指定手段で
    あって、前記システム間チャネル手段を介して送られる
    メッセージ転送指定手段とを備えたことを特徴とするシ
    ステム間チャネルページング機構。
  2. 【請求項２】 請求項１に記載のシステム間チャネルペ
    ージング機構において、前記ドライブ手段は、 複数の電子ロジック回路と、少なくとも１つの前記ロジ
    ック回路と前記共用電子記憶手段の通信ポートとの間を
    接続する通信リンクとをさらに備えたことを特徴とする
    システム間チャネルページング機構。
  3. 【請求項３】 請求項１に記載のシステム間チャネルペ
    ージング機構において、前記メッセージ転送指定手段
    は、同期メッセージ送信命令を備えたことを特徴とする
    システム間チャネルページング機構。
  4. 【請求項４】 請求項３に記載のシステム間チャネルペ
    ージング機構において、前記メッセージ送信命令を受け
    取り実行するハードウェアシーケンサであって、複数ロ
    ジック状態制御ロジックを利用する少なくとも１つの複
    数状態装置を含むハードウェアシーケンサをさらに含む
    ことを特徴とするシステム間チャネルページング機構。
  5. 【請求項５】 請求項３に記載のシステム間チャネルペ
    ージング機構において、前記中央処理手段は、前記メッ
    セージの転送が完了するまで、データの前記処理を遅延
    させる前記メッセージ転送指定手段に応答する時間遅延
    手段をさらに含むことを特徴とするシステム間チャネル
    ページング機構。
  6. 【請求項６】 請求項１に記載のシステム間チャネルペ
    ージング機構において、前記メッセージ転送指定手段は
    非同期メッセージ送信命令を備えたことを特徴とするシ
    ステム間チャネルページング機構。
  7. 【請求項７】 請求項６に記載のシステム間チャネルペ
    ージング機構において、前記中央処理手段は、 前記I/O 処理手段により前記メッセージ送信命令が実行
    されるように、前記命令の前記実行を前記I/O 処理手段
    に選択的に転送する制御転送手段をさらに含むことを特
    徴とするシステム間チャネルページング機構。
  8. 【請求項８】 請求項１に記載のシステム間チャネルペ
    ージング機構において、前記システム間チャネル手段
    は、 前記プロセッサ複合装置と前記共用電子記憶手段との間
    に前記メッセージを転送するページングチャネル手段で
    あって、少なくとも１つの前記命令をそれぞれ含む複数
    のページチェインテーブルエントリよりなるページチェ
    インテーブルを含むページングチャネル手段をさらに含
    むことを特徴とするシステム間チャネルページング機
    構。
  9. 【請求項９】 請求項８に記載のシステム間チャネルペ
    ージング機構において、前記中央処理手段と前記I/O 処
    理手段のうちの少なくとも１つは、前記命令のうちの特
    定命令と前記命令のうちの他の命令とを区別する命令認
    識手段をさらに含むことを特徴とするシステム間チャネ
    ルページング機構。
  10. 【請求項１０】 請求項９に記載のシステム間チャネル
    ページング機構において、前記命令認識手段は、 ページングテーブルを生成し、前記メッセージ送信命令
    を認識すると直に、前記ページチェインテーブルを前記
    記憶装置のハードウェアシステム領域に構成するページ
    ングテーブル生成手段をさらに含むことを特徴とするシ
    ステム間チャネルページング機構。
JP5181216A 1992-09-04 1993-07-22 システム間チャネルページング機構 Expired - Lifetime JP2587190B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94060692A 1992-09-04 1992-09-04
US940606 1992-09-04

Publications (2)

Publication Number Publication Date
JPH06168213A true JPH06168213A (ja) 1994-06-14
JP2587190B2 JP2587190B2 (ja) 1997-03-05

Family

ID=25475140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5181216A Expired - Lifetime JP2587190B2 (ja) 1992-09-04 1993-07-22 システム間チャネルページング機構

Country Status (2)

Country Link
US (1) US5410655A (ja)
JP (1) JP2587190B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584009A (en) * 1993-10-18 1996-12-10 Cyrix Corporation System and method of retiring store data from a write buffer
WO1997009674A1 (fr) * 1995-09-01 1997-03-13 Hitachi, Ltd. Processeur de donnees
EP0803803B1 (en) * 1996-04-26 2008-10-01 Texas Instruments Incorporated Method of configuring a data packet transfer device
US6128689A (en) * 1997-04-14 2000-10-03 Hms Fieldbus Systems Ab System for exchanging data through data memory area of common memory in synchronous and asynchronous modes
US5944797A (en) * 1997-05-28 1999-08-31 International Business Machines Corporation Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link
US5802354A (en) * 1997-06-09 1998-09-01 International Business Machines Corporation Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to a test datesource
US5923890A (en) * 1997-07-30 1999-07-13 International Business Machines Corporation Method and apparatus for optimizing the handling of synchronous requests to a coupling facility in a sysplex configuration
US6704766B1 (en) 1997-09-10 2004-03-09 International Business Machines Corporation Method and apparatus for dynamically controlling the execution of a request handler on a processor resource
US7013305B2 (en) 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange
US7146566B1 (en) 1999-12-14 2006-12-05 International Business Machines Corporation Method and system for multiformat presentation
US7741661B2 (en) * 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US7240182B2 (en) * 2004-09-16 2007-07-03 International Business Machines Corporation System and method for providing a persistent function server
US10063376B2 (en) 2015-10-01 2018-08-28 International Business Machines Corporation Access control and security for synchronous input/output links
US10120818B2 (en) 2015-10-01 2018-11-06 International Business Machines Corporation Synchronous input/output command
US9898227B2 (en) 2016-04-27 2018-02-20 International Business Machines Corporation Synchronous input/output virtualization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810225A (ja) * 1981-07-13 1983-01-20 Nec Corp 入出力制御方式
JPS6113359A (ja) * 1984-06-21 1986-01-21 クレイ　リサーチ，インコーポレイテイド 周辺インターフエイス装置
JPS6410320A (en) * 1987-07-03 1989-01-13 Nec Corp I/o load dispersion system for secondary memory file
JPH03252856A (ja) * 1990-03-02 1991-11-12 Mitsubishi Electric Corp プログラムの処理方式

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177513A (en) * 1977-07-08 1979-12-04 International Business Machines Corporation Task handling apparatus for a computer system
US4402046A (en) * 1978-12-21 1983-08-30 Intel Corporation Interprocessor communication system
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
US4512016A (en) * 1983-02-04 1985-04-16 At&T Information Systems Inc. Digital communication station signaling control
IT1206331B (it) * 1983-10-25 1989-04-14 Honeywell Inf Systems Architettura di sistema di elaborazione dati.
US4881164A (en) * 1983-12-30 1989-11-14 International Business Machines Corporation Multi-microprocessor for controlling shared memory
US5123101A (en) * 1986-11-12 1992-06-16 Xerox Corporation Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss
JPS6450152A (en) * 1987-08-20 1989-02-27 Fujitsu Ltd Communication controller
US5218684A (en) * 1987-09-04 1993-06-08 Digital Equipment Corporation Memory configuration system
JPH02310664A (ja) * 1989-05-26 1990-12-26 Hitachi Ltd 共有メモリを用いた通信方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810225A (ja) * 1981-07-13 1983-01-20 Nec Corp 入出力制御方式
JPS6113359A (ja) * 1984-06-21 1986-01-21 クレイ　リサーチ，インコーポレイテイド 周辺インターフエイス装置
JPS6410320A (en) * 1987-07-03 1989-01-13 Nec Corp I/o load dispersion system for secondary memory file
JPH03252856A (ja) * 1990-03-02 1991-11-12 Mitsubishi Electric Corp プログラムの処理方式

Also Published As

Publication number Publication date
JP2587190B2 (ja) 1997-03-05
US5410655A (en) 1995-04-25

Similar Documents

Publication Publication Date Title
EP0563623B1 (en) Communicating messages between processors and a coupling facility
JP3280759B2 (ja) 入力／出力制御装置および方法
EP0283628B1 (en) Bus interface circuit for digital data processor
US4445176A (en) Block transfers of information in data processing networks
US4402046A (en) Interprocessor communication system
US4860244A (en) Buffer system for input/output portion of digital data processing system
US5487153A (en) Neural network sequencer and interface apparatus
EP0194462B1 (en) System bus means for inter-processor communication
JP2587190B2 (ja) システム間チャネルページング機構
US3500466A (en) Communication multiplexing apparatus
JPS6252345B2 (ja)
JPH11338734A (ja) コンピュ―タシステムおよびこのコンピュ―タシステムを動作させる方法
US5210828A (en) Multiprocessing system with interprocessor communications facility
EP0303648A1 (en) CENTRAL PROCESSOR UNIT FOR DIGITAL DATA PROCESSING ARRANGEMENT WITH CACHE MEMORY MANAGEMENT DEVICE.
US5845145A (en) System for generating and sending a critical-world-first data response packet by creating response packet having data ordered in the order best matching the desired order
JP2000010818A (ja) コンピュ―タシステムおよびこのコンピュ―タシステムを動作させる方法
JP2000207247A (ja) コンピュ―タシステムおよびこのコンピュ―タシステムを動作させる方法
EP0546354B1 (en) Interprocessor communication system and method for multiprocessor circuitry
JP2000020488A (ja) コンピュ―タシステムおよびこのコンピュ―タシステムを動作させる方法
JP2859178B2 (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
EP0376003A2 (en) Multiprocessing system with interprocessor communications facility
EP0840221A1 (en) Microcomputer with packet bus
KR950004249B1 (ko) 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System)
JPH04195576A (ja) キャッシュメモリ方式
EP1380954B1 (en) Computer system and data processing method