KR950004249B1 - 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System) - Google Patents

병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System) Download PDF

Info

Publication number
KR950004249B1
KR950004249B1 KR1019910025585A KR910025585A KR950004249B1 KR 950004249 B1 KR950004249 B1 KR 950004249B1 KR 1019910025585 A KR1019910025585 A KR 1019910025585A KR 910025585 A KR910025585 A KR 910025585A KR 950004249 B1 KR950004249 B1 KR 950004249B1
Authority
KR
South Korea
Prior art keywords
vmeif
host computer
node
computer
data
Prior art date
Application number
KR1019910025585A
Other languages
English (en)
Other versions
KR930014113A (ko
Inventor
이규호
최장식
이훈복
박치항
Original Assignee
재단법인한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 경상현 filed Critical 재단법인한국전자통신연구소
Priority to KR1019910025585A priority Critical patent/KR950004249B1/ko
Publication of KR930014113A publication Critical patent/KR930014113A/ko
Application granted granted Critical
Publication of KR950004249B1 publication Critical patent/KR950004249B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음.

Description

병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System)
제1도는 본 발명이 적용된 머쉰 아키텍쳐를 나타낸 도면.
제2도는 본 발명에 의하여 노드 컴퓨터에서 호스트 컴퓨터로 데이터를 전송하는 과정을 나타낸 도면.
제3도는 본 발명에 의하여 호스트 컴퓨터에서 노드 컴퓨터로 데이터를 전송하는 과정을 나타낸 도면.
제4도는 제2도의 데이타 전송과정을 하드웨어로 나타낸 도면.
제5도는 제4도의 하드웨어 설계도에서 VMEIF의 기능을 설명하는 동작상태 천이도를 나타낸 도면.
제6도는 제3도의 데이타 전송과정을 하드웨어로 나타낸 도면.
제7도는 제5도의 하드웨어 설계도에서 VMEIF의 기능을 설명하는 동작상태 천이도를 나타낸 도면.
본 발명은 VME 시스템을 호스트 컴퓨터로 하는 동질성의 병렬처리 컴퓨터 중 이질성의 멀티프로세서 시스템으로 된 하나의 노드 컴퓨터에서 호스트 컴퓨터와의 통신채널과 호스트 컴퓨터가 제공하는 외부 스토리지를 액세스하는 채널을 동시에 제공할 수 있는 버스트 모드(burst mode)전송방식을 기본하는 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법에 관한 것이다.
종래의 호스트 컴퓨터를 기반으로 하는 병렬처리 컴퓨터는 시용자 인터페이스와 외부 스토리지 및 시스템컨트롤 환경을 호스트 컴퓨터의 환경을 이용하여, 병렬로 처리하여야할 부분적인 테스크를 받아 고속으로 처리한 다음 그 결과를 다시 호스트 컴퓨터에게로 넘겨주는 방식을 사용하고 있다.
이 경우 백엔드(backend)프로세서로 사용되는 병렬처리 시스템은 호스트 컴퓨터로 부터 태스크를 로딩(loading)받아야 하며, 계산된 결과를 다시 호스트 컴퓨터로 넘겨 주어야 한다.
또한 주어진 태스크의 실행중에 필요에 따라 외부스토리지를 직접 액세스할 수 있어야 한다.
본 발명이 적용된 킴퓨터는 동일한 모양을 가지는 여러 모드컴퓨터를 호스트 컴퓨터가 제공하는 VME버스에 연결시켜 병렬처리 환경을 제공함과 동시에 노드 컴퓨터간의 통신 네드워크를 분리구성하고 또한 각노드 컴퓨터는 독립된 프로세싱 환경을 갖기 위하여 독립적으로 외부스토리지를 액세스할 수 있도록 하기위하여 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법을 제공함에 목적이 있다.
제1도는 본 발명이 적용된 머쉰 아키텍쳐를 나타낸 것으로서, 제1도의 (가)는 노드 컴퓨터를, (다)는 호스트 컴퓨터를 (라)는 호스트 컴퓨터가 제공하는 VME버스를,(나)는 노드간 통신을 위한 네트워크를 의미하는 것인데, 각 노드 컴퓨터는 각각 버스트모드를 기반으로하여 본 발명의 내용이 적용된 VME버스 인터페이스 로직("VMEIF")(제1도(바))를 포함하고 있다.
본 발명은 제1도에서 기술한 바와같이 노드 컴퓨터(가)에서 호스트 컴퓨터(다)와의 통신과 외부스트리지를 억세스히는 채널을 동시에 제공할 수 있는 버스트모드를 기반으로 하는 VME버스 인터페이스(바)의 설계에 관한 것을 주 내용으로 한다.
호스트 컴퓨터와의 통신과 외부스트리지를 액세스하는 채널을 동일한 경로를 사용하며, 이는 크게 노드컴퓨터에서 호스트 컴퓨터로의 데이터 전송과 호스트 컴퓨터에서 노드 컴퓨터로의 데이타 전송으로 구분할수 있다.
제2도는 본 발명에 따라 노드 컴퓨터에서 호스트 컴퓨터로의 데이타를 전송하는 과정을 설명한 것으로써, 그 상세한 과정을 다음과 같다.
먼저 노드 컴퓨터내의 노드프로세서(제2도(가))가 VMEIF(제2도(나))에 포함된 래치에다 전송할 데이타의 시작 어드레스와 데이타의 길이값을 입력시키고 컨트롤을 VMEIF에게로 넘겨준다.
컨트롤을 넘겨받은 VMEIF(제2도(나))는 우선 VME아비터(Arbiter)에게 VME버스의 사용을 요철하고, VME아비터로 부터 사용허가(grant)를 받은 후에, 해당 노드메모리(제2도(다))는 직접 액세스하여 주어진 데이타를 버스트모드(burst mode)방식으로 호스트 컴퓨터(제2도(라))에 보낸다.
여기서 호스트 컴퓨터에 보낸다는 의미는 호스트 컴퓨터의 주어진 버퍼를 직접 액세스하여 "Write"함을 의미한다.
해당 데이타의 전송을 완료한 후 다시 컨트롤을 노드프로세서(제2도(가))에 넘겨줌으로써 해당 사이클을 완료한다.
다음에 제3도는 본 발명에 따라 호스트 컴퓨터에서 노드 컴퓨터의 노드메모리로 데이타를 전송하는 과정을 나타낸 그림으로써, 그 과정은 다음과 같다.
먼저 노드프로세서(제3도(가))가 전송되어올 데이타의 장소을 지정해 주는 시작 어드레스와 영역의 길이값을 VMEIF(제3도(나))에 속한 래치에다 입력시키고, 컨트롤을 VMEIF(제3도의 (나))에 넘겨준다.
컨트롤을 넘겨받은 VMEIF(제3도 (나))는 VME버스외 인터럽트 버스를 이용하여 호스트 컴퓨터(제3도(라))에 인터럽트를 요청한다.
인터럽트 요청을 받은 호스트 컴퓨터(제3도(라))는 VMEIF(제3도(나))에 인터럽트를 응답하는 신호를 보내고 동시에 인터럽트 벡터를 받이 해당 서비스 루틴으로 브랜치하여 이를 처리한다.
이때 해당 서비스 루틴에서는 노드프로세서가 요구하는 일을 처리할 수 있는 프로그램이 준비되어 있다.
예를들어 노드프로세서(가)가 스토리지를 액세스하여 데이타를 읽어들이고자 할때는 인터럽트 서비스루틴(5)에서 이를 액세스하여 준비하고, VME버스를 통하여 노드메모리 액세스를 시도한다.
이때 VMEIF(나)는 호스트 컴퓨터(라)가 노드메모리 엑세스를 시도하면 로컬매스터(local master)에게 로컬버스의 사용을 요청하고 사용허가를 받은 후 호스트 컴퓨터(라)가 시도한 사이클을 연장하여 노드메모리(제3도(다))를 액세스할 수 있도록 해준다.
이 경우도 기본적으로 버스트모드 전송 방식으로 이루어지며, 전송이 완료되었을때 호스트 컴퓨터는 해당사이클을 마무리하고 서비스 루틴으로부터 메인루틴으로 돌아간다.
다음에, 제4도는 노드 컴퓨터에서 호스트 컴퓨터로 데이타를 전송할 경우를 구현한 하드웨어로써 (가)는이 경우의 VMEIF를, (나)는 노드프로세서가 보내줄 어드레스와 데이타 길이값을 저장할 래치이다.
또한 (다)와 (라)는 VME버스를 로컬버스로 연결시켜주는 데이타 및 어드레스 버스의 버퍼이다.
이 경우의 VMEIF블록(제4도의 (가))의 기능을 제5도의 상태천이도에 나타내었다.
VMEIF는 IDLE상태(제5도의 (가)(에 있다가 노드프로세서로부터 커맨트가 입력되면(즉, CS*신호가들어오면)주어진 어드레스값을 제4도의 (나)에 나타낸 어드레스/길이 래치에 래치하고(제5도의 (나)),VME버스의 사용을 요청한다(제 5도의 (다), (라))(req_ vme 신호를 출력).
외부 VME마스터로부터 VME버스의 사용허가(vme grant)를 얻으면 로컬(노드)메모러를 액세스하여 주어진 길이값만큼의 데이타를 READ하여(제5도의 (마),(바),(사),(아)) 제4도의 (다)에 나타낸 버퍼에 입력시켰다가, 이를 다시 VME버스의 버스트모드를 이용하여 외부의 호스트 컴퓨터에게로 전송(WRITE)한다(제5도의 상태(자),(차),(카),(타)).
다음에 제6도는 호스트 컴퓨터로부터 노드 컴퓨터로 데이타를 전송할 경우를 구현한 하드웨어로서 (가)는 이 경우의 VMEIF를 (나)는 노드 프로세서가 보내줄 어드레스와 데이타 길이값을 저장할 래치이다.
또한 (다)는 VME데이타 버스를 로컬데이타버스로 연결시켜주는 버퍼이고, (라)는 VME어드레스 버스를 받아 이를 해석하는 어드레스 디코더이다.
(마)는 호스트 컴퓨터로 보내줄 인터럽트 벡터값을 저장하는 래치이다.
이 경우의 VMEIF블록(제6도의 (가))의 기능을 제7도의 상태천이도에 나타내었다.
VMEIF는 IDLE상태(제7도의 (가))에 있다가 노드프로세서로부터 커맨드가 입력되면(즉, CS*신호가들어오면)주어진 어드레스값을 제6도의 (나)에 나타낸 어드레스/길이 래치에 래치하고(제7도의 (나)) 외부의 호스트 컴퓨터에게 VME인터럽트 요청신호를 이용하여 인터럽트를 요청신호를 이용하여 인터럽트를 요청한다(제7도의 (다)).
외부 VME마스터로부터 인터럽트허가를 얻으면 제6도의 (마)에 나타낸 벡터래치에서 저장하고 있던 벡터값을 출력시키고(제7도의 (라)), 호스트 컴퓨터로 부터의 버스트전송을 기다린다(제7도 (마)).
호스트 컴퓨터로부터 버스드모드의 데이타가 입력되면 제6도의 (다)에 보여준 버퍼에 입련시켰다가, 어드레스값과 전송할 데이타 길이값을 출력시키고(제7도의 (바),사)), 제3도에 보인 (다)의 로컬(노드)메모리에 버스트모드로 WRITE하기 위하여 한다(제7도의 (아),(자)).
이와같이 본 발명에 의하면 첫째, 동일한 모양을 갖는 여러 노드 컴퓨터를 호스트 컴퓨터가 제공하는 VME버스에 연결시켜 병렬처리 환경을 제공하였으며, 둘째 노드 컴퓨터간의 통신네트워크를 분리구성하고, 셋째 각 노드 컴퓨터는 독립된 프로세싱 환경을 갖기 위하여 독립적으로 외부스토리지를 엑세스하는 효과가 있다.

Claims (2)

  1. 버스트모드를 기본으로 하여 VME버스 인터페이스 장치(VMEIF)를 포함하고 있는 노드 컴퓨터와 VME 버스를 제공하는 호스트 컴퓨터로 구성되는 병렬처리 시스템에서의 상기 호스트 컴퓨터와 상기 노드 컴퓨터간의 데이타 전송방법에 있어서, 노드 컴퓨터에서 호스트 컴퓨터로의 데이타를 전송하는 방법은 노드컴퓨터내의 노드 프로세서가 VMEIF에 포함된 래치에 전송할 데이타의 시작 어드레스와 데이타 길이값을 입력시키고 컨트롤을 상기 VMEIF에게로 넘겨주는 제1과정, 컨트롤을 넘겨받은 VMEIF는 호스트 컴퓨터내의 VMF 아비터(Arbiter)에게 VME 버스의 사용을 요청하고, VME 아비터로부터 사용 허가를 받은 후에, 해당 노드 메모리를 직접 액세스하여 주어진 데이타를 버스트 모드 방식으로 호스트 컴퓨터에 보내는 제2과정; 및 상기 제2과정에서 해당 데이타의 전송을 완료한 후 다시 컨트롤을 노드 프로세서에 넘겨주는 제3과정으로 수행되는 것을 특징으로 하는 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법.
  2. 버스트 모드를 기본으로 하여 VME 버스 인터페이스 장치(VMEIF)를 포함하고 있는 노드 컴퓨터와 VME 버스를 제공하는 호스트 컴퓨터로 구성되는 병렬처리 시스템에서의 상기 호스트 컴퓨터와 상기 노드 컴퓨터간의 데이타 전송방법에 있어서, 호스트 컴퓨터에서 노드 컴퓨터의 오드 메모리를 데이타를 전송하는 방법은 노드 프로세서가 전송될 데이타의 장소를 지정해주는 시작어드레스와 영역의 길이값을 VMEIF에 포함된 래치에다 입력시키고, 컨트롤을 상기 VMEIF에 넘겨주는 제1과정; VMEIF는 VME버스의 인터럽트 버스를 이용하여 호스트 컴퓨터에 인터럽트를 요청하고, 인터럽트 요청을 받은 호스트 컴퓨터는 VMEIF에 인터럽트를 응답하는 신호를 보내고 동시에 인터럽느 벡터를 받아 해당 서비스 루틴으로 브랜치하여 이를 처리하는 제2과정; 및 상기 제2과정에 의해 데이타 전송이 완료되었을 때 호스트 컴퓨터는 해당 사이클을 마무리하고 서비스 루틴으로부터 메인 루틴으로 복귀하는 제3과정으로 수행되는 것을 특징으로 하는 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법.
KR1019910025585A 1991-12-31 1991-12-31 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System) KR950004249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025585A KR950004249B1 (ko) 1991-12-31 1991-12-31 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025585A KR950004249B1 (ko) 1991-12-31 1991-12-31 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System)

Publications (2)

Publication Number Publication Date
KR930014113A KR930014113A (ko) 1993-07-22
KR950004249B1 true KR950004249B1 (ko) 1995-04-27

Family

ID=19327068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025585A KR950004249B1 (ko) 1991-12-31 1991-12-31 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System)

Country Status (1)

Country Link
KR (1) KR950004249B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867072A (zh) * 2016-04-14 2016-08-17 清华大学 一种基于vme-s总线的工件台运动控制系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370546B1 (en) * 1996-04-08 2002-04-09 Sony Corporation First information processing device directly accessing, updating second information process device and vice versa via transmission bus management authority

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867072A (zh) * 2016-04-14 2016-08-17 清华大学 一种基于vme-s总线的工件台运动控制系统

Also Published As

Publication number Publication date
KR930014113A (ko) 1993-07-22

Similar Documents

Publication Publication Date Title
US5881255A (en) Bus control system incorporating the coupling of two split-transaction busses of different hierarchy
US5455915A (en) Computer system with bridge circuitry having input/output multiplexers and third direct unidirectional path for data transfer between buses operating at different rates
US3940743A (en) Interconnecting unit for independently operable data processing systems
US6078983A (en) Multiprocessor system having distinct data bus and address bus arbiters
US4481572A (en) Multiconfigural computers utilizing a time-shared bus
US4654778A (en) Direct parallel path for storage accesses unloading common system path
US5574868A (en) Bus grant prediction technique for a split transaction bus in a multiprocessor computer system
US4897783A (en) Computer memory system
US6189062B1 (en) Apparatus and method for address translation in bus bridge devices
KR970029014A (ko) 데이타 프로세싱 시스템 및 방법
JP2587190B2 (ja) システム間チャネルページング機構
KR950004249B1 (ko) 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System)
US7916146B1 (en) Halt context switching method and system
EP0587370A1 (en) Method and apparatus for software sharing between multiple controllers
JP2005505858A (ja) 通信バスを持つコンピュータシステム
JP2643931B2 (ja) 情報処理装置
JPS59173828A (ja) デ−タ処理システム
JPH064401A (ja) メモリアクセス回路
JP2699873B2 (ja) バス制御回路
JPH01315858A (ja) データ転送制御方法及び装置
JPH056333A (ja) マルチプロセサシステム
JPS6037933B2 (ja) 電子計算機のメモリ・アクセス方式
JPH064464A (ja) 周辺装置アクセス装置
JPS6266350A (ja) キヤツシユ・メモリ
JPH02294866A (ja) 記憶制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980313

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee