JP2011123913A - バスアクセスを調停する制御装置 - Google Patents
バスアクセスを調停する制御装置 Download PDFInfo
- Publication number
- JP2011123913A JP2011123913A JP2011019126A JP2011019126A JP2011123913A JP 2011123913 A JP2011123913 A JP 2011123913A JP 2011019126 A JP2011019126 A JP 2011019126A JP 2011019126 A JP2011019126 A JP 2011019126A JP 2011123913 A JP2011123913 A JP 2011123913A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus access
- request
- arbiter
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【解決手段】 ライトまたはリードリクエストがある(WreqまたはRreq=‘1’)場合、ライトまたはリードバッファのデータ蓄積数(PwまたはPr)が閾値以上、または、直前にリクエストキューに格納したリクエストがライトまたはリードリクエスト(ID1=IDwまたはIDr)か否かを判定し(S201、S202)、そうであればライトまたはリードリクエストをリクエストキューに蓄積する(S205、S206)ことで、バッファの空き状態、直前のアクセス、連続アクセス数に応じて優先順位を変更する。
【選択図】 図4
Description
まず、各種画像処理を行った後、画像を出力する画像処理装置を例に説明する。図1は実施例1の画像処理装置の構成例を示すブロック図である。
CPU1は、ROM2に格納されたプログラムに従い、I/Oポート9より処理すべき画像データを受け取り、バスブリッジ3、アービタ5、DRAM I/F6を経てDRAM7へ格納する。次に、CPU1は画像処理モジュール4aのコンフィグレーションレジスタを設定し、画像処理モジュール4aを動作させる。
図2は画像処理モジュールの詳細な構成例を説明するブロック図で、リードバッファ10、m(m≧1、整数)個のサブモジュール11、ライトバッファ12、アービタ13、リードアドレス発生器14、割込コントローラ15、ライトアドレス発生器16を備える。
図3はサブモジュール11間のデータ転送を説明するタイミングチャートである。
図4はアービタ13のアルゴリズムを説明するフローチャートである。なお、以下の説明においては、リクエストキューに蓄積されたリクエストの数をPp、リクエストキューに蓄積されたリクエストが実行された場合のライトバッファ12のデータ蓄積数(評価値)をPw、リクエストキューに蓄積されたリクエストが実行された場合のリードバッファ10の空き容量(評価値)をPrとする。なお、リクエストキューに蓄積されたリクエストの数Ppはアービタ5がリクエストを受け付ける(PACK=‘1’)と一つ減じられる。また、以下の説明では、(リードリクエストの頻度)>(ライトリクエストの頻度)と仮定し、バスアクセスのリクエスト発生頻度が低いモジュールの順に、後述するバッファの空き状態の検出を行う。
図5はアービタ5のアルゴリズムを説明するフローチャートである。なお、以下の説明では、三つの画像処理モジュールM1、M2、M3と、エンジン処理モジュールM4、バスブリッジB0が接続されているとする。エンジン処理モジュールM4には、リアルタイム制御のために、最高の優先順位を設定する。また、バスブリッジB0は、エンジン処理モジュールM4に次いで高い優先順位に設定する。三つの画像処理もジュールの優先順位は同じである。従って、各モジュールの優先順位は下記のようになる。
M4 > B0 > M1, M2, M3
なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
Claims (16)
- バスアクセスを調停する制御装置であって、
バスに接続されたメモリに対してリードアクセスまたはライトアクセスの種類のバスアクセスを要求する複数のモジュールと、
前記複数のモジュールの複数のバスアクセスの要求について、直前に調停して受け付けたバスアクセスの種類と同じ種類のバスアクセスを優先して調停するアービタとを有することを特徴とする制御装置。 - バスアクセスを調停する制御装置であって、
バスに接続されたメモリに対してバスアクセスを要求する複数のモジュールと、
前記複数のモジュールの複数のバスアクセスの要求について、直前に調停して受け付けたバスアクセスの要求を発行したモジュールのバスアクセスを優先して調停するアービタとを有することを特徴とする制御装置。 - さらに、前記複数のモジュールごとに、前記バスに対する連続アクセスの回数をカウントする計数手段を有し、
前記アービタは、前記連続アクセスの回数が所定回数に達したモジュールの前記バスアクセスの要求をマスクすることを特徴とする請求項1または請求項2に記載の制御装置。 - さらに、前記複数のモジュールのバスアクセスの要求をスタックするリクエストキューを有し、
前記アービタは、前記リクエストキューにスタックした、前記複数のモジュールごとのバスアクセスの要求の数に応じて、前記複数のモジュールのバスアクセスを調停することを特徴とする請求項1から請求項3の何れか一項に記載の制御装置。 - 前記アービタは、直前に調停して受け付けたバスアクセスとの連続性、前記リクエストキューにスタックした、前記複数のモジュールごとのバスアクセスの要求の数、の順に考慮して前記優先を制御することを特徴とする請求項4に記載の制御装置。
- 前記アービタは、さらに、前記バスアクセスの要求の発生頻度が低いモジュールのバスアクセスを優先して前記調停を行うことを特徴とする請求項5に記載の制御装置。
- 前記アービタは、さらに、レイテンシの短いモジュールのバスアクセスを優先して前記調停を行うことを特徴とする請求項5に記載の制御装置。
- バスアクセスを調停する制御装置であって、
バスに接続されたメモリに対してリードアクセスまたはライトアクセスの種類のバスアクセスを要求する複数のマスタ、および、前記複数のマスタのバスアクセスを調停する第一のアービタを有する複数のモジュールと、
前記複数のモジュールのバスアクセスを調停する第二のアービタとを有することを特徴とする制御装置。 - 前記第一のアービタは、直前に調停して受け付けたバスアクセスと同じ種類のバスアクセスを優先して前記調停を行うことを特徴とする請求項8に記載の制御装置。
- さらに、前記リードアクセスまたはライトアクセスの要求を種類ごとにスタックするキューを有し、
前記第一のアービタは、前記バスアクセスの種類ごとに設定された数分、前記キューにバスアクセスの要求が蓄積された種類のバスアクセスを優先して前記調停を行うことを特徴とする請求項8に記載の制御装置。 - さらに、前記リードアクセスまたはライトアクセスの要求を種類ごとにスタックするキューを有し、
前記第一のアービタは、直前に調停して受け付けたバスアクセスと同じ種類のバスアクセスを優先し、次に、前記バスアクセスの種類ごとに設定された数分、前記キューにバスアクセスの要求が蓄積された種類のバスアクセスを優先して前記調停を行うことを特徴とする請求項8に記載の制御装置。 - 前記第一のアービタは、さらに、前記バスアクセスの要求の発生頻度が低いマスタのバスアクセスを優先して前記調停を行うことを特徴とする請求項11に記載の制御装置。
- 前記第二のアービタは、同一のモジュールのバスアクセスが連続するように前記調停を行うことを特徴とする請求項8に記載の制御装置。
- 前記第二のアービタは、同一のモジュールによる所定回数以上の連続したバスアクセスを制限することを特徴とする請求項13に記載の制御装置。
- さらに、前記複数のモジュールごとのバスアクセスの要求をスタックするキューを有し、
前記第二のアービタは、前記キューにスタックされたバスアクセスの要求の数が多いモジュールのバスアクセスを優先して前記調停を行うことを特徴とする請求項8に記載の制御装置。 - さらに、前記複数のモジュールごとのバスアクセスの要求をスタックするキューを有し、
前記第二のアービタは、同一のモジュールのバスアクセスが連続するように前記調停を行い、次に、前記複数のモジュールに関する所定の優先順位に基づいて前記調停を行い、さらに、前記キューにスタックされたバスアクセスの要求の数が多いモジュールを優先するように前記調停を行うことを特徴とする請求項8に記載の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011019126A JP4847614B2 (ja) | 2011-01-31 | 2011-01-31 | バスアクセスを調停する制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011019126A JP4847614B2 (ja) | 2011-01-31 | 2011-01-31 | バスアクセスを調停する制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005099420A Division JP4847036B2 (ja) | 2005-03-30 | 2005-03-30 | バスアクセスを調停する制御装置およびデータ処理装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011123913A true JP2011123913A (ja) | 2011-06-23 |
JP4847614B2 JP4847614B2 (ja) | 2011-12-28 |
Family
ID=44287658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011019126A Expired - Fee Related JP4847614B2 (ja) | 2011-01-31 | 2011-01-31 | バスアクセスを調停する制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4847614B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9747231B2 (en) | 2012-03-30 | 2017-08-29 | Nec Corporation | Bus access arbiter and method of bus arbitration |
CN115269467A (zh) * | 2022-09-29 | 2022-11-01 | 沐曦科技(成都)有限公司 | 一种总线仲裁的方法、装置、存储介质及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210459A (ja) * | 1988-06-29 | 1990-01-16 | Oki Electric Ind Co Ltd | バス使用権決定方式 |
JPH03257649A (ja) * | 1990-03-08 | 1991-11-18 | Hitachi Ltd | 共有資源アクセス制御装置 |
JPH04322353A (ja) * | 1991-04-23 | 1992-11-12 | Nec Corp | バス・システム |
JPH0594409A (ja) * | 1991-10-02 | 1993-04-16 | Nec Eng Ltd | バス調停システム |
JPH07182279A (ja) * | 1993-12-24 | 1995-07-21 | Kofu Nippon Denki Kk | バス調停回路 |
-
2011
- 2011-01-31 JP JP2011019126A patent/JP4847614B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210459A (ja) * | 1988-06-29 | 1990-01-16 | Oki Electric Ind Co Ltd | バス使用権決定方式 |
JPH03257649A (ja) * | 1990-03-08 | 1991-11-18 | Hitachi Ltd | 共有資源アクセス制御装置 |
JPH04322353A (ja) * | 1991-04-23 | 1992-11-12 | Nec Corp | バス・システム |
JPH0594409A (ja) * | 1991-10-02 | 1993-04-16 | Nec Eng Ltd | バス調停システム |
JPH07182279A (ja) * | 1993-12-24 | 1995-07-21 | Kofu Nippon Denki Kk | バス調停回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9747231B2 (en) | 2012-03-30 | 2017-08-29 | Nec Corporation | Bus access arbiter and method of bus arbitration |
CN115269467A (zh) * | 2022-09-29 | 2022-11-01 | 沐曦科技(成都)有限公司 | 一种总线仲裁的方法、装置、存储介质及电子设备 |
CN115269467B (zh) * | 2022-09-29 | 2023-01-10 | 沐曦科技(成都)有限公司 | 一种总线仲裁的方法、装置、存储介质及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP4847614B2 (ja) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4847036B2 (ja) | バスアクセスを調停する制御装置およびデータ処理装置の制御方法 | |
JP5047249B2 (ja) | 割り込みポストトランザクションに対する保留メカニズム | |
US9251108B2 (en) | Managing access to shared buffer resources | |
JP4715801B2 (ja) | メモリアクセス制御装置 | |
JP5666722B2 (ja) | メモリ・インターフェース | |
JP2010282405A (ja) | データ処理システム | |
KR100347473B1 (ko) | 버스시스템 | |
JP4847614B2 (ja) | バスアクセスを調停する制御装置 | |
US20040225774A1 (en) | Enhancing a pci-x split completion transaction by aligning cachelines with an allowable disconnect boundary's ending address | |
TW200400438A (en) | Bus arbiter for integrated circuit systems | |
JP4847615B2 (ja) | バスアクセスを調停する制御装置およびその方法 | |
US6826644B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
JP7493311B2 (ja) | バスシステムおよびその制御方法 | |
US7028116B2 (en) | Enhancement of transaction order queue | |
JP6036806B2 (ja) | バスアクセス調停回路およびバスアクセス調停方法 | |
JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
JP4327081B2 (ja) | メモリアクセス制御回路 | |
JP7292044B2 (ja) | 制御装置および制御方法 | |
JP2008059047A (ja) | 情報処理システム及びこの制御方法 | |
JP2005004563A (ja) | Dma転送制御装置 | |
KR101013769B1 (ko) | 버스 중재방법 및 장치 | |
JP2004185451A (ja) | メモリアクセス調停方法およびメモリアクセス調停ユニット | |
JPH0844661A (ja) | 情報処理装置 | |
JP2004145593A (ja) | ダイレクトメモリアクセス装置およびバスアービトレーション制御装置、ならびにそれらの制御方法 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |