KR950012506B1 - 다중채널 버스중재기 - Google Patents
다중채널 버스중재기 Download PDFInfo
- Publication number
- KR950012506B1 KR950012506B1 KR1019930026605A KR930026605A KR950012506B1 KR 950012506 B1 KR950012506 B1 KR 950012506B1 KR 1019930026605 A KR1019930026605 A KR 1019930026605A KR 930026605 A KR930026605 A KR 930026605A KR 950012506 B1 KR950012506 B1 KR 950012506B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- signal
- arbitration
- request
- priority
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 버스중재기를 이용한 컴퓨터시스템을 개략적으로 도시한 구성도이고,
제2도는 본 발명에 의한 버스중재기를 이용한 컴퓨터시스템의 구성을 개략적으로 도시한 구성도이고,
제3도는 제2도의 버스사용상태저장부를 도시한 회로도이고,
제4a∼g도는 제2도의 버스중재기의 우선순위방식에 의한 동작 타이밍을 도시한 타이밍도이고,
제5a∼h도는 제2도의 버스중재기의 동등순위방식에 의한 동작 타이밍을 도시한 타이밍도이고,
제6도는 제2도의 버스중재기에 의한 버스 중재과정을 도시한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 중앙처리장치 20 : 주기억장치
30, 30' : 버스중재기 31 : 버스사용상태저장부
32 : 버스중재부 40, 50 : 입출력제어기
60 : 시스템버스
본 발명은 버스중재기 및 중재방법에 관한 것으로, 특히 시스템버스에 연결된 복수의 버스요구장치가 동시에 시스템버스 사용을 요구할 때, 종래의 우선순위방식에 의한 버스중재는 물론, 이전 버스 싸이클에서 시스템버스를 사용한 상태를 저장한 결과에 따라 각각의 제어기에 균등하게 버스사용을 허락하는 균등중재방식에 의한 버스중재도 가능하게 하는 버스중재기 및 중재방법에 관한 것이다.
제1도는 종래의 버스중재기를 이용한 컴퓨터시스템을 개략적으로 도시한 구성도로서, 중앙처리장치(10), 주기억장치(20), 버스중재기(30), 제1입출력제어기(40), 제2입출력제어기(50) 및 시스템버스(60)를 구비한다.
일반적으로, 컴퓨터의 분산처리화에 따라 시스템버스에 복수의 제어기들(버스를 능동적으로 요구할 수 있으므로 이를 버스 요구장치라고도 한다)이 연결되어 버스의 효율적인 사용이 요구된다. 즉 하나의 시스템버스에 다수의 프로세서모듈과 입출력제어기들이 연결되어 메모리와 같은 자원을 공유한다. 이때 각각의 제어기들(입출력제어기나 프로세서모듈등)은 시스템버스를 통해서만 특정한 자원을 억세스할 수 있기 때문에 시스템버스를 자주 사용하게된다. 만일 두 개 이상의 제어기들이 시스템버스를 동시에 요구할 경우에는 이들중 어느 하나만이 시스템버스를 사용하도록 버스사용을 중재할 필요가 생긴다. 이러한 버스중재기능은 버스중재기가 담당하고, 버스중재기는 독립된 모듈로 시스템버스에 연결되거나 프로세서모듈상에 위치할 수 있다. 다수의 제어기가 버스를 동시에 요구할 경우 이를 중재하는 방식으로는 각각의 제어기에 우선순의(Priority)를 두어 우선순위가 높은 제어기에 버스사용권을 주는 우선방식과, 모든 제어기에 동등한 권리를 부여하여 버스사용권을 분배하는 동등중재방식(Fair Arbitration)이 있다. 제1도에 있어서, 중앙처리장치(프로세서 모듈)(10)는 시스템 프로그램과 운영체제(o/s)를 수행하는 컴퓨터의 중심부로서 시스템버스(60)를 통해 각종 자원을 관리한다. 주기억장치(20)는 시스템버스(60)를 통해 중앙처리장치(10)나 입출력제어기(40,50)로부터 입력된 데이터를 저장하고, 이들 제어기들(10,40,50)이 필요에 따라 읽어갈 수 있도록 한다. 통상적으로 주기억장치(20)는 이들 제어기들이 공유하여 서로 데이터를 교환하거나 저장하므로 대용량의 램(RAM)을 구성된다. 제1 및 제2 입출력제어기(40,50)는 시스템버스(60)와 입출력채널 사이에 위치하여 입출력채널에 연결된 다수의 입출력장치들(하드디스크 드라이버, 마그네틱 테이프 드라이버, 프린터 , 통신모듈등)과 시스템버스(60)에 연결된 장치들(10,20,30)을 연결한다.
이러한 컴퓨터시스템에서, 우선순위방식에 의한 버스중재기능의 수행을 설명한다. 시스템버스(60)의 사용에 대한 우선순이를 중앙처리장치(10), 제1 입출력제어기(40), 제2 입출력제어기(50)순으로 정한다. 중앙처리장치(10)는 시스템버스(60)를 통해 제1 버스요구신호(R1)를 버스중재기(30)로 출력하여 시스템버스(60)를 요구하고, 버스중재기(30)로부터 시스템버스(60)를 통해 제 2버스사용허가신호(G2)를 입력하여 이에 따라 버스를 사용한다. 제2 입출력제어기(50)는 시스템버스(60)를 통해 제3버스요구신호(R3)를 버스중재기(30)로 출력하여 시스템버스(60)를 요구하고, 버스중재기(30)는 제어기들로부터 버스요구신호(R1∼R3)가 입력되면, 이를 검사하여 하나의 제어기가 요구하면, 해당하는 제어기로 버스사용허락신호(G1∼G3)를 출력하여 그 제어기가 시스템버스(60)를 사용하도록 한다. 만일 두 개 이상의 제어기가 동시에 버스를 요구하면, 제어기들의 우선순위에 따라 버스사용을 중재한다. 즉 만일 중앙처리장치(10)와 제 1 입출력제어기(40)가 동시에 버스요구신호를 활성화하여 시스템버스(60)를 요구하면, 버스중재기(30)는 우선순위가 높은 중앙처리장치(10)의 제 1 버스사용허락신호(G1)를 활성화하여 중앙처리장치(10)가 시스템버스(60)를 사용할 수 있도록 한다.
이와 같은 종래의 우선순위방식에 의한 버스중재기에 있어서는 우선순위가 높은 제어기만 시스템버스를 사용할 수 있어, 우선순위가 낮은 제어기는 사용이 지연되거나 최악의 경우는 시스템버스를 전혀 억세스하지 못하게 되는 문제점이 있었다.
따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 우선순위방식에 의한 버스중재는 물론 동등중재방식에 의한 버스중재도 가능한 다중채널 버스중재기를 제공하는데 있다.본 발명의 다른 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 우선순위방식에 의한 버스중재는 물론 동등중재방식에 의한 버스중재도 가능한 다중채널 버스중재기를 제공하는데 있다.
상기 목적을 달성하기 위하여 본발명의 장치는 시스템버스에 연결된 복수의 버스요구장치가 상기 시스템버스의 사용을 요구하면 이의 사용을 중재하는 다중채널의 버스중재기에 있어서, 상기 복수의 버스요구장치로부터 버스요구신호를 입력하여 우선순위 방식으로 동작할때는 미리 설정된 우선순위에 따라 버스사용허락신호를 출력하고, 동등중재방식으로 동작할때는 이전 버스상태신호에 따라 버스사용허락신호를 출력하여 상기 시스템버스의 사용을 중재하는 버스중재부; 및 상기 버스중재부로부터 현 버스허락신호와 세이브(SAVE)신호를 입력하여 현 버스사용상태를 저장하고, 이전 버스상태를 저장한 상기 버스상태신호를 출력하는 버스사용상태저장부를 구비한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위하여 본발명의 방법은 시스템버스에 연결된 복수의 버스요구장치가 각각의 버스요구신호를 통해 상기 시스템버스의 사용을 요구하면, 이를 중재하며 특정한 버스요구장치에 버스사용허락신호를 출력하는 다중채널의 버스중재방법에 있어서, 상기 버스 요구신호를 인지하여 버스요구신호가 하나뿐이면, 해당 버스요구장치에 버스사용을 허락하고, 복수이면 설정된 동작모드에 따라 우선순위방식이나 동등중재방식으로 이행하는 버스중재인지단계; 상기 동작모드가 우선순위방식으로 설정되었고, 복수개의 버스요구신호가 인지되면 각각의 버스요구장치별로 미리 할당된 우선순위에 따라 상기 버스사용허락신호를 출력하여 우선순위에 따라 버스사용을 중재하는 우선순위방식에 의한 버스중재단계; 및 상기 동작모드가 동등중재방식으로 설정되었고, 복수개의 버스요구신호가 인지되면 이전버스의 사용상태에 따라 균등하게 버스사용허락신호를 출력하여 중재하는 동등중재방식에 의한 버스중재단계를 구비한 것을 특징으로 한다.
이어서, 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 의한 버스중재기를 이용한 컴퓨터시스템의 구성을 개략적으로 도시한 구성도로서, 중앙처리장치(10), 주기억장치(20), 버스사용상태저장부(31)와 버스중재주(32)를 포함하는 버스중재기(30'), 제1입출력제어기(40), 제2이출력제어기(50) 및 시스템버스(60)를 구비한다. 제2도에 있어서, 제어기들(중앙처리장치, 입출력제어기등)(10,40,50)은 버스요구신호(R1∼R3)를 버스중재기(30')로 출력하고, 버스중재기(30')의 중재에 의한 버스허락신호(G1∼G3)를 입력하여 시스템버스(60)를 사용하여 다른 제어기나 주기억장치(20)를 억세스한다. 즉 , 중앙처리장치(10)는 시스템버스(60)를 통해 제 1 버스요구신호(R1)를 버스중재기(30')로 출력하여 시스템버스(60)를 요구하고, 버스중재기(30')로부터 시스템버스(60)를 통해 제 1 버스 사용 허가신호(G1)를 입력하여 이에 따라 시스템버스(60)를 사용한다.
제 1 입출력제어기(40)는 시스템버스(60)을 통해 제 2 버스 요구신호(R2)를 버스중재기(30')로 출력하여 시스템버스(60)를 요구하고, 버스중재기(30')로부터 시스템버스(60)를 통해 제 2 버스 사용허가신호(G2)를 입력하여 이에 따라 시스템버스(60)를 사용한다. 제 2 입출력제어기(50)는 시스템버스(60)를 통해 제 3 버스요구신호(R3)를 버스중재기(30')로 출력하여 시스템버스(60)를 요구하고, 버스중재기(30')로부터 시스템버스(60)를 통해 제 3 버스사용허가신호(G3)를 입력하여 이에 따라 시스템버스(60)를 사용한다. 버스중재기(30')는 버스중재부(32)와 버스사용상태저장부(31)를 구비하여 제어기들(10,40,50)이 시스템버스(60)의 사용을 요구하면 스위치(미도시)로 설정된 모드에 따라 우선순위방식이나 동등중재방식으로 버스를 중재한다. 버스중재부(32)는 시스템버스(60)를 통해 제어기들로부터 버스요구신호(R1∼R3)를 입력하고, 버스사용상태 저장부(31)로부터 이전 버스의 상태신호(S1∼S3)를 입력하여 현 버스의 사용허락신호(G1∼G3)를 시스템버스버스(60)를 통해 제어기들(10,40,50)로 출력한다. 버스사용상태저장부(31)는 버스중재부(32)로부터 버스사용허락신호(G1∼G3)를 입력하여 세이브(SAVE)신호에 따라 저장하여 이전 버스의 사용상태(S1∼S3)를 버스중재부(32)가 알 수 있도록 한다. 한편, 본 발명의 실시예에서는 각 제어기들의 버스사용 우선순위는 중앙처리장치, 제 1 입출력제어기, 제 2 입출력제어기로 정한다.
제 3도는 제2도의 버스사용상태저장부를 도시한 회로도로서, 3개의 D플립플립(36,37,38)과 하나의 낸드게이트(35)로 구성된다. 제3도에 있어서, 제 1 D플립플롭(36)은 버스중재부(32)로부터 제 1 버스 사용허락신호(G1)를 D단자로 입력하고, 세이브(SAVE)신호를 클럭단자로 입력하여 Q단자로 제 1 상태신호(S1)를 출력한다. 제 2 D플립플롭(37)은 버스중재부(32)로부터 제 2버스사용허락신호(G2)를 D단자로 입력하고, 세이브(SAVE)신호를 클럭단자로 입력하여 Q단자로 제2상태신호(S2)를 출력한다. 제3D플립플롭(38)은 버스중재부(32)로부터 제3버스사용허락신호(G3)를 D단자로 입력하고, 세이브(SAVE)신호를 클럭단자로 입력하여 Q단자로 제3상태신호(S3)를 출력한다. 낸드게이트(35)는 버스사용허락신호(G1∼G3)를 입력하여 논리 연산후 결과를 세이브(SAVE)신호에 연결한다.
제4A∼4G도는 제2도의 버스중재기의 우선순위방식에 의한 동작 타이밍을 도시한 타이밍도이다. 제4A도는 중앙처리장치가 시스템버스를 요구하기 위하여 "하이"에서 "로우"로 활성화하는 제 1 버스요구신호(R1)의 타이밍을 도시한 것이고, 제4B도는 버스중재기가 중앙제어장치로 출력하는 제 1 버스사용허락신호(G1)로서 "로우"일 때 버스사용이 허락된다. 제 4C도는 제 1 입출력제어기가 시스템버스를 요구하기 위하여 "하이"에서 "로우"로 활성화하는 제 2버스요구신호(R2)의 타이밍을 도시한 것이고, 제4D도는 버스중재기가 제1입출력제어기로 출력하는 제2버스사용허락신호( G2)를 도시한 것이다. 제4E도는 제2입출력제어기가 시스템버스를 요구하기 위하여 "하이"에서 로우"로 활성화하는 제3버스사용허락신호(G3)를 도시한 것이다. 제4G도는 데이터버스상의 상태를 도시한 것으로 , "a1, a2, a3"는 우선순위방식에 의한 버스중재기간을 나타내고, "b1"는 중앙처리장치에 의한 데이터전송을 나타내고, "b2"는 제1입출력제어기에 의한 데이터전송을 나타내고, "b3"는 제2입출력제어기에 의한 데이터전송을 나타낸다. 제4A∼제4G도에 있어서, 제어기들이 동시에 시스템버스의 사용을 요구하면, 버스중재기는 우선순위방식에 따라 버스사용을 중재하여 우선순위가 높은 중앙처리장치의 버스사용허락신호(G1)를 "로우"로 하여 시스템버스를 사용하여 데이터를 전송할 수 있도록 한다. 중앙처리장치가 버스의 사용을 종료하면, 다음으로 우선순위가 높은 제 1입출력제어기가 시스템버스를 사용하도록 하고, 제 1입출력제어기가 버스를 사용한 후에는 제2입출력제어기가 시스템버스를 사용하도록 한다.
제5A∼5H도는 제2도의 버스중재기의 동등중재방식에 의한 동작 타이밍을 도시한 타이밍도로서, 중앙처리장치와 제 1 입출력제어기가 동시에 시스템버스를 요구할 경우의 버스중재 타이밍을 나타낸다. 제5A도는 중앙처리장치의 버스사용 상태를 나타내는 제 1 상태신호(S1)로서, "로우"이면 이전에 버스를 사용한 것을 나타내고, "하이"이면 이전에 버스를 사용하지 않은 것을 나타낸다. 제5B도는 제 1 입출제어기의 버스사용 상태를 나타내는 제2상태신호(S2)로서, "로우"이면 이전에 버스를 사용한 것을 나타내고, "하이"이면 이전에 버스를 사용하지 않은 것을 나타낸다. 제5C도와 제5D도는 중앙처리장치의 버스요구신호(R1)와 버스사용허락신호(S1)를 도시한 것이고, 제5E와 제5F도는 제 1 입출력제어기의 버스요구신호(R2)와 버스사용허락신호(G2)를 도시한 것이다. 제5G도는 버스의 사용상태를 저장하기 위한 세이브(SAVE)신호를 나타낸 것으로, 상승에지에서 버스사용허락신호(G1∼G3)를 래치하여 버스사용상태를 저장한다. 제5H도는 데이터 버스의 상태를 나타낸 것으로, "c1,c2"는 동등중재방식에 의한 버스중재기간을 나타내고, "d1"은 제 1 입출력장치에 의한 데이터전송을 나타내고, "d2"는 중앙제어장치에 의한 데이터전송을 나타낸다. 제5A∼제5H도에 있어서, 중앙처리장치와 제 2 입출력제어기가 동시에 버스사용을 요구하면, 버스중재기는 버스사용 상태신호(S1,S2)를 보고서 이전에 버스를 사용하지 않은 제어기에 버스사용을 허락한다. 즉, 우선순위방식에서는 이전에 버스를 사용한 상태에 관계없이 우선순위가 높은 제어기에 시스템버스의 사용을 허락하였으나 동등중재방식에서는 이전버스의 사용상태에 따라 균등하게 버스를 사용하도록 한다. 따라서, 제5A∼제5H도에서와 같이 중앙처리장치가 이전에 버스를 사용하였으므로, 제1 입출력제어기가 먼저 버스를 사용하도록 한다.
제6도는 제2도의 버스중재기에 의한 버스중재과정을 도시한 흐름도이다. 제6도에 있어서, 단계 S1은 단계 70, 단계 71, 단계 72, 단계 73을 포함하여 하나의 버스요구신호가 입력되었을때의 처리과정을 나타낸 버스중재인지단계이고, 단계 S2는 단계 74, 단계 75, 단계 76, 단계 77, 단계 78을 포함하여 우선순위방식에 의한 버스중재를 수행하는 과정을 나타낸 우선순의 중재단계이고, 단계 S3는, 단계 79, 단계 80, 단계 81, 단계 82, 단계 83, 단계 84, 단계 85를 포함하여 동등중재방식에 의한 버스중재를 수행하는 과정을 나타내는 동등버스중재단계이다.
단계 70에서는 버스요구신호(R1∼R3)가 동작되었는가를 판단하는 단계로서, 버스요구신호의 동작을 감시한다. 단계 71은 버스요구신호(R1∼R3)가 동작되면, 버스요구신호가 하나인가 혹은 복수인가를 판단하여 하나이면, 별도의 중재가 없이 단계 72에서 해당 제어기의 버스사용허가신호(G1∼G3)를 활성화시켜 시스템버스 사용을 허락한다. 단계 73은 동시에 복수의 제어기가 버스사용을 요구하면, 이를 중재하기 위하여 버스중재방식을 판단한다. 이때 만일 우선순위방식으로 스위치가 설정되었으면, 단계 S2로 진행하여 우선순위방식에 의한 버스중재를 수행하고, 동등중재방식으로 설정되었으면 단계 S3로 진행하여 동등중재방식에의한 버스중재를 수행한다. 단계 74에서는 제 1 버스요구신호(R1)가 활성화되었는가를 판단하는 단계이고, 단계 75는 제 1 버스요구신호(R1)가 활성화되었으면, 제 1 버스사용허락신호(G1)를 작동하여 제 1 버스요구신호(R1)로 버스사용을 요구한 중앙처리장치에 시스템버스의 사용을 허락한다. 단계 76에서는 제 1 버스요구신호(R1)가 활성화되지 않았으면, 다음으로 제 2 버스요구신호(R2)를 활성화되었는가를 판단한다. 단계 77에서는 제 2 버스요구신호(R2)가 활성화되었으면, 제2버스 사용허락신호(G2)를 활성화하여 제 2 버스요구신호(R2)로 버스사용을 요구한 제 1 입출력제어기에 버스사용을 허락한다. 단계 78에서는 제 2 버스요구신호(R2)가 활성화되지 않았으면, 제3버스사용허가신호(G3)를 활성화하여 제 3 버스요구신호(R3)로 요구한 제 2 입출력제어기에 버스사용을 허락한다.
단계 79는 동등버스중재를 위하여 버스사용상태 저장부로부터 버스사용상태신호(S1∼S3)를 독출한다. 단계 80에서는 이전 버스사이클에서 제1버스요구신호(R1)가 버스사용을 허락받았는지를 판단한다. 단계 81에서는 이전 버스사이클에서 제 1 버스요구신호(R1)에 의해 버스를 사용하지 않았다면, 제 1 버스사용허가신호(G1)를 활성화하여 제 1 버스요구신호(R1)로 시스템버스 사용을 요구한 중앙처리장치에 버스사용을 허락한다. 단계 82에서는 이전 버스싸이클에서 제 1 버스요구신호(R1)가 버스를 사용하였으면, 제 2 버스요구신호(R1)에 의해 버스사용이 허락되었나를 판단한다. 단계 83에서는 이전 버스사이클을 제 1 입출력제어기가 사용하지 않았으면(제2버스요구신호에 의한 버스사용이 허락되지 않았으면), 제2버스사용허가신호를 활성화하여 제1입출력제어기에 버스사용을 허락한다. 단계 84에서는 이전 버스싸이클에서 제 2 버스요구신호(R2)에 의해 제 1 입출력제어기가 버스를 사용하였으면, 제 3 버스사용허가신호(G3)를 활성화하여 제 2 입출력제어기에 버스사용을 허락한다. 단계 85에서는 현재 버스싸이클의 버스사용 상태를 출력하여 버스사용상태 저장부의 데이터를 수정한다.
이상에서와 같이 본 발명은 컴퓨터시스템의 버스중재기의 우선순위방식과 동등버스중재방식을 모두 제공하여, 우선순위방식으로 시스템프로그램의 필요에 따라 중요하고 긴급한 채널에 버스를 우선적으로 할당할 수 있고, 동등중재방식으로 모든 제어기들에 균등하게 버스를 할당할 수도 있다.
Claims (3)
- 시스템버스에 연결된 복수의 버스요구장치가 상기 시스템버스의 사용을 요구하면, 이의 사용을 중재하는 다중채널의 버스중재기에 있어서, 상기 복수의 버스 요구신호로부터 버스요구신호를 입력하여 우선순위방식으로 동작할때는 미리 설정된 우선순위에 따라 버스사용허락신호를 출력하고, 동등중재방식으로 동작할때는 이전 버스상태신호에 따라 버스사용허락신호를 출력하여 상기 시스템버스의 사용을 중재하는 버스중재부; 및 상기 버스중재부로부터 현 버스허락신호와 세이브(SAVE)신호를 입력하여 현 버스사용상태를 저장하고, 이전 버스상태를 저장한 상기 버스상태신호를 출력하는 버스사용상태저장부를 구비한 것을 특징으로 하는 다중채널의 버스중재기.
- 제1항에 있어서, 상기 버스사용상태 저장부는 상기 현 버스허락신호와 세이브신호를 입력하는 복수의 플립플롭을 구비한 것을 특징으로 하는 다중채널의 버스중재기.
- 시스템버스에 연결된 복수의 버스요구장치가 각각의 버스요구신호를 통해 상기 시스템버스의 사용을 요구하면, 이를 중재하여 특정한 버스요구장치에 버스사용허락신호를 출력하는 다중채널의 버스중재방법에 있어서, 상기 버스요구신호를 인지하여 버스요구신호가 하나뿐이면, 해당 버스요구장치에 버스사용을 허락하고, 복수이면 설정된 동작모드에 따라 우선순위방식이나 동등중재방식으로 이행하는 버스중재인지단계; 상기 동작모드가 우선순위방식으로 설정되었고, 복수개의 버스요구신호가 인지되면 각각의 버스요구장치별로 미리 할당된 우선순위에 따라 상기 버스사용허락신호를 출력하여 우선순위에 따라 버스사용을 출력하는 우선순위방식에 의한 버스중재단계; 및 상기 동작모드가 동등중재방식으로 설정되었고, 복수개의 버스요구신호가 인지되면 이전버스의 사용상태에 따라 균등하게 버스사용허락신호를 출력하여 중재하는 동등중재방식에 의한 버스중재단계를 구비한 것을 특징으로 하는 다중채널의 버스중재방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930026605A KR950012506B1 (ko) | 1993-12-06 | 1993-12-06 | 다중채널 버스중재기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930026605A KR950012506B1 (ko) | 1993-12-06 | 1993-12-06 | 다중채널 버스중재기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950020186A KR950020186A (ko) | 1995-07-24 |
KR950012506B1 true KR950012506B1 (ko) | 1995-10-18 |
Family
ID=19370017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930026605A KR950012506B1 (ko) | 1993-12-06 | 1993-12-06 | 다중채널 버스중재기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950012506B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980026521A (ko) * | 1996-10-10 | 1998-07-15 | 조진영 | 멀티 포트 메모리 비동기 중재 방법 |
-
1993
- 1993-12-06 KR KR1019930026605A patent/KR950012506B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950020186A (ko) | 1995-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7350004B2 (en) | Resource management device | |
US4675812A (en) | Priority circuit for channel subsystem having components with diverse and changing requirement for system resources | |
US5239651A (en) | Method of and apparatus for arbitration based on the availability of resources | |
EP1403773B1 (en) | Resource management device | |
US5583999A (en) | Bus arbiter and bus arbitrating method | |
US5506989A (en) | Arbitration system limiting high priority successive grants | |
EP0383475A2 (en) | Shared resource arbitration | |
US5729702A (en) | Multi-level round robin arbitration system | |
GB2429380A (en) | Controller for a shared bus which can switch between arbitration algorithms dependent upon a process to be run | |
US5072365A (en) | Direct memory access controller using prioritized interrupts for varying bus mastership | |
KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
KR0144022B1 (ko) | 엘알유에 의한 중재기 | |
CN110875867B (zh) | 一种总线访问仲裁装置及方法 | |
KR100456696B1 (ko) | 집적회로장치의 버스중재기 | |
JPH06161952A (ja) | アクセス要求仲裁装置 | |
US6978329B1 (en) | Programmable array-based bus arbiter | |
KR950012506B1 (ko) | 다중채널 버스중재기 | |
US5557756A (en) | Chained arbitration | |
EP0118670A2 (en) | Priority system for channel subsystem | |
EP0269370B1 (en) | Memory access controller | |
JPH01279354A (ja) | 共有バスを有するデータ処理システムおよびその優先度決定回路 | |
US5799160A (en) | Circuit and method for controlling bus arbitration | |
JP2003006139A (ja) | Dma転送装置 | |
CN116795745A (zh) | 一种模式可配的多通道dma优先级仲裁电路及方法 | |
KR0126417B1 (ko) | 다중채널 입출력 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050929 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |