KR0126417B1 - 다중채널 입출력 제어장치 - Google Patents
다중채널 입출력 제어장치Info
- Publication number
- KR0126417B1 KR0126417B1 KR1019940028357A KR19940028357A KR0126417B1 KR 0126417 B1 KR0126417 B1 KR 0126417B1 KR 1019940028357 A KR1019940028357 A KR 1019940028357A KR 19940028357 A KR19940028357 A KR 19940028357A KR 0126417 B1 KR0126417 B1 KR 0126417B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- data
- output
- buffer
- control
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
본 발명은 다중채널 입출력 제어장치에 관한 것으로, 종래 입출력 제어기가 데이타 버퍼에 접근할 경우 입출력보드 프로세서는 물론 다른 입출력 제어기와도 버스 사용 중재과정을 거쳐야 하기 때문에 버스 사용이 어려울 뿐만 아니라 우선 순위가 낮은 입출력 제어기는 버스 사용 빈도수가 적어 입출력 처리가 저속이었던 문제점을 해결하기 위해 다수개의 입출력 제어기에 개별적인 데이타 버퍼 및 데이타 경로를 구비하므로서 입출력 성능을 대폭 향상시킬 수가 있다.
Description
제1도는 종래 입출력 보드의 데이타 버퍼 및 경로 구성도.
제2도는 본 발명에 따른 다중채널 입출력 제어장치의 블록 구성도.
*도면의 주요부분에 대한 부호의 설명*
1 : 입출력보드 프로세서2~4 : 입출력 버스
30 : 다수개의 입출력 제어부40 : 데이타 버퍼 제어로직부
50 : 데이타 경로 제어로직부60 : 다수개의 데이타 버퍼
본 발명은 다중 입출력 제어기를 갖는 입출력 제어장치에 관한 것으로, 특히 다중 입출력 제어기를 갖는 입출력 시스템 및 타이컴(TiCOM)에서 개별 데이타 경로 및 버퍼를 구비한 다중채널 입출력 제어장치에 관한 것이다.
종래 입출력 보드의 데이타 버퍼 및 경로의 구성은 제1도와 같이 다수개의 입출력 버스(2~4)가 연결되어 데이타 버퍼(15)로 데이타를 전송 및 판독하는 다수개의 입출력 제어기와, 어드레스 및 제어버스(로칼버스)(1a) 사용을 중재하는 로칼버스 중재기(8)와, 데이타 버퍼(15)에 접근(액세스)하기 위한 입출력 보드 프로세서(1)와, 상기 데이타 버퍼(15)에 버퍼 어드레스와 버퍼 제어신호를 전송하고 데이타 경로 제어로직부(20)를 제어하는 신호를 전송하는데이타 버퍼 제어로직부(10)와, 데이타 전송 경로를 제어하는 데이타 경로 제어로직부(20)와, 데이타가 일시 저장되는 데이타 버퍼(15)로 구성되어 있다.
상기 구성에 의한 동작은 다수개의 입출력 제어부(#1, #2.…#N)(9)가 데이타 버퍼(15)에 데이타 버스(12)를 통해 데이타를 전송하기 위해서는 로칼버스 중재기(8)를 통해 버스사용 요청을 해야 한다.
상기 로칼버스 중재기(8)의 중재에 의해 버스사용허가를 받은 다수개의 입출력 제어부(9)는 데이타 버퍼 제어로직부(10)에 해당 데이타 버퍼 어드레스 및 이에 따른 제어신호들을 전송한다.
그러면, 데이타 버퍼 제어로직(10)은 데이타 버퍼(15)에 버퍼 어드레스와 버퍼 제어신호를 전송하며, 또한 데이타 경로 제어로직부(20)를 제어함으로써 다수개의 입출력 제어부(9)의 데이타가 데이타 버퍼(15)에 전송되게 된다.
이상의 동작이 완료되면 다수개의 입출력 제어부(9)는 로칼버스 중재기(8)를 통해 버스사용이 끝났음을 알리게 된다.
그러면, 입출력보드 프로세서(1)가 버스 마스터가 되고 필요에 따라 데이타 버퍼(15)의 데이타를 데이타 경로 제어로직부(20)를 통해 시스템 버스(25)로 전송하게 된다.
이러한 일련의 동작은 다수개의 입출력 제어부(9)가 데이타 버퍼(15)로부터 데이타를 판독하는 경우에도 데이타의 흐름 이외에는 모두 동일하게 발생한다.
이와 같이 종래 기술에 사용되고 있는 입출력 제어장치는 다수개의 입출력 제어부(9)가 데이타 버퍼(15)에 접근할 경우 입출력보드 프로세서(1)는 물론 다른 입출력 제어부와도 버스 사용중재를 해야 하기 때문에 버스 사용이 어려울 뿐만 아니라 특히 우선 순위가 낮은 입출력 제어기는 버스 사용 빈도수가 적어 입출력 처리가 저속인 문제점인 발생하였다.
상기 문제점을 해결하기 위해 본 발명은 다중채널을 구비한 입출력보드에서 각 채널마다 입출력용 데이타 버퍼 및 경로를 독립적으로 설치함으로써 해당 입출력 제어기 상호간에 데이타 충돌현상이 없이 입출력을 수행하여 보다 향상된 입출력을 수행하기 위한 다중채널 입출력 제어장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명을 첨부된 제2도에 의거하여 상세히 설명한다.
본 발명의 구성은 다수개의 입출력 버스(2~4)가 각기 연결되어 다수개의 데이타 버퍼(60) 각각에 상응한 버퍼 어드레스 및 제어신호를 각 어드레스 및 제어버스(35)를 통해 독립적으로 전송하는 다수개의 입출력 제어부(30)와, 상기 다수개의 입출력 제어부(30) 각각에 대응되어 입출력 데이타를 저장하는 다수개의 데이타 버퍼(#1, #2.…#N)(60)와, 상기 다수개의 데이타 버퍼(60)를 제어하는 입출력보드 프로세서(1)와, 상기 다수개의 입출력 제어부(30)와 상기 입출력보드 프로세서(1)로부터 전송된 버퍼 어드레스 및 제어신호들을 우선 순위에 따라 중재하여 상기 다수개의 데이타 버퍼(60)중 해당 데이타 버퍼 및 데이타 경로 제어로직부(50)의 해당 경로에 전송하는 데이타 버퍼 제어로직부(40)와, 상기 다수개의 입출력 제어부(30) 각각에 상응한 개별적 데이타 경로와 상기 입출력보드 프로세서(1)에 상응한 데이타 경로를 통해 상기 다수개의 입출력 제어부(30) 및 상기 입출력보드 프로세서(1)에 입출력되는 데이타를 상기 다수개의 데이타 버퍼(60)에 전송하는 데이타 경로 제어로직부(50)로 구성된다.
상기 구성에 의한 본 발명의 동작 및 작용효과를 설명하면 다음과 같다.
다수개의 입출력 제어부(30)가 다수개의 데이타 버퍼(60)로 데이타를 전송하려면 먼저 데이타 버퍼 제어로직부(40)에 어드레스 및 버퍼에 대한 어드레스 및 제어신호들을 어드레스 및 제어버스(35)를 통해 전송하게 되고, 또한 입출력보드 프로세서(1)에서 버퍼 어드레스 및 제어신호들을 상기 어드레스 및 제어버스(35)를 통해 전송하게 된다.
여기서, 상기 다수개의 입출력 제어부(30)는 각각에 해당된 다수개의 데이타 버퍼(60)가 독립적으로 존재하기 때문에 다수개의 입출력 제어부(30)간의 중재과정은 필요없게 된다.
그러나, 입출력보드 프로세서(1)는 다수개의 데이타 버퍼(15)에 대한 제어기능을 갖기 때문에 데이타 버퍼 제어로직부(40)에서는 입출력보드 프로세서(1)와 다수개의 입출력 제어부(30)간의 우선 순위에 따른 중재만 수행된다.
만약, 입출력보드 프로세서(1)가 해당 데이타 버퍼에 접근하고 있지 않으면, 데이타 버퍼 제어로직부(40)는 다수개의 입출력 제어부(30)에 할당된 다수개의 데이타 버퍼(60)중 해당 데이타 버퍼에 대한 어드레스 및 버퍼 제어신호들을 전송하게 되면 전송하고자 하는 다수개의 입출력 제어부(30)에 입출력되는 데이타를 데이타 버스(1', 5', 6'…N')를 이용하여 데이타 경로 제어로직부(50)를 통해 해당 데이타 버퍼에 전송되게 된다.
이와 같은 동작에서 다른 입출력 제어부가 데이타 버퍼에 접근하고자 할 경우 입출력보드 프로세서(1) 이용 주기가 아니면 다른 입출력 제어기의 간섭 없이도 독립적인 데이타 전송이 가능하게 된다.
그리고, 입출력 제어부의 데이타 전송이 완료되면 입출력보드 프로세서(1)는 필요에 따라 다수개의 데이타 버퍼(60)에 있는 데이타를 시스템 버스(55)로 전송할 수 있다.
또한, 다수개의 입출력 제어부(30)가 다수개의 데이타 버퍼(60)로부터 데이타를 읽는 동작은 데이타의 전송방향만 반대이고 그외의 동작은 동일하다.
이상과 같이 본 발명은 다수개의 입출력 제어부와 입출력보드 프로세서(1) 상호간의 버스중재 동작이 생략되므로 입출력을 수행코자 하는 입출력 제어부는 언제든지 데이타 버퍼로의 접근이 가능하게 된다.
따라서, 중재동작과 중재에 의한 버스 사용 허가를 기다리는 시간이 필요치 않게 됨으로써 입출력 성능을 대폭 향상시킬 수 있는 효과가 있다.
Claims (2)
- 다수개의 입출력 버스(2~4)가 각기 연결되어 다수개의 데이타 버퍼(60) 각각에 상응한 버퍼 어드레스 및 제어신호를 각 어드레스 및 제어버스(35)를 통해 독립적으로 전송하는 다수개의 입출력 제어부(30)와, 상기 다수개의 입출력 제어부(30) 각각에 대응되 입출력 데이타를 저장하는 다수개의 데이타 버퍼(60)와, 상기 다수개의 데이타 버퍼(60)를 제어하는 입출력보드 프로세서(1)와, 상기 다수개의 입출력 제어부(30)와 상기 입출력보드 프로세서(1)로부터 전송된 버퍼 어드레스 및 제어신호들을 우선 순위에 따라 중재하여 상기 다수개의 데이타 버퍼(60)중 해당 데이타 버퍼 및 데이타 경로 제어로직부(50)의 해당 경로에 전송하는 데이타 버퍼 제어로직부(40)와, 상기 다수개의 입출력 제어부(30) 각각에 상응한 개별적 데이타 경로와 상기 입출력보드 프로세서(1)에 상응한 데이타 경로를 통해 상기 다수개의 입출력 제어부(30) 및 상기 입출력보드 프로세서(1)에 입출력되는 데이타를 상기 다수개의 데이타 버퍼(60)에 전송하는 데이타 경로 제어로직부(50)로 구성된 것을 특징으로 하는 다중채널 입출력 제어장치.
- 제1항에 있어서, 상기 데이타 버퍼 제어로직부(40)는 상기 입출력보드 프로세서(1)가 상기 다수개의 데이타 버퍼(60)중 해당 데이타 버퍼에 접근이 없을때 해당 데이타 버퍼에 버퍼 어드레스 및 제어신호를 전송하는 것을 특징으로 하는 다중채널 입출력 제어장치
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028357A KR0126417B1 (ko) | 1994-10-31 | 1994-10-31 | 다중채널 입출력 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028357A KR0126417B1 (ko) | 1994-10-31 | 1994-10-31 | 다중채널 입출력 제어장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0126417B1 true KR0126417B1 (ko) | 1997-12-22 |
Family
ID=19396685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940028357A KR0126417B1 (ko) | 1994-10-31 | 1994-10-31 | 다중채널 입출력 제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126417B1 (ko) |
-
1994
- 1994-10-31 KR KR1019940028357A patent/KR0126417B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| US4470114A (en) | High speed interconnection network for a cluster of processors | |
| CA1179069A (en) | Data transmission apparatus for a multiprocessor system | |
| US20090228127A1 (en) | Method and device to process digital media streams | |
| US6189062B1 (en) | Apparatus and method for address translation in bus bridge devices | |
| US4528626A (en) | Microcomputer system with bus control means for peripheral processing devices | |
| US5896516A (en) | Method and apparatus for reducing propagation latency in a high speed crossbar switch | |
| US7970960B2 (en) | Direct memory access controller and data transmitting method of direct memory access channel | |
| US5481678A (en) | Data processor including selection mechanism for coupling internal and external request signals to interrupt and DMA controllers | |
| KR20020008955A (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| EP0400794A2 (en) | Data processing apparatus adapted to connect to high speed links | |
| KR0126417B1 (ko) | 다중채널 입출력 제어장치 | |
| US5640570A (en) | Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer | |
| JPS6242306B2 (ko) | ||
| EP0269370B1 (en) | Memory access controller | |
| US5504911A (en) | Bus system servicing plural module requestors with module access identification | |
| US5307468A (en) | Data processing system and method for controlling the latter as well as a CPU board | |
| KR100367084B1 (ko) | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 | |
| EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JP2507140B2 (ja) | 多重並列デ―タバス装置 | |
| EP0568678B1 (en) | Device for transmission of data | |
| KR960009906Y1 (ko) | 할당 메모리 사용 시스템 | |
| KR100289578B1 (ko) | 대용량 통신처리시스템에 있어서 패킷 메모리의중재장치 | |
| JPS61213955A (ja) | バス占有制御方式 | |
| US6157969A (en) | Device for connecting DMA request signals to a selected one of DMA input lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |