JP2005518018A5

JP2005518018A5 -

Info

Publication number: JP2005518018A5
Application number: JP2003568541A
Authority: JP
Filing date: 2003-02-11
Publication date: 2005-12-22
Anticipated expiration: 2023-02-11

Claims

非同期領域と同期領域との間で使用するインタフェースであって、
非同期領域が非同期ハンドシェイクプロトコルによるデータの伝送を特徴とし、同期領域がクロック信号の遷移によるデータの伝送を特徴とするインタフェースにおいて、
領域間でデータトークンを転送し得るデータパスと、
クロック信号の少なくとも一回の遷移と非同期ハンドシェイクプロトコルの少なくとも一回の完了とに応答して、データパスを介したデータトークンの転送を可能にし得る制御回路と、
を備えるインタフェース。
データパスが、非同期領域から同期領域へデータトークンを転送可能であり、非同期ハンドシェイクプロトコルの少なくとも一回の完了がデータトークンに対応する、請求項１記載のインタフェース。
データトークンが、複数の並列ビットを含み、非同期ハンドシェイクプロトコルの少なくとも一回の完了が、それぞれのビットに関する非同期ハンドシェイクプロトコルの完了を含む、請求項２記載のインタフェース。
データパスが、
データトークンを含む複数のデータトークンを格納し得るバッファと、
同期領域との同期ハンドシェイクと全てのビットに関する非同期ハンドシェイクプロトコルの完了とに応答して制御回路によって生成される転送信号及びクロック信号の遷移に応答してデータトークンのビットをバッファから同期領域に転送し得る複数のデータパス転送ユニットと、
を備える、請求項１記載のインタフェース。
バッファが、多段式非同期先入れ先出し（ＦＩＦＯ）バッファを含み、その連続した各ステージが、非同期ハンドシェイクプロトコルによりデータトークンの全てのビットを受領及び転送し得る、請求項４記載のインタフェース。
各データパス転送ユニットが、クロック信号の遷移後で且つクロック信号の次の遷移前にデータトークンのそれぞれのビットを同期領域にラッチし得るラッチを備える、請求項４記載のインタフェース。
データパス転送ユニットのそれぞれに転送信号を提供し得るブロードキャスト回路を更に備える、請求項４記載のインタフェース。
転送信号が、トークンを含み、ブロードキャスト回路が、トークンを分配するパイプラインツリー構造を有する、請求項７記載のインタフェース。
制御回路が、転送信号の生成を促進するパイプライン完了ステージを含む、請求項４記載のインタフェース。
同期領域が、データ転送に連続データのブロックを含めることを必要とし、データパスが、更に、連続データのブロックを形成するために、非同期領域において生成されたデータトークンを蓄積可能であり、各データトークンが複数のビットを含み、
制御回路が、同期領域との同期ハンドシェイクとクロック信号の連続的遷移とに応答して、それぞれのデータトークンのそれぞれのビットでの非同期ハンドシェイクプロトコルの完了後に、データパス経由による蓄積されたデータトークンの同期領域への転送を促進し得る、請求項２記載のインタフェース。
データパスが、データトークンを同期領域から非同期領域に転送可能であり、非同期ハンドシェイクプロトコルの少なくとも一回の完了が、以前に転送されたデータトークンに対応する、請求項１記載のインタフェース。
それぞれのデータトークンと以前に転送されたデータトークンとが、複数の並列ビットを含み、非同期ハンドシェイクプロトコルの少なくとも一回の完了が、以前に転送されたデータトークンのそれぞれのビットに関する非同期ハンドシェイクプロトコルの完了を含む、請求項１１記載のインタフェース。
データパスが、
以前に格納されたデータトークンを含む複数のデータトークンを格納し得るバッファと、
同期領域との同期ハンドシェイクの完了と以前に格納されたデータトークンの全てのビットに関する非同期ハンドシェイクプロトコルとに応答して制御回路によって生成された転送信号及び非同期ハンドシェイクプロトコルに従ってデータトークンのビットを同期領域からバッファに転送し得る複数のデータパス転送ユニットと、
を備える、請求項１２記載のインタフェース。
バッファが、多段式非同期先入れ先出し（ＦＩＦＯ）バッファを含み、その連続した各ステージが、非同期ハンドシェイクプロトコルにより、データトークンの全てのビットを受領及び転送し得る、請求項１３記載のインタフェース。
各データパス転送ユニットが、クロック信号の遷移時にデータトークンのそれぞれのビットをバッファに転送し得るラッチを備える、請求項１３記載のインタフェース。
データパス転送ユニットのそれぞれに転送信号を提供し得るブロードキャスト回路を更に備える、請求項１３記載のインタフェース。
転送信号が、トークンを含み、ブロードキャスト回路が、転送トークンを分配するパイプラインツリー構造を含む、請求項１６記載のインタフェース。
制御回路が、転送信号の生成を促進するパイプライン完了ステージを含む、請求項１３記載のインタフェース。
転送信号が、転送トークンを含み、
制御回路が、対応するデータトークンの非同期ハンドシェイクプロトコルの完了にそれぞれが対応する複数の転送トークンを格納し得る転送トークンバッファを更に備える、請求項１８記載のインタフェース。
同期領域が、データ転送に連続データのブロックを含めることを必要とし、
制御回路が、同期領域との同期ハンドシェイクと、クロックシグナルの連続する遷移と、非同期ハンドシェイクプロトコルにより生成されて非同期領域が複数のデータトークンを受領するのに十分なメモリを有することを示すイネーブル信号とに応答して、データパス経由による連続データのブロックとしての複数のデータトークンの非同期領域への転送を促進すべく更に機能し得る、請求項１１記載のインタフェース。
制御回路が、クロック信号の正及び負の両方の遷移時にデータトークンの転送を可能にし得る、請求項１記載のインタフェース。
制御回路が、クロック信号の正及び負の遷移の一方のみの時にデータトークンの転送を可能にし得る、請求項１記載のインタフェース。
制御回路が、同期領域との同期ハンドシェイクの完了時のみにデータトークンの転送を可能にし得る、請求項１記載のインタフェース。
データパスが、データトークンを非同期領域から同期領域へ転送可能であり、
同期ハンドシェイクが、データトークンの転送準備が整っていることを示す制御回路からの第一の信号と、同期領域でデータトークンの受領準備が整っていることを示す同期領域からの第二の信号とを含む、請求項２３記載のインタフェース。
データパスが、データトークンを同期領域から非同期領域へ転送可能であり、
同期ハンドシェイクが、データトークンを受領する準備がデータパスで整っていることを示す制御回路からの第一の信号と、同期領域でデータトークンを転送する準備が整っていることを示す同期領域からの第二の信号とを含む、請求項２３記載のインタフェース。
制御回路が、テータパスを介してデータを転送することなく非同期ハンドシェイクプロトコルと同期ハンドシェイクとの間で変換を行うことで、ゼロビットコンバータとして更に動作し得る、請求項２３記載のインタフェース。
データパスが、非同期ハンドシェイクプロトコルの完了時に、クロック信号の一期間内にデータトークンを非同期領域から同期領域へ転送し得る、請求項１記載のインタフェース。
制御回路が、同期領域からのフロー制御に関係なく、データトークンの転送を可能にし得る、請求項１記載のインタフェース。