JP3791139B2 - 車両用制御装置 - Google Patents
車両用制御装置 Download PDFInfo
- Publication number
- JP3791139B2 JP3791139B2 JP20416497A JP20416497A JP3791139B2 JP 3791139 B2 JP3791139 B2 JP 3791139B2 JP 20416497 A JP20416497 A JP 20416497A JP 20416497 A JP20416497 A JP 20416497A JP 3791139 B2 JP3791139 B2 JP 3791139B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- microcomputer
- converted
- calculation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
- F02P5/00—Advancing or retarding ignition; Control therefor
- F02P5/04—Advancing or retarding ignition; Control therefor automatically, as a function of the working conditions of the engine or vehicle or of the atmospheric conditions
- F02P5/145—Advancing or retarding ignition; Control therefor automatically, as a function of the working conditions of the engine or vehicle or of the atmospheric conditions using electrical means
- F02P5/15—Digital data processing
- F02P5/1518—Digital data processing using two or more central computing units, e.g. interpolation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、車両を制御する各種センサからの制御信号のＡ／Ｄ変換値を用いて車両を制御する車両用制御装置に関するものである。
【０００２】
【従来の技術】
従来、車両用ノック制御と他の車両用制御として例えば、ＥＦＩ（Electronic Fuel Injection:電子燃料噴射制御）、ＥＳＡ（Electronic Spark Advance: 電子点火進角制御）等を一つのＥＣＵ（Electronic Control Unit:電子制御ユニット）で処理するようにしたシステムにおいて、ノック制御は信号処理が複雑であることから、ノック有無判定のためのサブマイクロコンピュータを他の車両用制御のためのメインマイクロコンピュータと別構成としたものが知られている。
【０００３】
上記構成で、各種センサからのセンサ信号をＡ／Ｄ変換（アナログ−ディジタル変換）するＡ／Ｄ変換器をサブマイクロコンピュータに内蔵し、メインマイクロコンピュータ側からサブマイクロコンピュータ側にＡ／Ｄ変換要求を出力するようにしたものも知られている。
【０００４】
【発明が解決しようとする課題】
ところで、マイクロコンピュータでのＡ／Ｄ変換要求の出力処理を簡素化するために、マイクロコンピュータ内のＣＰＵが一定時間毎にＡ／Ｄ変換要求を指示するだけで、このＣＰＵとは別のハードウェア機構で複数チャンネルに対するＡ／Ｄ変換要求を一括（連続的）にＡ／Ｄ変換器に出力させる機能が用いられるようになっている。
【０００５】
ところが、この方式を前述のノック制御を有するシステムに採用すると、メインマイクロコンピュータからの要求によるＡ／Ｄ変換をサブマイクロコンピュータ側のＡ／Ｄ変換器が実行している最中にサブマイクロコンピュータでノック制御のためのノック信号のＡ／Ｄ変換が起動されることが生じる。つまり、ノック信号のＡ／Ｄ変換処理は、時間に非同期である内燃機関のクランクシャフトの回転角に依存したタイミングで実行する必要があるからである。
【０００６】
ここで、メインマイクロコンピュータからの要求によるサブマイクロコンピュータのＡ／Ｄ変換器でのＡ／Ｄ変換処理とサブマイクロコンピュータ自身によるＡ／Ｄ変換器を介したノック制御のためのＡ／Ｄ変換処理とが重なると、何れかのＡ／Ｄ変換値が壊れることとなる。この際、車両用制御における重要度からサブマイクロコンピュータでノック制御のためのＡ／Ｄ変換値が優先とされ、一定時間毎のＡ／Ｄ変換値が壊れた状態でメインマイクロコンピュータへと送られることになる。
【０００７】
一定時間毎のＡ／Ｄ変換処理によるＡ／Ｄ変換値のなかにも一定時間毎の変化量を求めたりする重要なパラメータがあり、このものでは、Ａ／Ｄ変換要求の出力タイミングに対応してデータを取込む必要があり、このＡ／Ｄ変換値が壊れると車両用制御に支障が生じるという不具合があった。
【０００８】
そこで、この発明はかかる不具合を解決するためになされたもので、一定時間毎にＡ／Ｄ変換される複数の車両用制御信号のＡ／Ｄ変換値のうちの一部が、時間に非同期なＡ／Ｄ変換によって壊れても、車両用制御に対する影響度を少なくできる車両用制御装置の提供を課題としている。
【０００９】
【課題を解決するための手段】
請求項１の車両用制御装置によれば、メインマイクロコンピュータからのＡ／Ｄ変換要求信号によって、複数のセンサにより検出された演算用信号がサブマイクロコンピュータのＡ／Ｄ変換器によりＡ／Ｄ変換される。この時、演算用信号のうち特定の演算用信号については、１回の要求信号でメインマイクロコンピュータの要求信号に対して非同期なサブマイクロコンピュータの要求信号によるＡ／Ｄ変換に要する時間よりも長い時間間隔で複数回Ａ／Ｄ変換される。サブマイクロコンピュータの要求信号によるＡ／Ｄ変換はメインマイクロコンピュータの要求信号によるＡ／Ｄ変換より優先されるため、メインマイクロコンピュータの要求信号によるＡ／Ｄ変換中にサブマイクロコンピュータの要求信号がＡ／Ｄ変換器に入力されるとＡ／Ｄ変換器はサブマイクロコンピュータの要求信号に基づいて演算用信号をＡ／Ｄ変換する。このとき、メインマイクロコンピュータが要求した演算用信号のＡ／Ｄ変換されたＡ／Ｄ変換データが壊れることになるが、特定の演算用信号については、このサブマイクロコンピュータの要求信号によるＡ／Ｄ変換に要する時間よりも長い時間間隔で複数回Ａ／Ｄ変換されるので、要求に応じた演算用信号がＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができる。なお、ここで複数回Ａ／Ｄ変換させる演算用信号としては、特に一定時間毎の変化量を求めることが必要な演算用信号とすることが好ましい。
【００１０】
請求項２の車両用制御装置では、１回の要求信号で複数回Ａ／Ｄ変換されたＡ／Ｄ変換データのうち早期にＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているとき、次回以降にＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができるので、次回の要求信号に基づいてＡ／Ｄ変換されたＡ／Ｄ変換データが入力されるのを待つことなく、演算に用いることができる。特に、一定時間毎の変化量を求めることが必要な演算用信号を複数回Ａ／Ｄ変換させる信号として設定すると、より確実に１回の要求信号でＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができるため、演算精度を向上することができる。
【００１１】
請求項３の車両用制御装置では、サブマイクロコンピュータのＡ／Ｄ変換器で１回だけＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、前回のメインマイクロコンピュータからの要求信号に基づいてＡ／Ｄ変換されたＡ／Ｄ変換データを用いるため、メインマイクロコンピュータからの１回の要求信号によるＡ／Ｄ変換に要する時間を抑制することができる。なお、ここで、１回だけＡ／Ｄ変換する演算用信号としては、短時間における変化が少ない演算用信号とすることが好ましい。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて説明する。
【００１３】
図１は本発明の実施の形態の一実施例にかかる車両用制御装置を適用した内燃機関用制御装置の要部構成を示すブロック図である。
【００１４】
図１において、メインマイクロコンピュータ１０は、主として、周知の中央処理装置としてのＣＰＵ、制御プログラムを格納したＲＯＭ等の論理演算回路からなるコントロール部１１、このコントロール部１１からＡ／Ｄ変換コマンド指定され起動されるＤＭＡ（Direct Memory Access）コントローラ１２、Ａ／Ｄ変換するためのｃｈ（Channel:チャンネル）番号（以下、単に『ＡＤｃｈ』と記す）を後述のようにスケジューリングし格納しておくためのバッファＲＡＭ１３、Ａ／Ｄ変換値が順次格納されるバッファＲＡＭ１４、このバッファＲＡＭ１４内のうち後述のように正常判定されたＡ／Ｄ変換値を内燃機関用制御に用いるために格納する制御ＲＡＭ１５、ＤＭＡコントローラ１２の出力部１２ａ、入力部１２ｂと接続されるシフトレジスタ１６にて構成されている。
【００１５】
また、サブマイクロコンピュータ２０は、主として、メインマイクロコンピュータ１０のシフトレジスタ１６と後述するＡ／Ｄ変換制御部２２と接続されるシフトレジスタ２４、各種センサ（図示略）からの演算用信号としてのセンサ信号（以下、単に『各種センサ信号』と記す）をＡ／Ｄ変換するＡ／Ｄ変換器２１、シフトレジスタ２４を介しシリアル通信（シリアルアウト）によって受信されたＡＤｃｈを指定しＡ／Ｄ変換器２１を起動すると共に、Ａ／Ｄ変換器２１でＡ／Ｄ変換された各種センサ信号のＡ／Ｄ変換値をシフトレジスタ２４を介してメインマイクロコンピュータ１０側へシリアル通信（シリアルイン）によってメインマイクロコンピュータ１０側のシフトレジスタ１６へ送信するＡ／Ｄ変換制御部２２、このＡ／Ｄ変換制御部２２とメインマイクロコンピュータ１０側のシフトレジスタ１６との間のシリアル通信及びＡ／Ｄ変換器２１との送受信を制御する中央処理装置としてのＣＰＵ、制御プログラムを格納したＲＯＭ等の論理演算回路からなるコントロール部２３にて構成されている。
【００１６】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置におけるＡ／Ｄ変換タイミングについて図２を参照して説明する。
【００１７】
サブマイクロコンピュータ２０に内蔵されているＡ／Ｄ変換器２１は、メインマイクロコンピュータ１０のＤＭＡコントローラ１２からのＡ／Ｄ変換通信タイミング（「三角黒塗」記号）で起動される。ＤＭＡコントローラ１２は、メインマイクロコンピュータ１０のコントロール部１１から一定時間（４ｍｓ）毎に出力されるＡ／Ｄ変換要求信号に基づいて、１００μｓ毎にスケジューリングされた順にＡ／Ｄ変換器２１に起動をかける。よって、Ａ／Ｄ変換器２１はＤＭＡコントローラ１２から送られてくるＡ／Ｄ変換通信タイミングに従って１００μｓ毎にスケジューリングされた順にＡ／Ｄ変換することになる。この１００μｓ毎のＡ／Ｄ変換通信タイミングは、Ａ／Ｄ変換に要する時間７０μｓに空時間３０μｓを加えて設定されている。
【００１８】
図２においては、１００μｓ毎のＡ／Ｄ変換通信タイミングで３回目までのＡ／Ｄ変換が正常完了（「○」記号）で繰返される。そして、４回目のＡ／Ｄ変換の途中でメインマイクロコンピュータ１０からの一定時間毎のＡ／Ｄ変換要求に対して非同期、即ち、内燃機関のＡＴＤＣ（After Top Dead Center:上死点後）９０°ＣＡ（Crank Angle:クランク角）毎のサブマイクロコンピュータ２０内のＡ／Ｄ変換要求による内燃機関に配設されたノックセンサ（図示略）からのノック信号に対するＡ／Ｄ変換（「三角白抜」記号）が行われる。すると、このメインマイクロコンピュータ１０からの一定時間毎のＡ／Ｄ変換要求に非同期で優先的なサブマイクロコンピュータ２０内のＡ／Ｄ変換要求によってメインマイクロコンピュータ１０のＡ／Ｄ変換要求によりＡ／Ｄ変換されるＡＤｃｈのうち４回目〜６回目までの３ｃｈ分のＡ／Ｄ変換が未完了（「×」記号）となり壊れてしまうこととなる。なお、ノック信号に対するＡ／Ｄ変換は後述のように、ピークホールド回路及び積分回路のためのＡ／Ｄ変換値を得るため２回実行されている。このサブマイクロコンピュータ２０のＡ／Ｄ変換に要する時間は、ＤＭＡコントローラ１２から１００μｓ毎に起動がかけられるＡ／Ｄ変換の３ｃｈ分に相当する。
【００１９】
ここで、Ａ／Ｄ変換データフォーマットは、図３に示すように、ｂ１５〜ｂ０までの１６ビットからなり、最初のｂ１５〜ｂ６までの１０ビットがＡ／Ｄ変換値として使用され、その後のｂ５はＦ（正常完了／未完了判定）ビットとして使用されている。このＦビットが「１」であるとＡ／Ｄ変換が正常完了であることを表し、「０」であるとＡ／Ｄ変換が未完了であることを表す。なお、ｂ４〜ｂ０までの５ビットは空ビットである。
【００２０】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置におけるメインマイクロコンピュータ１０からの１回のＡ／Ｄ変換要求、即ち、１パケット中のＡＤｃｈのスケジューリングについて図４を参照して説明する。なお、各種センサ信号の細かな内容については本発明の要旨と関連がないため説明を省略する。
【００２１】
メインマイクロコンピュータ１０内のバッファＲＡＭ１３には、図４に示すように、インデックスカウンタ０〜２１の順に対応する各ｃｈ番号及び各種センサ信号が割振られている。インデックスカウンタ０〜７に対応する各ｃｈ番号の各種センサ信号は一定時間毎（短時間）の変化量を求めることが必要なデータであるため、４ｍｓ毎に必要なデータである。ここで、インデックスカウンタ０〜７に対応する各ｃｈ番号の各種センサ信号はインデックスカウンタ８〜１５に対応してそれぞれ重複されスケジューリングされている。このとき、インデックスカウンタに対応し重複してスケジューリングされる同じｃｈ番号のセンサ信号は、メインマイクロコンピュータ１０が一定時間毎に要求するＡ／Ｄ変換要求に非同期なサブマイクロコンピュータ２０のＡ／Ｄ変換要求が重なることによって壊れるｃｈ数が分かっているので、少なくともその分の時間間隔（本実施例では３００μｓ）に対応するインデックスカウンタ分（本実施例では８ｃｈ）だけ離される。
【００２２】
このため、後述するように、インデックスカウンタ０〜７に対応するデータが壊れていると判定されたときには、メインマイクロコンピュータ１０では次回（４ｍｓ後）のＡ／Ｄ変換要求に対するＡ／Ｄ変換データを待つことなく、インデックスカウンタ８〜１５のリカバリー用データを用いることができる。なお、インデックスカウンタ１６〜２１の各ｃｈ番号の各種センサ信号に関しては時間的変化が比較的小さいため今回のＡ／Ｄ変換値が壊れていると判定されたときには、前回（４ｍｓ前）のＡ／Ｄ変換要求により得たＡ／Ｄ変換値が用いられる。
【００２３】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置におけるメインマイクロコンピュータ１０とサブマイクロコンピュータ２０間のシリアル通信状態を示す図５のタイミングチャートを参照して説明する。
【００２４】
メインマイクロコンピュータ１０の４ｍｓ毎のＡ／Ｄ変換要求タイミング（「三角黒塗」記号）にて、インデックスカウンタ０〜２１（□で囲まれた数字）に対応する各ｃｈ番号の各種センサ信号に対する１００μｓ毎のＡ／Ｄ変換がＤＭＡコントローラ１２により起動される。まず、メインマイクロコンピュータ１０のＤＭＡコントローラ１２からインデックスカウンタ０に対応するＡ／Ｄ変換要求としてｃｈ００がサブマイクロコンピュータ２０にシリアルアウトされる。同時に、初回にはサブマイクロコンピュータ２０には得るべきデータがないため、サブマイクロコンピュータ２０からダミーデータ（＊）がメインマイクロコンピュータ１０にシリアルインされる。これにより、サブマイクロコンピュータ２０に内蔵されているＡ／Ｄ変換器２１でｃｈ００に対応するセンサ信号のＡ／Ｄ変換動作が実行され、Ａ／Ｄ変換されたＡ／Ｄ変換値がｃｈ００のＡ／Ｄ変換データ（０′）（Ｆビット付）としてサブマイクロコンピュータ２０のシフトレジスタ２４に転送される。
【００２５】
次に、メインマイクロコンピュータ１０からインデックスカウンタ１に対応するＡ／Ｄ変換要求としてｃｈ０１がサブマイクロコンピュータ２０にシリアルアウトされる。同時に、サブマイクロコンピュータ２０のシフトレジスタ２４からｃｈ００のＡ／Ｄ変換データ（０′）がメインマイクロコンピュータ１０にシリアルインされる。このようにして、メインマイクロコンピュータ１０からのＡ／Ｄ変換要求内容とサブマイクロコンピュータ２０でＡ／Ｄ変換されたＡ／Ｄ変換データとが次々にハンドシェイク方式でシリアル通信される。
【００２６】
そして、今回のメインマイクロコンピュータ１０からのＡ／Ｄ変換要求の最後にｃｈ２１のＡ／Ｄ変換データを受信するため、ダミーデータ（＊）がメインマイクロコンピュータ１０からサブマイクロコンピュータ２０に送信されることで、メインマイクロコンピュータ１０ではサブマイクロコンピュータ２０からｃｈ２１のＡ／Ｄ変換データが受信され、全ての送受信が完了する。こののち、メインマイクロコンピュータ１０にてＡ／Ｄ変換完了割込（「三角白抜」記号）が発生され、このようにして得られたバッファＲＡＭ１４内のＡ／Ｄ変換値を用いて後述のＡ／Ｄ変換完了割込処理が実行される。
【００２７】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているメインマイクロコンピュータ１０のコントロール部１１におけるＡ／Ｄ変換要求起動の処理手順を示す図６のフローチャートに基づいて説明する。なお、このＡ／Ｄ変換要求起動ルーチンは４ｍｓ毎にメインマイクロコンピュータ１０のコントロール部１１にて繰返し実行される。
【００２８】
まず、ステップＳ１０１で、前回のＡＤｃｈに対応するＡ／Ｄ変換が完了しているかが判定される。つまり、４ｍｓ前のＤＭＡコントローラ１２の動作完了がチェックされる。ステップＳ１０１の判定条件が成立し、ＤＭＡコントローラ１２によるＡ／Ｄ変換が完了していると判定されたときにはステップＳ１０２に移行し、ＤＭＡコントローラ１２における今回のＤＭＡデータ（ＡＤｃｈ）に対応するバッファＲＡＭ１４が作成される。次にステップＳ１０３に移行して、Ａ／Ｄ変換データに対するＡ／Ｄ変換要求が起動、即ち、ＤＭＡコントローラ１２の動作が開始（ＤＭＡスタート）され、本ルーチンを終了する。一方、ステップＳ１０１の判定条件が成立せず、前回のＡＤｃｈに対応するＡ／Ｄ変換が完了していないときには、何もすることなく本ルーチンを終了する。このように、ＤＭＡコントローラ１２が異常であるときには、詳述しない異常時処理が実行される。
【００２９】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているメインマイクロコンピュータ１０のコントロール部１２におけるＡ／Ｄ変換データに対するＡ／Ｄ変換完了割込の処理手順を示す図７のフローチャートに基づいて説明する。なお、このＡ／Ｄ変換完了割込処理ルーチンはＡ／Ｄ変換完了割込発生毎にメインマイクロコンピュータ１０のコントロール部１１にて繰返し実行される。
【００３０】
まず、ステップＳ２０１で、初期設定としてインデックスカウンタが「２１」から「０」にクリアされる。次にステップＳ２０２に移行して、インデックスカウンタの示すデータがバッファＲＡＭ１４から読込まれる。次にステップＳ２０３に移行して、Ａ／Ｄ変換データが正常完了しているかが判定される。ここで、Ａ／Ｄ変換データの正常完了／未完了は、図３に示すＡ／Ｄ変換データフォーマット中のＦビットが「１」であるとき正常完了、「０」であるとき未完了と判定される。次にステップＳ２０３の判定条件が成立し、正常なＡ／Ｄ変換データであると判定されたときにはステップＳ２０４に移行し、Ａ／Ｄ変換データがバッファＲＡＭ１４から制御ＲＡＭ１５に格納される。
【００３１】
一方、ステップＳ２０３の判定条件が成立せず、未完了なＡ／Ｄ変換データであるときにはステップＳ２０５に移行し、インデックスカウンタが「０」〜「７」であるかが判定される。ここで、ステップＳ２０５の判定条件が成立せず、インデックスカウンタ「０」〜「７」でないときにはステップＳ２０９に移行する。ここで、インデックスカウンタが「１６」〜「２１」の重要なデータは前回Ａ／Ｄ変換された制御データがホールドされることになる。一方、ステップＳ２０５の判定条件が成立し、インデックスカウンタが「０」〜「７」であるときには、重要なデータが壊れておりリカバリー用データに置換えるため、インデックスカウンタ＋８番目のデータがバッファＲＡＭ１４から読込まれる。次にステップＳ２０７に移行して、ステップＳ２０３の判定と同様に、Ａ／Ｄ変換データが正常に完了しているかが判定される。次にステップＳ２０７の判定条件が成立し、正常なＡ／Ｄ変換データであると判定されたときにはステップＳ２０８に移行し、Ａ／Ｄ変換データがバッファＲＡＭ１４から制御ＲＡＭ１５に格納される。
【００３２】
次に、ステップＳ２０４の処理ののち、ステップＳ２０５の判定条件が成立しないとき、またはステップＳ２０７の判定条件が成立しないときにはステップＳ２０９に移行し、インデックスカウンタが「７」であるかが判定される。ステップＳ２０９の判定条件が成立し、インデックスカウンタが「７」に到達しているときにはステップＳ２１０に移行し、インデックスカウンタに「８」が加算され、インデックスカウンタが「８」〜「１４」のリカバリー用データが読飛ばされる。一方、ステップＳ２０９の判定条件が成立せず、インデックスカウンタが「７」まで到達していないとき、またはインデックスカウンタが「１６」以上のときにはステップＳ２１０がスキップされる。次にステップＳ２１１に移行して、インデックスカウンタに「１」が加算される。次にステップＳ２１２に移行し、インデックスカウンタが「２１」までのＡ／Ｄ変換データの制御ＲＡＭ１５への格納処理が終了しているかが判定される。ステップＳ２１２の判定条件が成立しないときには、ステップＳ２０２に戻って、上述と同様の処理が繰返し実行され、全てのインデックスカウンタに対応する処理が終了し、ステップＳ２１２の判定条件が成立すると本ルーチンを終了する。
【００３３】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているサブマイクロコンピュータ２０のコントロール部２３におけるノック信号に対するＡ／Ｄ変換及びノック判定の処理手順を示す図８のフローチャートに基づいて説明する。なお、このノック信号に対するＡ／Ｄ変換及びノック判定ルーチンは内燃機関のＡＴＤＣ９０°ＣＡ毎にサブマイクロコンピュータ２０のコントロール部２３にて繰返し実行される。
【００３４】
まず、ステップＳ３０１で、ノックセンサ（図示略）からのノック信号に対するＡ／Ｄ変換処理として、図２のノック信号Ａ／Ｄ変換タイミング（「三角白抜」記号）における最初に示すピークホールド回路（図示略）で得られるピークホールド信号のＡ／Ｄ変換値を得るためのＡ／Ｄ変換が実行される。次にステップＳ３０２に移行して、ステップＳ３０１におけるノック信号のＡ／Ｄ変換値（以下、『ノックＡ／Ｄ変換値』と記す）が通常振動による信号（バックグランド信号）との差分となるように補正される。次にステップＳ３０３に移行して、断線検出用Ａ／Ｄ変換処理として、図２のノック信号Ａ／Ｄ変換タイミング（「三角白抜」記号）における２回目の積分回路（図示略）で得られる積分信号のＡ／Ｄ変換値を得るためのＡ／Ｄ変換が実行される。次にステップＳ３０４に移行して、ステップＳ３０２で補正されたノックＡ／Ｄ変換値がノック判定のための判定値を越えているかが判定される。
【００３５】
ステップＳ３０４の判定条件が成立し、ノックＡ／Ｄ変換値が判定値を越えているときにはステップＳ３０５に移行し、ノック有り時の処理としてその内容がメインマイクロコンピュータ１０側に伝達される。これにより、メインマイクロコンピュータ１０側では周知の点火時期に対する遅角処理が実行される。一方、ステップＳ３０４の判定条件が成立せず、ノックＡ／Ｄ変換値が判定値以下であるときにはステップＳ３０６に移行し、ノックなし時の処理としてその内容がメインマイクロコンピュータ１０側に伝達される。これにより、メインマイクロコンピュータ１０側では周知の点火時期に対する進角処理が実行される。ステップＳ３０５またはステップＳ３０６の処理ののちステップＳ３０７に移行し、ステップＳ３０３でＡ／Ｄ変換処理されたＡ／Ｄ変換値が所定範囲内にあるかに基づく断線検出判定処理が実行され、本ルーチンを終了する。
【００３６】
このように、本実施例の車両用制御装置は、内部に記憶されたプログラムに従って車両を制御するための演算を実行すると共に、この演算に用いられる複数のＡ／Ｄ変換データを得るために複数の演算用信号のＡ／Ｄ変換を要求する要求信号を一定時間毎に出力するメインマイクロコンピュータ１０と、演算用信号をＡ／Ｄ変換するＡ／Ｄ変換器２１を内蔵し、メインマイクロコンピュータ１０からの要求信号に基づき前記複数の演算用信号をＡ／Ｄ変換してＡ／Ｄ変換後のＡ／Ｄ変換データをメインマイクロコンピュータ１０に送信する一方、内部に記憶されたプログラムに従って所定の演算用信号のＡ／Ｄ変換をメインマイクロコンピュータ１０からの要求信号に基づくＡ／Ｄ変換に優先して実行するサブマイクロコンピュータ２０とを備え、メインマイクロコンピュータ１０からのＡ／Ｄ変換の要求信号は予め定められた複数の演算用信号を指定の順序で連続的にＡ／Ｄ変換させる信号であって、この要求信号によりＡ／Ｄ変換される複数の演算用信号のうち特定の演算用信号を所定の時間間隔で複数回Ａ／Ｄ変換させ、前記所定の時間間隔はメインマイクロコンピュータ１０の要求信号に非同期なサブマイクロコンピュータ２０の要求信号によるＡ／Ｄ変換に要する時間よりも長くなるよう設定されているものである。
【００３７】
つまり、メインマイクロコンピュータ１０からのＡ／Ｄ変換要求信号によって、複数のセンサにより検出された演算用信号がサブマイクロコンピュータ２０のＡ／Ｄ変換器２１によりＡ／Ｄ変換される。この時、演算用信号のうち特定の演算用信号については、１回の要求信号でメインマイクロコンピュータ１０の要求信号に対して非同期なサブマイクロコンピュータ２０の要求信号によるＡ／Ｄ変換に要する時間よりも長い時間間隔で複数回Ａ／Ｄ変換される。サブマイクロコンピュータ２０の要求信号によるＡ／Ｄ変換はメインマイクロコンピュータ１０の要求信号によるＡ／Ｄ変換より優先されるため、メインマイクロコンピュータ１０の要求信号によるＡ／Ｄ変換中にサブマイクロコンピュータ２０の要求信号がＡ／Ｄ変換器２１に入力されるとＡ／Ｄ変換器２１はサブマイクロコンピュータ２０の要求信号に基づいて演算用信号をＡ／Ｄ変換する。このとき、メインマイクロコンピュータ１０が要求した演算用信号のＡ／Ｄ変換されたＡ／Ｄ変換データが壊れることになるが、特定の演算用信号については、このサブマイクロコンピュータ２０の要求信号によるＡ／Ｄ変換に要する時間よりも長い時間間隔で複数回Ａ／Ｄ変換されるので、要求に応じた演算用信号がＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができる。なお、ここで複数回Ａ／Ｄ変換させる演算用信号としては、特に一定時間毎の変化量を求めることが必要な演算用信号とすることが好ましい。
【００３８】
また、本実施例の車両用制御装置は、メインマイクロコンピュータ１０がサブマイクロコンピュータ２０のＡ／Ｄ変換器２１により１回の要求信号でＡ／Ｄ変換される演算用信号のうち複数回Ａ／Ｄ変換される特定の演算用信号の早期にＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、次回以降にＡ／Ｄ変換されたＡ／Ｄ変換データを演算に用いるものである。したがって、メインマイクロコンピュータ１０からの１回の要求信号でサブマイクロコンピュータ２０のＡ／Ｄ変換器２１により複数回Ａ／Ｄ変換されたＡ／Ｄ変換データのうち早期にＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているとき、次回以降にＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができる。このため、メインマイクロコンピュータ１０の次回の要求信号に基づいてサブマイクロコンピュータ２０のＡ／Ｄ変換器２１によりＡ／Ｄ変換されたＡ／Ｄ変換データが入力されるのを待つことなく、今回の壊れていないＡ／Ｄ変換データを演算に用いることができる。特に、一定時間毎の変化量を求めることが必要な演算用信号を複数回Ａ／Ｄ変換させる信号として設定すると、より確実に１回の要求信号でＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができるため、演算精度を向上することができる。
【００３９】
そして、本実施例の車両用制御装置は、メインマイクロコンピュータ１０がサブマイクロコンピュータ２０のＡ／Ｄ変換器２１で１回だけＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、前回の要求信号でＡ／Ｄ変換されたＡ／Ｄ変換データを演算に用いるものである。したがって、サブマイクロコンピュータ２０のＡ／Ｄ変換器２１で１回だけＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、前回のメインマイクロコンピュータ１０からの要求信号に基づいてＡ／Ｄ変換されたＡ／Ｄ変換データを用いるため、メインマイクロコンピュータ１０からの１回の要求信号によるＡ／Ｄ変換に要する時間を抑制することができる。なお、ここで、１回だけＡ／Ｄ変換する演算用信号としては、短時間における変化が少ない演算用信号とすることが好ましい。
【００４０】
なお、上記実施例においては、内燃機関用制御装置に本発明を適用しているが、本発明を実施する場合には、これに限定されるものではなく、例えば、アンチロックブレーキシステム（ＡＢＳ）用制御装置やクルーズコントロール（Ｃ／Ｃ）用制御装置等に適用することもできる。
【００４１】
また、上記実施例では、メインマイクロコンピュータの一定時間毎にＡ／Ｄ変換要求に優先して、サブマイクロコンピュータは自身のプログラムに従って所定クランク角毎にＡ／Ｄ変換しているが、必ずしも所定クランク角毎でなくてもよく、所定時間間隔毎にＡ／Ｄ変換するものでもよい。
【００４２】
更に、上記実施例では、複数回Ａ／Ｄ変換を行うデータ群をＡ／Ｄ変換してから１回だけＡ／Ｄ変換するデータ群をＡ／Ｄ変換しているが、本発明を実施する場合には、これに限定されるものではなく、サブマイクロコンピュータのＡ／Ｄ変換に要する時間以上、複数回Ａ／Ｄ変換するタイミングが離れていればよく、例えば、図４に示すインデックスカウンタ０に相当する熱式ＡＦＭ（エアフローメータ）の２回目のＡ／Ｄ変換をインデックスカウンタ３のタイミングで行うようにしてもよい。他にも、複数回Ａ／Ｄ変換するデータ群の１回目のＡ／Ｄ変換タイミングと２回目のＡ／Ｄ変換タイミングとの間に、１回だけＡ／Ｄ変換するデータ群をＡ／Ｄ変換するようにスケジュールしてもよいし、ランダムにスケジュールしておいてもよい。
【００４３】
また、本実施例では、１回だけＡ／Ｄ変換するデータ群と複数回Ａ／Ｄ変換するデータ群があるが、Ａ／Ｄ変換に要する時間を考慮しなければ、全データを複数回Ａ／Ｄ変換するようにしてもよい。更に、本実施例では、同じデータを２回Ａ／Ｄ変換しているが、例えば、重要度に応じて、３回、４回、…Ａ／Ｄ変換するようにしてもよい。
【図面の簡単な説明】
【図１】 図１は本発明の実施の形態の一実施例にかかる車両用制御装置の要部構成を示すブロック図である。
【図２】 図２は本発明の実施の形態の一実施例にかかる車両用制御装置におけるＡ／Ｄ変換タイミングを示す説明図である。
【図３】 図３は本発明の実施の形態の一実施例にかかる車両用制御装置で用いられているＡ／Ｄ変換データフォーマットを示す説明図である。
【図４】 図４は本発明の実施の形態の一実施例にかかる車両用制御装置における１パケット中のＡＤｃｈのスケジューリングを示す説明図である。
【図５】 図５は本発明の実施の形態の一実施例にかかる車両用制御装置におけるメインマイクロコンピュータとサブマイクロコンピュータとの間の通信状態を示すタイミングチャートである。
【図６】 図６は本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているメインマイクロコンピュータのコントロール部におけるＡ／Ｄ変換要求起動の処理手順を示すフローチャートである。
【図７】 図７は本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているメインマイクロコンピュータのコントロール部におけるＡ／Ｄ変換データに対するＡ／Ｄ変換完了割込の処理手順を示すフローチャートである。
【図８】 図８は本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているサブマイクロコンピュータのコントロール部におけるノック信号に対するＡ／Ｄ変換及びノック判定の処理手順を示すフローチャートである。
【符号の説明】
１０ メインマイクロコンピュータ
２０ サブマイクロコンピュータ
２１ Ａ／Ｄ変換器
【発明の属する技術分野】
本発明は、車両を制御する各種センサからの制御信号のＡ／Ｄ変換値を用いて車両を制御する車両用制御装置に関するものである。
【０００２】
【従来の技術】
従来、車両用ノック制御と他の車両用制御として例えば、ＥＦＩ（Electronic Fuel Injection:電子燃料噴射制御）、ＥＳＡ（Electronic Spark Advance: 電子点火進角制御）等を一つのＥＣＵ（Electronic Control Unit:電子制御ユニット）で処理するようにしたシステムにおいて、ノック制御は信号処理が複雑であることから、ノック有無判定のためのサブマイクロコンピュータを他の車両用制御のためのメインマイクロコンピュータと別構成としたものが知られている。
【０００３】
上記構成で、各種センサからのセンサ信号をＡ／Ｄ変換（アナログ−ディジタル変換）するＡ／Ｄ変換器をサブマイクロコンピュータに内蔵し、メインマイクロコンピュータ側からサブマイクロコンピュータ側にＡ／Ｄ変換要求を出力するようにしたものも知られている。
【０００４】
【発明が解決しようとする課題】
ところで、マイクロコンピュータでのＡ／Ｄ変換要求の出力処理を簡素化するために、マイクロコンピュータ内のＣＰＵが一定時間毎にＡ／Ｄ変換要求を指示するだけで、このＣＰＵとは別のハードウェア機構で複数チャンネルに対するＡ／Ｄ変換要求を一括（連続的）にＡ／Ｄ変換器に出力させる機能が用いられるようになっている。
【０００５】
ところが、この方式を前述のノック制御を有するシステムに採用すると、メインマイクロコンピュータからの要求によるＡ／Ｄ変換をサブマイクロコンピュータ側のＡ／Ｄ変換器が実行している最中にサブマイクロコンピュータでノック制御のためのノック信号のＡ／Ｄ変換が起動されることが生じる。つまり、ノック信号のＡ／Ｄ変換処理は、時間に非同期である内燃機関のクランクシャフトの回転角に依存したタイミングで実行する必要があるからである。
【０００６】
ここで、メインマイクロコンピュータからの要求によるサブマイクロコンピュータのＡ／Ｄ変換器でのＡ／Ｄ変換処理とサブマイクロコンピュータ自身によるＡ／Ｄ変換器を介したノック制御のためのＡ／Ｄ変換処理とが重なると、何れかのＡ／Ｄ変換値が壊れることとなる。この際、車両用制御における重要度からサブマイクロコンピュータでノック制御のためのＡ／Ｄ変換値が優先とされ、一定時間毎のＡ／Ｄ変換値が壊れた状態でメインマイクロコンピュータへと送られることになる。
【０００７】
一定時間毎のＡ／Ｄ変換処理によるＡ／Ｄ変換値のなかにも一定時間毎の変化量を求めたりする重要なパラメータがあり、このものでは、Ａ／Ｄ変換要求の出力タイミングに対応してデータを取込む必要があり、このＡ／Ｄ変換値が壊れると車両用制御に支障が生じるという不具合があった。
【０００８】
そこで、この発明はかかる不具合を解決するためになされたもので、一定時間毎にＡ／Ｄ変換される複数の車両用制御信号のＡ／Ｄ変換値のうちの一部が、時間に非同期なＡ／Ｄ変換によって壊れても、車両用制御に対する影響度を少なくできる車両用制御装置の提供を課題としている。
【０００９】
【課題を解決するための手段】
請求項１の車両用制御装置によれば、メインマイクロコンピュータからのＡ／Ｄ変換要求信号によって、複数のセンサにより検出された演算用信号がサブマイクロコンピュータのＡ／Ｄ変換器によりＡ／Ｄ変換される。この時、演算用信号のうち特定の演算用信号については、１回の要求信号でメインマイクロコンピュータの要求信号に対して非同期なサブマイクロコンピュータの要求信号によるＡ／Ｄ変換に要する時間よりも長い時間間隔で複数回Ａ／Ｄ変換される。サブマイクロコンピュータの要求信号によるＡ／Ｄ変換はメインマイクロコンピュータの要求信号によるＡ／Ｄ変換より優先されるため、メインマイクロコンピュータの要求信号によるＡ／Ｄ変換中にサブマイクロコンピュータの要求信号がＡ／Ｄ変換器に入力されるとＡ／Ｄ変換器はサブマイクロコンピュータの要求信号に基づいて演算用信号をＡ／Ｄ変換する。このとき、メインマイクロコンピュータが要求した演算用信号のＡ／Ｄ変換されたＡ／Ｄ変換データが壊れることになるが、特定の演算用信号については、このサブマイクロコンピュータの要求信号によるＡ／Ｄ変換に要する時間よりも長い時間間隔で複数回Ａ／Ｄ変換されるので、要求に応じた演算用信号がＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができる。なお、ここで複数回Ａ／Ｄ変換させる演算用信号としては、特に一定時間毎の変化量を求めることが必要な演算用信号とすることが好ましい。
【００１０】
請求項２の車両用制御装置では、１回の要求信号で複数回Ａ／Ｄ変換されたＡ／Ｄ変換データのうち早期にＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているとき、次回以降にＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができるので、次回の要求信号に基づいてＡ／Ｄ変換されたＡ／Ｄ変換データが入力されるのを待つことなく、演算に用いることができる。特に、一定時間毎の変化量を求めることが必要な演算用信号を複数回Ａ／Ｄ変換させる信号として設定すると、より確実に１回の要求信号でＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができるため、演算精度を向上することができる。
【００１１】
請求項３の車両用制御装置では、サブマイクロコンピュータのＡ／Ｄ変換器で１回だけＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、前回のメインマイクロコンピュータからの要求信号に基づいてＡ／Ｄ変換されたＡ／Ｄ変換データを用いるため、メインマイクロコンピュータからの１回の要求信号によるＡ／Ｄ変換に要する時間を抑制することができる。なお、ここで、１回だけＡ／Ｄ変換する演算用信号としては、短時間における変化が少ない演算用信号とすることが好ましい。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて説明する。
【００１３】
図１は本発明の実施の形態の一実施例にかかる車両用制御装置を適用した内燃機関用制御装置の要部構成を示すブロック図である。
【００１４】
図１において、メインマイクロコンピュータ１０は、主として、周知の中央処理装置としてのＣＰＵ、制御プログラムを格納したＲＯＭ等の論理演算回路からなるコントロール部１１、このコントロール部１１からＡ／Ｄ変換コマンド指定され起動されるＤＭＡ（Direct Memory Access）コントローラ１２、Ａ／Ｄ変換するためのｃｈ（Channel:チャンネル）番号（以下、単に『ＡＤｃｈ』と記す）を後述のようにスケジューリングし格納しておくためのバッファＲＡＭ１３、Ａ／Ｄ変換値が順次格納されるバッファＲＡＭ１４、このバッファＲＡＭ１４内のうち後述のように正常判定されたＡ／Ｄ変換値を内燃機関用制御に用いるために格納する制御ＲＡＭ１５、ＤＭＡコントローラ１２の出力部１２ａ、入力部１２ｂと接続されるシフトレジスタ１６にて構成されている。
【００１５】
また、サブマイクロコンピュータ２０は、主として、メインマイクロコンピュータ１０のシフトレジスタ１６と後述するＡ／Ｄ変換制御部２２と接続されるシフトレジスタ２４、各種センサ（図示略）からの演算用信号としてのセンサ信号（以下、単に『各種センサ信号』と記す）をＡ／Ｄ変換するＡ／Ｄ変換器２１、シフトレジスタ２４を介しシリアル通信（シリアルアウト）によって受信されたＡＤｃｈを指定しＡ／Ｄ変換器２１を起動すると共に、Ａ／Ｄ変換器２１でＡ／Ｄ変換された各種センサ信号のＡ／Ｄ変換値をシフトレジスタ２４を介してメインマイクロコンピュータ１０側へシリアル通信（シリアルイン）によってメインマイクロコンピュータ１０側のシフトレジスタ１６へ送信するＡ／Ｄ変換制御部２２、このＡ／Ｄ変換制御部２２とメインマイクロコンピュータ１０側のシフトレジスタ１６との間のシリアル通信及びＡ／Ｄ変換器２１との送受信を制御する中央処理装置としてのＣＰＵ、制御プログラムを格納したＲＯＭ等の論理演算回路からなるコントロール部２３にて構成されている。
【００１６】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置におけるＡ／Ｄ変換タイミングについて図２を参照して説明する。
【００１７】
サブマイクロコンピュータ２０に内蔵されているＡ／Ｄ変換器２１は、メインマイクロコンピュータ１０のＤＭＡコントローラ１２からのＡ／Ｄ変換通信タイミング（「三角黒塗」記号）で起動される。ＤＭＡコントローラ１２は、メインマイクロコンピュータ１０のコントロール部１１から一定時間（４ｍｓ）毎に出力されるＡ／Ｄ変換要求信号に基づいて、１００μｓ毎にスケジューリングされた順にＡ／Ｄ変換器２１に起動をかける。よって、Ａ／Ｄ変換器２１はＤＭＡコントローラ１２から送られてくるＡ／Ｄ変換通信タイミングに従って１００μｓ毎にスケジューリングされた順にＡ／Ｄ変換することになる。この１００μｓ毎のＡ／Ｄ変換通信タイミングは、Ａ／Ｄ変換に要する時間７０μｓに空時間３０μｓを加えて設定されている。
【００１８】
図２においては、１００μｓ毎のＡ／Ｄ変換通信タイミングで３回目までのＡ／Ｄ変換が正常完了（「○」記号）で繰返される。そして、４回目のＡ／Ｄ変換の途中でメインマイクロコンピュータ１０からの一定時間毎のＡ／Ｄ変換要求に対して非同期、即ち、内燃機関のＡＴＤＣ（After Top Dead Center:上死点後）９０°ＣＡ（Crank Angle:クランク角）毎のサブマイクロコンピュータ２０内のＡ／Ｄ変換要求による内燃機関に配設されたノックセンサ（図示略）からのノック信号に対するＡ／Ｄ変換（「三角白抜」記号）が行われる。すると、このメインマイクロコンピュータ１０からの一定時間毎のＡ／Ｄ変換要求に非同期で優先的なサブマイクロコンピュータ２０内のＡ／Ｄ変換要求によってメインマイクロコンピュータ１０のＡ／Ｄ変換要求によりＡ／Ｄ変換されるＡＤｃｈのうち４回目〜６回目までの３ｃｈ分のＡ／Ｄ変換が未完了（「×」記号）となり壊れてしまうこととなる。なお、ノック信号に対するＡ／Ｄ変換は後述のように、ピークホールド回路及び積分回路のためのＡ／Ｄ変換値を得るため２回実行されている。このサブマイクロコンピュータ２０のＡ／Ｄ変換に要する時間は、ＤＭＡコントローラ１２から１００μｓ毎に起動がかけられるＡ／Ｄ変換の３ｃｈ分に相当する。
【００１９】
ここで、Ａ／Ｄ変換データフォーマットは、図３に示すように、ｂ１５〜ｂ０までの１６ビットからなり、最初のｂ１５〜ｂ６までの１０ビットがＡ／Ｄ変換値として使用され、その後のｂ５はＦ（正常完了／未完了判定）ビットとして使用されている。このＦビットが「１」であるとＡ／Ｄ変換が正常完了であることを表し、「０」であるとＡ／Ｄ変換が未完了であることを表す。なお、ｂ４〜ｂ０までの５ビットは空ビットである。
【００２０】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置におけるメインマイクロコンピュータ１０からの１回のＡ／Ｄ変換要求、即ち、１パケット中のＡＤｃｈのスケジューリングについて図４を参照して説明する。なお、各種センサ信号の細かな内容については本発明の要旨と関連がないため説明を省略する。
【００２１】
メインマイクロコンピュータ１０内のバッファＲＡＭ１３には、図４に示すように、インデックスカウンタ０〜２１の順に対応する各ｃｈ番号及び各種センサ信号が割振られている。インデックスカウンタ０〜７に対応する各ｃｈ番号の各種センサ信号は一定時間毎（短時間）の変化量を求めることが必要なデータであるため、４ｍｓ毎に必要なデータである。ここで、インデックスカウンタ０〜７に対応する各ｃｈ番号の各種センサ信号はインデックスカウンタ８〜１５に対応してそれぞれ重複されスケジューリングされている。このとき、インデックスカウンタに対応し重複してスケジューリングされる同じｃｈ番号のセンサ信号は、メインマイクロコンピュータ１０が一定時間毎に要求するＡ／Ｄ変換要求に非同期なサブマイクロコンピュータ２０のＡ／Ｄ変換要求が重なることによって壊れるｃｈ数が分かっているので、少なくともその分の時間間隔（本実施例では３００μｓ）に対応するインデックスカウンタ分（本実施例では８ｃｈ）だけ離される。
【００２２】
このため、後述するように、インデックスカウンタ０〜７に対応するデータが壊れていると判定されたときには、メインマイクロコンピュータ１０では次回（４ｍｓ後）のＡ／Ｄ変換要求に対するＡ／Ｄ変換データを待つことなく、インデックスカウンタ８〜１５のリカバリー用データを用いることができる。なお、インデックスカウンタ１６〜２１の各ｃｈ番号の各種センサ信号に関しては時間的変化が比較的小さいため今回のＡ／Ｄ変換値が壊れていると判定されたときには、前回（４ｍｓ前）のＡ／Ｄ変換要求により得たＡ／Ｄ変換値が用いられる。
【００２３】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置におけるメインマイクロコンピュータ１０とサブマイクロコンピュータ２０間のシリアル通信状態を示す図５のタイミングチャートを参照して説明する。
【００２４】
メインマイクロコンピュータ１０の４ｍｓ毎のＡ／Ｄ変換要求タイミング（「三角黒塗」記号）にて、インデックスカウンタ０〜２１（□で囲まれた数字）に対応する各ｃｈ番号の各種センサ信号に対する１００μｓ毎のＡ／Ｄ変換がＤＭＡコントローラ１２により起動される。まず、メインマイクロコンピュータ１０のＤＭＡコントローラ１２からインデックスカウンタ０に対応するＡ／Ｄ変換要求としてｃｈ００がサブマイクロコンピュータ２０にシリアルアウトされる。同時に、初回にはサブマイクロコンピュータ２０には得るべきデータがないため、サブマイクロコンピュータ２０からダミーデータ（＊）がメインマイクロコンピュータ１０にシリアルインされる。これにより、サブマイクロコンピュータ２０に内蔵されているＡ／Ｄ変換器２１でｃｈ００に対応するセンサ信号のＡ／Ｄ変換動作が実行され、Ａ／Ｄ変換されたＡ／Ｄ変換値がｃｈ００のＡ／Ｄ変換データ（０′）（Ｆビット付）としてサブマイクロコンピュータ２０のシフトレジスタ２４に転送される。
【００２５】
次に、メインマイクロコンピュータ１０からインデックスカウンタ１に対応するＡ／Ｄ変換要求としてｃｈ０１がサブマイクロコンピュータ２０にシリアルアウトされる。同時に、サブマイクロコンピュータ２０のシフトレジスタ２４からｃｈ００のＡ／Ｄ変換データ（０′）がメインマイクロコンピュータ１０にシリアルインされる。このようにして、メインマイクロコンピュータ１０からのＡ／Ｄ変換要求内容とサブマイクロコンピュータ２０でＡ／Ｄ変換されたＡ／Ｄ変換データとが次々にハンドシェイク方式でシリアル通信される。
【００２６】
そして、今回のメインマイクロコンピュータ１０からのＡ／Ｄ変換要求の最後にｃｈ２１のＡ／Ｄ変換データを受信するため、ダミーデータ（＊）がメインマイクロコンピュータ１０からサブマイクロコンピュータ２０に送信されることで、メインマイクロコンピュータ１０ではサブマイクロコンピュータ２０からｃｈ２１のＡ／Ｄ変換データが受信され、全ての送受信が完了する。こののち、メインマイクロコンピュータ１０にてＡ／Ｄ変換完了割込（「三角白抜」記号）が発生され、このようにして得られたバッファＲＡＭ１４内のＡ／Ｄ変換値を用いて後述のＡ／Ｄ変換完了割込処理が実行される。
【００２７】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているメインマイクロコンピュータ１０のコントロール部１１におけるＡ／Ｄ変換要求起動の処理手順を示す図６のフローチャートに基づいて説明する。なお、このＡ／Ｄ変換要求起動ルーチンは４ｍｓ毎にメインマイクロコンピュータ１０のコントロール部１１にて繰返し実行される。
【００２８】
まず、ステップＳ１０１で、前回のＡＤｃｈに対応するＡ／Ｄ変換が完了しているかが判定される。つまり、４ｍｓ前のＤＭＡコントローラ１２の動作完了がチェックされる。ステップＳ１０１の判定条件が成立し、ＤＭＡコントローラ１２によるＡ／Ｄ変換が完了していると判定されたときにはステップＳ１０２に移行し、ＤＭＡコントローラ１２における今回のＤＭＡデータ（ＡＤｃｈ）に対応するバッファＲＡＭ１４が作成される。次にステップＳ１０３に移行して、Ａ／Ｄ変換データに対するＡ／Ｄ変換要求が起動、即ち、ＤＭＡコントローラ１２の動作が開始（ＤＭＡスタート）され、本ルーチンを終了する。一方、ステップＳ１０１の判定条件が成立せず、前回のＡＤｃｈに対応するＡ／Ｄ変換が完了していないときには、何もすることなく本ルーチンを終了する。このように、ＤＭＡコントローラ１２が異常であるときには、詳述しない異常時処理が実行される。
【００２９】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているメインマイクロコンピュータ１０のコントロール部１２におけるＡ／Ｄ変換データに対するＡ／Ｄ変換完了割込の処理手順を示す図７のフローチャートに基づいて説明する。なお、このＡ／Ｄ変換完了割込処理ルーチンはＡ／Ｄ変換完了割込発生毎にメインマイクロコンピュータ１０のコントロール部１１にて繰返し実行される。
【００３０】
まず、ステップＳ２０１で、初期設定としてインデックスカウンタが「２１」から「０」にクリアされる。次にステップＳ２０２に移行して、インデックスカウンタの示すデータがバッファＲＡＭ１４から読込まれる。次にステップＳ２０３に移行して、Ａ／Ｄ変換データが正常完了しているかが判定される。ここで、Ａ／Ｄ変換データの正常完了／未完了は、図３に示すＡ／Ｄ変換データフォーマット中のＦビットが「１」であるとき正常完了、「０」であるとき未完了と判定される。次にステップＳ２０３の判定条件が成立し、正常なＡ／Ｄ変換データであると判定されたときにはステップＳ２０４に移行し、Ａ／Ｄ変換データがバッファＲＡＭ１４から制御ＲＡＭ１５に格納される。
【００３１】
一方、ステップＳ２０３の判定条件が成立せず、未完了なＡ／Ｄ変換データであるときにはステップＳ２０５に移行し、インデックスカウンタが「０」〜「７」であるかが判定される。ここで、ステップＳ２０５の判定条件が成立せず、インデックスカウンタ「０」〜「７」でないときにはステップＳ２０９に移行する。ここで、インデックスカウンタが「１６」〜「２１」の重要なデータは前回Ａ／Ｄ変換された制御データがホールドされることになる。一方、ステップＳ２０５の判定条件が成立し、インデックスカウンタが「０」〜「７」であるときには、重要なデータが壊れておりリカバリー用データに置換えるため、インデックスカウンタ＋８番目のデータがバッファＲＡＭ１４から読込まれる。次にステップＳ２０７に移行して、ステップＳ２０３の判定と同様に、Ａ／Ｄ変換データが正常に完了しているかが判定される。次にステップＳ２０７の判定条件が成立し、正常なＡ／Ｄ変換データであると判定されたときにはステップＳ２０８に移行し、Ａ／Ｄ変換データがバッファＲＡＭ１４から制御ＲＡＭ１５に格納される。
【００３２】
次に、ステップＳ２０４の処理ののち、ステップＳ２０５の判定条件が成立しないとき、またはステップＳ２０７の判定条件が成立しないときにはステップＳ２０９に移行し、インデックスカウンタが「７」であるかが判定される。ステップＳ２０９の判定条件が成立し、インデックスカウンタが「７」に到達しているときにはステップＳ２１０に移行し、インデックスカウンタに「８」が加算され、インデックスカウンタが「８」〜「１４」のリカバリー用データが読飛ばされる。一方、ステップＳ２０９の判定条件が成立せず、インデックスカウンタが「７」まで到達していないとき、またはインデックスカウンタが「１６」以上のときにはステップＳ２１０がスキップされる。次にステップＳ２１１に移行して、インデックスカウンタに「１」が加算される。次にステップＳ２１２に移行し、インデックスカウンタが「２１」までのＡ／Ｄ変換データの制御ＲＡＭ１５への格納処理が終了しているかが判定される。ステップＳ２１２の判定条件が成立しないときには、ステップＳ２０２に戻って、上述と同様の処理が繰返し実行され、全てのインデックスカウンタに対応する処理が終了し、ステップＳ２１２の判定条件が成立すると本ルーチンを終了する。
【００３３】
次に、本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているサブマイクロコンピュータ２０のコントロール部２３におけるノック信号に対するＡ／Ｄ変換及びノック判定の処理手順を示す図８のフローチャートに基づいて説明する。なお、このノック信号に対するＡ／Ｄ変換及びノック判定ルーチンは内燃機関のＡＴＤＣ９０°ＣＡ毎にサブマイクロコンピュータ２０のコントロール部２３にて繰返し実行される。
【００３４】
まず、ステップＳ３０１で、ノックセンサ（図示略）からのノック信号に対するＡ／Ｄ変換処理として、図２のノック信号Ａ／Ｄ変換タイミング（「三角白抜」記号）における最初に示すピークホールド回路（図示略）で得られるピークホールド信号のＡ／Ｄ変換値を得るためのＡ／Ｄ変換が実行される。次にステップＳ３０２に移行して、ステップＳ３０１におけるノック信号のＡ／Ｄ変換値（以下、『ノックＡ／Ｄ変換値』と記す）が通常振動による信号（バックグランド信号）との差分となるように補正される。次にステップＳ３０３に移行して、断線検出用Ａ／Ｄ変換処理として、図２のノック信号Ａ／Ｄ変換タイミング（「三角白抜」記号）における２回目の積分回路（図示略）で得られる積分信号のＡ／Ｄ変換値を得るためのＡ／Ｄ変換が実行される。次にステップＳ３０４に移行して、ステップＳ３０２で補正されたノックＡ／Ｄ変換値がノック判定のための判定値を越えているかが判定される。
【００３５】
ステップＳ３０４の判定条件が成立し、ノックＡ／Ｄ変換値が判定値を越えているときにはステップＳ３０５に移行し、ノック有り時の処理としてその内容がメインマイクロコンピュータ１０側に伝達される。これにより、メインマイクロコンピュータ１０側では周知の点火時期に対する遅角処理が実行される。一方、ステップＳ３０４の判定条件が成立せず、ノックＡ／Ｄ変換値が判定値以下であるときにはステップＳ３０６に移行し、ノックなし時の処理としてその内容がメインマイクロコンピュータ１０側に伝達される。これにより、メインマイクロコンピュータ１０側では周知の点火時期に対する進角処理が実行される。ステップＳ３０５またはステップＳ３０６の処理ののちステップＳ３０７に移行し、ステップＳ３０３でＡ／Ｄ変換処理されたＡ／Ｄ変換値が所定範囲内にあるかに基づく断線検出判定処理が実行され、本ルーチンを終了する。
【００３６】
このように、本実施例の車両用制御装置は、内部に記憶されたプログラムに従って車両を制御するための演算を実行すると共に、この演算に用いられる複数のＡ／Ｄ変換データを得るために複数の演算用信号のＡ／Ｄ変換を要求する要求信号を一定時間毎に出力するメインマイクロコンピュータ１０と、演算用信号をＡ／Ｄ変換するＡ／Ｄ変換器２１を内蔵し、メインマイクロコンピュータ１０からの要求信号に基づき前記複数の演算用信号をＡ／Ｄ変換してＡ／Ｄ変換後のＡ／Ｄ変換データをメインマイクロコンピュータ１０に送信する一方、内部に記憶されたプログラムに従って所定の演算用信号のＡ／Ｄ変換をメインマイクロコンピュータ１０からの要求信号に基づくＡ／Ｄ変換に優先して実行するサブマイクロコンピュータ２０とを備え、メインマイクロコンピュータ１０からのＡ／Ｄ変換の要求信号は予め定められた複数の演算用信号を指定の順序で連続的にＡ／Ｄ変換させる信号であって、この要求信号によりＡ／Ｄ変換される複数の演算用信号のうち特定の演算用信号を所定の時間間隔で複数回Ａ／Ｄ変換させ、前記所定の時間間隔はメインマイクロコンピュータ１０の要求信号に非同期なサブマイクロコンピュータ２０の要求信号によるＡ／Ｄ変換に要する時間よりも長くなるよう設定されているものである。
【００３７】
つまり、メインマイクロコンピュータ１０からのＡ／Ｄ変換要求信号によって、複数のセンサにより検出された演算用信号がサブマイクロコンピュータ２０のＡ／Ｄ変換器２１によりＡ／Ｄ変換される。この時、演算用信号のうち特定の演算用信号については、１回の要求信号でメインマイクロコンピュータ１０の要求信号に対して非同期なサブマイクロコンピュータ２０の要求信号によるＡ／Ｄ変換に要する時間よりも長い時間間隔で複数回Ａ／Ｄ変換される。サブマイクロコンピュータ２０の要求信号によるＡ／Ｄ変換はメインマイクロコンピュータ１０の要求信号によるＡ／Ｄ変換より優先されるため、メインマイクロコンピュータ１０の要求信号によるＡ／Ｄ変換中にサブマイクロコンピュータ２０の要求信号がＡ／Ｄ変換器２１に入力されるとＡ／Ｄ変換器２１はサブマイクロコンピュータ２０の要求信号に基づいて演算用信号をＡ／Ｄ変換する。このとき、メインマイクロコンピュータ１０が要求した演算用信号のＡ／Ｄ変換されたＡ／Ｄ変換データが壊れることになるが、特定の演算用信号については、このサブマイクロコンピュータ２０の要求信号によるＡ／Ｄ変換に要する時間よりも長い時間間隔で複数回Ａ／Ｄ変換されるので、要求に応じた演算用信号がＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができる。なお、ここで複数回Ａ／Ｄ変換させる演算用信号としては、特に一定時間毎の変化量を求めることが必要な演算用信号とすることが好ましい。
【００３８】
また、本実施例の車両用制御装置は、メインマイクロコンピュータ１０がサブマイクロコンピュータ２０のＡ／Ｄ変換器２１により１回の要求信号でＡ／Ｄ変換される演算用信号のうち複数回Ａ／Ｄ変換される特定の演算用信号の早期にＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、次回以降にＡ／Ｄ変換されたＡ／Ｄ変換データを演算に用いるものである。したがって、メインマイクロコンピュータ１０からの１回の要求信号でサブマイクロコンピュータ２０のＡ／Ｄ変換器２１により複数回Ａ／Ｄ変換されたＡ／Ｄ変換データのうち早期にＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているとき、次回以降にＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができる。このため、メインマイクロコンピュータ１０の次回の要求信号に基づいてサブマイクロコンピュータ２０のＡ／Ｄ変換器２１によりＡ／Ｄ変換されたＡ／Ｄ変換データが入力されるのを待つことなく、今回の壊れていないＡ／Ｄ変換データを演算に用いることができる。特に、一定時間毎の変化量を求めることが必要な演算用信号を複数回Ａ／Ｄ変換させる信号として設定すると、より確実に１回の要求信号でＡ／Ｄ変換されたＡ／Ｄ変換データを得ることができるため、演算精度を向上することができる。
【００３９】
そして、本実施例の車両用制御装置は、メインマイクロコンピュータ１０がサブマイクロコンピュータ２０のＡ／Ｄ変換器２１で１回だけＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、前回の要求信号でＡ／Ｄ変換されたＡ／Ｄ変換データを演算に用いるものである。したがって、サブマイクロコンピュータ２０のＡ／Ｄ変換器２１で１回だけＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、前回のメインマイクロコンピュータ１０からの要求信号に基づいてＡ／Ｄ変換されたＡ／Ｄ変換データを用いるため、メインマイクロコンピュータ１０からの１回の要求信号によるＡ／Ｄ変換に要する時間を抑制することができる。なお、ここで、１回だけＡ／Ｄ変換する演算用信号としては、短時間における変化が少ない演算用信号とすることが好ましい。
【００４０】
なお、上記実施例においては、内燃機関用制御装置に本発明を適用しているが、本発明を実施する場合には、これに限定されるものではなく、例えば、アンチロックブレーキシステム（ＡＢＳ）用制御装置やクルーズコントロール（Ｃ／Ｃ）用制御装置等に適用することもできる。
【００４１】
また、上記実施例では、メインマイクロコンピュータの一定時間毎にＡ／Ｄ変換要求に優先して、サブマイクロコンピュータは自身のプログラムに従って所定クランク角毎にＡ／Ｄ変換しているが、必ずしも所定クランク角毎でなくてもよく、所定時間間隔毎にＡ／Ｄ変換するものでもよい。
【００４２】
更に、上記実施例では、複数回Ａ／Ｄ変換を行うデータ群をＡ／Ｄ変換してから１回だけＡ／Ｄ変換するデータ群をＡ／Ｄ変換しているが、本発明を実施する場合には、これに限定されるものではなく、サブマイクロコンピュータのＡ／Ｄ変換に要する時間以上、複数回Ａ／Ｄ変換するタイミングが離れていればよく、例えば、図４に示すインデックスカウンタ０に相当する熱式ＡＦＭ（エアフローメータ）の２回目のＡ／Ｄ変換をインデックスカウンタ３のタイミングで行うようにしてもよい。他にも、複数回Ａ／Ｄ変換するデータ群の１回目のＡ／Ｄ変換タイミングと２回目のＡ／Ｄ変換タイミングとの間に、１回だけＡ／Ｄ変換するデータ群をＡ／Ｄ変換するようにスケジュールしてもよいし、ランダムにスケジュールしておいてもよい。
【００４３】
また、本実施例では、１回だけＡ／Ｄ変換するデータ群と複数回Ａ／Ｄ変換するデータ群があるが、Ａ／Ｄ変換に要する時間を考慮しなければ、全データを複数回Ａ／Ｄ変換するようにしてもよい。更に、本実施例では、同じデータを２回Ａ／Ｄ変換しているが、例えば、重要度に応じて、３回、４回、…Ａ／Ｄ変換するようにしてもよい。
【図面の簡単な説明】
【図１】 図１は本発明の実施の形態の一実施例にかかる車両用制御装置の要部構成を示すブロック図である。
【図２】 図２は本発明の実施の形態の一実施例にかかる車両用制御装置におけるＡ／Ｄ変換タイミングを示す説明図である。
【図３】 図３は本発明の実施の形態の一実施例にかかる車両用制御装置で用いられているＡ／Ｄ変換データフォーマットを示す説明図である。
【図４】 図４は本発明の実施の形態の一実施例にかかる車両用制御装置における１パケット中のＡＤｃｈのスケジューリングを示す説明図である。
【図５】 図５は本発明の実施の形態の一実施例にかかる車両用制御装置におけるメインマイクロコンピュータとサブマイクロコンピュータとの間の通信状態を示すタイミングチャートである。
【図６】 図６は本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているメインマイクロコンピュータのコントロール部におけるＡ／Ｄ変換要求起動の処理手順を示すフローチャートである。
【図７】 図７は本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているメインマイクロコンピュータのコントロール部におけるＡ／Ｄ変換データに対するＡ／Ｄ変換完了割込の処理手順を示すフローチャートである。
【図８】 図８は本発明の実施の形態の一実施例にかかる車両用制御装置で使用されているサブマイクロコンピュータのコントロール部におけるノック信号に対するＡ／Ｄ変換及びノック判定の処理手順を示すフローチャートである。
【符号の説明】
１０ メインマイクロコンピュータ
２０ サブマイクロコンピュータ
２１ Ａ／Ｄ変換器
Claims (3)
- 内部に記憶されたプログラムに従って車両を制御するための演算を実行すると共に、この演算に用いられる複数のＡ／Ｄ変換（アナログ−ディジタル変換）データを得るために複数の演算用信号のＡ／Ｄ変換を要求する要求信号を一定時間毎に出力するメインマイクロコンピュータと、
演算用信号をＡ／Ｄ変換するＡ／Ｄ変換器を内蔵し、前記メインマイクロコンピュータからの要求信号に基づき前記複数の演算用信号をＡ／Ｄ変換してＡ／Ｄ変換後のＡ／Ｄ変換データを前記メインマイクロコンピュータに送信する一方、内部に記憶されたプログラムに従って所定の演算用信号のＡ／Ｄ変換を前記メインマイクロコンピュータからの要求信号に基づくＡ／Ｄ変換に優先して実行するサブマイクロコンピュータとを備え、
前記メインマイクロコンピュータからのＡ／Ｄ変換の要求信号は予め定められた複数の演算用信号を指定の順序で連続的にＡ／Ｄ変換させる信号であって、この要求信号によりＡ／Ｄ変換される複数の演算用信号のうち特定の演算用信号を所定の時間間隔で複数回Ａ／Ｄ変換させ、
前記所定の時間間隔は前記メインマイクロコンピュータの要求信号に非同期な前記サブマイクロコンピュータの要求信号によるＡ／Ｄ変換に要する時間よりも長くなるよう設定されていることを特徴とする車両用制御装置。 - 前記メインマイクロコンピュータは、前記サブマイクロコンピュータの前記Ａ／Ｄ変換器により１回の要求信号でＡ／Ｄ変換される演算用信号のうち複数回Ａ／Ｄ変換される特定の演算用信号の早期にＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、次回以降にＡ／Ｄ変換されたＡ／Ｄ変換データを演算に用いることを特徴とする請求項１に記載の車両用制御装置。
- 前記メインマイクロコンピュータは、前記サブマイクロコンピュータの前記Ａ／Ｄ変換器で１回だけＡ／Ｄ変換されたＡ／Ｄ変換データが壊れているときには、前回の要求信号でＡ／Ｄ変換されたＡ／Ｄ変換データを演算に用いることを特徴とする請求項１または請求項２に記載の車両用制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20416497A JP3791139B2 (ja) | 1997-07-30 | 1997-07-30 | 車両用制御装置 |
| EP98111160A EP0894975B1 (en) | 1997-07-30 | 1998-06-17 | Vehicle electronic control using one A/D converter for time-synchronous and time-asynchronous A/D conversion |
| DE69812009T DE69812009T2 (de) | 1997-07-30 | 1998-06-17 | Elektronische Steuereinrichtung für Fahrzeuge mit einem A/D Wandler zur synchronen und asynchronen A/D Umwandlung |
| ES98111160T ES2195233T3 (es) | 1997-07-30 | 1998-06-17 | Control electronico de un vehiculo utilizando un convertidor a/d para la conversion a/d sincrona en el tiempo y asincrona en el tiempo. |
| US09/104,975 US5991686A (en) | 1997-07-30 | 1998-06-26 | Vehicle electronic control using one A/D converter for time-synchronous and time-asynchronous A/D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20416497A JP3791139B2 (ja) | 1997-07-30 | 1997-07-30 | 車両用制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1144250A JPH1144250A (ja) | 1999-02-16 |
| JP3791139B2 true JP3791139B2 (ja) | 2006-06-28 |
Family
ID=16485903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20416497A Expired - Fee Related JP3791139B2 (ja) | 1997-07-30 | 1997-07-30 | 車両用制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5991686A (ja) |
| EP (1) | EP0894975B1 (ja) |
| JP (1) | JP3791139B2 (ja) |
| DE (1) | DE69812009T2 (ja) |
| ES (1) | ES2195233T3 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687555B1 (en) * | 1998-04-21 | 2004-02-03 | Denso Corporation | Linear solenoid control apparatus and method having increased responsiveness features |
| US6950959B2 (en) * | 2002-02-12 | 2005-09-27 | Fulcrum Microystems Inc. | Techniques for facilitating conversion between asynchronous and synchronous domains |
| JP4039295B2 (ja) * | 2003-04-04 | 2008-01-30 | 株式会社デンソー | ノッキング検出装置 |
| US7071859B1 (en) * | 2005-06-30 | 2006-07-04 | Sigmatel, Inc. | System and method for scheduling access to an analog-to-digital converter and a microprocessor |
| JP4375331B2 (ja) | 2005-12-26 | 2009-12-02 | 株式会社デンソー | ノックセンサ信号処理装置 |
| US20130197546A1 (en) | 2007-08-02 | 2013-08-01 | Bioconnect Systems, Inc. | Implantable flow connector |
| JP2010535072A (ja) | 2007-08-02 | 2010-11-18 | バイオコネクト システムズ | 埋め込み型フローコネクタ |
| JP4525799B2 (ja) * | 2008-06-17 | 2010-08-18 | 株式会社デンソー | エンジン制御装置 |
| CN102317740B (zh) * | 2009-02-17 | 2014-04-09 | 三菱电机株式会社 | 地图信息处理装置 |
| JP2011202619A (ja) * | 2010-03-26 | 2011-10-13 | Keihin Corp | 電子制御装置 |
| CN102384001B (zh) * | 2011-10-13 | 2016-01-20 | 中山市佐敦音响防盗设备有限公司 | 点火系统及应用该系统的点火方法 |
| JP5561283B2 (ja) | 2012-01-11 | 2014-07-30 | 株式会社デンソー | センサ信号の処理装置 |
| JP5761037B2 (ja) * | 2012-01-12 | 2015-08-12 | 富士通株式会社 | 無線タグ装置、データ収集方法及びプログラム |
| US10434293B2 (en) | 2012-04-15 | 2019-10-08 | Tva Medical, Inc. | Implantable flow connector |
| US9314600B2 (en) | 2012-04-15 | 2016-04-19 | Bioconnect Systems, Inc. | Delivery system for implantable flow connector |
| US20140046574A1 (en) * | 2012-08-08 | 2014-02-13 | Autotronic Controls Corporation | Engine control using an asynchronous data bus |
| DE102015101488B4 (de) * | 2015-02-02 | 2019-07-04 | Eaton Intelligent Power Limited | Verfahren zur Verringerung des Strombedarfs bei Schaltgeräten, insbesondere bei Leistungsschaltern oder Motorschutzschaltern |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264898A (en) * | 1978-02-27 | 1981-04-28 | The Bendix Corporation | Analog to digital converter for electronic engine control systems |
| DE3638947C2 (de) * | 1986-11-14 | 1995-08-31 | Bosch Gmbh Robert | Verfahren zur Synchronisation von Rechnern eines Mehrrechnersystems und Mehrrechnersystem |
| JPH03225054A (ja) * | 1990-01-31 | 1991-10-04 | Toyota Motor Corp | 内燃機関制御装置の信号処理方法 |
| JP3538867B2 (ja) * | 1993-03-19 | 2004-06-14 | 株式会社デンソー | 内燃機関用ａ／ｄ変換制御装置 |
| EP0639705B1 (de) * | 1993-04-29 | 1997-06-25 | Siemens Aktiengesellschaft | Elektronische Steuerung |
| US5506777A (en) * | 1994-12-23 | 1996-04-09 | Ford Motor Company | Electronic engine controller with automatic hardware initiated A/D conversion of critical engine control parameters |
| JP3346079B2 (ja) * | 1995-03-10 | 2002-11-18 | 株式会社デンソー | マルチｃｐｕシステムのデータ入出力処理装置 |
| JPH09146709A (ja) * | 1995-11-27 | 1997-06-06 | Hitachi Ltd | 高信頼化ａｄ変換機能を有する制御装置 |
-
1997
- 1997-07-30 JP JP20416497A patent/JP3791139B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-17 ES ES98111160T patent/ES2195233T3/es not_active Expired - Lifetime
- 1998-06-17 DE DE69812009T patent/DE69812009T2/de not_active Expired - Lifetime
- 1998-06-17 EP EP98111160A patent/EP0894975B1/en not_active Expired - Lifetime
- 1998-06-26 US US09/104,975 patent/US5991686A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ES2195233T3 (es) | 2003-12-01 |
| EP0894975A3 (en) | 2000-04-05 |
| EP0894975B1 (en) | 2003-03-12 |
| US5991686A (en) | 1999-11-23 |
| EP0894975A2 (en) | 1999-02-03 |
| DE69812009D1 (de) | 2003-04-17 |
| JPH1144250A (ja) | 1999-02-16 |
| DE69812009T2 (de) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3791139B2 (ja) | 車両用制御装置 | |
| JPS6232343B2 (ja) | ||
| JP5515792B2 (ja) | 内燃機関制御装置 | |
| JP3538867B2 (ja) | 内燃機関用ａ／ｄ変換制御装置 | |
| US5812880A (en) | Multi-CPU system's data I/O processor with communication arbitrator performing access operations on I/O connected to a first CPU bus on behalf of a second CPU | |
| JP2804402B2 (ja) | アナログデジタル変換装置 | |
| EP1063594A2 (en) | An interrupt controller and a microcomputer incorporating this controller | |
| JP3882760B2 (ja) | タスク間通信方法、プログラム、記録媒体、電子機器 | |
| EP1327935A2 (en) | Electronic control unit with task return processing | |
| JPH08293881A (ja) | 通信システム | |
| JPH0385373A (ja) | 船舶推進機の点火装置 | |
| US5319787A (en) | Processor for control including a data-flow processor | |
| JP6981512B2 (ja) | 電子制御装置 | |
| JP5690492B2 (ja) | 車載制御装置 | |
| JP3186150B2 (ja) | データ転送装置 | |
| JP2019212032A (ja) | マルチコアマイコンを備える電子制御装置 | |
| JPH0719104A (ja) | 入出力処理用ｉｃおよび入出力処理方法 | |
| JP2021043537A (ja) | 電子制御装置 | |
| JP2023003171A (ja) | 車両用電子制御装置 | |
| JP2623814B2 (ja) | エンジンコントロール用制御装置 | |
| JPH05128065A (ja) | データ通信装置 | |
| JPH08182056A (ja) | 電子制御装置 | |
| JP2021174226A (ja) | 電子制御装置 | |
| JPH04203344A (ja) | 車載電子装置間のデータ通信方法 | |
| JP2022019168A (ja) | 電子制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |