JPH0719104A - 入出力処理用ｉｃおよび入出力処理方法 - Google Patents

Abstract

(57)【要約】 【目的】ＣＰＵの負担が軽くなるコンパクトな入出力処
理用ＩＣを構成する。 【構成】図１は車両用ＥＣＵのブロック構成図で、マイ
コン100 と入出力処理用ＩＣ200 、各入出力が接続され
ている。パラレル信号は高速入出力バッファに接続さ
れ、シリアル信号は通信制御回路207 からシリアル通信
回路206 を通じてＳＩＯ104 に接続される。的確なエン
ジン制御のため、高速に必要なデータはパラレル通信で
取り扱う。シリアル通信は、それぞれシフトレジスタ
で、その先頭ビットが相手シフトレジスタの最終ビット
に接続され、ループを形成し、ＣＰＵ側からの指示デー
タと入出力処理用ＩＣ側のデータとが、同時に交換さ
れ、効率良く処理される。それで入出力処理の通信が整
理され、より適切な制御が実現でき、コンパクトな装置
を実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は車載用のエンジンの制御
等に用いられる、高速データ処理を必要とする電子制御
装置に関し、特にマイクロコンピュータによって制御さ
れる場合の入出力処理ＩＣ部分に関する。

【０００２】

【従来の技術】近年は環境保全の意識の高まりから、自
動車の排気ガスの清浄化や走行燃費の改善などが世界的
に要求されており、エンジンの制御も、より細かく行わ
れるよう要求されている。その中でもエンジンの制御に
関するＥＣＵ（電子制御装置）はその制御の中心をなす
ため、より性能の良いＥＣＵが求められている。ＥＣＵ
はマイクロコンピュータ化され、各種のセンサーが接続
されてエンジン回りの状態が把握されると共に、各種の
アクチュエータがコンピュータによって制御され、かな
り複雑な制御が可能になってきたが、従来は、専用の入
出力ＩＣを個別に作り、もしくは汎用ＩＣを利用して、
基板上の配線でＣＰＵ等と接続してシステム化されてお
り、まとまった基板面積が必要であった。そのため、こ
のＥＣＵは小型化するためにハイブリッドＩＣ化やモノ
リシックＩＣ化が進められてきた。それと同時に制御機
能の向上も進み、ＣＰＵの機能も向上してきている。

【０００３】

【発明が解決しようとする課題】しかしながら、入出力
処理のためのＩＣは、入力用、出力用や、入力用でもア
ナログ信号用、デジタル信号用とそれぞれ個別のＩＣで
あるために、ＣＰＵ側はそれぞれのＩＣ毎のプログラム
を必要とし、データの整理もそれに合わせてプログラム
でこなさなければならず、例えばデータを送信するプロ
グラムを実行したら、次にデータを受信するプログラム
を実行して、というようにＣＰＵの負担も増大し、エン
ジン制御等の速度に対応することが難しくなってきてい
る。また、別々の独立したＩＣのためにそれらを接続す
る配線を基板上に必要とし、小型化には限度があるとい
う問題があった。

【０００４】

【課題を解決するための手段】上記の課題を解決するた
め第一発明の構成は、車載の電気アクチュエータの電子
制御に用いられるマイクロコンピュータに接続され、プ
ログラムによって、各種の電気的信号を入力し、演算結
果の状態データや指示値を出力する入出力処理用ＩＣに
おいて、高速処理用パラレル入出力手段と、前記電気的
信号を入力する入力手段と、前記状態データや指示値を
出力する出力手段と、前記入力手段および前記出力手段
で扱う入出力データをパラレル・シリアル変換する変換
手段と、前記入出力データを前記マイクロコンピュータ
と送受信するシリアル通信手段を備えることを特徴とす
るものである。

【０００５】この関連発明の構成は、前記シリアル通信
手段がマイクロコンピュータとこの入出力処理用ＩＣと
の間でハンドシェイク的に実行されるものであり、更に
詳しくは、送受信双方のシリアル通信用データバッファ
が、双方の上位ビットをお互いに他の下位ビットにシフ
トして送信しあう、ループ形状に接続されたシフトレジ
スタであって、マイクロコンピュータ側からの指令デー
タや出力データがビットシフトで受信されると同時に、
前記入出力処理用ＩＣ側の入力データがマイクロコンピ
ュータ側にビットシフトで送出され、該シフトレジスタ
長だけビットシフトされる通信手段であることを特徴と
する。

【０００６】また第二発明の構成は、車載の電気アクチ
ュエータの電子制御に用いられるマイクロコンピュータ
とこのマイクロコンピュータと接続される入出力処理用
ＩＣとを含み、プログラムによって、各種の電気的信号
を取り入れ、演算結果の指令データや指示値を出力する
入出力処理方法において、制御に必要な高速用パラレル
入出力処理をイベント発生通知でマイクロコンピュータ
側に割込み要求して処理し、制御で高速には必要としな
い入出力に対して、該マイクロコンピュータと周期的に
シリアル通信で、データ処理の指示もしくは出力データ
を受信すると共に、入力された前記電気的信号を送信す
ることを特徴とする。

【０００７】第二発明の関連発明の構成は、前記シリア
ル通信がマイクロコンピュータと入出力処理用ＩＣとの
間でハンドシェイク的に実行されるものであり、更に詳
しくは、前記シリアル通信は、送受信双方のシリアル通
信用データバッファが、双方の上位ビットをお互いに他
の下位ビットにシフトして送信しあう、ループ形状に接
続されたシフトレジスタであって、マイクロコンピュー
タ側からの指令データや出力データをビットシフトで受
信すると同時に、前記入出力処理用ＩＣ側の入力データ
をマイクロコンピュータ側にビットシフトで送出し、該
シフトレジスタ長だけビットシフトすることである。ま
たさらにその関連発明の構成は、前記シリアル通信のデ
ータをマイクロコンピュータのＳＩＯ、ＤＭＡを通じて
直接ＲＡＭに転送させることを特徴とする。

【０００８】第三発明の構成は、車載の種々の電気アク
チュエータの電気制御に用いられるマイクロコンピュー
タと接続されると共に、車載センサとも接続され、前記
車載センサからの信号を入力処理する入力処理用ＩＣに
おいて、前記車載センサからの電気的信号を入力する入
力手段と、前記入力手段により得た信号の一部を、前記
マイクロコンピュータに対して高速で供給するために設
けられた高速処理用のパラレル手段と、前記入力手段に
より得た信号の残りをシリアル信号に変換する変換手段
と、前記変換手段にて得たシリアル信号を前記マイクロ
コンピュータに供給するために設けられたシリアル通信
手段とを備えることを特徴とする。

【０００９】第三発明の関連発明の構成は、前記マイク
ロコンピュータがエンジン制御用であって、前記パラレ
ル通信手段で前記マイクロコンピュータに供給する前記
一部の信号は、エンジンの回転に同期して発生する信号
であることを特徴とする。

【００１０】

【作用】入出力処理ＩＣは、高速アクセスすることが必
要なパラレル入力信号の中から、例えば非同期的に発生
する信号をトリガー信号としてＣＰＵへの割込み要求を
発生させ、ＣＰＵがプログラムでこれをイベント発生と
して、パラレル入力データを優先的に入力処理してエン
ジン制御のための演算を行い、必要に応じて演算結果が
パラレルデータとして入出力処理ＩＣに出力される。ま
たセンサー等から入出力処理ＩＣに入力された、高速ア
クセスを必要としないデータは、シリアルデータとし
て、パラレル処理が行われる以外のあき時間に所定周期
ごとのタイミングでシリアル送信され、例えばＣＰＵ側
のＳＩＯを通じて、ＤＭＡを介してＲＡＭに記録され
る。ＣＰＵはこれらのデータを基に車両の制御のための
演算を行い、またシリアル通信を通じてアクチュエータ
等に指示を送る。シリアル通信はＳＩＯから指令データ
や出力データをもらうと同時に入出力処理ＩＣの入力デ
ータを送り出す。ＣＰＵ側から受け取ったデータは指令
に基づき各処理がなされ、出力データであれば出力バッ
ファへパラレル変換されて出力される。入力部にＡ／Ｄ
変換器があれば、入力データにはチャンネルデータも付
加される。Ａ／Ｄ変換への入力指示の指令データの場合
もチャンネル指定がなされる。

【００１１】

【発明の効果】従来、別々のＩＣで構成されていた場合
に比べて、周辺ＩＣが一つで済むため、ＣＰＵ側の接続
端子の数、パッケージ端子数の節約ができ、また周辺Ｉ
Ｃの選択が１回のタイミングで済み、各データの取得も
同一プログラムで可能なため、プログラム上の無駄がな
い。また、高速にアクセスの必要なデータ類はパラレル
で取り込み、高速性を必要としないデータはシリアルで
取り込むため、無駄の少ない最適なデータ処理ができ
る。

【００１２】

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は車両用エンジンの制御に用いられるＥＣ
Ｕ（電子制御装置）のブロック構成図で、マイクロコン
ピュータの中心部をなす１チップマイコン１００と、本
発明の一実施例の入出力処理用ＩＣ２００、さらにセン
サ、スイッチ類から電気アクチュエータへの入出力とし
てのデジタル高速入力３００、デジタル高速出力４０
０、アナログ入力５００、デジタル入力６００、デジタ
ル出力７００が入出力処理用ＩＣ２００に接続されてい
る。１チップマイコン１００はＣＰＵ１０１、ＲＯＭ１
０７、ＲＡＭ１０６の他に、パラレルデータを受けるＴ
ＩＯ（タイマ入出力）１０２およびＰＩＯ（パラレル入
出力）１０３、シリアルデータのやりとりを行うＳＩＯ
（シリアル入出力）１０４、シリアルデータをＲＡＭ１
０６に転送するＤＭＡ１０５からなっている。入出力処
理用ＩＣのパラレル信号は高速入力バッファ２０１およ
び高速出力バッファ２０２からＴＩＯ１０２、ＰＩＯ１
０３に接続され、シリアル信号は通信制御回路２０７か
らシリアル通信回路２０６を通じてＳＩＯ１０４に接続
される。シリアル通信回路２０６とＳＩＯ１０４にはそ
れぞれシフトレジスタがあり、その先頭ビットが相手シ
フトレジスタの最終ビットに、お互いに接続されループ
を形成している。通信制御回路２０７はそれぞれＡ／Ｄ
変換回路２０３、入力バッファ２０４、出力バッファ２
０５に接続される。

【００１３】デジタル高速入力３００からの信号として
は、エンジン回転数、点火モニタ、ノック信号などがあ
り、デジタル高速出力４００への信号としては、インジ
ェクタ駆動信号、イグナイタ信号などがあげられる。高
速変換を必要とする信号は主としてエンジンの回転状態
に関係する信号である。Ａ／Ｄ変換回路２０３に接続さ
れるアナログ入力５００へは水温や油温、空気流量など
のアナログセンサー信号が入力される。デジタル入力６
００からの信号としては、ニュートラルスイッチやエア
コンスイッチなどの信号、デジタル出力７００への信号
としてはウオーニングランプやＯ2 センサーのヒータな
どがあげられる。

【００１４】なお、高速性の定義は、ここでは制御対象
がエンジンであり、その操作が主として人間によって行
われるため、エンジンの操作に比較して制御上、影響の
ない範囲で低速、高速ということであり、一般にmsecの
オーダーは低速、μsec のオーダーは高速と言うことが
できる。これに比べてマイクロコンピュータの処理速度
は、十分に高速と言えるが、処理プログラムの量によ
り、目的の入出力が実際に実行される時間的オーダーは
msecの領域になることも多い。特に処理対象が増大して
くると、ＣＰＵは全てを同時に処理できず、順番に処理
することになるため、さらに割込みで優先的処理が設定
されていると、なおさら処理が遅れてしまうことも発生
する。そのため入出力処理をくふうすることも求められ
ていたわけである。

【００１５】シリアル通信は図２に示すように、シリア
ル通信回路２０６にシフトレジスタａが設けられ、マイ
コン側のＳＩＯに用意されたシフトレジスタｂとの間で
リングカウンタのようなループ状に接続される（シリア
ルライン１０および２０）。そのためデータ転送時は１
クロックで、マイコン側のシフトレジスタｂの先頭ビッ
トがシリアル通信回路２０６のシフトレジスタａの最終
ビットに転送され、それと同時にシリアル通信回路２０
６のシフトレジスタａの先頭ビットのデータがマイコン
側ＳＩＯのシフトレジスタｂの最終ビットに移る。この
シフトがシフトレジスタのビット長だけ繰り返されて
（図２の場合は８ビット分）、シリアル通信１回が完了
する。従ってＣＰＵ側からの指示データと入出力処理用
ＩＣ側のデータとが、同時に交換されるため、通常のプ
ログラムによる個々の通信よりも効率よくデータ転送で
きる。ＳＩＯ１０４から送られてきた入力指示データは
通信制御回路２０７を通じて各ポートへ送られ、データ
をラッチし、シリアル化して、再び通信制御回路２０７
を通じて入力されたデータをシリアル通信回路２０６の
シフトレジスタへ転送する。

【００１６】デジタル高速入力３００はエンジンの現状
データを刻々伝えてくるために、そのデータを同時に取
り込まないと的確なエンジン制御ができなくなる。その
ためこれらのエンジン系統の信号は入力端子の数だけの
パラレルデータとしてＣＰＵに伝達できるようにパラレ
ル通信でデータが送られる。送られるタイミングとして
は、必要とされる各入力の中からトリガーとしてＰＩＯ
またはＴＩＯに割込みをかけることで処理される。

【００１７】アナログ入力５００は、常時、信号が入力
端子まで来ているので、ＣＰＵからの指示によってチャ
ンネルを選択してアナログデータをラッチし、次のシリ
アル通信でデータをシリアル化してマイコン側に送る。
デジタル入力６００はやはりＣＰＵ側からの指示により
その時点での各ビットの状態をパラレル状態でラッチし
て、シリアル化して送り返す。なおシリアル通信では、
一度に一つのデータしか交換できないので、指示とデー
タとを同時のシリアル通信で送受信することはできず、
指示がきた次のサイクルのシリアル通信で送ることにな
る。

【００１８】本発明のシリアル通信において、ＣＰＵ側
のＳＩＯ１０４からの指示コマンドの一例として図３の
ような構成を示す。図３は、シフトレジスタが１６ビッ
トある場合のシリアル通信例である。ＣＰＵ側の先頭３
ビットにＡ／Ｄ変換コマンドまたはＩ／Ｏコマンドがセ
ットされ、続く５ビットにＡ／Ｄ変換チャンネル選択デ
ータまたはＩ／Ｏブロック選択データがセットされる。
入出力処理用ＩＣでは、前回にＡ／Ｄ変換指示されたＡ
／Ｄ変換結果データまたは入力データがシフトレジスタ
に用意される。ここでＡ／Ｄ変換チャンネルまたはＩ／
Ｏブロック、ＥＯＣＴをデータと一緒に出力する理由
は、ＣＰＵ側のデータチェックを行うためで、ＣＰＵが
出力したコマンドとの照合を可能とするためである。な
お、ＥＯＣＴは、入出力用ＩＣが正常にデータを準備し
たか否かを示す情報である。そしてＣＰＵよりシフトク
ロックが１６ビット出されることによって、ＣＰＵのＳ
ＩＯデータと入出力処理用ＩＣのデータが交換される。
初回にＣＰＵから入力される指示によって同時に出力さ
れるデータは、ダミーデータとしてＣＰＵ側で無視され
る。

【００１９】ＣＰＵ側入出力データ通信の一連の処理の
流れは、図４のようなタイミングチャートに示すように
なる。Ａ／Ｄ変換のための通信処理と、高速アクセスを
必要としないデジタル入出力信号通信処理に対し、ここ
では４msごとのタイマー割込みで周期的に入力処理を行
う。図４ではＡ／Ｄ変換３チャンネルとＩ／Ｏ２チャン
ネルの計５チャンネルのデータをシリアル通信する例で
ある。

【００２０】ＤＭＡを内蔵するこのマイコンでは、まず
４ms割込みで出力データ（図３のＳＩＯデータ）の構成
で記憶されるＲＡＭの先頭番地とＡ／Ｄ変換データ及び
Ｉ／Ｏデータを格納するＲＡＭの先頭番地をＤＭＡ転送
用アドレスレジスタに書き込んだ後、データ処理回数５
を通信カウンタにセットして通信をスタートさせる。最
初にＤＭＡ-outから出力コマンド（ＡＤ１）がＲＡＭか
らＳＩＯに転送され、シリアル出力される。この出力と
同時にシリアル入力データがＩＣより送られるが、この
データはダミーとして無視される。そして、Ｔi μｓ毎
にこの様な処理を順次繰り返す。そして、最後のデータ
を取り込み用にダミーデータを出力し、最終データ（Ｉ
／Ｏ２）をＲＡＭへ取り込むと、一連の通信処理は終了
する。そして次の４ms割込みがまた発生するとき、一連
の通信処理を開始させる。なお、ＰＩＯ、ＴＩＯの高速
の入出力処理との関係は基本的には完全に独立してお
り、４ms割込みにより通信スタートすると、通信はＤＭ
ＡによりＣＰＵとは独立に行われる。

【００２１】シリアル通信におけるコマンドの構成は上
記に示したものに限らず、ＩＣの構成によって必要に応
じて設計できる（例えばコマンドを４ビットにするな
ど）。また、パラレルデータ部分は、必要に応じて入力
もしくは出力のいずれかに限るものでも良く、通常のデ
ジタル入出力も同様である。また必要ならばＤ／Ａ変換
出力を備えていてもよい。

【００２２】本発明の入出力処理用ＩＣは、個々にあっ
た周辺ＩＣを一まとめにしたものであり、入出力処理の
データ通信が整理されて、わずかなデータラインで送受
信できる。またシリアルデータの送受信が同時に行わ
れ、入力指示と同時にデータを取り込むことができ、さ
らにＤＭＡを使うことによりＣＰＵを介さずにメモリー
への転送が可能となるので、ＣＰＵの負担が軽くなる。
従って入出力処理用ＩＣ側ではパッケージのピン数を減
らすことができ、限られたピン数で多くのデータの入出
力処理が可能となると共に、この入出力処理用ＩＣが接
続されるマイコン側では短いプログラムで済み、ソフト
ウエアに左右されずに入出力データの遅延時間を最小に
抑えることができ、より適切な制御が実現でき、コンパ
クトな装置を実現できる。

【００２３】なお、上述の実施例では、入力と出力との
双方を処理する入出力処理用ＩＣについて述べたが、入
力のみ処理する入力用ＩＣについても適用可能で、この
場合は、デジタル高速入力を、入力バッファを介してパ
ラレルでマイコンに入力すると共に、他のデジタル入
力、アナログ入力をシリアル通信回路等による、ＤＭＡ
による通信でマイコンに入力するよう、入力用ＩＣは構
成されている。ただし、この場合は、出力はすべてマイ
コン側から直接またはシリアル・パラレル変換回路を介
して行うことになる。

【００２４】またさらに、図１の構成で、デジタル高速
出力のみマイコンで直接またはデジタル出力のみシリア
ルパラレル変換回路を介してマイコンで行い、他の構成
を入出力処理用ＩＣにて一まとめにしたものとするよう
にしてもよい。

【図面の簡単な説明】

【図１】本発明の一実施例を示す入出力処理用ＩＣで構
成された車両用エンジンの制御に用いられるＥＣＵ（電
子制御装置）のブロック構成図。

【図２】本実施例のシリアル通信手段の構成図。

【図３】シリアル通信を行うシフトレジスタのコマンド
の関係図。

【図４】データ入出力の一例を示すタイミングチャート
図。

【符号の説明】

１００ １チップマイコン（ＥＣＵ） １０１ ＣＰＵ １０２ ＴＩＯ １０３ ＰＩＯ １０４ ＳＩＯ １０５ ＤＭＡ １０６ ＲＡＭ １０７ ＲＯＭ ２００ 入出力処理用ＩＣ。 ２０１ 入力バッファ回路（高速用） ２０２ 出力バッファ回路（高速用） ２０３ Ａ／Ｄ変換回路 ２０４ 入力バッファ回路 ２０５ 出力バッファ回路 ２０６ シリアル通信回路 ２０７ 通信制御回路 ３００ デジタル高速入力部 ４００ デジタル高速出力部 ５００ アナログ入力部 ６００ デジタル入力部 ７００ デジタル出力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 賢次 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内

Claims (9)

【特許請求の範囲】
1. 【請求項１】車載の電気アクチュエータの電子制御に用
   いられるマイクロコンピュータに接続され、プログラム
   によって、各種の電気的信号を入力し、演算結果の状態
   データや指示値を出力する入出力処理用ＩＣにおいて、 高速処理用パラレル入出力手段と、 前記電気的信号を入力する入力手段と、 前記状態データや指示値を出力する出力手段と、 前記入力手段および前記出力手段で扱う入出力データを
   パラレル・シリアル変換する変換手段と、 前記入出力データを前記マイクロコンピュータと送受信
   するシリアル通信手段を備えることを特徴とする入出力
   処理用ＩＣ。
2. 【請求項２】前記シリアル通信手段は、 マイクロコンピュータからのシリアルデータの受信によ
   って、マイクロコンピュータに送信すべきシリアルデー
   タをハンドシェイクで送信することを特徴とする請求項
   １記載の入出力処理用ＩＣ。
3. 【請求項３】前記シリアル通信手段は、 送受信双方のシリアル通信用データバッファが、双方の
   上位ビットをお互いに他の下位ビットに順次シフトして
   送信しあう、ループ形状に接続されたシフトレジスタで
   あって、 マイクロコンピュータ側からの指令データや出力データ
   がビットシフトで受信されると同時に、前記入出力処理
   用ＩＣ側の入力データがマイクロコンピュータ側にビッ
   トシフトで送出され、該シフトレジスタ長だけビットシ
   フトされる通信手段であることを特徴とする請求項２記
   載の入出力処理用ＩＣ。
4. 【請求項４】車載の電気アクチュエータの電子制御に用
   いられるマイクロコンピュータと、このマイクロコンピ
   ュータと接続される入出力処理用ＩＣを含み、プログラ
   ムによって、各種の電気的信号を取り入れ、演算結果の
   指令データや指示値を出力する入出力処理方法におい
   て、 制御に必要な高速用パラレル入出力処理をイベント発生
   通知でマイクロコンピュータ側に割込み要求して処理
   し、 制御で高速には必要としない入出力に対して、該マイク
   ロコンピュータと周期的にシリアル通信で、データ処理
   の指示もしくは出力データを受信すると共に、入力され
   た前記電気的信号を送信することを特徴とする入出力処
   理方法。
5. 【請求項５】前記シリアル通信は、 マイクロコンピュータからのシリアルデータの受信によ
   って、入出力処理用ＩＣ側のシリアルデータをハンドシ
   ェイクで送信することを特徴とする請求項４に記載の入
   出力処理方法。
6. 【請求項６】前記シリアル通信は、 送受信双方のシリアル通信用データバッファが、双方の
   上位ビットをお互いに他の下位ビットにシフトして送信
   しあう、ループ形状に接続されたシフトレジスタであっ
   て、マイクロコンピュータ側からの指令データや出力デ
   ータをビットシフトで受信すると同時に、前記入出力処
   理用ＩＣ側の入力データをマイクロコンピュータ側にビ
   ットシフトで送出し、該シフトレジスタ長だけビットシ
   フトすることを特徴とする請求項５に記載の入出力処理
   方法。
7. 【請求項７】前記シリアル通信のデータをマイクロコン
   ピュータのＳＩＯ、ＤＭＡを通じて直接ＲＡＭに転送さ
   せることを特徴とする請求項５に記載の入出力処理方
   法。
8. 【請求項８】車載の種々の電気アクチュエータの電気制
   御に用いられるマイクロコンピュータと接続されると共
   に、車載センサとも接続され、前記車載センサからの信
   号を入力処理する入力処理用ＩＣにおいて、 前記車載センサからの電気的信号を入力する入力手段
   と、 前記入力手段により得た信号の一部を、前記マイクロコ
   ンピュータに対して高速で供給するために設けられた高
   速処理用のパラレル手段と、 前記入力手段により得た信号の残りをシリアル信号に変
   換する変換手段と、 前記変換手段にて得たシリアル信号を前記マイクロコン
   ピュータに供給するために設けられたシリアル通信手段
   と、を備えることを特徴とする入出力用ＩＣ。
9. 【請求項９】前記マイクロコンピュータはエンジン制御
   用であって、 前記パラレル通信手段で前記マイクロコンピュータに供
   給する前記一部の信号は、エンジンの回転に同期して発
   生する信号であることを特徴とする請求項８記載の入力
   処理ＩＣ。