JP2000220517A - 電子制御装置 - Google Patents
電子制御装置Info
- Publication number
- JP2000220517A JP2000220517A JP11252931A JP25293199A JP2000220517A JP 2000220517 A JP2000220517 A JP 2000220517A JP 11252931 A JP11252931 A JP 11252931A JP 25293199 A JP25293199 A JP 25293199A JP 2000220517 A JP2000220517 A JP 2000220517A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- conversion
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 正しいA/D変換が行われたか否かの認識が
できる。 【解決手段】 CPU側の先頭3ビットにA/D変換コ
マンドがセットされ、続く5ビットにA/D変換チャン
ネル選択データがセットされる。入出力処理用ICでは
前回にA/D変換指示されたA/D変換結果データがシ
フトレジスタに用意される。ここで、A/D変換チャン
ネルをデータと一緒に出力する理由は、CPU側のデー
タチェックを行うためで、CPUが出力したコマンドと
の照合を可能とするためである。
できる。 【解決手段】 CPU側の先頭3ビットにA/D変換コ
マンドがセットされ、続く5ビットにA/D変換チャン
ネル選択データがセットされる。入出力処理用ICでは
前回にA/D変換指示されたA/D変換結果データがシ
フトレジスタに用意される。ここで、A/D変換チャン
ネルをデータと一緒に出力する理由は、CPU側のデー
タチェックを行うためで、CPUが出力したコマンドと
の照合を可能とするためである。
Description
【0001】
【発明の属する技術分野】本発明は車載用のエンジンの
制御等に用いられる、電子制御装置に関し、特に、マイ
クロコンピュータによって制御される場合における、複
数のアナログ信号を選択してデジタル信号に変換するA
/D変換部分に関する。
制御等に用いられる、電子制御装置に関し、特に、マイ
クロコンピュータによって制御される場合における、複
数のアナログ信号を選択してデジタル信号に変換するA
/D変換部分に関する。
【0002】
【従来の技術】マイクロコンピュータを制御装置として
使用する場合には、各状態量を順次デジタル化してマイ
クロコンピュータに入力することが必要となる。そし
て、マイクロコンピュータから通信回路を介して送られ
てくるチャンネル選択指令に応じて選択された1つのチ
ャンネルのアナログ信号をA/D変換回路に伝送する。
また、A/D変換回路の出力は、通信回線を介してマイ
クロコンピュータに伝送される。
使用する場合には、各状態量を順次デジタル化してマイ
クロコンピュータに入力することが必要となる。そし
て、マイクロコンピュータから通信回路を介して送られ
てくるチャンネル選択指令に応じて選択された1つのチ
ャンネルのアナログ信号をA/D変換回路に伝送する。
また、A/D変換回路の出力は、通信回線を介してマイ
クロコンピュータに伝送される。
【0003】
【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータから伝送されるチャンネル選択指令に基
づくチャンネル選択に誤りが生じた場合には、A/D変
換回路の出力はマイクロコンピュータに正常に伝送され
るため、チャンネル選択に誤りが生じたことをマイクロ
コンピュータは認識することができない。
ロコンピュータから伝送されるチャンネル選択指令に基
づくチャンネル選択に誤りが生じた場合には、A/D変
換回路の出力はマイクロコンピュータに正常に伝送され
るため、チャンネル選択に誤りが生じたことをマイクロ
コンピュータは認識することができない。
【0004】この場合には異なる信号に基づいて制御が
実行されるため、不具合が生じることは避けることがで
きない。
実行されるため、不具合が生じることは避けることがで
きない。
【0005】そこで、本発明は正しい変換が行われなか
ったことを認識することを目的とする。
ったことを認識することを目的とする。
【0006】
【課題を解決するための手段】上記の課題を解決するた
め第一発明の構成は、複数のセンサからのアナログ信号
をチャンネル指定コマンドによってデジタル信号に変換
するA/D変換手段を備える入出力用ICと、前記入出
力用ICにチャンネル指定すると共に、前記A/D変換
手段にて変換されるデジタル信号を読み込む制御部とを
備える電子制御装置において、前記入出力用ICはA/
D変換したチャンネルを前記制御部に返送すると共に、
前記制御部は返送された前記A/D変換チャンネルデー
タと出力したコマンドとの照合を行うことをことを特徴
とする。
め第一発明の構成は、複数のセンサからのアナログ信号
をチャンネル指定コマンドによってデジタル信号に変換
するA/D変換手段を備える入出力用ICと、前記入出
力用ICにチャンネル指定すると共に、前記A/D変換
手段にて変換されるデジタル信号を読み込む制御部とを
備える電子制御装置において、前記入出力用ICはA/
D変換したチャンネルを前記制御部に返送すると共に、
前記制御部は返送された前記A/D変換チャンネルデー
タと出力したコマンドとの照合を行うことをことを特徴
とする。
【0007】第二発明の関連発明の構成は、前記入出力
用ICはA/D変換したチャンネルデータをA/D変換
したデータと共に出力することを特徴とする。
用ICはA/D変換したチャンネルデータをA/D変換
したデータと共に出力することを特徴とする。
【0008】
【作用】これにより、複数のセンサからのアナログ信号
をチャンネル指定コマンドによってデジタル信号に変換
するA/D変換手段を備える入出力用ICは、A/D変
換したチャンネルを制御部に返送すると共に、返送され
たA/D変換チャンネルデータと出力したコマンドとの
照合を行う。
をチャンネル指定コマンドによってデジタル信号に変換
するA/D変換手段を備える入出力用ICは、A/D変
換したチャンネルを制御部に返送すると共に、返送され
たA/D変換チャンネルデータと出力したコマンドとの
照合を行う。
【0009】
【発明の効果】この照合結果により、正しいA/D変換
が行われたか否かの認識ができる。
が行われたか否かの認識ができる。
【0010】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。図1は車両用エンジンの制御に用い
られるECU(電子制御装置)のブロック構成図で、マ
イクロコンピュータの中心部をなす1チップマイコン1
00と、本発明の一実施例の入出力処理用IC200、
さらにセンサ、スイッチ類から電気アクチュエータへの
入出力としてのデジタル高速入力300、デジタル高速
出力400、アナログ入力500、デジタル入力60
0、デジタル出力700が入出力処理用IC200に接
続されている。1チップマイコン100はCPU10
1、ROM107、RAM106の他に、パラレルデー
タを受けるTIO(タイマ入出力)102およびPIO
(パラレル入出力)103、シリアルデータのやりとり
を行うSIO(シリアル入出力)104、シリアルデー
タをRAM106に転送するDMA105からなってい
る。入出力処理用ICのパラレル信号は高速入力バッフ
ァ201および高速出力バッファ202からTIO10
2、PIO103に接続され、シリアル信号は通信制御
回路207からシリアル通信回路206を通じてSIO
104に接続される。シリアル通信回路206とSIO
104にはそれぞれシフトレジスタがあり、その先頭ビ
ットが相手シフトレジスタの最終ビットに、お互いに接
続されループを形成している。通信制御回路207はそ
れぞれA/D変換回路203、入力バッファ204、出
力バッファ205に接続される。
基づいて説明する。図1は車両用エンジンの制御に用い
られるECU(電子制御装置)のブロック構成図で、マ
イクロコンピュータの中心部をなす1チップマイコン1
00と、本発明の一実施例の入出力処理用IC200、
さらにセンサ、スイッチ類から電気アクチュエータへの
入出力としてのデジタル高速入力300、デジタル高速
出力400、アナログ入力500、デジタル入力60
0、デジタル出力700が入出力処理用IC200に接
続されている。1チップマイコン100はCPU10
1、ROM107、RAM106の他に、パラレルデー
タを受けるTIO(タイマ入出力)102およびPIO
(パラレル入出力)103、シリアルデータのやりとり
を行うSIO(シリアル入出力)104、シリアルデー
タをRAM106に転送するDMA105からなってい
る。入出力処理用ICのパラレル信号は高速入力バッフ
ァ201および高速出力バッファ202からTIO10
2、PIO103に接続され、シリアル信号は通信制御
回路207からシリアル通信回路206を通じてSIO
104に接続される。シリアル通信回路206とSIO
104にはそれぞれシフトレジスタがあり、その先頭ビ
ットが相手シフトレジスタの最終ビットに、お互いに接
続されループを形成している。通信制御回路207はそ
れぞれA/D変換回路203、入力バッファ204、出
力バッファ205に接続される。
【0011】デジタル高速入力300からの信号として
は、エンジン回転数、点火モニタ、ノック信号などがあ
り、デジタル高速出力400への信号としては、インジ
ェクタ駆動信号、イグナイタ信号などがあげられる。高
速変換を必要とする信号は主としてエンジンの回転状態
に関係する信号である。A/D変換回路203に接続さ
れるアナログ入力500へは水温や油温、空気流量など
のアナログセンサー信号が入力される。デジタル入力6
00からの信号としては、ニュートラルスイッチやエア
コンスイッチなどの信号、デジタル出力700への信号
としてはウオーニングランプやO2センサーのヒータな
どがあげられる。
は、エンジン回転数、点火モニタ、ノック信号などがあ
り、デジタル高速出力400への信号としては、インジ
ェクタ駆動信号、イグナイタ信号などがあげられる。高
速変換を必要とする信号は主としてエンジンの回転状態
に関係する信号である。A/D変換回路203に接続さ
れるアナログ入力500へは水温や油温、空気流量など
のアナログセンサー信号が入力される。デジタル入力6
00からの信号としては、ニュートラルスイッチやエア
コンスイッチなどの信号、デジタル出力700への信号
としてはウオーニングランプやO2センサーのヒータな
どがあげられる。
【0012】なお、高速性の定義は、ここでは制御対象
がエンジンであり、その操作が主として人間によって行
われるため、エンジンの操作に比較して制御上、影響の
ない範囲で低速、高速ということであり、一般にmse
cのオーダーは低速、μsecのオーダーは高速と言う
ことができる。これに比べてマイクロコンピュータの処
理速度は、十分に高速と言えるが、処理プログラムの量
により、目的の入出力が実際に実行される時間的オーダ
ーはmsecの領域になることも多い。特に処理対象が
増大してくると、CPUは全てを同時に処理できず、順
番に処理することになるため、さらに割込みで優先的処
理が設定されていると、なおさら処理が遅れてしまうこ
とも発生する。そのため入出力処理を工夫することも求
められていたわけである。
がエンジンであり、その操作が主として人間によって行
われるため、エンジンの操作に比較して制御上、影響の
ない範囲で低速、高速ということであり、一般にmse
cのオーダーは低速、μsecのオーダーは高速と言う
ことができる。これに比べてマイクロコンピュータの処
理速度は、十分に高速と言えるが、処理プログラムの量
により、目的の入出力が実際に実行される時間的オーダ
ーはmsecの領域になることも多い。特に処理対象が
増大してくると、CPUは全てを同時に処理できず、順
番に処理することになるため、さらに割込みで優先的処
理が設定されていると、なおさら処理が遅れてしまうこ
とも発生する。そのため入出力処理を工夫することも求
められていたわけである。
【0013】シリアル通信は図2に示すように、シリア
ル通信回路206にシフトレジスタaが設けられ、マイ
コン側のSIOに用意されたシフトレジスタbとの間で
リングカウンタのようなループ状に接続される(シリア
ルライン10および20)。そのためデータ転送時は1
クロックで、マイコン側のシフトレジスタbの先頭ビッ
トがシリアル通信回路206のシフトレジスタaの最終
ビットに転送され、それと同時にシリアル通信回路20
6のシフトレジスタaの先頭ビットのデータがマイコン
側SIOのシフトレジスタbの最終ビットに移る。この
シフトがシフトレジスタのビット長だけ繰り返されて
(図2の場合は8ビット分)、シリアル通信1回が完了
する。従ってCPU側からの指示データと入出力処理用
IC側のデータとが、同時に交換されるため、通常のプ
ログラムによる個々の通信よりも効率よくデータ転送で
きる。SIO104から送られてきた入力指示データは
通信制御回路207を通じて各ポートへ送られ、データ
をラッチし、シリアル化して、再び通信制御回路207
を通じて入力されたデータをシリアル通信回路206の
シフトレジスタへ転送する。
ル通信回路206にシフトレジスタaが設けられ、マイ
コン側のSIOに用意されたシフトレジスタbとの間で
リングカウンタのようなループ状に接続される(シリア
ルライン10および20)。そのためデータ転送時は1
クロックで、マイコン側のシフトレジスタbの先頭ビッ
トがシリアル通信回路206のシフトレジスタaの最終
ビットに転送され、それと同時にシリアル通信回路20
6のシフトレジスタaの先頭ビットのデータがマイコン
側SIOのシフトレジスタbの最終ビットに移る。この
シフトがシフトレジスタのビット長だけ繰り返されて
(図2の場合は8ビット分)、シリアル通信1回が完了
する。従ってCPU側からの指示データと入出力処理用
IC側のデータとが、同時に交換されるため、通常のプ
ログラムによる個々の通信よりも効率よくデータ転送で
きる。SIO104から送られてきた入力指示データは
通信制御回路207を通じて各ポートへ送られ、データ
をラッチし、シリアル化して、再び通信制御回路207
を通じて入力されたデータをシリアル通信回路206の
シフトレジスタへ転送する。
【0014】デジタル高速入力300はエンジンの現状
データを刻々伝えてくるために、そのデータを同時に取
り込まないと的確なエンジン制御ができなくなる。その
ためこれらのエンジン系統の信号は入力端子の数だけの
パラレルデータとしてCPUに伝達できるようにパラレ
ル通信でデータが送られる。送られるタイミングとして
は、必要とされる各入力の中からトリガーとしてPIO
またはTIOに割込みをかけることで処理される。
データを刻々伝えてくるために、そのデータを同時に取
り込まないと的確なエンジン制御ができなくなる。その
ためこれらのエンジン系統の信号は入力端子の数だけの
パラレルデータとしてCPUに伝達できるようにパラレ
ル通信でデータが送られる。送られるタイミングとして
は、必要とされる各入力の中からトリガーとしてPIO
またはTIOに割込みをかけることで処理される。
【0015】アナログ入力500は、常時、信号が入力
端子まで来ているので、CPUからの指示によってチャ
ンネルを選択してアナログデータをラッチし、次のシリ
アル通信でデータをシリアル化してマイコン側に送る。
デジタル入力600はやはりCPU側からの指示により
その時点での各ビットの状態をパラレル状態でラッチし
て、シリアル化して送り返す。なおシリアル通信では、
一度に一つのデータしか交換できないので、指示とデー
タとを同時のシリアル通信で送受信することはできず、
指示がきた次のサイクルのシリアル通信で送ることにな
る。
端子まで来ているので、CPUからの指示によってチャ
ンネルを選択してアナログデータをラッチし、次のシリ
アル通信でデータをシリアル化してマイコン側に送る。
デジタル入力600はやはりCPU側からの指示により
その時点での各ビットの状態をパラレル状態でラッチし
て、シリアル化して送り返す。なおシリアル通信では、
一度に一つのデータしか交換できないので、指示とデー
タとを同時のシリアル通信で送受信することはできず、
指示がきた次のサイクルのシリアル通信で送ることにな
る。
【0016】本発明のシリアル通信において、CPU側
のSIO104からの指示コマンドの一例として図3の
ような構成を示す。図3は、シフトレジスタが16ビッ
トある場合のシリアル通信例である。CPU側の先頭3
ビットにA/D変換コマンドまたはI/Oコマンドがセ
ットされ、続く5ビットにA/D変換チャンネル選択デ
ータまたはI/Oブロック選択データがセットされる。
入出力処理用ICでは、前回にA/D変換指示されたA
/D変換結果データまたは入力データがシフトレジスタ
に用意される。ここでA/D変換チャンネルまたはI/
Oブロック、EOCTをデータと一緒に出力する理由
は、CPU側のデータチェックを行うためで、CPUが
出力したコマンドとの照合を可能とするためである。な
お、EOCTは、入出力用ICが正常にデータを準備し
たか否かを示す情報である。そしてCPUよりシフトク
ロックが16ビット出されることによって、CPUのS
IOデータと入出力処理用ICのデータが交換される。
初回にCPUから入力される指示によって同時に出力さ
れるデータは、ダミーデータとしてCPU側で無視され
る。
のSIO104からの指示コマンドの一例として図3の
ような構成を示す。図3は、シフトレジスタが16ビッ
トある場合のシリアル通信例である。CPU側の先頭3
ビットにA/D変換コマンドまたはI/Oコマンドがセ
ットされ、続く5ビットにA/D変換チャンネル選択デ
ータまたはI/Oブロック選択データがセットされる。
入出力処理用ICでは、前回にA/D変換指示されたA
/D変換結果データまたは入力データがシフトレジスタ
に用意される。ここでA/D変換チャンネルまたはI/
Oブロック、EOCTをデータと一緒に出力する理由
は、CPU側のデータチェックを行うためで、CPUが
出力したコマンドとの照合を可能とするためである。な
お、EOCTは、入出力用ICが正常にデータを準備し
たか否かを示す情報である。そしてCPUよりシフトク
ロックが16ビット出されることによって、CPUのS
IOデータと入出力処理用ICのデータが交換される。
初回にCPUから入力される指示によって同時に出力さ
れるデータは、ダミーデータとしてCPU側で無視され
る。
【0017】CPU側入出力データ通信の一連の処理の
流れは、図4のようなタイミングチャートに示すように
なる。A/D変換のための通信処理と、高速アクセスを
必要としないデジタル入出力信号通信処理に対し、ここ
では4msごとのタイマー割込みで周期的に入力処理を
行う。図4ではA/D変換3チャンネルとI/O2チャ
ンネルの計5チャンネルのデータをシリアル通信する例
である。
流れは、図4のようなタイミングチャートに示すように
なる。A/D変換のための通信処理と、高速アクセスを
必要としないデジタル入出力信号通信処理に対し、ここ
では4msごとのタイマー割込みで周期的に入力処理を
行う。図4ではA/D変換3チャンネルとI/O2チャ
ンネルの計5チャンネルのデータをシリアル通信する例
である。
【0018】DMAを内蔵するこのマイコンでは、まず
4ms割込みで出力データ(図3のSIOデータ)の構
成で記憶されるRAMの先頭番地とA/D変換データ及
びI/Oデータを格納するRAMの先頭番地をDMA転
送用アドレスレジスタに書き込んだ後、データ処理回数
5を通信カウンタにセットして通信をスタートさせる。
最初にDMA-outから出力コマンド(AD1)がR
AMからSIOに転送され、シリアル出力される。この
出力と同時にシリアル入力データがICより送られる
が、このデータはダミーとして無視される。そして、T
iμs毎にこの様な処理を順次繰り返す。そして、最後
のデータを取り込み用にダミーデータを出力し、最終デ
ータ(I/O2)をRAMへ取り込むと、一連の通信処
理は終了する。そして次の4ms割込みがまた発生する
とき、一連の通信処理を開始させる。なお、PIO、T
IOの高速の入出力処理との関係は基本的には完全に独
立しており、4ms割込みにより通信スタートすると、
通信はDMAによりCPUとは独立に行われる。
4ms割込みで出力データ(図3のSIOデータ)の構
成で記憶されるRAMの先頭番地とA/D変換データ及
びI/Oデータを格納するRAMの先頭番地をDMA転
送用アドレスレジスタに書き込んだ後、データ処理回数
5を通信カウンタにセットして通信をスタートさせる。
最初にDMA-outから出力コマンド(AD1)がR
AMからSIOに転送され、シリアル出力される。この
出力と同時にシリアル入力データがICより送られる
が、このデータはダミーとして無視される。そして、T
iμs毎にこの様な処理を順次繰り返す。そして、最後
のデータを取り込み用にダミーデータを出力し、最終デ
ータ(I/O2)をRAMへ取り込むと、一連の通信処
理は終了する。そして次の4ms割込みがまた発生する
とき、一連の通信処理を開始させる。なお、PIO、T
IOの高速の入出力処理との関係は基本的には完全に独
立しており、4ms割込みにより通信スタートすると、
通信はDMAによりCPUとは独立に行われる。
【0019】シリアル通信におけるコマンドの構成は上
記に示したものに限らず、ICの構成によって必要に応
じて設計できる(例えばコマンドを4ビットにするな
ど)。また、パラレルデータ部分は、必要に応じて入力
もしくは出力のいずれかに限るものでも良く、通常のデ
ジタル入出力も同様である。また必要ならばD/A変換
出力を備えていてもよい。
記に示したものに限らず、ICの構成によって必要に応
じて設計できる(例えばコマンドを4ビットにするな
ど)。また、パラレルデータ部分は、必要に応じて入力
もしくは出力のいずれかに限るものでも良く、通常のデ
ジタル入出力も同様である。また必要ならばD/A変換
出力を備えていてもよい。
【0020】本実施例の入出力処理用ICは、個々にあ
った周辺ICを一まとめにしたものであり、入出力処理
のデータ通信が整理されて、わずかなデータラインで送
受信できる。またシリアルデータの送受信が同時に行わ
れ、入力指示と同時にデータを取り込むことができ、さ
らにDMAを使うことによりCPUを介さずにメモリー
への転送が可能となるので、CPUの負担が軽くなる。
従って入出力処理用IC側ではパッケージのピン数を減
らすことができ、限られたピン数で多くのデータの入出
力処理が可能となると共に、この入出力処理用ICが接
続されるマイコン側では短いプログラムで済み、ソフト
ウエアに左右されずに入出力データの遅延時間を最小に
抑えることができ、より適切な制御が実現でき、コンパ
クトな装置を実現できる。
った周辺ICを一まとめにしたものであり、入出力処理
のデータ通信が整理されて、わずかなデータラインで送
受信できる。またシリアルデータの送受信が同時に行わ
れ、入力指示と同時にデータを取り込むことができ、さ
らにDMAを使うことによりCPUを介さずにメモリー
への転送が可能となるので、CPUの負担が軽くなる。
従って入出力処理用IC側ではパッケージのピン数を減
らすことができ、限られたピン数で多くのデータの入出
力処理が可能となると共に、この入出力処理用ICが接
続されるマイコン側では短いプログラムで済み、ソフト
ウエアに左右されずに入出力データの遅延時間を最小に
抑えることができ、より適切な制御が実現でき、コンパ
クトな装置を実現できる。
【0021】なお、上述の実施例では、入力と出力との
双方を処理する入出力処理用ICについて述べたが、入
力のみ処理する入力用ICについても適用可能で、この
場合は、デジタル高速入力を、入力バッファを介してパ
ラレルでマイコンに入力すると共に、他のデジタル入
力、アナログ入力をシリアル通信回路等による、DMA
による通信でマイコンに入力するよう、入力用ICは構
成されている。ただし、この場合は、出力はすべてマイ
コン側から直接またはシリアル・パラレル変換回路を介
して行うことになる。
双方を処理する入出力処理用ICについて述べたが、入
力のみ処理する入力用ICについても適用可能で、この
場合は、デジタル高速入力を、入力バッファを介してパ
ラレルでマイコンに入力すると共に、他のデジタル入
力、アナログ入力をシリアル通信回路等による、DMA
による通信でマイコンに入力するよう、入力用ICは構
成されている。ただし、この場合は、出力はすべてマイ
コン側から直接またはシリアル・パラレル変換回路を介
して行うことになる。
【0022】またさらに、図1の構成で、デジタル高速
出力のみマイコンで直接またはデジタル出力のみシリア
ルパラレル変換回路を介してマイコンで行い、他の構成
を入出力処理用ICにて一まとめにしたものとするよう
にしてもよい。
出力のみマイコンで直接またはデジタル出力のみシリア
ルパラレル変換回路を介してマイコンで行い、他の構成
を入出力処理用ICにて一まとめにしたものとするよう
にしてもよい。
【図1】本発明の一実施例を示す入出力処理用ICで構
成された車両用エンジンの制御に用いられるECU(電
子制御装置)のブロック構成図。
成された車両用エンジンの制御に用いられるECU(電
子制御装置)のブロック構成図。
【図2】本実施例のシリアル通信手段の構成図。
【図3】シリアル通信を行うシフトレジスタのコマンド
の関係図。
の関係図。
【図4】データ入出力の一例を示すタイミングチャート
図。
図。
100 1チップマイコン(ECU) 101 CPU 102 TIO 103 PIO 104 SIO 105 DMA 106 RAM 107 ROM 200 入出力処理用IC。 201 入力バッファ回路(高速用) 202 出力バッファ回路(高速用) 203 A/D変換回路 204 入力バッファ回路 205 出力バッファ回路 206 シリアル通信回路 207 通信制御回路 300 デジタル高速入力部 400 デジタル高速出力部 500 アナログ入力部 600 デジタル入力部 700 デジタル出力部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀井 俊滋 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 村上 賢次 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内
Claims (2)
- 【請求項1】 複数のセンサからのアナログ信号をチャ
ンネル指定コマンドによってデジタル信号に変換するA
/D変換手段を備える入出力用ICと、 前記入出力用ICにチャンネル指定すると共に、前記A
/D変換手段にて変換されるデジタル信号を読み込む制
御部とを備える電子制御装置において、 前記入出力用ICはA/D変換したチャンネルを前記制
御部に返送すると共に、 前記制御部は返送された前記A/D変換チャンネルデー
タと出力したコマンドとの照合を行うことを特徴とする
電子制御装置。 - 【請求項2】 前記入出力用ICはA/D変換したチャ
ンネルデータをA/D変換したデータと共に出力するこ
とを特徴とする請求項1記載の電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11252931A JP2000220517A (ja) | 1999-01-01 | 1999-09-07 | 電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11252931A JP2000220517A (ja) | 1999-01-01 | 1999-09-07 | 電子制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18898093A Division JP3768544B2 (ja) | 1993-06-28 | 1993-06-30 | エンジン制御用電子制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000220517A true JP2000220517A (ja) | 2000-08-08 |
Family
ID=17244167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11252931A Pending JP2000220517A (ja) | 1999-01-01 | 1999-09-07 | 電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000220517A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008007653A1 (de) | 2007-03-09 | 2008-09-11 | Denso Corp., Kariya | Elektronische Steuervorrichtung und Verfahren zur Steuerung derselben |
-
1999
- 1999-09-07 JP JP11252931A patent/JP2000220517A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008007653A1 (de) | 2007-03-09 | 2008-09-11 | Denso Corp., Kariya | Elektronische Steuervorrichtung und Verfahren zur Steuerung derselben |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7720186B2 (en) | Plural circuit selection using role reversing control inputs | |
JP4449029B2 (ja) | 自動車用電子制御装置及びそれに用いる出力ドライバ回路 | |
GB2069784A (en) | Digital semiconductor integrated circuit | |
US5892942A (en) | Control system with microcomputer and associated electrically reconfigurable logic circuit | |
US5812880A (en) | Multi-CPU system's data I/O processor with communication arbitrator performing access operations on I/O connected to a first CPU bus on behalf of a second CPU | |
EP0740059B1 (en) | An A/D conversion control apparatus for an internal combustion engine | |
US7765269B2 (en) | Communications system, and information processing device and control device incorporating said communications system | |
JP2000220517A (ja) | 電子制御装置 | |
JP3818675B2 (ja) | 入出力処理ic | |
US5734920A (en) | Input/output processing IC | |
JP3768544B2 (ja) | エンジン制御用電子制御装置 | |
US7945718B2 (en) | Microcontroller waveform generation | |
JPH0869421A (ja) | 実時間データ処理システムのデータ伝送方法 | |
EP2627007B1 (en) | Semiconductor integrated circuit device and data processing system | |
US5506777A (en) | Electronic engine controller with automatic hardware initiated A/D conversion of critical engine control parameters | |
KR100258527B1 (ko) | 마스터 디바이스와 슬레이브 디바이스 사이의 통신제어방법 | |
JP2021111194A (ja) | 車載の電子制御装置 | |
JP4265026B2 (ja) | シリアル通信制御装置 | |
JPS63211475A (ja) | 車両用通信制御装置 | |
JP2020024637A (ja) | 電子制御装置 | |
JPH07175736A (ja) | 複数cpu間データ転送装置 | |
JP2003022247A (ja) | 半導体装置 | |
JPH04245340A (ja) | 拡張システム監視方式 | |
JPH0822442A (ja) | 2cpu間のパラレル通信によるデータ転送システム | |
JP2000253030A (ja) | データ転送制御装置とデータ転送制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031028 |