JP2000220517A - 電子制御装置 - Google Patents
電子制御装置Info
- Publication number
- JP2000220517A JP2000220517A JP11252931A JP25293199A JP2000220517A JP 2000220517 A JP2000220517 A JP 2000220517A JP 11252931 A JP11252931 A JP 11252931A JP 25293199 A JP25293199 A JP 25293199A JP 2000220517 A JP2000220517 A JP 2000220517A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- conversion
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 正しいＡ／Ｄ変換が行われたか否かの認識が
できる。 【解決手段】 ＣＰＵ側の先頭３ビットにＡ／Ｄ変換コ
マンドがセットされ、続く５ビットにＡ／Ｄ変換チャン
ネル選択データがセットされる。入出力処理用ＩＣでは
前回にＡ／Ｄ変換指示されたＡ／Ｄ変換結果データがシ
フトレジスタに用意される。ここで、Ａ／Ｄ変換チャン
ネルをデータと一緒に出力する理由は、ＣＰＵ側のデー
タチェックを行うためで、ＣＰＵが出力したコマンドと
の照合を可能とするためである。
できる。 【解決手段】 ＣＰＵ側の先頭３ビットにＡ／Ｄ変換コ
マンドがセットされ、続く５ビットにＡ／Ｄ変換チャン
ネル選択データがセットされる。入出力処理用ＩＣでは
前回にＡ／Ｄ変換指示されたＡ／Ｄ変換結果データがシ
フトレジスタに用意される。ここで、Ａ／Ｄ変換チャン
ネルをデータと一緒に出力する理由は、ＣＰＵ側のデー
タチェックを行うためで、ＣＰＵが出力したコマンドと
の照合を可能とするためである。
Description
【０００１】
【発明の属する技術分野】本発明は車載用のエンジンの
制御等に用いられる、電子制御装置に関し、特に、マイ
クロコンピュータによって制御される場合における、複
数のアナログ信号を選択してデジタル信号に変換するＡ
／Ｄ変換部分に関する。
制御等に用いられる、電子制御装置に関し、特に、マイ
クロコンピュータによって制御される場合における、複
数のアナログ信号を選択してデジタル信号に変換するＡ
／Ｄ変換部分に関する。
【０００２】
【従来の技術】マイクロコンピュータを制御装置として
使用する場合には、各状態量を順次デジタル化してマイ
クロコンピュータに入力することが必要となる。そし
て、マイクロコンピュータから通信回路を介して送られ
てくるチャンネル選択指令に応じて選択された1つのチ
ャンネルのアナログ信号をＡ／Ｄ変換回路に伝送する。
また、Ａ／Ｄ変換回路の出力は、通信回線を介してマイ
クロコンピュータに伝送される。
使用する場合には、各状態量を順次デジタル化してマイ
クロコンピュータに入力することが必要となる。そし
て、マイクロコンピュータから通信回路を介して送られ
てくるチャンネル選択指令に応じて選択された1つのチ
ャンネルのアナログ信号をＡ／Ｄ変換回路に伝送する。
また、Ａ／Ｄ変換回路の出力は、通信回線を介してマイ
クロコンピュータに伝送される。
【０００３】
【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータから伝送されるチャンネル選択指令に基
づくチャンネル選択に誤りが生じた場合には、Ａ／Ｄ変
換回路の出力はマイクロコンピュータに正常に伝送され
るため、チャンネル選択に誤りが生じたことをマイクロ
コンピュータは認識することができない。
ロコンピュータから伝送されるチャンネル選択指令に基
づくチャンネル選択に誤りが生じた場合には、Ａ／Ｄ変
換回路の出力はマイクロコンピュータに正常に伝送され
るため、チャンネル選択に誤りが生じたことをマイクロ
コンピュータは認識することができない。
【０００４】この場合には異なる信号に基づいて制御が
実行されるため、不具合が生じることは避けることがで
きない。
実行されるため、不具合が生じることは避けることがで
きない。
【０００５】そこで、本発明は正しい変換が行われなか
ったことを認識することを目的とする。
ったことを認識することを目的とする。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め第一発明の構成は、複数のセンサからのアナログ信号
をチャンネル指定コマンドによってデジタル信号に変換
するＡ／Ｄ変換手段を備える入出力用ＩＣと、前記入出
力用ＩＣにチャンネル指定すると共に、前記Ａ／Ｄ変換
手段にて変換されるデジタル信号を読み込む制御部とを
備える電子制御装置において、前記入出力用ＩＣはＡ／
Ｄ変換したチャンネルを前記制御部に返送すると共に、
前記制御部は返送された前記Ａ／Ｄ変換チャンネルデー
タと出力したコマンドとの照合を行うことをことを特徴
とする。
め第一発明の構成は、複数のセンサからのアナログ信号
をチャンネル指定コマンドによってデジタル信号に変換
するＡ／Ｄ変換手段を備える入出力用ＩＣと、前記入出
力用ＩＣにチャンネル指定すると共に、前記Ａ／Ｄ変換
手段にて変換されるデジタル信号を読み込む制御部とを
備える電子制御装置において、前記入出力用ＩＣはＡ／
Ｄ変換したチャンネルを前記制御部に返送すると共に、
前記制御部は返送された前記Ａ／Ｄ変換チャンネルデー
タと出力したコマンドとの照合を行うことをことを特徴
とする。
【０００７】第二発明の関連発明の構成は、前記入出力
用ＩＣはＡ／Ｄ変換したチャンネルデータをＡ／Ｄ変換
したデータと共に出力することを特徴とする。
用ＩＣはＡ／Ｄ変換したチャンネルデータをＡ／Ｄ変換
したデータと共に出力することを特徴とする。
【０００８】
【作用】これにより、複数のセンサからのアナログ信号
をチャンネル指定コマンドによってデジタル信号に変換
するＡ／Ｄ変換手段を備える入出力用ＩＣは、Ａ／Ｄ変
換したチャンネルを制御部に返送すると共に、返送され
たＡ／Ｄ変換チャンネルデータと出力したコマンドとの
照合を行う。
をチャンネル指定コマンドによってデジタル信号に変換
するＡ／Ｄ変換手段を備える入出力用ＩＣは、Ａ／Ｄ変
換したチャンネルを制御部に返送すると共に、返送され
たＡ／Ｄ変換チャンネルデータと出力したコマンドとの
照合を行う。
【０００９】
【発明の効果】この照合結果により、正しいＡ／Ｄ変換
が行われたか否かの認識ができる。
が行われたか否かの認識ができる。
【００１０】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。図１は車両用エンジンの制御に用い
られるＥＣＵ（電子制御装置）のブロック構成図で、マ
イクロコンピュータの中心部をなす１チップマイコン１
００と、本発明の一実施例の入出力処理用ＩＣ２００、
さらにセンサ、スイッチ類から電気アクチュエータへの
入出力としてのデジタル高速入力３００、デジタル高速
出力４００、アナログ入力５００、デジタル入力６０
０、デジタル出力７００が入出力処理用ＩＣ２００に接
続されている。１チップマイコン１００はＣＰＵ１０
１、ＲＯＭ１０７、ＲＡＭ１０６の他に、パラレルデー
タを受けるＴＩＯ（タイマ入出力）１０２およびＰＩＯ
（パラレル入出力）１０３、シリアルデータのやりとり
を行うＳＩＯ（シリアル入出力）１０４、シリアルデー
タをＲＡＭ１０６に転送するＤＭＡ１０５からなってい
る。入出力処理用ＩＣのパラレル信号は高速入力バッフ
ァ２０１および高速出力バッファ２０２からＴＩＯ１０
２、ＰＩＯ１０３に接続され、シリアル信号は通信制御
回路２０７からシリアル通信回路２０６を通じてＳＩＯ
１０４に接続される。シリアル通信回路２０６とＳＩＯ
１０４にはそれぞれシフトレジスタがあり、その先頭ビ
ットが相手シフトレジスタの最終ビットに、お互いに接
続されループを形成している。通信制御回路２０７はそ
れぞれＡ／Ｄ変換回路２０３、入力バッファ２０４、出
力バッファ２０５に接続される。
基づいて説明する。図１は車両用エンジンの制御に用い
られるＥＣＵ（電子制御装置）のブロック構成図で、マ
イクロコンピュータの中心部をなす１チップマイコン１
００と、本発明の一実施例の入出力処理用ＩＣ２００、
さらにセンサ、スイッチ類から電気アクチュエータへの
入出力としてのデジタル高速入力３００、デジタル高速
出力４００、アナログ入力５００、デジタル入力６０
０、デジタル出力７００が入出力処理用ＩＣ２００に接
続されている。１チップマイコン１００はＣＰＵ１０
１、ＲＯＭ１０７、ＲＡＭ１０６の他に、パラレルデー
タを受けるＴＩＯ（タイマ入出力）１０２およびＰＩＯ
（パラレル入出力）１０３、シリアルデータのやりとり
を行うＳＩＯ（シリアル入出力）１０４、シリアルデー
タをＲＡＭ１０６に転送するＤＭＡ１０５からなってい
る。入出力処理用ＩＣのパラレル信号は高速入力バッフ
ァ２０１および高速出力バッファ２０２からＴＩＯ１０
２、ＰＩＯ１０３に接続され、シリアル信号は通信制御
回路２０７からシリアル通信回路２０６を通じてＳＩＯ
１０４に接続される。シリアル通信回路２０６とＳＩＯ
１０４にはそれぞれシフトレジスタがあり、その先頭ビ
ットが相手シフトレジスタの最終ビットに、お互いに接
続されループを形成している。通信制御回路２０７はそ
れぞれＡ／Ｄ変換回路２０３、入力バッファ２０４、出
力バッファ２０５に接続される。
【００１１】デジタル高速入力３００からの信号として
は、エンジン回転数、点火モニタ、ノック信号などがあ
り、デジタル高速出力４００への信号としては、インジ
ェクタ駆動信号、イグナイタ信号などがあげられる。高
速変換を必要とする信号は主としてエンジンの回転状態
に関係する信号である。Ａ／Ｄ変換回路２０３に接続さ
れるアナログ入力５００へは水温や油温、空気流量など
のアナログセンサー信号が入力される。デジタル入力６
００からの信号としては、ニュートラルスイッチやエア
コンスイッチなどの信号、デジタル出力７００への信号
としてはウオーニングランプやＯ2センサーのヒータな
どがあげられる。
は、エンジン回転数、点火モニタ、ノック信号などがあ
り、デジタル高速出力４００への信号としては、インジ
ェクタ駆動信号、イグナイタ信号などがあげられる。高
速変換を必要とする信号は主としてエンジンの回転状態
に関係する信号である。Ａ／Ｄ変換回路２０３に接続さ
れるアナログ入力５００へは水温や油温、空気流量など
のアナログセンサー信号が入力される。デジタル入力６
００からの信号としては、ニュートラルスイッチやエア
コンスイッチなどの信号、デジタル出力７００への信号
としてはウオーニングランプやＯ2センサーのヒータな
どがあげられる。
【００１２】なお、高速性の定義は、ここでは制御対象
がエンジンであり、その操作が主として人間によって行
われるため、エンジンの操作に比較して制御上、影響の
ない範囲で低速、高速ということであり、一般にｍｓｅ
ｃのオーダーは低速、μｓｅｃのオーダーは高速と言う
ことができる。これに比べてマイクロコンピュータの処
理速度は、十分に高速と言えるが、処理プログラムの量
により、目的の入出力が実際に実行される時間的オーダ
ーはｍｓｅｃの領域になることも多い。特に処理対象が
増大してくると、ＣＰＵは全てを同時に処理できず、順
番に処理することになるため、さらに割込みで優先的処
理が設定されていると、なおさら処理が遅れてしまうこ
とも発生する。そのため入出力処理を工夫することも求
められていたわけである。
がエンジンであり、その操作が主として人間によって行
われるため、エンジンの操作に比較して制御上、影響の
ない範囲で低速、高速ということであり、一般にｍｓｅ
ｃのオーダーは低速、μｓｅｃのオーダーは高速と言う
ことができる。これに比べてマイクロコンピュータの処
理速度は、十分に高速と言えるが、処理プログラムの量
により、目的の入出力が実際に実行される時間的オーダ
ーはｍｓｅｃの領域になることも多い。特に処理対象が
増大してくると、ＣＰＵは全てを同時に処理できず、順
番に処理することになるため、さらに割込みで優先的処
理が設定されていると、なおさら処理が遅れてしまうこ
とも発生する。そのため入出力処理を工夫することも求
められていたわけである。
【００１３】シリアル通信は図２に示すように、シリア
ル通信回路２０６にシフトレジスタａが設けられ、マイ
コン側のＳＩＯに用意されたシフトレジスタｂとの間で
リングカウンタのようなループ状に接続される（シリア
ルライン１０および２０）。そのためデータ転送時は１
クロックで、マイコン側のシフトレジスタｂの先頭ビッ
トがシリアル通信回路２０６のシフトレジスタａの最終
ビットに転送され、それと同時にシリアル通信回路２０
６のシフトレジスタａの先頭ビットのデータがマイコン
側ＳＩＯのシフトレジスタｂの最終ビットに移る。この
シフトがシフトレジスタのビット長だけ繰り返されて
（図２の場合は８ビット分）、シリアル通信１回が完了
する。従ってＣＰＵ側からの指示データと入出力処理用
ＩＣ側のデータとが、同時に交換されるため、通常のプ
ログラムによる個々の通信よりも効率よくデータ転送で
きる。ＳＩＯ１０４から送られてきた入力指示データは
通信制御回路２０７を通じて各ポートへ送られ、データ
をラッチし、シリアル化して、再び通信制御回路２０７
を通じて入力されたデータをシリアル通信回路２０６の
シフトレジスタへ転送する。
ル通信回路２０６にシフトレジスタａが設けられ、マイ
コン側のＳＩＯに用意されたシフトレジスタｂとの間で
リングカウンタのようなループ状に接続される（シリア
ルライン１０および２０）。そのためデータ転送時は１
クロックで、マイコン側のシフトレジスタｂの先頭ビッ
トがシリアル通信回路２０６のシフトレジスタａの最終
ビットに転送され、それと同時にシリアル通信回路２０
６のシフトレジスタａの先頭ビットのデータがマイコン
側ＳＩＯのシフトレジスタｂの最終ビットに移る。この
シフトがシフトレジスタのビット長だけ繰り返されて
（図２の場合は８ビット分）、シリアル通信１回が完了
する。従ってＣＰＵ側からの指示データと入出力処理用
ＩＣ側のデータとが、同時に交換されるため、通常のプ
ログラムによる個々の通信よりも効率よくデータ転送で
きる。ＳＩＯ１０４から送られてきた入力指示データは
通信制御回路２０７を通じて各ポートへ送られ、データ
をラッチし、シリアル化して、再び通信制御回路２０７
を通じて入力されたデータをシリアル通信回路２０６の
シフトレジスタへ転送する。
【００１４】デジタル高速入力３００はエンジンの現状
データを刻々伝えてくるために、そのデータを同時に取
り込まないと的確なエンジン制御ができなくなる。その
ためこれらのエンジン系統の信号は入力端子の数だけの
パラレルデータとしてＣＰＵに伝達できるようにパラレ
ル通信でデータが送られる。送られるタイミングとして
は、必要とされる各入力の中からトリガーとしてＰＩＯ
またはＴＩＯに割込みをかけることで処理される。
データを刻々伝えてくるために、そのデータを同時に取
り込まないと的確なエンジン制御ができなくなる。その
ためこれらのエンジン系統の信号は入力端子の数だけの
パラレルデータとしてＣＰＵに伝達できるようにパラレ
ル通信でデータが送られる。送られるタイミングとして
は、必要とされる各入力の中からトリガーとしてＰＩＯ
またはＴＩＯに割込みをかけることで処理される。
【００１５】アナログ入力５００は、常時、信号が入力
端子まで来ているので、ＣＰＵからの指示によってチャ
ンネルを選択してアナログデータをラッチし、次のシリ
アル通信でデータをシリアル化してマイコン側に送る。
デジタル入力６００はやはりＣＰＵ側からの指示により
その時点での各ビットの状態をパラレル状態でラッチし
て、シリアル化して送り返す。なおシリアル通信では、
一度に一つのデータしか交換できないので、指示とデー
タとを同時のシリアル通信で送受信することはできず、
指示がきた次のサイクルのシリアル通信で送ることにな
る。
端子まで来ているので、ＣＰＵからの指示によってチャ
ンネルを選択してアナログデータをラッチし、次のシリ
アル通信でデータをシリアル化してマイコン側に送る。
デジタル入力６００はやはりＣＰＵ側からの指示により
その時点での各ビットの状態をパラレル状態でラッチし
て、シリアル化して送り返す。なおシリアル通信では、
一度に一つのデータしか交換できないので、指示とデー
タとを同時のシリアル通信で送受信することはできず、
指示がきた次のサイクルのシリアル通信で送ることにな
る。
【００１６】本発明のシリアル通信において、ＣＰＵ側
のＳＩＯ１０４からの指示コマンドの一例として図３の
ような構成を示す。図３は、シフトレジスタが１６ビッ
トある場合のシリアル通信例である。ＣＰＵ側の先頭３
ビットにＡ／Ｄ変換コマンドまたはＩ／Ｏコマンドがセ
ットされ、続く５ビットにＡ／Ｄ変換チャンネル選択デ
ータまたはＩ／Ｏブロック選択データがセットされる。
入出力処理用ＩＣでは、前回にＡ／Ｄ変換指示されたＡ
／Ｄ変換結果データまたは入力データがシフトレジスタ
に用意される。ここでＡ／Ｄ変換チャンネルまたはＩ／
Ｏブロック、ＥＯＣＴをデータと一緒に出力する理由
は、ＣＰＵ側のデータチェックを行うためで、ＣＰＵが
出力したコマンドとの照合を可能とするためである。な
お、ＥＯＣＴは、入出力用ＩＣが正常にデータを準備し
たか否かを示す情報である。そしてＣＰＵよりシフトク
ロックが１６ビット出されることによって、ＣＰＵのＳ
ＩＯデータと入出力処理用ＩＣのデータが交換される。
初回にＣＰＵから入力される指示によって同時に出力さ
れるデータは、ダミーデータとしてＣＰＵ側で無視され
る。
のＳＩＯ１０４からの指示コマンドの一例として図３の
ような構成を示す。図３は、シフトレジスタが１６ビッ
トある場合のシリアル通信例である。ＣＰＵ側の先頭３
ビットにＡ／Ｄ変換コマンドまたはＩ／Ｏコマンドがセ
ットされ、続く５ビットにＡ／Ｄ変換チャンネル選択デ
ータまたはＩ／Ｏブロック選択データがセットされる。
入出力処理用ＩＣでは、前回にＡ／Ｄ変換指示されたＡ
／Ｄ変換結果データまたは入力データがシフトレジスタ
に用意される。ここでＡ／Ｄ変換チャンネルまたはＩ／
Ｏブロック、ＥＯＣＴをデータと一緒に出力する理由
は、ＣＰＵ側のデータチェックを行うためで、ＣＰＵが
出力したコマンドとの照合を可能とするためである。な
お、ＥＯＣＴは、入出力用ＩＣが正常にデータを準備し
たか否かを示す情報である。そしてＣＰＵよりシフトク
ロックが１６ビット出されることによって、ＣＰＵのＳ
ＩＯデータと入出力処理用ＩＣのデータが交換される。
初回にＣＰＵから入力される指示によって同時に出力さ
れるデータは、ダミーデータとしてＣＰＵ側で無視され
る。
【００１７】ＣＰＵ側入出力データ通信の一連の処理の
流れは、図４のようなタイミングチャートに示すように
なる。Ａ／Ｄ変換のための通信処理と、高速アクセスを
必要としないデジタル入出力信号通信処理に対し、ここ
では４ｍｓごとのタイマー割込みで周期的に入力処理を
行う。図４ではＡ／Ｄ変換３チャンネルとＩ／Ｏ２チャ
ンネルの計５チャンネルのデータをシリアル通信する例
である。
流れは、図４のようなタイミングチャートに示すように
なる。Ａ／Ｄ変換のための通信処理と、高速アクセスを
必要としないデジタル入出力信号通信処理に対し、ここ
では４ｍｓごとのタイマー割込みで周期的に入力処理を
行う。図４ではＡ／Ｄ変換３チャンネルとＩ／Ｏ２チャ
ンネルの計５チャンネルのデータをシリアル通信する例
である。
【００１８】ＤＭＡを内蔵するこのマイコンでは、まず
４ｍｓ割込みで出力データ（図３のＳＩＯデータ）の構
成で記憶されるＲＡＭの先頭番地とＡ／Ｄ変換データ及
びＩ／Ｏデータを格納するＲＡＭの先頭番地をＤＭＡ転
送用アドレスレジスタに書き込んだ後、データ処理回数
５を通信カウンタにセットして通信をスタートさせる。
最初にＤＭＡ-ｏｕｔから出力コマンド（ＡＤ１）がＲ
ＡＭからＳＩＯに転送され、シリアル出力される。この
出力と同時にシリアル入力データがＩＣより送られる
が、このデータはダミーとして無視される。そして、Ｔ
ｉμｓ毎にこの様な処理を順次繰り返す。そして、最後
のデータを取り込み用にダミーデータを出力し、最終デ
ータ（Ｉ／Ｏ２）をＲＡＭへ取り込むと、一連の通信処
理は終了する。そして次の４ｍｓ割込みがまた発生する
とき、一連の通信処理を開始させる。なお、ＰＩＯ、Ｔ
ＩＯの高速の入出力処理との関係は基本的には完全に独
立しており、４ｍｓ割込みにより通信スタートすると、
通信はＤＭＡによりＣＰＵとは独立に行われる。
４ｍｓ割込みで出力データ（図３のＳＩＯデータ）の構
成で記憶されるＲＡＭの先頭番地とＡ／Ｄ変換データ及
びＩ／Ｏデータを格納するＲＡＭの先頭番地をＤＭＡ転
送用アドレスレジスタに書き込んだ後、データ処理回数
５を通信カウンタにセットして通信をスタートさせる。
最初にＤＭＡ-ｏｕｔから出力コマンド（ＡＤ１）がＲ
ＡＭからＳＩＯに転送され、シリアル出力される。この
出力と同時にシリアル入力データがＩＣより送られる
が、このデータはダミーとして無視される。そして、Ｔ
ｉμｓ毎にこの様な処理を順次繰り返す。そして、最後
のデータを取り込み用にダミーデータを出力し、最終デ
ータ（Ｉ／Ｏ２）をＲＡＭへ取り込むと、一連の通信処
理は終了する。そして次の４ｍｓ割込みがまた発生する
とき、一連の通信処理を開始させる。なお、ＰＩＯ、Ｔ
ＩＯの高速の入出力処理との関係は基本的には完全に独
立しており、４ｍｓ割込みにより通信スタートすると、
通信はＤＭＡによりＣＰＵとは独立に行われる。
【００１９】シリアル通信におけるコマンドの構成は上
記に示したものに限らず、ＩＣの構成によって必要に応
じて設計できる（例えばコマンドを４ビットにするな
ど）。また、パラレルデータ部分は、必要に応じて入力
もしくは出力のいずれかに限るものでも良く、通常のデ
ジタル入出力も同様である。また必要ならばＤ／Ａ変換
出力を備えていてもよい。
記に示したものに限らず、ＩＣの構成によって必要に応
じて設計できる（例えばコマンドを４ビットにするな
ど）。また、パラレルデータ部分は、必要に応じて入力
もしくは出力のいずれかに限るものでも良く、通常のデ
ジタル入出力も同様である。また必要ならばＤ／Ａ変換
出力を備えていてもよい。
【００２０】本実施例の入出力処理用ＩＣは、個々にあ
った周辺ＩＣを一まとめにしたものであり、入出力処理
のデータ通信が整理されて、わずかなデータラインで送
受信できる。またシリアルデータの送受信が同時に行わ
れ、入力指示と同時にデータを取り込むことができ、さ
らにＤＭＡを使うことによりＣＰＵを介さずにメモリー
への転送が可能となるので、ＣＰＵの負担が軽くなる。
従って入出力処理用ＩＣ側ではパッケージのピン数を減
らすことができ、限られたピン数で多くのデータの入出
力処理が可能となると共に、この入出力処理用ＩＣが接
続されるマイコン側では短いプログラムで済み、ソフト
ウエアに左右されずに入出力データの遅延時間を最小に
抑えることができ、より適切な制御が実現でき、コンパ
クトな装置を実現できる。
った周辺ＩＣを一まとめにしたものであり、入出力処理
のデータ通信が整理されて、わずかなデータラインで送
受信できる。またシリアルデータの送受信が同時に行わ
れ、入力指示と同時にデータを取り込むことができ、さ
らにＤＭＡを使うことによりＣＰＵを介さずにメモリー
への転送が可能となるので、ＣＰＵの負担が軽くなる。
従って入出力処理用ＩＣ側ではパッケージのピン数を減
らすことができ、限られたピン数で多くのデータの入出
力処理が可能となると共に、この入出力処理用ＩＣが接
続されるマイコン側では短いプログラムで済み、ソフト
ウエアに左右されずに入出力データの遅延時間を最小に
抑えることができ、より適切な制御が実現でき、コンパ
クトな装置を実現できる。
【００２１】なお、上述の実施例では、入力と出力との
双方を処理する入出力処理用ＩＣについて述べたが、入
力のみ処理する入力用ＩＣについても適用可能で、この
場合は、デジタル高速入力を、入力バッファを介してパ
ラレルでマイコンに入力すると共に、他のデジタル入
力、アナログ入力をシリアル通信回路等による、ＤＭＡ
による通信でマイコンに入力するよう、入力用ＩＣは構
成されている。ただし、この場合は、出力はすべてマイ
コン側から直接またはシリアル・パラレル変換回路を介
して行うことになる。
双方を処理する入出力処理用ＩＣについて述べたが、入
力のみ処理する入力用ＩＣについても適用可能で、この
場合は、デジタル高速入力を、入力バッファを介してパ
ラレルでマイコンに入力すると共に、他のデジタル入
力、アナログ入力をシリアル通信回路等による、ＤＭＡ
による通信でマイコンに入力するよう、入力用ＩＣは構
成されている。ただし、この場合は、出力はすべてマイ
コン側から直接またはシリアル・パラレル変換回路を介
して行うことになる。
【００２２】またさらに、図１の構成で、デジタル高速
出力のみマイコンで直接またはデジタル出力のみシリア
ルパラレル変換回路を介してマイコンで行い、他の構成
を入出力処理用ＩＣにて一まとめにしたものとするよう
にしてもよい。
出力のみマイコンで直接またはデジタル出力のみシリア
ルパラレル変換回路を介してマイコンで行い、他の構成
を入出力処理用ＩＣにて一まとめにしたものとするよう
にしてもよい。
【図１】本発明の一実施例を示す入出力処理用ＩＣで構
成された車両用エンジンの制御に用いられるＥＣＵ（電
子制御装置）のブロック構成図。
成された車両用エンジンの制御に用いられるＥＣＵ（電
子制御装置）のブロック構成図。
【図２】本実施例のシリアル通信手段の構成図。
【図３】シリアル通信を行うシフトレジスタのコマンド
の関係図。
の関係図。
【図４】データ入出力の一例を示すタイミングチャート
図。
図。
１００ １チップマイコン（ＥＣＵ） １０１ ＣＰＵ １０２ ＴＩＯ １０３ ＰＩＯ １０４ ＳＩＯ １０５ ＤＭＡ １０６ ＲＡＭ １０７ ＲＯＭ ２００ 入出力処理用ＩＣ。 ２０１ 入力バッファ回路（高速用） ２０２ 出力バッファ回路（高速用） ２０３ Ａ／Ｄ変換回路 ２０４ 入力バッファ回路 ２０５ 出力バッファ回路 ２０６ シリアル通信回路 ２０７ 通信制御回路 ３００ デジタル高速入力部 ４００ デジタル高速出力部 ５００ アナログ入力部 ６００ デジタル入力部 ７００ デジタル出力部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀井 俊滋 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 村上 賢次 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内
Claims (2)
- 【請求項１】 複数のセンサからのアナログ信号をチャ
ンネル指定コマンドによってデジタル信号に変換するＡ
／Ｄ変換手段を備える入出力用ＩＣと、 前記入出力用ＩＣにチャンネル指定すると共に、前記Ａ
／Ｄ変換手段にて変換されるデジタル信号を読み込む制
御部とを備える電子制御装置において、 前記入出力用ＩＣはＡ／Ｄ変換したチャンネルを前記制
御部に返送すると共に、 前記制御部は返送された前記Ａ／Ｄ変換チャンネルデー
タと出力したコマンドとの照合を行うことを特徴とする
電子制御装置。 - 【請求項２】 前記入出力用ＩＣはＡ／Ｄ変換したチャ
ンネルデータをＡ／Ｄ変換したデータと共に出力するこ
とを特徴とする請求項１記載の電子制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11252931A JP2000220517A (ja) | 1999-01-01 | 1999-09-07 | 電子制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11252931A JP2000220517A (ja) | 1999-01-01 | 1999-09-07 | 電子制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18898093A Division JP3768544B2 (ja) | 1993-06-28 | 1993-06-30 | エンジン制御用電子制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000220517A true JP2000220517A (ja) | 2000-08-08 |
Family
ID=17244167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11252931A Pending JP2000220517A (ja) | 1999-01-01 | 1999-09-07 | 電子制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000220517A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008007653A1 (de) | 2007-03-09 | 2008-09-11 | Denso Corp., Kariya | Elektronische Steuervorrichtung und Verfahren zur Steuerung derselben |
-
1999
- 1999-09-07 JP JP11252931A patent/JP2000220517A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008007653A1 (de) | 2007-03-09 | 2008-09-11 | Denso Corp., Kariya | Elektronische Steuervorrichtung und Verfahren zur Steuerung derselben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7720186B2 (en) | Plural circuit selection using role reversing control inputs | |
| JP4449029B2 (ja) | 自動車用電子制御装置及びそれに用いる出力ドライバ回路 | |
| GB2069784A (en) | Digital semiconductor integrated circuit | |
| US5892942A (en) | Control system with microcomputer and associated electrically reconfigurable logic circuit | |
| US5812880A (en) | Multi-CPU system's data I/O processor with communication arbitrator performing access operations on I/O connected to a first CPU bus on behalf of a second CPU | |
| EP0740059B1 (en) | An A/D conversion control apparatus for an internal combustion engine | |
| US7765269B2 (en) | Communications system, and information processing device and control device incorporating said communications system | |
| JP2000220517A (ja) | 電子制御装置 | |
| JP3818675B2 (ja) | 入出力処理ｉｃ | |
| US5734920A (en) | Input/output processing IC | |
| JP3768544B2 (ja) | エンジン制御用電子制御装置 | |
| US7945718B2 (en) | Microcontroller waveform generation | |
| JPH0869421A (ja) | 実時間データ処理システムのデータ伝送方法 | |
| EP2627007B1 (en) | Semiconductor integrated circuit device and data processing system | |
| US5506777A (en) | Electronic engine controller with automatic hardware initiated A/D conversion of critical engine control parameters | |
| KR100258527B1 (ko) | 마스터 디바이스와 슬레이브 디바이스 사이의 통신제어방법 | |
| JP2021111194A (ja) | 車載の電子制御装置 | |
| JP4265026B2 (ja) | シリアル通信制御装置 | |
| JPS63211475A (ja) | 車両用通信制御装置 | |
| JP2020024637A (ja) | 電子制御装置 | |
| JPH07175736A (ja) | 複数ｃｐｕ間データ転送装置 | |
| JP2003022247A (ja) | 半導体装置 | |
| JPH04245340A (ja) | 拡張システム監視方式 | |
| JPH0822442A (ja) | ２ｃｐｕ間のパラレル通信によるデータ転送システム | |
| JP2000253030A (ja) | データ転送制御装置とデータ転送制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031028 |