JP3768544B2 - エンジン制御用電子制御装置 - Google Patents
エンジン制御用電子制御装置 Download PDFInfo
- Publication number
- JP3768544B2 JP3768544B2 JP18898093A JP18898093A JP3768544B2 JP 3768544 B2 JP3768544 B2 JP 3768544B2 JP 18898093 A JP18898093 A JP 18898093A JP 18898093 A JP18898093 A JP 18898093A JP 3768544 B2 JP3768544 B2 JP 3768544B2
- Authority
- JP
- Japan
- Prior art keywords
- serial
- input
- output
- data
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
Description
【産業上の利用分野】
本発明は車載用のエンジンの制御等に用いられる、高速データ処理を必要とする電子制御装置に関し、特にマイクロコンピュータとそれによって制御される入力処理用ICとから成るエンジン制御用電子制御装置に関する。
【0002】
【従来の技術】
近年は環境保全の意識の高まりから、自動車の排気ガスの清浄化や走行燃費の改善などが世界的に要求されており、エンジンの制御も、より細かく行われるよう要求されている。その中でもエンジンの制御に関するECU(電子制御装置)はその制御の中心をなすため、より性能の良いECUが求められている。ECUはマイクロコンピュータ化され、各種のセンサーが接続されてエンジン回りの状態が把握されると共に、各種のアクチュエータがコンピュータによって制御され、かなり複雑な制御が可能になってきたが、従来は、専用の入力ICを個別に作り、もしくは汎用ICを利用して、基板上の配線でCPU等と接続してシステム化されており、まとまった基板面積が必要であった。そのため、このECUは小型化するためにハイブリッドIC化やモノリシックIC化が進められてきた。それと同時に制御機能の向上も進み、CPUの機能も向上してきている。
【0003】
【発明が解決しようとする課題】
しかしながら、入力処理のためのICは、アナログ信号用、デジタル信号用とそれぞれ個別のICであるために、CPU側はそれぞれのIC毎のプログラムを必要とし、データの整理もそれに合わせてプログラムでこなさなければならず、例えばデータを送信するプログラムを実行したら、次にデータを受信するプログラムを実行して、というようにCPUの負担も増大し、エンジン制御等の速度に対応することが難しくなってきている。また、別々の独立したICのためにそれらを接続する配線を基板上に必要とし、電子制御装置の小型化には限度があるという問題があった。
【0004】
【0005】
【0006】
【0007】
【0008】
【課題を解決するための手段】
発明の構成は、車載の種々の電気アクチュエータの電気制御に用いられるエンジン制御用のマイクロコンピュータ(100)と、各種車載センサからの信号を入力処理してマイクロコンピュータに供給する入力処理用IC(200)とを備えたエンジン制御用電子制御装置であって、マイクロコンピュータは、CPU(101)とRAM(106)とDMA(105)とパラレル入出力(PIO103)とシリアル入出力(SIO104)とを内蔵し、一方、入力処理用ICは、各種車載センサの信号のうちエンジンの回転に同期して発生する信号を入力して前記マイクロコンピュータに高速で供給するパラレル通信手段(201)と、各種車載センサの信号のうちマイクロコンピュータに高速で供給する必要のない信号をシリアルデータに変換する変換手段(204)と、変換手段にて得たシリアルデータを前記マイクロコンピュータに供給するシリアル通信手段(206、207)とを備えている。
ここで、シリアル通信手段とシリアル入出力は、双方のシリアル通信用データバッファ(a,b)が、双方の上位ビットを互いに他の下位ビットに順次シフトして送信しあう、ループ状に接続されたシフトレジスタを備えている。
そして、DMAがRAM内のコマンド情報をシリアル入出力のシリアル通信用データバッファ(b)へ転送した後、シリアル入出力と前記シリアル通信手段とが、コマンド情報をシリアル通信手段のシリアル通信用データバッファ(a)にビットシフトで転送すると同時に、シリアル通信手段のシリアル通信用データバッファ(a)内のシリアルデータをビットシフトでシリアル入出力のシリアル通信用データバッファ(b)へ転送するシリアル通信を実行し、このシリアル通信が終了した後、DMAがシリアル通信用データバッファ(b)内のシリアルデータをRAMへ転送する、という一連の動作を繰り返すことを特徴とする。
【0010】
【作用】
エンジン制御用のマイクロコンピュータはCPUとは独立してDMAを備え、入力処理用ICはマイクロコンピュータに高速で供給する必要のない信号をシリアルデータに変換し、これをシリアル通信にて送信するようにしている。このシリアル通信においては、マイクロコンピュータ内のRAMのコマンド情報をマイクロコンピュータ内のシリアル入出力に転送し、このコマンド情報と、入力処理用ICのシリアル通信手段のシリアルデータとが、双方のシリアル通信用データバッファをループ状に接続したシフトレジスタとして、双方の上位ビットを互いに他の下位ビットに順次シフトして送信しあうように構成している。これにより、シリアルデータがビットシフトによってシリアル入出力に送信され、このシリアルデータをDMAがRAMへ転送する、という一連の動作を繰り返す。
【0011】
【発明の効果】
従来、別々のICで構成されていた場合に比べて、周辺ICが入力処理用IC(200)一つで済むため、CPU側であるマイクロコンピュータ(100)の接続端子の数、パッケージ端子数の節約ができ、また周辺ICの選択が1回のタイミングで済み、各データの取得も同一プログラムで可能なため、プログラム上の無駄がない。また、高速にアクセスの必要なデータ類はパラレルで取り込み、高速性を必要としないデータはシリアルで取り込むため、無駄の少ない最適なデータ処理ができる。
そして、シリアルデータをマイクロコンピュータに取り込むシリアル通信も、CPUを介さずにDMAを用いることでCPUへの負荷を低減できる。さらに、シリアル通信がマイクロコンピュータ側、入力処理用IC双方のシリアル通信用データバッファをループ状に接続し、双方の上位ビットを互いに他の下位ビットにビットシフトするといった方式によりシリアルデータを送信しているため、効率的である。
【0012】
【実施例】
以下、本発明を具体的な実施例に基づいて説明する。
図1は車両用エンジンの制御に用いられるECU(電子制御装置)のブロック構成図で、マイクロコンピュータの中心部をなす1チップマイコン100と、本発明の一実施例の入出力処理用IC200、さらにセンサ、スイッチ類から電気アクチュエータへの入出力としてのデジタル高速入力300、デジタル高速出力400、アナログ入力500、デジタル入力600、デジタル出力700が入出力処理用IC200に接続されている。1チップマイコン100はCPU101、ROM107、RAM106の他に、パラレルデータを受けるTIO(タイマ入出力)102およびPIO(パラレル入出力)103、シリアルデータのやりとりを行うSIO(シリアル入出力)104、シリアルデータをRAM106に転送するDMA105からなっている。入出力処理用ICのパラレル信号は高速入力バッファ201および高速出力バッファ202からTIO102、PIO103に接続され、シリアル信号は通信制御回路207からシリアル通信回路206を通じてSIO104に接続される。シリアル通信回路206とSIO104にはそれぞれシフトレジスタがあり、その先頭ビットが相手シフトレジスタの最終ビットに、お互いに接続されループを形成している。通信制御回路207はそれぞれA/D変換回路203、入力バッファ204、出力バッファ205に接続される。
【0013】
デジタル高速入力300からの信号としては、エンジン回転数、点火モニタ、ノック信号などがあり、デジタル高速出力400への信号としては、インジェクタ駆動信号、イグナイタ信号などがあげられる。高速変換を必要とする信号は主としてエンジンの回転状態に関係する信号である。A/D変換回路203に接続されるアナログ入力500へは水温や油温、空気流量などのアナログセンサー信号が入力される。デジタル入力600からの信号としては、ニュートラルスイッチやエアコンスイッチなどの信号、デジタル出力700への信号としてはウオーニングランプやO2 センサーのヒータなどがあげられる。
【0014】
なお、高速性の定義は、ここでは制御対象がエンジンであり、その操作が主として人間によって行われるため、エンジンの操作に比較して制御上、影響のない範囲で低速、高速ということであり、一般にmsecのオーダーは低速、μsec のオーダーは高速と言うことができる。これに比べてマイクロコンピュータの処理速度は、十分に高速と言えるが、処理プログラムの量により、目的の入出力が実際に実行される時間的オーダーはmsecの領域になることも多い。特に処理対象が増大してくると、CPUは全てを同時に処理できず、順番に処理することになるため、さらに割込みで優先的処理が設定されていると、なおさら処理が遅れてしまうことも発生する。そのため入出力処理をくふうすることも求められていたわけである。
【0015】
シリアル通信は図2に示すように、シリアル通信回路206にシフトレジスタaが設けられ、マイコン側のSIOに用意されたシフトレジスタbとの間でリングカウンタのようなループ状に接続される(シリアルライン10および20)。そのためデータ転送時は1クロックで、マイコン側のシフトレジスタbの先頭ビットがシリアル通信回路206のシフトレジスタaの最終ビットに転送され、それと同時にシリアル通信回路206のシフトレジスタaの先頭ビットのデータがマイコン側SIOのシフトレジスタbの最終ビットに移る。このシフトがシフトレジスタのビット長だけ繰り返されて(図2の場合は8ビット分)、シリアル通信1回が完了する。従ってCPU側からの指示データと入出力処理用IC側のデータとが、同時に交換されるため、通常のプログラムによる個々の通信よりも効率よくデータ転送できる。SIO104から送られてきた入力指示データは通信制御回路207を通じて各ポートへ送られ、データをラッチし、シリアル化して、再び通信制御回路207を通じて入力されたデータをシリアル通信回路206のシフトレジスタへ転送する。
【0016】
デジタル高速入力300はエンジンの現状データを刻々伝えてくるために、そのデータを同時に取り込まないと的確なエンジン制御ができなくなる。そのためこれらのエンジン系統の信号は入力端子の数だけのパラレルデータとしてCPUに伝達できるようにパラレル通信でデータが送られる。送られるタイミングとしては、必要とされる各入力の中からトリガーとしてPIOまたはTIOに割込みをかけることで処理される。
【0017】
アナログ入力500は、常時、信号が入力端子まで来ているので、CPUからの指示によってチャンネルを選択してアナログデータをラッチし、次のシリアル通信でデータをシリアル化してマイコン側に送る。デジタル入力600はやはりCPU側からの指示によりその時点での各ビットの状態をパラレル状態でラッチして、シリアル化して送り返す。なおシリアル通信では、一度に一つのデータしか交換できないので、指示とデータとを同時のシリアル通信で送受信することはできず、指示がきた次のサイクルのシリアル通信で送ることになる。
【0018】
本発明のシリアル通信において、CPU側のSIO104からの指示コマンドの一例として図3のような構成を示す。図3は、シフトレジスタが16ビットある場合のシリアル通信例である。CPU側の先頭3ビットにA/D変換コマンドまたはI/Oコマンドがセットされ、続く5ビットにA/D変換チャンネル選択データまたはI/Oブロック選択データがセットされる。入出力処理用ICでは、前回にA/D変換指示されたA/D変換結果データまたは入力データがシフトレジスタに用意される。ここでA/D変換チャンネルまたはI/Oブロック、EOCTをデータと一緒に出力する理由は、CPU側のデータチェックを行うためで、CPUが出力したコマンドとの照合を可能とするためである。なお、EOCTは、入出力用ICが正常にデータを準備したか否かを示す情報である。そしてCPUよりシフトクロックが16ビット出されることによって、CPUのSIOデータと入出力処理用ICのデータが交換される。初回にCPUから入力される指示によって同時に出力されるデータは、ダミーデータとしてCPU側で無視される。
【0019】
CPU側入出力データ通信の一連の処理の流れは、図4のようなタイミングチャートに示すようになる。A/D変換のための通信処理と、高速アクセスを必要としないデジタル入出力信号通信処理に対し、ここでは4msごとのタイマー割込みで周期的に入力処理を行う。図4ではA/D変換3チャンネルとI/O2チャンネルの計5チャンネルのデータをシリアル通信する例である。
【0020】
DMAを内蔵するこのマイコンでは、まず4ms割込みで出力データ(図3のSIOデータ)の構成で記憶されるRAMの先頭番地とA/D変換データ及びI/Oデータを格納するRAMの先頭番地をDMA転送用アドレスレジスタに書き込んだ後、データ処理回数5を通信カウンタにセットして通信をスタートさせる。最初にDMA-outから出力コマンド(AD1)がRAMからSIOに転送され、シリアル出力される。この出力と同時にシリアル入力データがICより送られるが、このデータはダミーとして無視される。そして、Ti μs毎にこの様な処理を順次繰り返す。そして、最後のデータを取り込み用にダミーデータを出力し、最終データ(I/O2)をRAMへ取り込むと、一連の通信処理は終了する。そして次の4ms割込みがまた発生するとき、一連の通信処理を開始させる。なお、PIO、TIOの高速の入出力処理との関係は基本的には完全に独立しており、4ms割込みにより通信スタートすると、通信はDMAによりCPUとは独立に行われる。
【0021】
シリアル通信におけるコマンドの構成は上記に示したものに限らず、ICの構成によって必要に応じて設計できる(例えばコマンドを4ビットにするなど)。また、パラレルデータ部分は、必要に応じて入力もしくは出力のいずれかに限るものでも良く、通常のデジタル入出力も同様である。また必要ならばD/A変換出力を備えていてもよい。
【0022】
本発明の入出力処理用ICは、個々にあった周辺ICを一まとめにしたものであり、入出力処理のデータ通信が整理されて、わずかなデータラインで送受信できる。またシリアルデータの送受信が同時に行われ、入力指示と同時にデータを取り込むことができ、さらにDMAを使うことによりCPUを介さずにメモリーへの転送が可能となるので、CPUの負担が軽くなる。従って入出力処理用IC側ではパッケージのピン数を減らすことができ、限られたピン数で多くのデータの入出力処理が可能となると共に、この入出力処理用ICが接続されるマイコン側では短いプログラムで済み、ソフトウエアに左右されずに入出力データの遅延時間を最小に抑えることができ、より適切な制御が実現でき、コンパクトな装置を実現できる。
【0023】
なお、上述の実施例では、入力と出力との双方を処理する入出力処理用ICについて述べたが、入力のみ処理する入力用ICについても適用可能で、この場合は、デジタル高速入力を、入力バッファを介してパラレルでマイコンに入力すると共に、他のデジタル入力、アナログ入力をシリアル通信回路等による、DMAによる通信でマイコンに入力するよう、入力用ICは構成されている。ただし、この場合は、出力はすべてマイコン側から直接またはシリアル・パラレル変換回路を介して行うことになる。
【0024】
またさらに、図1の構成で、デジタル高速出力のみマイコンで直接またはデジタル出力のみシリアルパラレル変換回路を介してマイコンで行い、他の構成を入出力処理用ICにて一まとめにしたものとするようにしてもよい。
【図面の簡単な説明】
【図1】 本発明の一実施例を示す入出力処理用ICで構成された車両用エンジンの制御に用いられるECU(電子制御装置)のブロック構成図。
【図2】 本実施例のシリアル通信手段の構成図。
【図3】 シリアル通信を行うシフトレジスタのコマンドの関係図。
【図4】 データ入出力の一例を示すタイミングチャート図。
【符号の説明】
100 1チップマイコン(ECU)
101 CPU
102 TIO
103 PIO
104 SIO
105 DMA
106 RAM
107 ROM
200 入出力処理用IC。
201 入力バッファ回路(高速用)
202 出力バッファ回路(高速用)
203 A/D変換回路
204 入力バッファ回路
205 出力バッファ回路
206 シリアル通信回路
207 通信制御回路
300 デジタル高速入力部
400 デジタル高速出力部
500 アナログ入力部
600 デジタル入力部
700 デジタル出力部
Claims (4)
- 車載の種々の電気アクチュエータの電気制御に用いられるエンジン制御用のマイクロコンピュータ(100)と、
各種車載センサからの信号を入力処理して前記マイクロコンピュータに供給する入力処理用IC(200)とを備えたエンジン制御用電子制御装置であって、
前記マイクロコンピュータは、CPU(101)とRAM(106)とDMA(105)とパラレル入出力(PIO103)とシリアル入出力(SIO104)とを内蔵し、
前記入力処理用ICは、
前記各種車載センサの信号のうちエンジンの回転に同期して発生する信号を入力して前記マイクロコンピュータに高速で供給するパラレル通信手段(201)と、
前記各種車載センサの信号のうち前記マイクロコンピュータに高速で供給する必要のない信号をシリアルデータに変換する変換手段(204)と、
前記変換手段にて得たシリアルデータを前記マイクロコンピュータに供給するシリアル通信手段(206、207)とを備え、
前記シリアル通信手段と前記シリアル入出力は、双方のシリアル通信用データバッファ(a,b)が、双方の上位ビットを互いに他の下位ビットに順次シフトして送信しあう、ループ状に接続されたシフトレジスタを備え、
前記DMAが前記RAM内のコマンド情報を前記シリアル入出力の前記シリアル通信用データバッファ(b)へ転送した後、
前記シリアル入出力と前記シリアル通信手段とが、前記コマンド情報を前記シリアル通信手段のシリアル通信用データバッファ(a)にビットシフトで転送すると同時に、前記シリアル通信手段の前記シリアル通信用データバッファ(a)内の前記シリアルデータをビットシフトで前記シリアル入出力の前記シリアル通信用データバッファ(b)へ転送するシリアル通信を実行し、
このシリアル通信が終了した後、前記DMAが前記シリアル入出力の前記シリアル通信用データバッファ(b)内の前記シリアルデータを前記RAMへ転送するという一連の動作を繰り返すこと
を特徴とするエンジン制御用電子制御装置。 - 前記DMAは、前記ビットシフトにて前記シリアル入出力が受信したシリアルデータを一括して前記RAMに転送することを特徴とする請求項1記載のエンジン制御用電子制御装置。
- 前記入力処理ICは、前記車載センサのアナログ信号をデジタル信号に変換するA/D変換器(203)を備え、
当該A/D変換器から出力されるデジタル信号は、前記シリアル通信手段により前記マイクロコンピュータへ転送されることを特徴とする請求項1に記載のエンジン制御用電子制御装置。 - 前記マイクロコンピュータにおいては、
前記パラレル入出力又はタイマ入出力(TIO102)が、前記パラレル通信手段からの出力である制御で高速に必要な電気信号を取り込むことを特徴とする請求項1又は請求項2に記載のエンジン制御用電子制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18898093A JP3768544B2 (ja) | 1993-06-30 | 1993-06-30 | エンジン制御用電子制御装置 |
US08/835,907 US5734920A (en) | 1993-06-28 | 1997-01-10 | Input/output processing IC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18898093A JP3768544B2 (ja) | 1993-06-30 | 1993-06-30 | エンジン制御用電子制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11252931A Division JP2000220517A (ja) | 1999-01-01 | 1999-09-07 | 電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0719104A JPH0719104A (ja) | 1995-01-20 |
JP3768544B2 true JP3768544B2 (ja) | 2006-04-19 |
Family
ID=16233291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18898093A Expired - Fee Related JP3768544B2 (ja) | 1993-06-28 | 1993-06-30 | エンジン制御用電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3768544B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190771A (ja) * | 1996-12-25 | 1998-07-21 | Canon Inc | シリアル通信システム |
JP2006161645A (ja) | 2004-12-06 | 2006-06-22 | Denso Corp | パワートレイン制御用センサ信号処理装置 |
JP2011096089A (ja) * | 2009-10-30 | 2011-05-12 | Autonetworks Technologies Ltd | 入出力装置及び制御装置 |
KR102180790B1 (ko) * | 2016-08-25 | 2020-11-19 | 한국조선해양 주식회사 | 엔진 실린더 감시장치 |
-
1993
- 1993-06-30 JP JP18898093A patent/JP3768544B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0719104A (ja) | 1995-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050172059A1 (en) | Data communication system and controller | |
US7299308B2 (en) | Data transmission apparatus and electronic control unit | |
JP2829091B2 (ja) | データ処理システム | |
US5467272A (en) | Integrated wiring system | |
JPH02275047A (ja) | 車輌用電子制御装置 | |
JP3768544B2 (ja) | エンジン制御用電子制御装置 | |
US20020035650A1 (en) | Vehicle-mounted electronic control apparatus | |
JPH08177608A (ja) | 車両用制御装置 | |
JP2003336539A (ja) | 車載電子制御装置 | |
US7765269B2 (en) | Communications system, and information processing device and control device incorporating said communications system | |
JPH1175269A (ja) | 通信制御装置 | |
JPS6345666A (ja) | デイジタル制御システム | |
US9531401B2 (en) | Semiconductor integrated circuit device and data processing system | |
JP3517951B2 (ja) | 車両用内燃機関の制御装置 | |
US5506777A (en) | Electronic engine controller with automatic hardware initiated A/D conversion of critical engine control parameters | |
JPH0713912A (ja) | 入出力処理ic | |
JPS6136859A (ja) | インタフエ−ス制御装置 | |
JPH08328745A (ja) | アナログ/デジタル変換装置 | |
JP2623814B2 (ja) | エンジンコントロール用制御装置 | |
JPH07312627A (ja) | 2cpu間のシリアル通信によるデータ転送方法 | |
JPH0669237B2 (ja) | 自動車の集約配線システムの制御方法 | |
JPS6362064A (ja) | バス変換装置 | |
JP2749057B2 (ja) | シーケンスコントローラ | |
JPH05302544A (ja) | 電子制御装置 | |
JPH05289717A (ja) | 入出力制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050105 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |