JPH05289717A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 同一構成の入出力制御装置をお互いに接続す
ることによって、制御できる外部機器の数を２倍まで容
易に増加させることができる入出力制御装置を提供す
る。 【構成】 各入出力制御装置１，２１は、記憶手段２，
２２と、プログラム処理手段３，２３と、入力インター
フェース４，２４と、出力インターフェース５，２５
と、第１接続端子６，２６と、第２接続端子７，２７
と、第３接続端子８，２８と、周辺機器インターフェー
ス９，２９と、第１入力パラレルバス１０，３０と、第
１出力パラレルバス１１，３１と、第２入力パラレルバ
ス１２，３２と、第２出力パラレルバス１３，３３とで
それぞれ構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、所定のプログラムに従
って外部機器を制御する入出力制御装置に関し、特に、
制御すべき外部機器の数が１台の入出力制御装置に内蔵
された接続端子の数より多くなった場合に、別の入出力
制御装置を増設することができる入出力制御装置に関す
る。

【０００２】

【従来の技術】図５は、従来の入出力制御装置の概略的
構成図である。従来の入出力制御装置５０は、所定のプ
ログラムおよびデータが記憶されるＲＯＭ（リードオン
リメモリ）やＲＡＭ（ランダムアクセスメモリ）などの
記憶手段５１と、信号線６３を介して記憶手段５１とデ
ータの受け渡しを行いながら所定のプログラムを実行す
るＣＰＵ（中央処理装置）などのプログラム処理手段５
２と、制御対象となる外部機器からの出力信号が伝送さ
れるケーブルを接続するための第１接続端子５６と、制
御対象となる外部機器への入力信号が伝送されるケーブ
ルを接続するための第２接続端子５７などを備えてお
り、プログラム処理手段５２と各接続端子５６，５７と
の間で信号を伝送するために、プログラム処理手段５２
が、信号線６２および入出力バスインターフェース５３
を介して、アドレスバスおよびデータバスからなる信号
バス６０とコントロール信号およびクロックなどを含む
制御バス６１に対して信号の受け渡しを行うとともに、
信号バス６０および制御バス６１は、それぞれパラレル
−シリアル変換機能を有する入力インターフェース５４
を介して第１接続端子５６に接続され、シリアル−パラ
レル変換機能を有する出力インターフェース５５を介し
て第２接続端子５７に接続される。

【０００３】所定のプログラムおよびデータは、表示部
９１およびデータ入力キー９２を備えた周辺機器９０に
よって形成され、ケーブル９３、周辺機器インターフェ
ース５９および信号線６４を介してプログラム処理手段
５２との間でデータ転送を行うことによって、記憶手段
５１に記憶される。

【０００４】制御すべき外部機器の数が入出力制御装置
５０に内蔵された接続端子の数より多い場合は、信号バ
ス６０および制御バス６１が接続された増設用接続端子
５８に、増設用入出力制御装置７０がケーブル７９およ
び増設用接続端子７１を介して接続される。

【０００５】増設用入出力制御装置７０は、制御対象と
なる外部機器からの出力信号が伝送されるケーブルを接
続するための第１接続端子７３と、制御対象となる外部
機器への入力信号が伝送されるケーブルを接続するため
の第２接続端子７４と、増設用接続端子７１に接続され
たアドレスバスおよびデータバスからなる信号バス７７
と、コントロール信号およびクロックなどを含む制御バ
ス７８と、各バス７７，７８と第１接続端子７３との間
に接続され、パラレル−シリアル変換機能を有する入力
インターフェース７５と、各バス７７，７８と第２接続
端子７４との間に接続され、シリアル−パラレル変換機
能を有する出力インターフェース７６などを備えてい
る。さらに、増設用入出力制御装置７０と同じ構成のも
のを増設するために各バス７７，７８が接続された増設
用接続端子７２が設けられている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
入出力制御装置は、プログラム処理手段５２と第１接続
端子５６および第２接続端子５７との間の信号の受け渡
しを行う手段として、信号バス６０および制御バス６１
などのように各信号線に複数の回路が接続されるシリア
ルバス方式を用いているため、各回路においてアドレス
デコーダやパラレル伝送とシリアル伝送との相互変換機
能が不可欠となり、特に入力インターフェース５４およ
び出力インターフェース５５の回路が複雑になるという
課題がある。

【０００７】また、制御すべき外部機器の数が増えて入
出力制御装置を増設する際、所定のプログラムを実行す
る入出力制御装置本体の構成とは全く異なる増設専用の
入出力制御装置を別途用意する必要があるため、製品の
仕様が２種類になってその製造や販売・流通などの見地
から小形で安価な入出力制御装置を提供することが困難
であるという課題がある。

【０００８】本発明の目的は、前述した課題を解決する
ため、制御すべき外部機器の数が１台の入出力制御装置
に内臓された接続端子の数より多くなった場合に、同一
構成の入出力制御装置を接続することによって容易に接
続端子を増やすことが可能な入出力制御装置を提供する
ことである。

【０００９】

【課題を解決するための手段】本発明は、プログラムお
よびデータが記憶される記憶手段と、前記プログラムを
実行するプログラム処理手段と、外部機器からの出力信
号を入力するための第１接続端子と、外部機器からの出
力信号レベルを前記プログラム処理手段の入力信号レベ
ルに変換する入力インターフェースと、外部機器への入
力信号を出力するための第２接続端子と、前記プログラ
ム処理手段の出力信号レベルを外部機器の入力信号レベ
ルに変換する出力インターフェースと、前記プログラム
処理手段と別のプログラム処理手段との間でお互いの信
号を入力または出力するための第３接続端子と、前記プ
ログラム処理手段と周辺機器との間でプログラムおよび
データの転送を行うための周辺機器インターフェースと
を備えた入出力制御装置において、前記プログラム処理
手段と前記入力インターフェースとの間が第１入力パラ
レルバスで接続され、前記プログラム処理手段と前記出
力インターフェースとの間が第１出力パラレルバスで接
続され、前記プログラム処理手段と第３接続端子との間
が第２入力パラレルバスおよび第２出力パラレルバスで
接続されており、かつ、前記記憶手段に記憶されたデー
タの内容に基づいて、前記プログラム処理手段が、第１
入力パラレルバスから入力されたデータを第２出力パラ
レルバスへ出力し、第２入力パラレルバスから入力され
たデータを第１出力パラレルバスへ出力する動作を行う
ことを特徴とする入出力制御装置である。

【００１０】

【作用】本発明に従えば、同一構成の入出力制御装置を
第３接続端子を介して相互に接続し、どちらの入出力制
御装置が所定の外部機器制御プログラムを実行する本体
側になるかまたはデータ転送のみを行う増設側になるか
のデータ内容を記憶手段に記憶させることによって、本
体側動作と増設側動作の切り換えが簡単に行え、制御で
きる外部機器の数を２倍まで容易に増設することができ
る。

【００１１】また、プログラム処理手段と第１接続端子
および第２接続端子との間の信号の受け渡しを行う手段
として、各信号線１本につき１つの端子が対応するパラ
レルバス方式を用いているため、従来のようなパラレル
−シリアル変換またはシリアル−パラレル変換が不要と
なり、入力インターフェースおよび出力インターフェー
スの回路が簡単化される。

【００１２】

【実施例】図１は、本発明の一実施例である入出力制御
装置の概略的構成図である。入出力制御装置１は、所定
のプログラムおよびデータが記憶されるＲＯＭやＲＡＭ
などの記憶手段２と、信号線１５を介して記憶手段２と
データの受け渡しを行いながら所定のプログラムを実行
するＣＰＵなどのプログラム処理手段３と、制御対象と
なるセンサやスイッチなどの外部機器からの出力信号が
伝送されるケーブルを接続するための第１接続端子６
と、外部機器からの出力信号レベルをプログラム処理手
段３の入力信号レベルに変換する入力インターフェース
４と、制御対象となるランプ、ソレノイド、マグネット
スイッチなどの外部機器への入力信号が伝送されるケー
ブルを接続するための第２接続端子７と、プログラム処
理手段３の出力信号レベルを外部機器の入力信号レベル
に変換する出力インターフェース５と、プログラム処理
手段３と増設された入出力制御装置２１のプログラム処
理手段２３との間でお互いの信号を入出力するための第
３接続端子８と、プログラム処理手段３と表示部４１お
よびデータ入力キー４２を備えたプログラミングツール
やデバッガーなどの周辺機器４０との間で信号線１４を
介してプログラムおよびデータの転送を行うための周辺
機器インターフェース９と、プログラム処理手段３と入
力インターフェース４との間を接続する第１入力パラレ
ルバス１０と、プログラム処理手段３と出力インターフ
ェース５との間を接続する第１出力パラレルバス１１
と、プログラム処理手段３と第３接続端子８との間を接
続する第２入力パラレルバス１２および第２出力パラレ
ルバス１３とで構成されている。なお、各回路に電力を
供給するための電源１６が設けられる。

【００１３】もう一方の入出力制御装置２１も、上述の
入出力制御装置１と同一の構成である。

【００１４】所定のプログラムおよびデータは、周辺機
器４０によって形成され、ケーブル４３、周辺機器イン
ターフェース９および信号線１４を介してプログラム処
理手段５１との間でデータ転送を行うことによって、記
憶手段２に記憶される。

【００１５】図２は、記憶手段に記憶されるプログラム
およびデータの配置図の一例である。データ領域２ａに
は、第１接続端子６および入力インターフェース４を介
して得られた外部機器の動作状態を示すステータスデー
タや、第２接続端子７に接続された外部機器を出力イン
ターフェース１１を介して制御するコントロールデータ
などが格納される。ユーザプログラム領域２ｂには、入
出力制御装置１の使用者が作成した外部機器制御プログ
ラムが格納される。

【００１６】システム動作環境データ領域２ｃには、入
出力制御装置１の動作条件を設定する環境データが格納
され、特に他の入出力制御装置が増設されているか否
か、当該入出力制御装置が基本動作を行う本体側である
か、または増設動作を行う増設側であるかを決定する動
作モードデータが含まれる。

【００１７】プログラム処理手段用プログラム領域２ｄ
は、プログラム処理手段３が入出力制御装置１の全体を
制御するプログラムが格納されており、使用者がその内
容の書き換えや読出しをする機会は少ない。したがっ
て、プログラム処理手段用プログラム領域２ｄおよびシ
ステム動作環境データ領域２ｃは、電源遮断後も保存す
るために不揮発性メモリなどの記憶手段に格納すること
が好ましい。そのプログラムの主な構成は、共通プログ
ラム２ｅ、基本動作プログラム２ｆおよび増設動作プロ
グラム２ｇからなる。

【００１８】次に、入出力制御装置の動作について説明
する。図３は、入出力制御装置の動作モードが決定され
るまでのフローチャートである。先ず、通電開始または
リセットによって、ステップａ１においてプログラム処
理手段３が動作を開始して、ステップａ２において記憶
手段２に格納されたシステム動作環境データを読出し
て、ステップａ３において動作モードデータの内容を判
断して、当該入出力制御装置が基本動作を行う本体側で
あるか、または増設動作を行う増設側であるかが決定さ
れる。動作モードデータが本体側に設定されている場
合、ステップａ４において基本動作プログラムを実行す
る。

【００１９】プログラム処理手段３が基本動作プログラ
ムを実行すると、第１接続端子６に接続された外部機器
の動作状態を入力インターフェース４および第１入力パ
ラレルバス１０を介して、記憶手段２のデータ領域２ａ
にデータとして取り込みながら、ユーザプログラム領域
２ｂに格納された外部機器制御プログラムを実行して、
第１出力パラレルバス１１および出力インターフェース
５を介して第２接続端子７に接続された外部機器を制御
する。他の入出力制御装置２１が、第３接続端子８，２
８および多芯バスケーブルなどの接続ケーブル１７，１
８によって増設されている場合、プログラム処理手段３
は第２入力パラレルバス１２および第２出力パラレルバ
ス１３を介して入出力制御装置２１の第１接続端子２６
および第２接続端子２７に接続された外部機器を制御す
る。

【００２０】増設側の入出力制御装置２１は、前述した
入出力制御装置１と同一構成であり、その動作モード
は、周辺機器インターフェース２９および信号線３４を
介して、同一または異なる周辺機器が記憶手段２２のシ
ステム動作環境データ領域に動作モードデータをデータ
転送することによって決定され、図１における入出力制
御装置２１は増設側に設定されている。増設側の入出力
制御装置２１のプログラムの処理手段２３は、通電開始
またはリセットによって、図３に示したフローチャート
に従って動作し、ステップａ５に移行して増設動作プロ
グラムを実行する。

【００２１】図４は、プログラム処理手段が実行する増
設動作プログラムの動作内容を説明する図である。プロ
グラム処理手段２３は、第１入力パラレルバス３０から
入力されたデータを第２出力パラレルバス３３へデータ
転送し、第２入力パラレルバス３２から入力されたデー
タを第１出力パラレルバス３１へデータ転送する。した
がって、本体側のプログラム処理手段３が第２出力パラ
レルバス１３へコントロールデータを出力すると、第３
接続端子８、接続ケーブル１８、第３接続端子２８を介
して、第２入力パラレルバス３２にデータが伝送され、
プログラム処理手段２３によって第１出力パラレルバス
３１へデータ転送され、出力インターフェース２５を介
して、第２接続端子２７に接続された外部機器を制御す
る。

【００２２】一方、第１接続端子２６に接続された外部
機器の動作状態は、入力インターフェース２４を介して
第１入力パラレルバス３０に出力され、プログラム処理
手段２３によって第２出力パラレルバス３３へデータ転
送され、第３接続端子２８、接続ケーブル１７、第３接
続端子８を介して第２入力パラレルバスに出力され、プ
ログラム処理手段３はステータスデータとして取り込む
ことができる。したがって、本体側のプログラム処理手
段３は、第１接続端子６，２６に接続された外部機器の
動作状態を知ることができるとともに、第２接続端子
７，２７に接続された外部機器の動作を制御することが
できる。

【００２３】なお、入出力制御装置１，２１には、その
実行中を表示する実行ＬＥＤ（発光ダイオード）やエラ
ーを表示するエラーＬＥＤなどが設けられ、これらのＬ
ＥＤは第１出力バス１１，３１の一部の信号線１１ａ，
３１ａに接続されており、プログラム処理手段３によっ
て点灯制御される。

【００２４】このようにして、本発明の入出力制御装置
は、単体でも外部機器の制御が可能であるとともに、も
う１台の入出力制御装置を増設してどちらか一方の入出
力制御装置が所定の外部機器制御プログラムを実行する
ことによって、制御できる外部機器の数を２倍まで容易
に増やすことができる。

【００２５】

【発明の効果】以上詳説したように、本発明によれば、
同一構成の入出力制御装置をお互い相互に接続すること
によって制御できる外部機器の数を２倍まで増やすこと
ができるとともに、増設専用の入出力制御装置を別途用
意する必要がなくなり、製品仕様の多品種に伴うコスト
増加を抑制することができるため、製品の低コスト化を
図ることができる。また、所定のプログラムを実行する
プログラム処理手段と外部機器とのデータの受け渡しに
パラレルバス方式を用いているため、入力インターフェ
ースおよび出力インターフェースの回路構成が簡単化さ
れるとともに、高速データ伝送を実現できる。さらに、
プログラム処理手段が処理するデータと外部機器状態と
は１対１で対応しているため、外部機器制御プログラム
が明瞭になり、プログラム機器の作成やデバッグが容易
になる。

【図面の簡単な説明】

【図１】本発明の一実施例である入出力制御装置の概略
的構成図である。

【図２】記憶手段２に記憶されるプログラムおよびデー
タの配置図の一例である。

【図３】入出力制御装置の動作モードが決定されるまで
のフローチャートである。

【図４】プログラム処理手段が実行する増設動作プログ
ラムの動作内容を説明する図である。

【図５】従来の入出力制御装置の概略的構成図である。

【符号の説明】

１，２１ 入出力制御装置 ２，２２ 記憶手段 ３，２３ プログラム処理手段 ４，２４ 入力インターフェース ５，２５ 出力インターフェース ６，２６ 第１接続端子 ７，２７ 第２接続端子 ８，２８ 第３接続端子 ９，２９ 周辺機器インターフェース １０，３０ 第１入力パラレルバス １１，３１ 第１出力パラレルバス １２，３２ 第２入力パラレルバス １３，３３ 第２出力パラレルバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プログラムおよびデータが記憶される記
   憶手段と、 前記プログラムを実行するプログラム処理手段と、 外部機器からの出力信号を入力するための第１接続端子
   と、 外部機器からの出力信号レベルを前記プログラム処理手
   段の入力信号レベルに変換する入力インターフェース
   と、 外部機器への入力信号を出力するための第２接続端子
   と、 前記プログラム処理手段の出力信号レベルを外部機器の
   入力信号レベルに変換する出力インターフェースと、 前記プログラム処理手段と別のプログラム処理手段との
   間でお互いの信号を入力または出力するための第３接続
   端子と、 前記プログラム処理手段と周辺機器との間でプログラム
   およびデータの転送を行うための周辺機器インターフェ
   ースとを備えた入出力制御装置において、 前記プログラム処理手段と前記入力インターフェースと
   の間が第１入力パラレルバスで接続され、前記プログラ
   ム処理手段と前記出力インターフェースとの間が第１出
   力パラレルバスで接続され、前記プログラム処理手段と
   第３接続端子との間が第２入力パラレルバスおよび第２
   出力パラレルバスで接続されており、かつ、前記記憶手
   段に記憶されたデータの内容に基づいて、前記プログラ
   ム処理手段が、第１入力パラレルバスから入力されたデ
   ータを第２出力パラレルバスへ出力し、第２入力パラレ
   ルバスから入力されたデータを第１出力パラレルバスへ
   出力する動作を行うことを特徴とする入出力制御装置。