CN218037943U - 基于pcie接口进行接口扩展的电路板 - Google Patents
基于pcie接口进行接口扩展的电路板 Download PDFInfo
- Publication number
- CN218037943U CN218037943U CN202222314406.XU CN202222314406U CN218037943U CN 218037943 U CN218037943 U CN 218037943U CN 202222314406 U CN202222314406 U CN 202222314406U CN 218037943 U CN218037943 U CN 218037943U
- Authority
- CN
- China
- Prior art keywords
- pcie
- interface
- sub
- interfaces
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型公开了基于PCIE接口进行接口扩展的电路板。该电路板包括CPU和PCIE接口，该PCIE接口包括至少两个PCIE子接口，CPU内置有至少两个PCIE控制器，第一个PCIE控制器连接PCIE口的第一部分PCIE子接口，第二个PCIE控制器连接PCIE接口的第二部分PCIE子接口。本实用新型所给出的电路板，若某部分PCIE子接口全部闲置，用户就可以让CPU执行功耗控制方法控制相应的PCIE控制器禁能，不发送使能信号给这部分闲置的PCIE子接口，降低CPU功耗。
Description
技术领域
本实用新型涉及电路板技术领域，尤其涉及一种基于PCIE接口进行接口扩展的电路板。
背景技术
电路板通常需要设置多种不同类型的接口用于连接外部设备，接口通常需要设置在电路板四周边缘处以便于外部线缆插接。为了减小空间占用，电路板需尽可能地提高集成度，减小尺寸。由于电路板四周边缘的位置受到电路板尺寸的影响，若电路板尺寸过小，则无法布置所需的接口数量，由此可见，对接口数量的需求会限制电路板小型化发展。PCIE接口类型目前有四种：X16、X8、X4、X2。有些电路板需要适配多种不同类型PCIE接口的外部设备，则需要在板上分别设置多种不同类型的PCIE接口，接口数量较多，难以减小电路板尺寸。为此，业内提出了一种PCIE接口扩展方案，其通过CPU的一个PCIE控制器引出PCIE信号到X16 PCIE插槽上，然后在该X16 PCIE插槽中划分出X8、X4、X2这三种类型PCIE接口当中的一到多种，具体划分组合有：(1)2个X8 PCIE子接口；(2)4个X4 PCIE子接口；(3)1个X8 PCIE子接口和2个X4 PCIE子接口；(4)1个X8 PCIE子接口、1个X4 PCIE子接口和2个X2 PCIE子接口；等等。有时候电路板只需要用到所划分的多种PCIE子接口当中的部分PCIE子接口，剩余的PCIE子接口则会闲置。由于CPU的PCIE控制器是控制全部PCIE子接口的，CPU的PCIE控制器在发送使能信号给正在使用的PCIE子接口的同时，还会发送给闲置的PCIE子接口，但实际上闲置的PCIE子接口不需要使能信号，此情况下CPU就产生了无谓的功耗。
发明内容
本实用新型所要解决的技术问题是提供一种基于PCIE接口进行接口扩展的电路板其能够降低闲置的PCIE子接口造成的CPU功耗。
为了解决上述技术问题，本实用新型提供了一种基于PCIE接口进行接口扩展的电路板，包括CPU和PCIE接口，该PCIE接口包括至少两个PCIE子接口，CPU内置有至少两个PCIE控制器，第一个PCIE控制器连接PCIE口的第一部分PCIE子接口，第二个PCIE控制器连接PCIE接口的第二部分PCIE子接口。
进一步地，包括PCIE转换模块，CPU的第二个PCIE控制器具体通过该PCIE转换模块连接PCIE口的第二部分PCIE子接口，具体地，该PCIE控制器连接该PCIE转换模块的PCIE信号输入端，该PCIE转换模块的PCIE信号输出端连接PCIE接口的第二部分PCIE子接口；所述PCIE接口还包括USB子接口，PCIE转换模块相应地具有接到该USB子接口的USB信号输出端，PCIE转换模块在上述PCIE信号输入端与该USB信号输出端之间接有PCIE转USB单元。
进一步地，采用飞腾X100套片作为所述PCIE转换模块。
进一步地，所述PCIE接口为X16 PICE插槽。
进一步地，所述PCIE子接口为X8 PCIE接口、X4 PCIE接口和X2 PCIE接口当中的一种或多种。
进一步地，所述第二个PCIE控制器具体连接PCIE接口余下全部的PCIE子接口，且/或CPU内置PCIE控制器的数量为两个。
本实用新型所给出的电路板，其CPU通过两个PCIE控制器分别连接PCIE接口的不同PCIE子接口，若某部分PCIE子接口全部闲置，用户就可以让CPU执行控制相应的PCIE控制器禁能，不发送使能信号给这部分闲置的PCIE子接口，降低CPU功耗。
附图说明
图1是本实施例提供的基于PCIE接口进行接口扩展的电路板的结构框图。
图2是本实施例提供的X16 PCIE插槽的引脚图。
具体实施方式
以下结合具体实施方式对本发明创造作进一步详细说明。
基于PCIE接口进行接口扩展的电路板结构如图1所示，包括CPU FT-2000/4和X16PCIE插槽(即PCIE接口)。本实施例把X16 PCIE插槽划分成1个X8 PCIE子接口、1个X4 PCIE子接口、1个X2 PCIE子接口和1个USB子接口，故X16 PCIE插槽的信号引脚如图2所示，划分成X8 PCIE子接口引脚组1、X4 PCIE子接口引脚组2、X2 PCIE子接口引脚组3和USB子接口引脚组4。如图1所示，CPU FT-2000/4内置有两个PCIE控制器，第一个PCIE控制器连接X16PCIE插槽的X8 PCIE子接口引脚组1和X4 PCIE子接口引脚组2。该电路板还包括作为PCIE转换模块的飞腾X100套片，第二个PCIE控制器连接X100套片的PCIE信号输入端，X100套片的PCIE信号输出端连接X16 PCIE插槽的X2 PCIE子接口引脚组3。X100套片具有USB信号输出端，且在上述PCIE信号输入端与该USB信号输出端之间接有PCIE转USB单元，该USB信号输出端连接X16 PCIE插槽的USB子接口引脚组4。以上仅是本实施例给出的X16 PCIE插槽划分子接口组合的一种方式，可以改为例如划分成3个X4 PCIE子接口、1个X2 PCIE子接口和1个USB子接口，或者采用其他划分方式。
本实施例给出的电路板包括连接CPU的计算机可读存储介质(未图示)，该存储介质中存储有可执行的计算机程序，CPU可执行该计算机程序从而实现CPU功耗控制方法，下文以实例说明上述电路板的CPU功耗控制方法的执行过程：
如图1所示，X16 PCIE插槽的X8 PCIE子接口和X4 PCIE子接口正在使用，对应的引脚组1、2分别连接对应规格的PCIE网卡，而X2 PCIE子接口和USB子接口没有连接外部设备，处于闲置状态。此情况下，X2 PCIE子接口和USB子接口是由第二个PCIE控制器控制的，用户就可以通过外部通信设备向电路板的通信模块(未图示)发送包含有第二个PCIE控制器信息的禁能指令，电路板的CPU通过通信模块接收该禁能指令，据此控制第二个PCIE控制器禁能，即不发送使能信号给X2 PCIE子接口和USB子接口，降低CPU功耗。本实施例以PCIE控制器信息作为禁能信息，非优选地，可以改为以闲置子接口的信息作为禁能信息，如此一来，功耗控制方法的执行过程具体地，预先在计算机可读存储介质中存储各个子接口与PCIE控制器的对应关系，用户发送包含有闲置的X2 PCIE子接口和USB子接口的信息的禁能指令，CPU接收该禁能指令，根据闲置的X2 PCIE子接口和USB子接口的信息，查询各个子接口与PCIE控制器的对应关系，确定X2 PCIE子接口和USB子接口对应第二个PCIE控制器，继而控制第二个PCIE控制器禁能，不发送使能信号给X2 PCIE子接口和USB子接口，降低CPU功耗。相应地，当X8 PCIE子接口和X4 PCIE子接口处于闲置状态，而X2 PCIE子接口和USB子接口正在使用时，用户可以让CPU控制第一个PCIE控制器禁能，不发送使能信号给X8 PCIE子接口和X4 PCIE子接口。
本实施例采用X16 PCIE插槽进行接口扩展，不使用X16 PCIE的标准引脚信号定义，而是仿照X8 PCIE接口的、X4 PCIE接口的、X2 PCIE接口的和USB接口的标准引脚信号定义，在X16 PCIE插槽中分别定义出X8 PCIE子接口的、X4 PCIE子接口的、X2 PCIE子接口的和USB子接口的引脚组，实现在X16 PCIE插槽上划分出PCIE子接口和USB子接口，兼容PCIE总线协议和USB总线协议，方便客户灵活选择PCIE子接口或者USB子接口，可以同时适配PCIE总线协议和USB总线协议的外部器件或者设备，适配性高。
如上所述仅为本发明创造的实施方式，不以此限定专利保护范围。本领域技术人员在本发明创造的基础上作出非实质性的变化或替换，仍落入专利保护范围。
Claims (7)
1.一种基于PCIE接口进行接口扩展的电路板，包括CPU和PCIE接口，该PCIE接口包括至少两个PCIE子接口，其特征是，CPU内置有至少两个PCIE控制器，第一个PCIE控制器连接PCIE口的第一部分PCIE子接口，第二个PCIE控制器连接PCIE接口的第二部分PCIE子接口。
2.如权利要求1所述的基于PCIE接口进行接口扩展的电路板，其特征是：包括PCIE转换模块，CPU的第二个PCIE控制器具体通过该PCIE转换模块连接PCIE口的第二部分PCIE子接口，具体地，该PCIE控制器连接该PCIE转换模块的PCIE信号输入端，该PCIE转换模块的PCIE信号输出端连接PCIE接口的第二部分PCIE子接口；所述PCIE接口还包括USB子接口，PCIE转换模块相应地具有接到该USB子接口的USB信号输出端，PCIE转换模块在上述PCIE信号输入端与该USB信号输出端之间接有PCIE转USB单元。
3.如权利要求2所述的基于PCIE接口进行接口扩展的电路板，其特征是，采用飞腾X100套片作为所述PCIE转换模块。
4.如权利要求1所述的基于PCIE接口进行接口扩展的电路板，其特征是，所述PCIE接口为X16 PICE插槽。
5.如权利要求4所述的基于PCIE接口进行接口扩展的电路板，其特征是，所述PCIE子接口为X8 PCIE接口、X4 PCIE接口和X2 PCIE接口当中的一种或多种。
6.如权利要求1所述的基于PCIE接口进行接口扩展的电路板，其特征是，所述第二个PCIE控制器具体连接PCIE接口余下全部的PCIE子接口，且/或CPU内置PCIE控制器的数量为两个。
7.如权利要求1所述的基于PCIE接口进行接口扩展的电路板，其特征是，包括计算机可读存储介质，该计算机可读存储介质连接所述CPU。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222314406.XU CN218037943U (zh) | 2022-08-31 | 2022-08-31 | 基于pcie接口进行接口扩展的电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222314406.XU CN218037943U (zh) | 2022-08-31 | 2022-08-31 | 基于pcie接口进行接口扩展的电路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218037943U true CN218037943U (zh) | 2022-12-13 |
Family
ID=84350653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222314406.XU Active CN218037943U (zh) | 2022-08-31 | 2022-08-31 | 基于pcie接口进行接口扩展的电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218037943U (zh) |
-
2022
- 2022-08-31 CN CN202222314406.XU patent/CN218037943U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108228492B (zh) | 一种多通道ddr交织控制方法及装置 | |
| CN101625670A (zh) | 一种串行总线设备、串行总线传输系统及方法 | |
| CN101499046A (zh) | Spi设备通信电路 | |
| CN101834912A (zh) | 一对多标准串口通信中动态分配从机地址装置及使用方法 | |
| CN109582623B (zh) | 一种能够实现多块不同类型扩展板级联的扩展板电路 | |
| CN102724093A (zh) | 一种atca机框及其ipmb连接方法 | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| CN101794267A (zh) | Usb设备切换装置及其实现方法 | |
| CN103729319A (zh) | 基于串行总线的设备系统及数据传输方法 | |
| CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| CN110875867A (zh) | 一种总线访问仲裁装置及方法 | |
| CN102445981B (zh) | 数据传输系统以及数据传输方法 | |
| CN218037943U (zh) | 基于pcie接口进行接口扩展的电路板 | |
| CN111858459B (zh) | 处理器及计算机 | |
| CN213458027U (zh) | Usb主从设备切换电路、控制电路以及交互平板 | |
| CN210983218U (zh) | 一种pcie板卡供电盘柜装置 | |
| CN106502911B (zh) | 多终端接入装置 | |
| CN112506732A (zh) | 一种调试平台 | |
| CN104460857A (zh) | 一种高速外设部件互连标准卡及其使用方法和装置 | |
| CN115268617A (zh) | 基于pcie接口进行接口扩展的电路板的cpu功耗控制方法、存储介质和电路板 | |
| CN212324117U (zh) | 一种rs485总线多主机竞争切换系统 | |
| CN201820120U (zh) | 自适应多总线执行机构控制器 | |
| CN213582152U (zh) | 台式机和服务器系统的pcie信号位宽自动切换装置 | |
| CN213122967U (zh) | 一种rs485信号共享装置 | |
| CN210986125U (zh) | 一种嵌入式工控一体机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |