JPH10190771A - シリアル通信システム - Google Patents

Abstract

(57)【要約】 【課題】 従来は扱えなかったアナログデータを扱うこ
とができ、またシステム内のワイヤーハーネスを削減で
きるシリアル通信システムを提供する。 【解決手段】 任意の複数のビットからなる１つのシリ
アル通信データ単位において送出順に、各ビットもしく
は連続するビット列がそれぞれ独立した事象の物理量を
表すようにし、かつ、それら各ビットもしくは連続する
ビット列は連続する複数のシリアル通信データ単位の時
系列的並びによって、所定のビット長でデジタル変換さ
れた１つの物理量を表意するようにして、２値の時系列
データ並びによるシリアル通信でありながら、１つのシ
リアル通信データ単位中、各ビットまたはビット列がそ
れぞれ特定の事象の物理量を表すようにしたシステムに
おいても、所定のビット長でデジタル変換されたアナロ
グ的物理量を伝達できるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定数の２値デー
タによって１つの情報単位を構成し、これを１つのデー
タ送信ライン上に時系列的に送出するシリアル通信シス
テムに関する。

【０００２】

【従来の技術】従来より、それぞれ複数の管理対象を持
つ２つのマイクロプロセッサが、互いに自己が管理する
事象について保有する内部データを相手マイクロプロセ
ッサと交換し合うようにしたシステムが知られている。

【０００３】そして、このようなシステムでデータを交
換し合う手段として、シリアル通信システムが提供され
ている。このシリアル通信システムでは、互いの送受信
のために相互に接続した１本または２本のデータ線上
に、予め定められた手順によって、互いのデータを一方
が時系列的に２値送出し、他方がこれを時系列的に２値
受信する。そして、受信側の内部プログラムによって、
受信データに対し必要に応じた所定の演算処理を施し、
メモリに退避する。

【０００４】以下、このようなシステムの従来例を、図
８、図９を用いて説明する。

【０００５】図８は、画像形成装置におけるホストコン
トローラと電源ユニットの間の通信システムについて、
本発明に関する従来例として説明する上で必要となる構
成要素を概念的に図示したブロック図である。

【０００６】本図において、ホストコントローラ１０１
は、装置全体の動作の制御を司るものであり、マイクロ
コンピュータ１０２は、ホストコントローラ１０１内に
備えられた１チップマイクロコンピュータである。

【０００７】また、定着ヒータ回路１０４は、複写用紙
上に転写されたトナー画像を熱融着させるものであり、
電源ユニット１０５は、装置全体に低圧電源、高圧電源
を供給するものである。

【０００８】マイクロコンピュータ１０６は、電源ユニ
ット１０５における各種出力制御を行うものであり、商
用ＡＣ入力電圧検知回路１０７は、ＡＣ電源ラインを入
力して、その実効値に対応したアナログ出力がマイクロ
コンピュータ１０６のＡ／Ｄ入力ポートＡ／Ｄ０に入力
される。

【０００９】高圧回路１０８は、１次帯電用の高圧を出
力する回路であり、電流検知回路１０９は、高圧回路１
０８の高圧出力電流を検知する回路であり、そのアナロ
グ出力はＡ／Ｄ入力ポートＡ／Ｄ１に入力される。負荷
１１０は、帯電器を等価的に表したものである。

【００１０】また、信号線１１１は、ホストコントロー
ラ内のマイクロコンピュータ１０２のシリアル送信ポー
トから電源ユニット１０５のマイクロコンピュータ１０
６のシリアル受信ポートに接続される通信ラインＴｘで
ある。

【００１１】一方、信号線１１２は、ホストコントロー
ラ内のマイクロコンピュータ１０２のシリアル受信ポー
トから電源ユニット１０５のマイクロコンピュータ１０
６のシリアル送信ポートに接続される通信ラインＲｘで
ある。

【００１２】図９に示すメモリマップＡ、Ｂは、ホスト
コントローラ内のマイクロコンピュータ１０２と、電源
ユニット内のマイクロコンピュータ１０６との間のシリ
アル通信によって交換されるそれぞれの通信データのメ
モリマップを示している。

【００１３】一般的な画像形成装置では、上述のそれぞ
れのユニットにおいて、さらに多数の管理対象をそれぞ
れ含んでいるが、ここでは簡単のために以上のような管
理対象についてのシステム動作についてのみ説明する。
したがって、複写動作の基本手順についても省略する。

【００１４】電源ユニット１０５は、商用ＡＣラインか
らの入力電圧を検知回路１０７を用い、その実効電圧に
対応したアナログ電圧をマイクロコンピュータ１０６の
Ａ／Ｄ入力ポートに入力する。このＡ／Ｄ読み込み値
は、本例では８ビットの２進数で表現されるものとす
る。そして、このＡ／Ｄ読み込み値は、メモリマップＢ
のＡＣ電圧に対応したアドレスのメモリに書き込まれ
る。

【００１５】電源ユニットのマイクロコンピュータ１０
６は、後述する通信手順に従って、このアドレスのデー
タを自己のシリアル送信ライン上に時系列的にデータ出
力する。

【００１６】一方、ホストコントローラ上のマイクロコ
ンピュータ１０２は、シリアル受信ポートよりこの時系
列データを取り込み、メモリマップＡのＡＣ電圧に対応
したアドレスのメモリにデータを書き込む。

【００１７】次に、通信手順について説明する。本例で
は、両マイクロコンピュータ１０２、１０６がそれぞれ
送受信用に８バイトずつの計１６バイトを通信用のバッ
ファメモリとしてマッピングするものとする。

【００１８】また、ホストコントローラ１０１と電源ユ
ニット１０５とは、通信に関しては対等の関係にあるも
のとし、いわゆる調歩同期式全２重シリアル通信を行う
ものとする。

【００１９】また、各マイクロコンピュータ１０２、１
０６は、任意のタイミングで必要に応じ、自分の送信バ
ッファ内にある８バイトの送信データを８ビットずつ順
次送信する。但し、実際には８ビットのデータに加え、
スタートを示す１ビット、および終了を示すストップビ
ットを付加し、合計１０ビットのデータを１単位として
送出する。

【００２０】また、８バイトのうち、最終の１バイトは
パリティバイトとして、それまでの１バイト目から７バ
イト目までの総和＋１を送出する。

【００２１】一方、受信側においては、シリアル受信ポ
ートからデータ入力し、１バイト（正確には先に述べた
ように１０ビット）を受信する毎に、自機の受信バッフ
ァエリアに順次受信データを格納していく。また、同時
に受信データを１バイト目から７バイト目まで順次加算
していく。

【００２２】そして、８バイト目を受信したところで、
それまで自分で加算してきた値＋１と８バイト目のデー
タが一致しているかどうかを確認する。ここで一致して
いる場合は、それまで受信したデータは有効として、別
途割り当てられたメモリ上に転送され、必要に応じてプ
ログラム中で使用されることとなる。

【００２３】また、一致しなかった場合は、通信エラー
として、別途所定の手続きによって再送要求を発行する
等のエラー処理を行うこととなる。なお、エラー処理に
ついては、ここでは特に言及しない。

【００２４】以上のような手順で、電源ユニット１０５
内のマイクロコンピュータ１０６によって検知されたＡ
Ｃ入力電圧の値が、電源内部の各種制御に利用されるだ
けでなく、ホストコントローラ１０１内のマイクロコン
ピュータ１０２においても利用可能となるようになり、
ホストコントローラ１０１内のマイクロコンピュータ１
０６は、定着ヒータ回路１０４へのＡＣ電圧の印加電力
を入力電圧に応じて適正に制御するというシステムが構
築されることとなる。

【００２５】また、本例におけるもうひとつのシステム
制御例としては、ホストコントローラ１０１内のマイク
ロコンピュータ１０２から８ビットの高圧出力電圧制御
値データが上述のようなシリアル通信によって、電源ユ
ニット１０５内のマイクロコンピュータ１０６に転送さ
れる。これを受けて電源ユニット１０５は、このデータ
をＤ／Ａ変換し、対応したアナログ制御値を高圧出力電
圧の設定値として高圧回路１０８に設定する。

【００２６】この高圧電圧出力状態における負荷電流を
検知回路１０９によって検出し、そのアナログ出力をＡ
／Ｄポートに入力する。このアナログ入力は、８ビット
デジタル値に変換されて、送信エリアの所定アドレスに
マッピングされたメモリに格納される。

【００２７】この値は、その後のシリアル送信によって
ホストコントローラ１０１内のマイクロコンピュータ１
０２に送信される。ホストコントローラ１０１内のマイ
クロコンピュータ１０２では、これによって自己が設定
指示した高圧電圧出力のもとでの負荷電流値を知ること
ができ、よって、高圧負荷のインピーダンス値を演算す
ることができる。

【００２８】したがって、経時変化、環境条件変化によ
る負荷インピーダンスの変化を認識することが可能とな
り、高圧出力電圧を経時変化、環境変化による負荷イン
ピーダンスの変化に対応した最適値に補正するような高
圧出力電圧最適かシステムを構成することが可能にな
る。

【００２９】以上説明したようなシリアル通信システム
の大きなメリットとして、少ない通信ラインで多数の事
象に関する情報をやり取りできるという点が上げられ
る。

【００３０】ここに注目して、さらに図１０に示すよう
なシリアル通信システムが提案されている。以下、図１
０を用いて、この従来例を説明する。

【００３１】ホストコントローラ２０１は、装置全体を
システムコントロールするものであり、シリアル通信コ
ントローラ２０２、２０３は、ホストコントローラ２０
１と後述のような手順のシリアル通信を実行するもので
ある。

【００３２】各コントローラ２０１、２０２、２０３
は、電源供給ラインとしての＋５Ｖ、ＧＮＤとシリアル
通信のためのデータライン、同期クロックラインの計４
本の信号ラインでカスケード接続される。それらは全
て、機能的には全てのブロックにスルーで供給されるも
のと本例では考える。

【００３３】センサ２０４、２０５は、電源＋５Ｖ、Ｇ
ＮＤと２値データラインの３線でシリアル通信コントロ
ーラ２０２、２０３と接続される。このセンサ２０４、
２０５としては、例えば図１１に示すようなフォトイン
タラプタ形式のセンサが代表的な例として挙げられる。

【００３４】次に、このようなシステムの動作の概略に
ついて説明する。センサ２０４、２０５の出力は、２値
データとしてシリアルコントローラ２０２、２０３に常
時入力されている。ホストコントローラ２０１は、機器
内の各所に設置されたセンサ２０４、２０５の出力を知
りたい場合、ＣＬＫラインに所定の周波数のパルス列を
送出する。そのパルス列に同期してホストコントローラ
２０１および通信コントローラ２０２、２０３は、図１
２に示すようなデータフォーマットによって各々処理を
行う。

【００３５】つまり、まず、ＣＬＫの最初の立ち下がり
で、通信コントローラは通信開始を認識し、次のＣＬＫ
立ち上がりでホストコントローラによってＤＡＴＡにス
タートビットＬが送出されているかどうかを確認する。

【００３６】次のＣＬＫの立ち上がり時のＤＡＴＡは、
ホストコントローラからのアドレス指定を表し、Ｌの場
合は通信コントローラ２０２に対するアドレス指定、Ｈ
の場合は通信コントローラ２０３の通信コントローラに
対するアドレス指定を表す。各通信コントローラ２０
２、２０３は、自機のアドレス指定がなされていること
を認識すると、次のＣＬＫの立ち上がりから計８ビット
のデータを順次ＤＡＴＡライン上に送出する。

【００３７】各ビットは２値の、例えばフォトカプラの
ようなセンサ出力データを情報として出力する。ホスト
コントローラは、この８ビットのデータを取り込み、内
部のメモリの予めきめられたアドレスにストアする。

【００３８】この８ビット取り込み後、ホストコントロ
ーラは、次のＣＬＫ立ち上がりでストップビットとして
のＬが該当した通信コントローラから送出されたのを確
認する。

【００３９】以上により目的とするセンサのデータを含
むアドレスの８ビットがホストコントローラ内に取り込
まれたことになる。ホストコンピュータは、必要な際の
みに、上述のようにデータを吸い上げてもよいし、内部
のタイマ割り込み回路もしくはハードウエアで構成され
たタイミング回路において、所定の時間毎に、順次、各
アドレスのデータを吸い上げておくルーチンを形成し、
任意の必要なタイミングで所望の受信データ上にストア
されたデータを参照するようにするなどしてもよい。

【００４０】このような従来例のシステム構成を用いる
と、装置全体の各所に配置された多数の２値センサの情
報が４本のカスケード接続された信号ラインによって取
り出せることになる。

【００４１】本例では、１アドレスを８ビットとして２
アドレス分のセンサ情報をシリアル通信でホストコント
ローラに送信する構成を説明したが、通信のデータフォ
ーマットの取り決めにより、それらは適当に最適化した
構成に変更することは容易である。

【００４２】例えば、アドレスビットを２ビットとすれ
ば、４アドレスまでカスケード接続できることとなり、
１アドレス８ビットとすると、３２ビットの２値センサ
出力データが同じく４本のカスケード接続された信号ラ
インによって取り出せることになる。

【００４３】このようなシリアル通信システムを使わな
い場合、従来、画像形成装置内の各所に多数設置される
フォトインタラプタなどの２値センサは、電源、ＧＮＤ
ラインとともに、直接ホストコントローラのマイクロコ
ンピュータのポート入力と接続されることとなり、膨大
なワイヤーハーネスがホストコントローラから放射状に
配線され、装置組立て情の作業性悪化、組立信頼性の悪
化、組立時やサービス時のハーネス損傷危険の増大、重
量の増大、ハーネスコストの増大等の問題が指摘されて
いた。

【００４４】

【発明が解決しようとする課題】しかしながら、前記従
来例の後半で説明したようなシリアル通信システムにお
いては、２値の時系列的データ列によるシリアル通信シ
ステムであるので、例えばボリュームによる制御電圧や
光量センサなどのようにアナログデータを出力するモー
ドのを対象とすることはできない。

【００４５】また、前記従来例の前半で説明したような
一般的なシリアル通信システムにおいては、例えば、一
方の送信のデータの１バイトにＡ／Ｄ変換した８ビット
データを割り当てることによって、他方にそのデータを
シリアル送信できるが、その１情報単位（８ビット）の
通信中は、他の事象に関するビット情報は全く送出でき
なくなってしまうという問題があった。

【００４６】本発明は、従来は扱うことができなかった
アナログデータを取り扱うことができ、またシステム内
の膨大なワイヤーハーネスを削減できるシリアル通信シ
ステムを提供することを目的とする。

【００４７】

【課題を解決するための手段】本発明は、所定数の２値
データ並びによって１つの情報単位を構成し、これを１
つのデータ送信ライン上に時系列的に送出するシリアル
通信システムにおいて、前記２値データの１つの情報単
位中の各ビットまたは複数の連続するビット列が、その
並び順にそれぞれ異なる事象における物理状態を表意
し、任意のビットが、連続する複数の情報単位における
時系列的構成によって、所定のビット長でデジタル変換
された１つの物理量を表意することを特徴とする。

【００４８】また、前記所定のビット長でデジタル変換
されたデータは、前記情報単位をｎビットとした場合、
本シリアル通信システムの通信速度の１／（２×ｎ）以
下の速度で通信ライン上に送出し、受信側において所定
の手順によって低域ろ波し、情報を構築することを特徴
とする。

【００４９】さらに、前記データの送出手段として、所
定の通信レートでシリアル送出する機能を有するＡ／Ｄ
変換器、またはＡ／Ｄ変換器を内蔵するか、もしくは前
記所定の通信レートで所定数のポートより時系列的に２
値送出することができる処理装置を通信ライン上に具備
し、受信手段としては、１つの情報単位中の所定のビッ
トまたはビット列を、受信情報単位順に時系列的にメモ
リ上に展開し、所定のビット長のデジタル変換データを
再現するプログラムを有する処理装置を具備しているこ
とを特徴とする。

【００５０】本発明では、任意の複数のビットからなる
１つのシリアル通信データ単位において送出順に、各ビ
ットもしくは連続するビット列がそれぞれ独立した事象
の物理量を表すようにし、かつ、それら各ビットもしく
は連続するビット列は連続する複数のシリアル通信デー
タ単位の時系列的並びによって、所定のビット長でデジ
タル変換された１つの物理量を表意するようにすること
で、２値の時系列データ並びによるシリアル通信であり
ながら、かつ、１つのシリアル通信データ単位中、各ビ
ットまたはビット列がそれぞれ特定の事象の物理量を表
すようにした手順設定のシステムにおいても、所定のビ
ット長でデジタル変換されたアナログ的物理量を伝達す
ることを可能とする。

【００５１】

【発明の実施の形態および実施例】図１は、本発明の第
１実施例におけるシリアル通信システムの構成例を示す
ブロック図である。なお、この図１は、本発明の実施例
として説明する上で必要となる構成要素を概念的に図示
したものである。

【００５２】また、図２は、この第１実施例におけるシ
リアル通信システム中のメモリマップを示す説明図であ
り、図３は、この第１実施例におけるシリアル通信シス
テムのホストコントローラとシリアル通信コントローラ
間の通信フォーマットを示す説明図である。

【００５３】図１において、シリアル通信コントローラ
５０２には、Ａ／Ｄ変換器５０６およびセンサ５０４が
接続されている。Ａ／Ｄ変換器５０６のＡ／Ｄ入力ポー
トにはサーミスタ５０７が接続されている。

【００５４】サーミスタ５０７の情報を得る場合、ホス
トコントローラ５０１は、ＣＬＫラインに所定の周波数
のパルス列を送出する。そのパルス列に同期してホスト
コントローラ５０１は、シリアル通信コントローラ５０
２に対し、所定の通信フォーマットによってＡ／Ｄ変換
器５０６およびセンサ５０４についてのデータを送信す
るよう命令を行なう。

【００５５】ここでは、Ａ／Ｄ変換器５０６は８ビット
の分解能を持ち、シリアル通信ラインの１フレームで扱
えるデータ長を８ビットとし、ホストコントローラ５０
１では８ビット単位のデータ長で受信データを扱うもの
とする。

【００５６】Ａ／Ｄ変換器５０６とシリアル通信コント
ローラ５０２間の通信レート（以下、通信レート２とい
う）は、ホストコントローラ５０１とシリアル通信コン
トローラ間の通信レート（以下、通信レート１という）
の１／（８＋３＋α）の速度とする。なお、８は１フレ
ーム内のデータビット数、３はアドレス、スタートビッ
ト、ストップビット等の制御ビット数、αはフレーム内
の休止期間をビット相当分で表したものである。

【００５７】通信レート１における第１のフレームＦ１
において、Ａ／Ｄ変換器５０６はデータレジスタの所定
の１ビット（Ｂ０（７）：図２）をＦ１の期間ポート出
力し、シリアル通信コントローラ５０２に送出する。シ
リアル通信コントローラ５０２は、第１のフレームＦ１
にセンサ５０４のデータとともに、Ａ／Ｄ変換器５０６
のデータＢ０（７）を送出し、ホストコントローラ５０
１に入力する。

【００５８】ホストコントローラ５０１は、フレームＦ
１のデータとスタートビット、シリアルコントローラの
アドレス、ストップビットを判別し、データをデータ受
信レジスタに入力する（図２、図３参照）。

【００５９】以下、同様に第８のフレームＦ８までそれ
ぞれ行ない、Ａ／Ｄ変換器５０６のデータレジスタのデ
ータをホストコントローラ５０１のデータ受信レジスタ
Ｒ１〜Ｒ８に送信する。

【００６０】ホストコントローラ５０１では、予め設定
された通信フレーム数、データ受信レジスタ数等の情報
によって、データ受信レジスタ中のＡ／Ｄ変換器５０６
についてのデータを取り出し、データレジスタに書き込
むことで変換される。以後、データレジスタのデータ
は、１つの情報単位として扱われる。

【００６１】ホストコントローラ５０１に接続されるシ
リアルコントローラの数は任意である。また、本実施例
では、ホストコントローラに接続される通信ノード数は
１チャンネルのみであるが、複数のチャンネルを持つこ
とも可能であり、ホストコントローラは、時分割でそれ
ぞれのノードに効率的にアクセスすることによって通信
を制御する。

【００６２】ここで、シリアル通信コントローラにつな
がるＡ／Ｄ変換器およびセンサ等の負荷の数、Ａ／Ｄ変
換器の分解能、シリアル通信ラインにおけるフレームフ
ォーマット、ホストコントローラ５０１で扱えるデータ
長は任意に構成可能であることは言うまでもない。

【００６３】次に、本発明の第２実施例について説明す
る。

【００６４】図４は、本発明の第２実施例におけるシリ
アル通信システムの構成例を示すブロック図である。な
お、この図４は、本発明の実施例として説明する上で必
要となる構成要素を概念的に図示したものである。

【００６５】また、図５は、この第２実施例におけるシ
リアル通信システム中のメモリマップを示す説明図であ
る。なお、この第２実施例におけるシリアル通信システ
ムのホストコントローラとシリアル通信コントローラ間
の通信フォーマットは、図３と同様であるものとする。

【００６６】図４において、シリアル通信コントローラ
８０２には１ラインのデータラインによってマイクロコ
ントローラ８０６にポート接続されている。マイクロコ
ントローラ８０６はＡ／Ｄ変換機能を持ち、Ａ／Ｄ入力
ポートにはサーミスタ８０７が接続されている。

【００６７】サーミスタ８０７の情報を得る場合、ホス
トコントローラ８０１はＣＬＫラインに所定の周波数の
パルス列を送出する。そのパルス列に同期してホストコ
ントローラ８０１は、シリアル通信コントローラ８０２
に対し、所定の通信フォーマットによってマイクロコン
トローラ８０６およびセンサ８０４についてのデータを
送信するよう命令を行なう。

【００６８】ここで、マイクロコントローラ８０６は、
８ビット分解能のＡ／Ｄ変換機能を持ち、シリアル通信
ラインの１フレームで扱えるデータ長を８ビットとし、
ホストコントローラ８０１では８ビット単位のデータ長
で受信データを扱うものとする。

【００６９】マイクロコントローラ８０６とシリアル通
信コントローラ８０２間の通信レート（以下、通信レー
ト２という）は、ホストコントローラ８０１とシリアル
通信コントローラ間の通信レート（以下、通信レート１
という）の１／（８＋３＋α）の速度とする。なお、８
は１フレーム内のデータビット数、３はアドレス、スタ
ートビット、ストップビット等の制御ビット数、αはフ
レーム内の休止期間をビット相当分で表したものであ
る。

【００７０】通信レート１における第１のフレームＦ１
において、マイクロコントローラ８０６は１ラインのデ
ータラインを用いてデータレジスタの所定の１ビット
（Ｂ０（７）：図５）をＦ１の期間ポート出力し、シリ
アル通信コントローラ８０２に送出する。シリアル通信
コントローラ８０２は、第１のフレームＦ１にセンサ８
０４のデータとともにマイクロコントローラ８０６のデ
ータＢ０（７）をＣＬＫに同期して送出し、ホストコン
トローラ８０１に入力する。

【００７１】ホストコントローラは、フレームＦ１のデ
ータとスタートビット、シリアルコントローラのアドレ
ス、ストップビットを判別し、データをデータ受信レジ
スタに入力する（図５、図３参照）。

【００７２】第２のフレームＦ２において、マイクロコ
ントローラ８０６はデータレジスタの所定の１ビット
（Ｂ０（６）：図５）をＦ２の期間ポート出力し、シリ
アル通信コントローラ８０２に送出する。

【００７３】シリアル通信コントローラ８０２は、セン
サ８０４のデータとともにマイクロコントローラ８０６
のデータＢ０（７）をＣＬＫに同期して送出し、ホスト
コントローラ８０１に入力する。ホストコントローラ
は、フレームＦ２のデータとスタートビット、シリアル
コントローラのアドレス、ストップビットを判別し、デ
ータをデータ受信レジスタに入力する。

【００７４】以下、同様に第８のフレームＦ８までそれ
ぞれ行ない、マイクロコントローラ８０６のデータレジ
スタのデータをホストコントローラ８０１のデータ受信
レジスタＲ１〜Ｒ８に送信する。

【００７５】ホストコントローラ８０１では、予め設定
された通信フレーム数、データ受信レジスタ数等の情報
によって、データ受信レジスタ中のマイクロコントロー
ラ８０６についてのデータを取り出し、データレジスタ
に書き込むことでサーミスタ８０７の情報として保存さ
れる。以後、データレジスタのデータは１つの情報単位
として扱われる。

【００７６】なお、ホストコントローラに接続されるシ
リアルコントローラの数は任意である。また、本実施例
では、ホストコントローラに接続される通信ノード数は
１チャンネルのみであるが、複数のチャンネルを持つこ
とも可能であり、ホストコントローラは、時分割で、そ
れぞれのノードに効率的にアクセスすることによって通
信を制御する。

【００７７】また、シリアル通信コントローラに接続さ
れるマイクロコントローラおよびセンサ等の負荷の数、
マイクロコントローラのＡ／Ｄ変換機能の分解能、シリ
アル通信ラインにおけるフレームフォーマット、ホスト
コントローラ８０１で扱えるデータ長、マイクロコント
ローラに接続されるサーミスタ等の負荷の数は任意に構
成可能である。

【００７８】次に、本発明の第３実施例について説明す
る。

【００７９】図６は、本発明の第３実施例におけるシリ
アル通信システムの構成例を示すブロック図である。な
お、この第３実施例の構成は、上記第２実施例における
システムと同様であるが、マイクロコントローラに通信
負荷を重くさせない場合、また、マイクロコントローラ
の速度がシリアル通信システムよりも遅い場合について
説明する。

【００８０】また、図７は、この第３実施例におけるシ
リアル通信システム中のメモリマップを示す説明図であ
る。なお、この第３実施例におけるシリアル通信システ
ムのホストコントローラとシリアル通信コントローラ間
の通信フォーマットは、図３と同様であるものとする。

【００８１】図６において、シリアル通信コントローラ
１００２には１ラインのデータラインによってマイクロ
コントローラ１００６の一般的なＩ／Ｏポートに接続さ
れている。マイクロコントローラ１００６は、Ａ／Ｄ変
換機能を持つ。マイクロコントローラ１００６のＡ／Ｄ
入力ポートには、サーミスタ１００７が接続されてい
る。

【００８２】そして、サーミスタ１００７の情報を得る
場合、ホストコントローラ１００１は、ＣＬＫラインに
所定の周波数のパルス列を送出する。そのパルス列に同
期してホストコントローラ１００１はシリアル通信コン
トローラ１００２に対し、所定の通信フォーマットによ
ってマイクロコントローラ１００６およびセンサ１００
４についてのデータを送信するよう命令を行なう。

【００８３】ここで、マイクロコントローラ１００６
は、８ビットの分解能のＡ／Ｄ変換機能を持つものとす
る。シリアル通信ラインの１フレームで扱えるデータ長
を８ビットとする。ホストコントローラ１００１では、
８ビット単位のデータ長で受信データを扱うものとす
る。

【００８４】マイクロコントローラ１００６は、シリア
ル通信コントローラ１００２に対し、ホストコントロー
ラ１００１とシリアル通信コントローラ間の通信レート
に関係するＮ期間ごとに、Ａ／Ｄ変換後のデジタルデー
タを順次切り替えてポート出力する。

【００８５】また、Ｎは時間を表し、（８＋３＋α）×
Ｋである。なお、８は１フレーム内のデータビット数、
３はアドレス、スタートビット、ストップビット等の制
御ビット数、αはフレーム内の休止期間をビット相当分
で表したもの、ＫはＮの時間中に通信する通信フォーマ
ットの数である。

【００８６】マイクロコントローラ１００６は、データ
レジスタの所定の１ビット（Ｂ０（７）：図７）を、例
えばタイマによって時間管理されたＮの期間ポート出力
し、シリアル通信コントローラ１００２に送出する。

【００８７】シリアル通信コントローラ１００２は、所
定の通信フォーマットによってセンサ１００４のデータ
とともにマイクロコントローラ１００６のデータＢ０
（７）をＣＬＫに同期して送出し、ホストコントローラ
１００１に入力する。

【００８８】ホストコントローラ１００１は、データと
スタートビット、シリアルコントローラのアドレス、ス
トップビットを判別し、データをデータ受信レジスタに
入力する。

【００８９】ここで、シリアル通信コントローラ１００
２についてはＮの期間中にＫ個のデータをホストコント
ローラ１００１に送出することになるが、Ｂ０（７）は
Ｎの期間中は同じデータであるため変化しないが、セン
サ１００４のデータは随時変化することになる。

【００９０】そこでホストコントローラ１００１は、Ｎ
の期間中に送出されたＫ個のデータの中から所定のタイ
ミングで任意のＢ０（７）を取り出し、データレジスタ
に書き込む。

【００９１】マイクロコントローラ１００６は、次のＮ
期間Ｂ０（６）をポート出力し、シリアル通信コントロ
ーラ１００２に送出する。

【００９２】以下、上記と同様な処理を行ない、Ｂ０
（０）までの８ビットのデータをデータレジスタに書き
込む。ホストコントローラ１００１では、予め設定され
た通信フレーム数、データ受信レジスタ数等の情報によ
って、データ受信レジスタ中のマイクロコントローラ１
００６についてのデータの取り出し、データレジスタに
書き込むことでサーミスタ１００７の情報として保存さ
れる。以後、データレジスタのデータは１つの情報単位
として扱われる。

【００９３】以上によればマイクロコントローラは所定
の時間Ｎの時間間隔で順次ポート出力すればよく、ＣＰ
Ｕに対する通信の負荷率が軽減され、他のジョブへの影
響を最小限に抑えることが可能になる。

【００９４】また、ホストコントローラと通信コントロ
ーラで混成される特定のプロトコルのシリアル通信シス
テムに対し、特に専用のハードウエアもしくはシリアル
通信ポートを持つことのない一般のマイクロコントロー
ラでも通常のＩ／Ｏポートからシリアル通信システムに
参加することが可能になる。

【００９５】なお、ホストコントローラに接続されるシ
リアルコントローラの数は任意である。また、本実施例
では、ホストコントローラに接続される通信ノード数は
１チャンネルのみであるが、複数のチャンネルを持つこ
とも可能であり、ホストコントローラは、時分割で、そ
れぞれのノードに効率的にアクセスすることによって通
信を制御する。

【００９６】また、シリアル通信コントローラに接続さ
れるマイクロコントローラおよびセンサ等の負荷の数、
マイクロコントローラのＡ／Ｄ変換機能の分解能、マイ
クロコントローラがデータをポート出力する時間Ｎ、シ
リアル通信ラインにおけるフレームフォーマット、ホス
トコントローラ１００１で扱えるデータ長、マイクロコ
ントローラに接続されるサーミスタ等の負荷の数は任意
である。

【００９７】

【発明の効果】以上のように、本発明によれば、シリア
ルの通信システムにおいて従来扱うことができなかった
アナログデータを取り扱うことができるようになり、シ
ステム内の膨大なワイヤーハーネスを削減でき、ハーネ
スコストの増大を防ぐことができ、生産性のよい装置を
提供できる効果がある。

【図面の簡単な説明】

【図１】本発明の第１実施例のシステム構成を示すブロ
ック図である。

【図２】上記第１実施例におけるシリアル通信システム
中のメモリマップを示す説明図である。

【図３】本発明の各実施例におけるシリアル通信システ
ムのホストコントローラとシリアル通信コントローラ間
の通信フォーマットを示す説明図である。

【図４】本発明の第２実施例のシステム構成を示すブロ
ック図である。

【図５】上記第２実施例におけるシリアル通信システム
中のメモリマップを示す説明図である。

【図６】本発明の第３実施例のシステム構成を示すブロ
ック図である。

【図７】上記第３実施例におけるシリアル通信システム
中のメモリマップを示す説明図である。

【図８】従来例のシステム構成を示すブロック図であ
る。

【図９】上記従来例におけるシリアル通信システム中の
メモリマップを示す説明図である。

【図１０】他の従来例のシステム構成を示すブロック図
である。

【図１１】上記他の従来例に設けられるフォトインタラ
プタ形式のセンサを示す回路図である。

【図１２】上記他の従来例における通信フォーマットを
示す説明図である。

【符号の説明】

５０１、８０１、１００１…ホストコントローラ、 ５０２、５０３、８０２、８０３、１００２、１００３
…シリアル通信コントローラ、 ５０４、５０５、８０４、８０５、１００４、１００５
…センサ、 ５０６…Ａ／Ｄ変換器、 ５０７、８０７、１００７…サーミスタ、 ８０６、１００６…マイクロコントローラ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 所定数の２値データ並びによって１つの
   情報単位を構成し、これを１つのデータ送信ライン上に
   時系列的に送出するシリアル通信システムにおいて、 前記２値データの１つの情報単位中の各ビットまたは複
   数の連続するビット列が、その並び順にそれぞれ異なる
   事象における物理状態を表意し、 任意のビットが、連続する複数の情報単位における時系
   列的構成によって、所定のビット長でデジタル変換され
   た１つの物理量を表意することを特徴とするシリアル通
   信システム。
2. 【請求項２】 前記１において、 前記所定のビット長でデジタル変換されたデータは、前
   記情報単位をｎビットとした場合、本シリアル通信シス
   テムの通信速度の１／（２×ｎ）以下の速度で通信ライ
   ン上に送出し、受信側において所定の手順によって低域
   ろ波し、情報を構築することを特徴とするシリアル通信
   システム。
3. 【請求項３】 請求項１または２において、 前記データの送出手段として、所定の通信レートでシリ
   アル送出する機能を有するＡ／Ｄ変換器、またはＡ／Ｄ
   変換器を内蔵するか、もしくは前記所定の通信レートで
   所定数のポートより時系列的に２値送出することができ
   る処理装置を通信ライン上に具備し、 受信手段としては、１つの情報単位中の所定のビットま
   たはビット列を、受信情報単位順に時系列的にメモリ上
   に展開し、所定のビット長のデジタル変換データを再現
   するプログラムを有する処理装置を具備していることを
   特徴とするシリアル通信システム。