KR100846352B1 - 4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치 - Google Patents

4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치 Download PDF

Info

Publication number
KR100846352B1
KR100846352B1 KR1020060136303A KR20060136303A KR100846352B1 KR 100846352 B1 KR100846352 B1 KR 100846352B1 KR 1020060136303 A KR1020060136303 A KR 1020060136303A KR 20060136303 A KR20060136303 A KR 20060136303A KR 100846352 B1 KR100846352 B1 KR 100846352B1
Authority
KR
South Korea
Prior art keywords
signal
framing
pci
deframing
bit
Prior art date
Application number
KR1020060136303A
Other languages
English (en)
Other versions
KR20080061499A (ko
Inventor
조상욱
김진규
박성주
이현빈
박창원
전기만
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020060136303A priority Critical patent/KR100846352B1/ko
Priority to US11/926,446 priority patent/US20080162767A1/en
Publication of KR20080061499A publication Critical patent/KR20080061499A/ko
Application granted granted Critical
Publication of KR100846352B1 publication Critical patent/KR100846352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈로서, 32 비트 데이터 입력 신호를 수신하는 프레이밍 입력 데이터 수신부와, 상기 32 비트 데이터 입력 신호를 쉬프트하여 24 비트 쉬프트 신호와 상기 32 비트 데이터 입력 신호의 LSB(Least Significant Byte)인 8 비트 쉬프트-아웃 신호를 출력하는 쉬프트 수행부와, 8비트 쉬프트-인 신호를 입력받아 MSB(Most Significant Byte)로 지정하고 상기 쉬프트 수행부의 상기 24 비트 쉬프트 신호를 추가하여 32비트 프레이밍 기초 신호를 생성하는 프레이밍 기초 신호 생성부와, 상기 프레이밍 기초 신호에 대해서 구분자 또는 패드 신호의 삽입을 제어하는 프레이밍 제어 신호를 생성하는 프레이밍 제어부와, 상기 프레이밍 제어 신호를 기초로 상기 프레이밍 기초 신호를 연산하여 32비트 PCI-EXPRESS 프레임 포맷 신호로 출력하는 프레이밍 데이터 출력부를 포함하는 4X PCI-EXPRESS 프레임 변환 모듈에 관한 것이다.
본 발명에 따르면, 고속의 데이터 처리를 위한 PCI-Express에서 구분자 및 PAD 처리 뿐만 아니라 4X 프레임 변환 및 프레임 포맷 구성 및 해체를 위한 배열/역배열(Arrangement /Rearrangement)을 수행하여 재구성 및 확장이 용이하도록 구성되며 예컨대 파이프라인 형태로 구성하여 32X로 확장 구성하였을 경우에도 250 MHz 클럭을 사용하여 지연 없이 동작 가능하다.
PCI-Express, 프레이머, 디프레이머, 배열/역배열, 구분자, 확장, 재구성

Description

4 Ｘ ＰＣＩ―ＥＸＰＲＥＳＳ 프레임 변환 모듈 및 이를 이용한 ＰＣＩ―ＥＸＰＲＥＳＳ 프레임 변환 장치{4X FRAMER-DEFRAMER MODULE FOR PCI-EXPRESS AND 4X FRAMER-DEFRAMER DEVICE USING THE SAME}
도 1a 내지 도 1b는 종래의 PCI-EXPRESS 4X 프레임 포맷의 예시적인 구성을 나타내는 도면.
도 2a 내지 도 2d는 종래의 PCI-EXPRESS 12X 프레임 포맷의 예시적인 구성을 나타내는 도면.
도 3a 내지 도 3b는 종래의 PCI-EXPRESS 프레임 변환 장치에 의한 프레이밍 또는 디프레이밍의 예시적인 구성을 나타내는 도면.
도 4는 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 블록도.
도 5는 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 프레이밍 데이터 출력부의 예시적인 블록도.
도 6 내지 도 7은 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 구현예를 나타내는 도면.
도 8은 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 블록도.
도 9는 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 디프레이밍 데이터 출력부의 예시적인 블록도.
도 10 내지 도 11은 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 구현예를 나타내는 도면.
도 12는 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈을 8개 연결하여 32X PCI-EXPRESS 프레임 변환 장치를 구현한 예를 나타내는 도면.
도 13은 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈을 8개 연결하여 32X PCI-EXPRESS 프레임 변환 장치를 구현한 예를 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
100: PCI Express 프레임 변환 장치
200: 4X PCI-EXPRESS 프레임 변환 모듈
210: 프레이밍 입력 데이터 수신부 230: 쉬프트 수행부
250: 프레이밍 기초 신호 생성부 270: 프레이밍 제어부
290: 프레이밍 데이터 출력부 291: 8비트 레지스터
292: 끝 구분자 다중화부 293: 시작 구분자 다중화부
295: 제1 레지스터 296: 패드 다중화부
297: 제2 레지스터 299: 프레이밍 출력부
300: 4X PCI-EXPRESS 프레임 변환 모듈
310: 디프레이밍 입력 데이터 수신부 330: 쉬프트 수행부
350: 디프레이밍 기초 신호 생성부 370: 디프레이밍 제어부
390: 디프레이밍 데이터 출력부 391: 제1 레지스터
393: 쉬프트 다중화부 395: 제2 레지스터
397: 디프레이밍 출력부
본 발명은 4X PCI-EXPRESS 프레임 변환 모듈 및 이를 이용한 PCI-EXPRESS 프레임 변환 장치에 관한 것으로, 더욱 구체적으로는 고속의 데이터 처리를 위한 PCI-Express에서 구분자 및 PAD 처리 뿐만 아니라 4X 프레임 변환 및 프레임 포맷 구성 및 해체를 위한 배열/역배열을 수행하여 재구성 및 확장이 용이하도록 구성되며 예컨대 파이프라인 형태로 구성하여 32X로 확장 구성하였을 경우에도 250 MHz 클럭을 사용하여 지연 없이 동작 가능한 4X PCI-EXPRESS 프레임 변환 모듈 및 이를 이용한 PCI-EXPRESS 프레임 변환 장치에 관한 것이다.
초고속으로 발전하는 정보 통신 기술과 인터넷 서비스 수요의 급증으로 인하여 데이터 처리 속도와 처리량의 요구 또한 나날이 급증하고 있다.
이에 따라 고성능 서버, 대용량 저장장치 또는 공유 버스 구조로 인한 시스템 성능 향상의 한계를 극복하기 위한 고속 데이터 입출력(I/O) 기술에 대한 필요성이 커지고 있다.
이러한 필요성 특히 공유 버스의 한계를 극복하기 위한 필요성에 의해서 다양한 방식이 제안되어 구현되고 있다.
PCI-Express 버스는 인텔(Intel), 컴팩(Compaq), HP(Hewlett-Packard), 마이크로소프트(Microsoft) 등의 회사에 의해서 형성된 컨소시엄에서 제안된 기술로서 3세대 I/O로 지칭되고 있다. 이러한 PCI-Express 버스 기술은 특히 시스템 내부의 성능 향상에 초점을 맞추고 있다.
PCI-Express 버스 기술에 대해서 좀 더 상세히 설명하면 다음과 같다.
PCI-Express는 종래의 메시지 기반의 병렬 공유 버스 구조가 아닌 패킷 기반의 직렬 스위치 구조를 사용하고, 클라이언트-서버가 아닌 P2P(peer-to-peer) 구조로써, SAN(System Area Network 또는 Storage Area Network)을 위해 설계되었다. 그리고 PCI 버스의 모든 메커니즘을 포함하고 있기 때문에 기존의 PCI 디바이스를 그대로 사용할 수 있다는 장점이 있다. PCI-Express의 특징은 다음 표 1과 같다.
항목 특징
커버리지 영역 시스템 내부
전송 모드 Full-duplex
링크 길이 20 cm 까지
링크 폭 1, 2, 4, 8, 12, 16 및 32x
시그널링 속도 2.5 Gbps
원시 데이터 대역폭 5 Gbps 내지 160 Gbps
시스템 하이어아키 P2P, 메모리 맵 트리
시스템 소프트웨어 인터페이스 Low Level Load/Store
PCI-Express는 트랜잭션(Transaction), 데이터 링크(Data Link), 물리(Physical) 계층을 포함하고 있고, 8b/10b 인코더/디코더와 직렬화기/역직렬화기(Serializer/Deserializer, 이하 "SerDes")를 사용한다.
이 경우 송신부는 병렬 데이터를 인코딩한 후 직렬로 변환하여 송신하고, 수신부는 직렬 데이터를 병렬로 변환하여 디코딩하여 처리한다.
패킷을 송수신하기 위해서는 패킷의 처음과 끝을 나타내는 특정 패턴, 즉, 구분자(Delimiter)를 추가하거나 삭제 하는 과정이 필요하다.
PCI-Express에서 사용되는 구분자 기호와 PAD는 다음 표 2와 같다.
PCI Express 심볼 Code Name K Hex Value
STP K27.7 1 FB
SDP K28.2 1 5C
END K29.7 1 FD
EDB K30.7 1 FE
PAD K23.7 1 F7
여기서 "Code Name"은 8b/10b 전송 코드의 이름이며, 'K'는 '1'인 경우 특별 제어 캐릭터를 나타내며, '0'인 경우 데이터 캐릭터를 나타낸다. 또한 PCI Express 심볼의 경우 "STP"는 트랜잭션 계층 패킷의 시작을 나타내고, "SDP"는 데이터 링크 계층 패킷의 시작을 나타내고, "END"는 양호 패킷(Good Packet)의 종료를, "EDB"는 불량 패킷(Bad Packet)의 종료를 나타낸다. "PAD"는 패드를 나타낸다.
이러한 PCI-Express 버스에 관한 기술은 시스템 내부의 성능 향상에만 초점을 맞추고 있다. 따라서 시스템 내부 및 외부와의 연결시 보다 향상된 성능을 얻기 위해 마인드스피드 테크놀로지(MindSpeed Technology), 래티스 세미컨덕터(Lattice Semiconductor), 사이프러스 세미컨덕터(Cypress Semiconductor) 등에서 SerDes 칩 또는 코어를 개발하였다. 그러나 이러한 SerDes 칩 또는 코어의 경우 4X 이상에서는 프레이밍/디프레이밍(Framing/Deframing) 기능을 지원하지 않는다.
이에 대해서 좀더 상세히 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래의 PCI-EXPRESS 4X 프레임 포맷의 예시적인 구성을 나타내는 도면이고, 도 2a 내지 도 2d는 종래의 PCI-EXPRESS 12X 프레임 포맷의 예시적인 구성을 나타내는 도면이다.
도 1a 내지 도 1b 또는 도 2a 내지 도 2d에서 "MSB"(Most Significant Byte)는 "LSB"(Least Significant Byte)는 각각 최상위 바이트와 최하위 바이트를 나타낸다. 또한 "Time"은 위 부분에서 아래 부분으로 클럭이 진행함을 나타낸다.
PCI-Express의 데이터 링크 패킷은 모두 6 바이트로 고정되어 있으며, 트랜잭션 패킷은 가변 길이로 도면 1과 2의 예보다 더 크거나 작을 수 있으며, 헤더, 데이터 페이로드, CRC를 합쳐서 (4n + 2) 바이트의 크기를 갖는다.
따라서 도 1a 내지 도 1b 또는 도 2a 내지 도 2d에 도시된 PCI-Express 프레임 포맷은 시작 구분자(Start Delimiter, "Start") 1 바이트와 끝 구분자(End Delimiter, "End") 1 바이트를 포함하여 항상 4 바이트의 배수를 유지하게 된다.
즉 도 1a 내지 도 1b에 도시되듯이 4X 프레임 포맷의 경우 시작 구분자와 끝 구분자는 각각 1번 레인(Lane)과 4번 레인에 위치해야 하고, 도 2a 내지 도 2d에 도시되듯이 12X 프레임 포맷인 경우에는 시작 구분자는 1번 레인에 위치해야 하며, 끝 구분자는 4번, 8번 또는 12번 레인에 위치해야 하며, 나머지 빈 부분은 PAD로 채워져야 한다.
도 3a 내지 도 3b는 종래의 4X PCI-EXPRESS 프레임 변환 장치에 의한 프레이밍 또는 디프레이밍의 예시적인 구성을 나타내는 도면이다.
도시되듯이 4X 프레임에 대해서 종래의 4X PCI-EXPRESS 프레임 변환 장치(100)에 의해서 프레이밍 또는 디프레이밍이 수행된다.
도 3a의 프레이밍의 경우 4X PCI-EXPRESS 프레임 변환 장치(100)에 의해서 배열 및 구분자 삽입이 수행된다. 이 경우 시작 구분자 삽입에 따라서 데이터가 순방향으로 한 바이트씩 쉬프트된다. 따라서 LSB 바이트는 다음 행의 MSB 바이트 부분으로 이동하게 된다.
도 3b의 디프레이밍의 경우 종래의 4X PCI-EXPRESS 프레임 변환 장치(100)에 의해서 재배열 및 구분자 삭제가 수행된다. 이 경우 시작 구분자 및 끝 구분자의 삭제에 따라서 데이터가 재배열되어 역방향으로 한 바이트씩 쉬프트된다. 따라서 MSB 바이트는 이전 행의 LSB 바이트 부분으로 이동하게 된다.
이와 같이 4X 프레임의 경우 배열/재배열과 구분자의 삽입 또는 삭제에 의해서 프레이밍과 디프레이밍이 가능하다.
하지만 12X 프레임 이상인 경우에는 도 2a 내지 도 2d에 도시되듯이 끝 구분자의 위치가 일정하지 않으며 또한 PAD의 추가 또는 삭제를 고려하여야 한다.
또한 4X 이상의 다중 레인에 있어서 해당 레인에 특정 구분자를 붙이거나 제거해야 하기 때문에 패킷의 재배열 및 PAD 처리 등의 기능이 필요하나 PCI-Express에서 지원하는 다중 레인의 프레이밍/디프레이밍 기능 구현에 대해서는 아직 지원되지 않고 있다.
또한 4X 이상의 다중 레인에 있어서 구분자 및 PAD 처리 뿐만 아니라 프레임 포맷의 구성 또는 해체를 위한 배열/역배열이 수행되지 못하므로 재구성 및 확장 가능성에 제한이 되는 문제점이 있다.
따라서 종래의 4X PCI-EXPRESS 프레임 변환 장치(100)는 4X 프레임 포맷의 경우에만 적용될 수 있으며, 8X 또는 12X 이상의 다중 레인에 대해서는 적용되지 못하는 문제점이 있다. 이러한 경우 레인이 증가할 때마다 종래의 PCI-EXPRESS 프레임 변환 장치(100)에 대해서 새로운 설계를 통하여 처리가 가능하지만 설계 시간과 비용의 단축 및 재사용 가능성을 고려하면 다중 레인으로 확장 가능한 4X PCI-EXPRESS 프레임 변환 장치에 대한 필요성이 커지고 있다.
본 발명의 목적은 고속의 데이터 처리를 위한 PCI-Express에서 구분자 및 PAD 처리 뿐만 아니라 4X 프레임 변환 및 프레임 포맷 구성 및 해체를 위한 배열/역배열을 수행하여 재구성 및 확장이 용이하도록 구성되며 예컨대 파이프라인 형태로 구성하여 32X로 확장 구성하였을 경우에도 250 MHz 클럭을 사용하여 지연 없이 동작 가능한 4X PCI-EXPRESS 프레임 변환 모듈 및 이를 이용한 PCI-EXPRESS 프레임 변환 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈로서, 32 비트 데이터 입력 신호를 수신하는 프레이밍 입력 데이터 수신부와, 상기 32 비트 데이터 입력 신호를 쉬프트하여 24 비트 쉬프트 신호와 상기 32 비트 데이터 입력 신호의 LSB(Least Significant Byte)인 8 비트 쉬프트-아웃 신호를 출력하는 쉬프트 수행부와, 8비트 쉬프트-인 신호를 입력받아 MSB(Most Significant Byte)로 지정하고 상기 쉬프트 수행부의 상기 24 비트 쉬프트 신호를 추가하여 32비트 프레이밍 기초 신호를 생성하는 프레이밍 기초 신호 생성부와, 상기 프레이밍 기초 신호에 대해서 구분자 또는 패드 신호의 삽입을 제어하는 프레이밍 제어 신호를 생성하는 프레이밍 제어부와, 상기 프레이밍 제어 신호를 기초로 상기 프레이밍 기초 신호를 연산하여 32비트 PCI-EXPRESS 프레임 포맷 신호로 출력하는 프레이밍 데이터 출력부를 포함하는 4X PCI-EXPRESS 프레임 변환 모듈을 제공한다.
본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 프레이밍 제어부는 상기 8 비트 쉬프트-아웃 신호를 연결하여 상기 8비트 쉬프트-인 신호로서 입력하도록 제어할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 프레이밍 제어부는 외부의 다른 4X PCI-EXPRESS 프레임 변환 모듈의 8 비트 쉬프트-아웃 신호를 연결하여 상기 8비트 쉬프트-인 신호로서 입력하도록 제어할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 프레이밍 제어 신호는 상기 구분자의 삽입을 위한 구분자 제어 신호를 포함하는 것이고, 상기 프레이밍 데이터 출력부는 상기 구분자 제어 신호를 기초로 상기 프레이밍 기초 신호의 해당 레인을 다중화하여 상기 PCI-EXPRESS 프레임 포맷 신호로 출력할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 구분자 제어 신호는 시작 구분자 제어 신호 또는 끝 구분자 제어 신호이며, 상기 프레이밍 데이터 출력부는 상기 시작 구분자 제어 신호를 기초로 상기 프레이밍 기초 신호의 MSB를 다중화하거나 상기 끝 구분자 제어 신호를 기초로 상기 프레이밍 기초 신호의 LSB를 다중화하여 상기 PCI-EXPRESS 프레임 포맷 신호로 출력할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 프레이밍 제어 신호는 상기 패드 신호의 삽입을 위한 패드 제어 신호를 포함하는 것이고, 상기 프레이밍 데이터 출력부는 상기 패드 제어 신호를 기초로 상기 프레이밍 기초 신호의 해당 레인을 다중화하여 상기 PCI-EXPRESS 프레임 포맷 신호로 출력할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 프레이밍 제어부는 상기 4X PCI-EXPRESS 프레임 변환 모듈의 배치에 따라서 생성되는 모드 제어 신호를 기초로 상기 프레이밍 제어 신호를 생성할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 프레이밍 제어부는 PCI-EXPRESS 데이터 링크 계층 또는 트랜잭션 계층으로부터의 제어 신호를 기초로 상기 프레이밍 제어 신호를 생성할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 프레이밍 기초 신호 생성부는 32 비트 레지스터일 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 프레이밍 데이터 출력부는, 상기 프레이밍 기초 신호의 MSB를 저장하는 8비트 레지스터와, 상기 프레이밍 기초 신호의 LSB를 상기 프레이밍 제어 신호를 기초로 다중화하는 끝 구분자 다중화부와, 상기 8비트 레지스터 또는 상기 프레이밍 기초 신호의 MSB를 상기 프레이밍 제어 신호를 기초로 다중화하는 시작 구분자 다중화부와, 상기 프레이밍 기초 신호를 상기 끌 구분자 다중화부 및 상기 시작 구분자 다중화부에 의해서 다중화된 프레이밍 중간 신호를 저장하는 제1 레지스터와, 상기 프레이밍 중간 신 호의 일부 레인을 상기 프레이밍 제어 신호를 기초로 다중화하는 패드 다중화부와, 상기 프레이밍 중간 신호가 상기 패드 다중화부에 의해서 다중화된 프레이밍 결과 신호를 저장하는 제2 레지스터와, 상기 제2 레지스터의 상기 프레이밍 결과 신호 중에서 상기 32비트 PCI-EXPRESS 프레임 포맷 신호를 출력하는 프레이밍 출력부를 포함할 수 있다.
또한 본 발명은 프레이밍을 위한 PCI-EXPRESS 프레임 변환 장치로서, 전술한 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈을 다수개 포함하며, 상기 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-아웃 신호가 이웃한 다른 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-인 신호로 인가되도록 체인 형태로 연결되는 것인 PCI-EXPRESS 프레임 변환 장치를 제공한다.
또한 본 발명은 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈로서, 32비트 PCI-EXPRESS 프레임 포맷 입력 신호를 수신하는 디프레이밍 입력 데이터 수신부와, 상기 32비트 PCI-EXPRESS 프레임 포맷 입력 신호를 쉬프트하여 상기 32비트 PCI-EXPRESS 프레임 포맷 입력 신호의 MSB를 8 비트 쉬프트-아웃 신호로 출력하고 나머지 24 비트 쉬프트 신호를 출력하는 쉬프트 수행부와, 상기 쉬프트 수행부의 상기 24 비트 쉬프트 신호에 8비트 쉬프트-인 신호를 입력받아 LSB로 추가하여 32 비트 디프레이밍 기초 신호를 생성하는 디프레이밍 기초 신호 생성부와, 상기 디프레이밍 기초 신호에 대해서 구분자 또는 패드 신호의 삭제를 제어하는 디프레이밍 제어 신호를 생성하는 프레이밍 제어부와, 상기 디프레이밍 제어 신호를 기초로 상기 디프레이밍 기초 신호를 연산하여 32비트 디프레이밍 데이터 신호를 출력하는 디프레이밍 데이터 출력부를 포함하는 4X PCI-EXPRESS 프레임 변환 모듈을 제공한다.
본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 디프레이밍 제어부는 상기 8 비트 쉬프트-아웃 신호를 연결하여 상기 8비트 쉬프트-인 신호로서 입력하도록 제어할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 디프레이밍 제어부는 외부의 다른 4X PCI-EXPRESS 프레임 변환 모듈의 8 비트 쉬프트-아웃 신호를 연결하여 상기 8비트 쉬프트-인 신호로서 입력하도록 제어할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 디프레이밍 제어 신호는 상기 구분자 또는 상기 패드 신호의 삭제를 위한 쉬프트 제어 신호를 포함하는 것이고, 상기 디프레이밍 데이터 출력부는 상기 쉬프트 제어 신호를 기초로 상기 프레이밍 기초 신호의 LSB를 다중화하여 상기 디프레이밍 데이터 신호로 출력할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 디프레이밍 제어부는 상기 4X PCI-EXPRESS 프레임 변환 모듈의 배치에 따라서 생성되는 모드 제어 신호를 기초로 상기 디프레이밍 제어 신호를 생성할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 디프레이밍 제어부는 PCI-EXPRESS 데이터 링크 계층 또는 트랜잭션 계층에게로 상기 디프레이밍 데이터 신호의 상태 정보를 전송할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 디프레이밍 기초 신호 생성부는 32 비트 레지스터일 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서, 상기 디프레이밍 데이터 출력부는, 상기 디프레이밍 기초 신호를 저장하는 제1 레지스터와, 상기 디프레이밍 기초 신호의 LSB와 상기 제1 레지스터의 LSB를 상기 디프레이밍 제어 신호를 기초로 다중화하는 쉬프트 다중화부와, 상기 제1 레지스터의 상기 디프레이밍 기초 신호가 상기 쉬프트 다중화부에 의해서 다중화된 신호를 상기 디프레이밍 데이터 신호로서 저장하는 제2 레지스터와, 상기 디프레이밍 데이터 신호를 출력하는 디프레이밍 출력부를 포함할 수 있다.
또한 본 발명은 디프레이밍을 위한 PCI-EXPRESS 프레임 변환 장치로서, 전술한 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈을 다수 개 포함하며, 상기 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-아웃 신호가 이웃한 다른 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-인 신호로 인가되도록 체인 형태로 연결되는 것인 PCI-EXPRESS 프레임 변환 장치를 제공한다.
이하, 본 발명의 4X PCI-EXPRESS 프레임 변환 모듈 및 이를 이용한 PCI-EXPRESS 프레임 변환 장치의 실시예를 첨부한 도면을 참조로 보다 구체적으로 설명한다.
도 4는 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 블록도로서, 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 블록도를 나타낸다.
도시되듯이 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈은 프레이밍 입력 데이터 수신부(210)와, 쉬프트 수행부(230)와, 프레이밍 기초 신 호 생성부(250)와, 프레이밍 제어부(270)와, 프레이밍 데이터 출력부(290)를 포함한다.
프레이밍 입력 데이터 수신부(210)는 32 비트 데이터 입력 신호를 수신한다.
32 비트 데이터 입력 신호는 예컨대 PCI-EXPRESS의 데이터 링크 계층 또는 트랜잭션 계층 또는 인피니밴드(InfiniBand) 링크 계층으로부터 입력된다.
쉬프트 수행부(230)는 프레이밍 입력 데이터 수신부(210)에서 수신한 32 비트 데이터 입력 신호를 쉬프트하여 24 비트 쉬프트 신호와 8 비트 쉬프트-아웃 신호를 출력한다. 여기서 8 비트 쉬프트-아웃 신호는 32 비트 데이터 입력 신호의 LSB(Least Significant Byte) 8 비트이다.
프레이밍 기초 신호 생성부(250)는 8비트 쉬프트-인 신호를 입력받아 MSB(Most Significant Byte)로 지정하고 쉬프트 수행부(230)의 24 비트 쉬프트 신호를 추가하여 32비트 프레이밍 기초 신호를 생성한다.
즉 32비트 프레이밍 기초 신호의 MSB는 8비트 쉬프트-인 신호이고, 나머지 3 바이트는 프레이밍 입력 데이터 수신부(210)에서 수신한 32 비트 데이터 입력 신호의 앞부분 3 바이트로 설정된다.
프레이밍 기초 신호 생성부(250)는 4 바이트, 즉 32 비트의 프레이밍 기초 신호를 저장하고 인출하도록 구성된다. 따라서 프레이밍 기초 신호 생성부(250)는 32 비트 레지스터를 이용하여 구현이 가능하다.
프레이밍 제어부(270)는 프레이밍 기초 신호 생성부(250)의 프레이밍 기초 신호에 대해서 구분자 또는 패드 신호의 삽입을 제어하는 프레이밍 제어 신호를 생성한 다.
구분자는 전술한 시작 구분자 또는 끝 구분자일 수 있다.
한편 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈이 단독으로 사용될 때에는 8 비트 쉬프트-아웃 신호와 8비트 쉬프트-인 신호가 동일할 수 있다.
즉 쉬프트 수행부(230)에서의 8 비트 쉬프트-아웃 신호가 그대로 8비트 쉬프트-인 신호로 사용될 수 있다. 이러한 경우 프레이밍 제어부(270)는 쉬프트 수행부(230)의 8 비트 쉬프트-아웃 신호를 연결하여 프레이밍 기초 신호 생성부(250)의 8비트 쉬프트-인 신호로서 입력하도록 제어할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈이 다수개 연결되어 사용될 수 있다. 특히 8X 또는 16X 등의 다중 레인에 대해서 적용되는 경우이다. 이러한 경우 프레이밍 제어부(270)는 외부의 다른 4X PCI-EXPRESS 프레임 변환 모듈의 8 비트 쉬프트-아웃 신호를 연결하여 프레이밍 기초 신호 생성부(250)의 8비트 쉬프트-인 신호로서 입력하도록 제어할 수 있다.
프레이밍 제어부(270)는 특히 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈의 배치에 따라서 생성되는 모드 제어 신호를 기초로 프레이밍 제어 신호를 생성할 수 있다. 이러한 모드 제어 신호에 대해서는 후술한다.
또한 프레이밍 제어부(270)는 PCI-EXPRESS 데이터 링크 계층 또는 트랜잭션 계층으로부터의 제어 신호를 기초로 프레이밍 제어 신호를 생성할 수 있다. 이러한 PCI-EXPRESS 데이터 링크 계층 또는 트랜잭션 계층으로부터의 제어 신호에 대해서는 후술한다.
프레이밍 데이터 출력부(290)는 프레이밍 제어부(270)의 프레이밍 제어 신호를 기초로 프레이밍 기초 신호 생성부(250)의 프레이밍 기초 신호를 연산하여 32 비트 PCI-EXPRESS 프레임 포맷 신호로 출력한다.
프레이밍 제어 신호는 예컨대 구분자의 삽입을 위한 구분자 제어 신호일 수 있다. 이 경우 프레이밍 데이터 출력부(290)는 구분자 제어 신호를 기초로 프레이밍 기초 신호의 해당 레인을 다중화하여 PCI-EXPRESS 프레임 포맷 신호로 출력한다.
구분자 제어 신호는 시작 구분자 제어 신호 또는 끝 구분자 제어 신호일 수 있다. 이 경우 프레이밍 데이터 출력부(290)는 시작 구분자 제어 신호를 기초로 프레이밍 기초 신호의 MSB를 다중화하거나 또는 끝 구분자 제어 신호를 기초로 프레이밍 기초 신호의 LSB를 다중화하여 PCI-EXPRESS 프레임 포맷 신호로 출력할 수 있다.
또한 프레이밍 제어 신호는 패드 신호의 삽입을 위한 패드 제어 신호일 수 있다. 이 경우 프레이밍 데이터 출력부(290)는 패드 제어 신호를 기초로 프레이밍 기초 신호의 해당 레인을 다중화하여 PCI-EXPRESS 프레임 포맷 신호로 출력할 수 있다.
프레이밍 데이터 출력부(290)의 구성에 대해서 좀 더 상세히 설명하면 다음과 같다.
도 5는 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 프레이밍 데이터 출력부의 예시적인 블록도이다.
도시되듯이 프레이밍 데이터 출력부는 8비트 레지스터(291)와, 끝 구분자 다중화부(292)와, 시작 구분자 다중화부(293)와, 제1 레지스터(295)와, 패드 다중화부(296)와, 제2 레지스터(297)와, 프레이밍 출력부(299)를 포함한다.
8비트 레지스터(291)는 프레이밍 기초 신호 생성부(250)의 프레이밍 기초 신호의 MSB를 저장한다.
끝 구분자 다중화부(292)는 프레이밍 기초 신호의 LSB를 프레이밍 제어부(270)의 프레이밍 제어 신호를 기초로 다중화한다.
시작 구분자 다중화부(293)는 8비트 레지스터(291) 또는 프레이밍 기초 신호의 MSB를 프레이밍 제어 신호를 기초로 다중화한다.
제1 레지스터(295)는 프레이밍 기초 신호를 끌 구분자 다중화부(292) 및 시작 구분자 다중화부(293)에 의해서 다중화된 프레이밍 중간 신호를 저장한다.
패드 다중화부(296)는 제1 레지스터(295)의 프레이밍 중간 신호의 일부 레인을 프레이밍 제어 신호를 기초로 다중화한다.
제2 레지스터(297)는 프레이밍 중간 신호가 패드 다중화부(296)에 의해서 다중화된 프레이밍 결과 신호를 저장한다.
프레이밍 출력부(299)는 제2 레지스터(297)의 프레이밍 결과 신호 중에서 32비트 PCI-EXPRESS 프레임 포맷 신호를 출력한다.
도 6 내지 도 7은 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 구현예를 나타내는 도면이다.
도 6에서는 프레이밍 제어부(270)를 제외한 예시적인 설계가 도시되며, 도 7에서는 프레이밍 제어부(270)의 예시적인 설계가 도시된다.
도 6을 참조하면, 다수의 레지스터와 구분자 또는 패드를 삽입하기 위한 MUX를 이용하여 프레이밍 처리가 수행된다.
도 7을 참조하면 프레이밍 제어부(270)는 상위 계층과 하위 계층의 상태 및 제어 신호에 따라, 도 6의 설계에서 MUX에서의 구분자, PAD 및 데이터 선택을 위한 신호를 생성한다.
또한 8X 이상으로의 확장 및 배열을 위하여 8비트 쉬프트-인(Shift_In[7:0]) 신호와 쉬프트-아웃(Shift_Out[7:0]) 신호를 사용하며, 배열 수행시 LSB가 다음 클럭에서 MSB에 위치하도록 하기 위해 8비트 레지스터(Reg8)를 사용한다.
4X 프레이밍으로 즉 4X PCI-EXPRESS 프레임 변환 모듈 단독으로 동작 할 경우에는 Shift_In과 Shift_Out을 연결함으로써 도 3a의 경우와 같이 동작할 수 있다.
S_MUX, E_MUX, P_MUX는 각각 E_Sel, S_Sel, P_Sel 제어 신호, 즉 끝 구분자, 시작 구분자, 패드 제어 신호에 의해서 시작 구분자, 끝 구분자, PAD를 선택하여 레지스터(Register 2 또는 Register 3)에 삽입하도록 다중화를 수행한다.
이와 같이, 배열은 데이터의 경로 변경 및 한 클럭 지연을 위한 8 비트 레지스터(Reg8)에 의해 수행되고, 구분자 및 PAD의 선택 및 삽입을 각 레지스터(Register 1, Register 2, Register 3) 사이에서 한 클럭에 수행하도록 파이프 라인으로 구성하여, 3 클럭 사이클 이후에 프레임이 생성되도록 구성할 수 있다.
여기서 Reg8은 도 5의 8비트 레지스터(291)에 대응되고, Register 1은 도 4의 프레이밍 기초 신호 생성부(250)에 대응되고, Register 2는 도 5의 제1 레지스터(295)에 대응되며, Register 3은 도 5의 제2 레지스터(299)에 대응된다.
또한 S_MUX, E_MUX, P_MUX는 각각 도 5의 시작 구분자 다중화부(293)와, 끝 구분자 다중화부(292)와, 패드 다중화부(296)에 대응된다.
한편 도 7의 설계예에서 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 제어를 위해서, 특히 확장성 및 재구성 가능성을 가지도록 제어하기 위하여 다른 4X PCI-EXPRESS 프레임 변환 모듈과의 관계를 파악하기 위한 MODE 설정이 필요하다. 즉 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈은 독립적으로 동작 할 수도 있고, 여러 4X PCI-EXPRESS 프레임 변환 모듈이 연결된 상태에서 첫 번째 4X PCI-EXPRESS 프레임 변환 모듈 또는 중간의 4X PCI-EXPRESS 프레임 변환 모듈로써, 또는 마지막의 4X PCI-EXPRESS 프레임 변환 모듈로써 동작할 수도 있기 때문이다.
이 경우 도 2a 내지 도 2를 참조하면 확인할 수 있듯이, 4X를 단위로 하여, 전체 프레임 포맷을 구성하기 위하여 각 위치에 4X PCI-EXPRESS 프레임 변환 모듈이 수행해야 하는 기능은 약간씩 차이가 있다.
따라서 MODE에 따라 적절한 기능 수행을 위한 CMD 신호를 추가하였다. MODE 및 CMD를 포함하여, 도 6 또는 도 7에 도시된 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈의 실제 설계예에서의 신호의 이름과 타입 및 기능에 대해서 좀더 상세히 설명하면 다음과 같다.
RESET은 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 4X PCI-EXPRESS 프레임 변환 모듈 내의 레지스터와 신호들을 디폴트 상태로 변경하기 위한 신호이다.
CLOCK은 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 4X PCI-EXPRESS 프레임 변환 모듈의 동작의 기초가 되는 클럭 신호이다.
Enable은 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 4X PCI-EXPRESS 프 레임 변환 모듈을 인에이블하기 위한 신호로서, 액티브 하이(active high)이다.
MODE{1:0]는 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, "00"인 경우에는 4X PCI-EXPRESS 프레임 변환 모듈이 4X 변환만으로 사용되는 경우이고, "01" 또는 "10" 또는 "11"의 경우에는 예컨대 4X PCI-EXPRESS 프레임 변환 모듈이 다수개 링크 되어서 8X 변환 등에 사용되는 경우이다. 예시적으로 "01"은 첫 번째 연결되는 경우이고, "10"은 중간 부분에 연결되는 경우이고, "11"은 마지막으로 연결되는 경우를 의미한다.
Ready는 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 8b/10b 인코더와 물리 계층이 준비되었음을 나타내는 신호이며, 액티브 하이이다.
FRdy(Frame Ready)는 4X PCI-EXPRESS 프레임 변환 모듈의 출력으로서, 4X PCI-EXPRESS 프레임 변환 모듈이 상위 계층으로부터 패킷 데이터를 수신할 준비가 되었음을 나타내는 신호이며, 액티브 하이이다.
LP는 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 입력 데이터가 PCI-Express의 데이터 링크 패킷이라는 것을 나타내는 신호이며, 액티브 하이이다.
DP는 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 입력 데이터가 PCI-Express의 트랜잭션 링크 패킷이라는 것을 나타내는 신호이며, 액티브 하이이다.
CMD[1:0]은 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 4X PCI-EXPRESS 프레임 변환 모듈의 동작 모드를 나타내는 신호이다. 예컨대 "00"인 경우에는 입력 데이터가 패킷의 첫 번째 4 바이트라는 것을 나타내며(즉 시작 구분자를 삽입하여야 함을 나타냄), "01"인 경우에는 입력 데이터가 패킷의 마지막 4 바이트라는 것을 나 타내며(즉 끝 구분자를 삽입하여야 함을 나타냄), "10"인 경우에는 입력 데이터가 패킷의 중간 부분의 4 바이트라는 것을 나타내며(즉 배열만 수행하면 되는 것을 나타냄), "11"인 경우에는 입력 데이터가 유효하지 않음(not-Valid)을 나타낸다(즉 PAD를 삽입하여야 함을 나타냄).
Err는 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 패킷 에러가 있음을 나타내는 신호이며, 액티브 하이이다.
TxData_In[31:0]은 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 상위 계층으로부터 전송되는 프레임화되지 않은[non-framed] 그리고 배열되지 않은[non-arranged] 패킷 데이터이다.
Shift_In[7:0]은 4X PCI-EXPRESS 프레임 변환 모듈의 입력으로서, 이전에 배치되는 다른 4X PCI-EXPRESS 프레임 변환 모듈로부터 입력되는 패킷 배열을 위한 신호이다.
이 경우, 전술한 MODE 신호가 "00"인 경우에는 4X PCI-EXPRESS 프레임 변환 모듈 자신의 Shift_Out[7:0] 신호와 연결되지만, 그 이외의 경우에는 중간 또는 마지막에 배치되는 다른 4X PCI-EXPRESS 프레임 변환 모듈의 Shift_Out[7:0] 신호와 연결된다.
Shift_Out[7:0]은 4X PCI-EXPRESS 프레임 변환 모듈의 출력으로서, 이후에 배치되는 다른 4X PCI-EXPRESS 프레임 변환 모듈에 출력할 패킷 배열을 위한 신호이다.
이 경우, 전술한 MODE 신호가 "00"인 경우에는 4X PCI-EXPRESS 프레임 변환 모듈 자신의 Shift_In[7:0] 신호와 연결되지만, 그 이외의 경우에는 중간 또는 마지 막에 배치되는 다른 4X PCI-EXPRESS 프레임 변환 모듈의 Shift_In[7:0] 신호와 연결된다.
K[3:0]은 4X PCI-EXPRESS 프레임 변환 모듈의 출력으로서, 특정 제어 캐릭터를 나타내는 신호이다.
예컨대 TxData_In[31:24]가 시작 구분자 또는 PAD인 경우에는 K[3]='1'이고 그 이외의 경우에는 K[3]='0'이다.
또한 예컨대 TxData_In[23:16]이 PAD인 경우에는 K[2]='1'이고 그 이외의 경우에는 K[2]='0'이다.
또한 예컨대 TxData_In[15:8]이 PAD인 경우에는 K[1]='1'이고 그 이외의 경우에는 K[1]='0'이다.
예컨대 TxData_In[7:0]이 끝 구분자 또는 PAD인 경우에는 K[0]='1'이고 그 이외의 경우에는 K[0]='0'이다.
TxData_Out[31:0]은 4X PCI-EXPRESS 프레임 변환 모듈의 출력으로서, 4개의 8b/10b 인코더에 대해서 프레이밍되고 배열된 프레임데이터이다.
이러한 도 4 내지 도 7을 참조로 설명한 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈은 PCI-Express에서 사용이 가능하고 8X 이상의 다중 레인으로 확장이 가능한 4X 프레이밍이 가능하다. 또한 구분자 및 PAD 처리뿐만 아니라 프레임 포맷 구성을 위한 배열 기능을 포함하고 있으며, 확장 및 재구성이 가능한 장점이 있다.
한편 프레이밍 뿐만이 아니라 디프레이밍을 위하여 본 발명에 따른 4X PCI- EXPRESS 프레임 변환 모듈이 구성될 수 있다.
도 8은 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 블록도이다.
도시되듯이 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈은 디프레이밍 입력 데이터 수신부(310)와, 쉬프트 수행부(330)와, 디프레이밍 기초 신호 생성부(350)와, 디프레이밍 제어부(370)와, 디프레이밍 데이터 출력부(390)를 포함한다.
디프레이밍 입력 데이터 수신부(310)는 32비트 PCI-EXPRESS 프레임 포맷 입력 신호를 수신한다.
쉬프트 수행부(330)는 디프레이밍 입력 데이터 수신부(310)에서 수신한 32비트 PCI-EXPRESS 프레임 포맷 입력 신호를 쉬프트한다.
이 경우 32비트 PCI-EXPRESS 프레임 포맷 입력 신호의 MSB를 8 비트 쉬프트-아웃 신호로 출력하고 나머지 24 비트 쉬프트 신호를 출력한다.
디프레이밍 기초 신호 생성부(350)는 쉬프트 수행부(330)의 24 비트 쉬프트 신호에 8비트 쉬프트-인 신호를 입력받아 LSB로 추가하여 32 비트 디프레이밍 기초 신호를 생성한다.
즉 32비트 디프레이밍 기초 신호의 LSB는 8비트 쉬프트-인 신호이고, MSB를 포함하는 3 바이트는 디프레이밍 입력 데이터 수신부(310)에서 수신한 32 비트 데이터 입력 신호의 뒷부분 3 바이트로 설정된다.
디프레이밍 기초 신호 생성부(350)는 디프레이밍 기초 신호를 저장하고 인출 하는 기능을 수행하므로 32 비트 레지스터를 이용하여 구현이 가능하다.
디프레이밍 제어부(370)는 디프레이밍 기초 신호 생성부(350)의 디프레이밍 기초 신호에 대해서 구분자 또는 패드 신호의 삭제를 제어하는 디프레이밍 제어 신호를 생성한다.
한편 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈이 단독으로 사용될 때에는 8 비트 쉬프트-아웃 신호와 8비트 쉬프트-인 신호가 동일할 수 있다.
즉 쉬프트 수행부(330)에서의 8 비트 쉬프트-아웃 신호가 그대로 8비트 쉬프트-인 신호로 사용될 수 있다. 이러한 경우 디프레이밍 제어부(370)는 쉬프트 수행부(330)의 8 비트 쉬프트-아웃 신호를 연결하여 디프레이밍 기초 신호 생성부(350)의 8비트 쉬프트-인 신호로서 입력하도록 제어할 수 있다.
또한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈이 다수개 연결되어 사용될 수 있다. 특히 8X 또는 16X 등의 다중 레인에 대해서 적용되는 경우이다. 이러한 경우 디프레이밍 제어부(270)는 외부의 다른 4X PCI-EXPRESS 프레임 변환 모듈의 8 비트 쉬프트-아웃 신호를 연결하여 디프레이밍 기초 신호 생성부(350)의 8비트 쉬프트-인 신호로서 입력하도록 제어할 수 있다.
또한 디프레이밍 제어부(270)는 4X PCI-EXPRESS 프레임 변환 모듈의 배치에 따라서 생성되는 모드 제어 신호를 기초로 디프레이밍 제어 신호를 생성할 수 있다. 이러한 모드 제어 신호는 예컨대 도 7을 참조로 설명한 MODE[1:0]를 참조할 수 있다.
또한 디프레이밍 제어부(270)는 디프레이밍 제어부는 PCI-EXPRESS 데이터 링크 계층 또는 트랜잭션 계층에게로 디프레이밍 데이터 신호의 상태 정보를 전송할 수 있다.
디프레이밍 데이터 출력부(390)는 디프레이밍 제어부(370)의 디프레이밍 제어 신호를 기초로 디프레이밍 기초 신호 생성부(350)의 디프레이밍 기초 신호를 연산하여 32비트 디프레이밍 데이터 신호를 출력한다.
예컨대 디프레이밍 제어부(270)의 디프레이밍 제어 신호는 구분자 또는 상기 패드 신호의 삭제를 위한 쉬프트 제어 신호일 수 있다.
이 경우 디프레이밍 데이터 출력부(390)는 쉬프트 제어 신호를 기초로 프레이밍 기초 신호의 LSB를 다중화하여 디프레이밍 데이터 신호로 출력할 수 있다.
디프레이밍 데이터 출력부(390)에 대해서 좀 더 상세히 설명하면 다음과 같다.
도 9는 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 디프레이밍 데이터 출력부의 예시적인 블록도이다.
도시되듯이 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 디프레이밍 데이터 출력부는 제1 레지스터(391)와, 쉬프트 다중화부(393)와, 제2 레지스터(395)와, 디프레이밍 출력부(397)를 포함한다.
제1 레지스터(391)는 디프레이밍 기초 신호를 저장한다.
쉬프트 다중화부(393)는 디프레이밍 기초 신호 생성부(350)의 디프레이밍 기초 신호의 LSB와 제1 레지스터(391)의 LSB를 디프레이밍 제어부(370)의 디프레이밍 제어 신호를 기초로 다중화한다.
제2 레지스터(395)는 쉬프트 다중화부(393)의 출력을 디프레이밍 데이터 신호 로서 저장한다.
제2 레지스터(395)는 제1 레지스터(391)의 디프레이밍 기초 신호가 쉬프트 다중화부(393)에 의해서 다중화된 신호를 디프레이밍 데이터 신호로서 저장한다.
디프레이밍 출력부(397)는 제2 레지스터(395)의 디프레이밍 데이터 신호를 출력하는 인터페이스이다.
도 10 내지 도 11은 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈의 예시적인 구현예를 나타내는 도면이다.
도 10에서는 디프레이밍 제어부(370)를 제외한 예시적인 설계가 도시되며, 도 11에서는 디프레이밍 제어부(270)의 예시적인 설계가 도시된다.
도 10을 참조하면, 다수의 레지스터와 구분자 또는 패드를 제거하기 위한 MUX를 이용하여 프레이밍 처리가 수행된다.
도 11을 참조하면 디프레이밍 제어부(270)는 패턴을 검출하고 이를 기초로 상위 계층 또는 하위 계층에 상태 및 제어 신호를 전송한다.
또한 8X 이상으로의 확장 및 배열을 위하여 8비트 쉬프트-인(Shift_In[7:0]) 신호와 쉬프트-아웃(Shift_Out[7:0]) 신호를 사용한다.
4X 디프레이밍으로 즉 4X PCI-EXPRESS 프레임 변환 모듈 단독으로 동작 할 경우에는 Shift_In과 Shift_Out을 연결함으로써 도 3b의 경우와 같이 동작할 수 있다.
Shif_Sel은 디프레이밍 제어 신호로서 끝 구분자, 시작 구분자, 패드의 제거를 수행하기 위한 MUX에서의 쉬프트 선택의 기초가 된다.
도 10에서 Register 1은 도 8의 디프레이밍 기초 신호 생성부(350)에 대응되 고, Register 2는 도 9의 제1 레지스터(391)에 대응되며, Register 3은 도 9의 제2 레지스터(395)에 대응된다. 또한 MUX는 도 9의 쉬프트 다중화부(393)에 대응된다.
이러한 도 8 내지 도 11을 참조로 설명한 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈은 PCI-Express에서 사용이 가능하고 8X 이상의 다중 레인으로 확장이 가능한 4X 디프레이밍이 가능하다. 또한 구분자 및 PAD 처리뿐만 아니라 프레임 포맷 변환을 위한 재배열 기능을 포함하고 있으며, 확장 및 재구성이 가능한 장점이 있다.
이러한 도 4 내지 도 11을 참조로 설명한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 대해서 검증을 수행한 결과는 다음과 같다.
PCI-Express는 물리계층에서 1X당 2.5 Gbps로 정의하고 있다. 따라서 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈의 입력 신호를 제공하거나 또는 출력 신호를 제공되어야 할 8b/10b 인코더/디코더의 상위 기능 블록은 8 비트 250 MHz로 동작하여야 한다.
이러한 이유로 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈의 설계에 있어서 프레이밍/디프레이밍 기능 수행뿐만 아니라 처리 속도 역시 중요한 고려 사항이 될 것이다. 즉 32비트 250 MHz 조건에서 동작이 가능하여야 하며, 8X 이상으로 확장하는 경우에도 이와 같은 성능을 유지하여야 한다.
전술한 본 발명에 따른 4X PCI-EXPRESS 프레임 변환 모듈에 있어서 속도 향상에 가장 제한이 되는 부분은 다중화기(MUX)이다.
디프레이밍의 경우 다중화기는 하나의 입력 버스 폭이 8비트인 2:1 MUX를 사 용하므로 문제가 되지 않지만, 프레이밍의 경우 시작 구분자를 위한 MUX, 끝 구분자를 위한 MUX, 패드를 위한 MUX 등은 하나의 입력 버스 폭이 9 비트인 4:1 MUX 또는 하나의 입력 버스 폭이 36 비트인 2:1 MUX이다.
따라서 예컨대 FPGA 설계 툴 등을 이용하여 합성을 수행하는 경우 여러 가지 로직 셀 또는 LUT(Look Up Table)을 사용하여 합성되므로 동작 지연 시간이 증가할 수 있다.
본 발명에서는 시놉시스(Synopsys) 사의 합성 툴을 이용한 검증 환경에서 0.25 um 공정의 상용 라이브러리를 이용하여 합성 후 타이밍 분석을 하였다.
분석 결과 4X 프레이밍 및 및 4X 디프레이밍 모두 250 MHz에서 정상 동작 하는 것을 확인할 수 있다.
한편 본 발명에 따른 프레이밍 또는 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈을 다수 개 연결하여 8X, 16X 또는 32X 등의 다중 레인을 위한 PCI-EXPRESS 프레임 변환 장치를 구성할 수 있다.
도 12는 본 발명에 따른 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈을 8개 연결하여 32X PCI-EXPRESS 프레임 변환 장치를 구현한 예를 나타내는 도면이다.
도시되듯이 8개의 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈(200a 내지 200h)이 서로 체인 형태로 연결되며, 각 4X PCI-EXPRESS 프레임 변환 모듈(200a 내지 200h)의 쉬프트-아웃 신호가 이웃한 다른 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-인 신호로 인가되도록 구성된다.
또한 각 4X PCI-EXPRESS 프레임 변환 모듈(200a 내지 200h)의 위치에 따라서 MODE가 서로 다르게 설정된다. MODE에 대해서는 도 7을 참조할 수 있다.
또한 도 13은 본 발명에 따른 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈을 8개 연결하여 32X PCI-EXPRESS 프레임 변환 장치를 구현한 예를 나타내는 도면이다.
도시되듯이 8개의 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈(300a 내지 300h)이 서로 체인 형태로 연결되며, 각 4X PCI-EXPRESS 프레임 변환 모듈(300a 내지 300h)의 쉬프트-아웃 신호가 이웃한 다른 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-인 신호로 인가되도록 구성된다.
또한 각 4X PCI-EXPRESS 프레임 변환 모듈(300a 내지 300h)의 위치에 따라서 MODE가 서로 다르게 설정된다. MODE에 대해서는 도 7을 참조할 수 있다.
이러한 도 12 내지 도 13에서와 같이 4X PCI-EXPRESS 프레임 변환 모듈(200a 내지 200h 또는 300a 내지 300h)을 이용하여 확장된 구조인 32X 프레이밍/디프레이밍 장치를 설계하는 경우에도, 합성 후 타이밍 분석 결과 250 MHz에서 정상 동작하는 것을 확인할 수 있다.
비록 본 발명의 구성이 구체적으로 설명되었지만 이는 단지 본 발명을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 변형이 가능할 것이다.
따라서 본 명세서에 개시된 실시예들은 본 발명을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 사상과 범위가 한정되는 것은 아니다. 본 발명의 범위는 아래의 청구범위에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 고속의 데이터 처리를 위한 PCI-Express에서 구분자 및 PAD 처리 뿐만 아니라 4X 프레임 변환 및 프레임 포맷 구성 및 해체를 위한 배열/역배열을 수행하여 재구성 및 확장이 용이하도록 구성되며 예컨대 파이프라인 형태로 구성하여 32X로 확장 구성하였을 경우에도 250 MHz 클럭을 사용하여 지연 없이 동작 가능하다.

Claims (20)

  1. 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈로서,
    32 비트 데이터 입력 신호를 수신하는 프레이밍 입력 데이터 수신부와,
    상기 32 비트 데이터 입력 신호를 쉬프트하여 24 비트 쉬프트 신호와 상기 32 비트 데이터 입력 신호의 LSB(Least Significant Byte)인 8 비트 쉬프트-아웃 신호를 출력하는 쉬프트 수행부와,
    8비트 쉬프트-인 신호를 입력받아 MSB(Most Significant Byte)로 지정하고 상기 쉬프트 수행부의 상기 24 비트 쉬프트 신호를 추가하여 32비트 프레이밍 기초 신호를 생성하는 프레이밍 기초 신호 생성부와,
    상기 프레이밍 기초 신호에 대해서 구분자 또는 패드 신호의 삽입을 제어하는 프레이밍 제어 신호를 생성하는 프레이밍 제어부와,
    상기 프레이밍 제어 신호를 기초로 상기 프레이밍 기초 신호를 연산하여 32비트 PCI-EXPRESS 프레임 포맷 신호로 출력하는 프레이밍 데이터 출력부
    를 포함하는 4X PCI-EXPRESS 프레임 변환 모듈.
  2. 제1항에 있어서,
    상기 프레이밍 제어부는 상기 8 비트 쉬프트-아웃 신호를 연결하여 상기 8비트 쉬프트-인 신호로서 입력하도록 제어하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  3. 제1항에 있어서,
    상기 프레이밍 제어부는 외부의 다른 4X PCI-EXPRESS 프레임 변환 모듈의 8 비트 쉬프트-아웃 신호를 연결하여 상기 8비트 쉬프트-인 신호로서 입력하도록 제어하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  4. 제1항에 있어서,
    상기 프레이밍 제어 신호는 상기 구분자의 삽입을 위한 구분자 제어 신호를 포함하는 것이고,
    상기 프레이밍 데이터 출력부는 상기 구분자 제어 신호를 기초로 상기 프레이밍 기초 신호의 해당 레인을 다중화하여 상기 PCI-EXPRESS 프레임 포맷 신호로 출력하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  5. 제4항에 있어서,
    상기 구분자 제어 신호는 시작 구분자 제어 신호 또는 끝 구분자 제어 신호이며,
    상기 프레이밍 데이터 출력부는 상기 시작 구분자 제어 신호를 기초로 상기 프레이밍 기초 신호의 MSB를 다중화하거나 상기 끝 구분자 제어 신호를 기초로 상기 프레이밍 기초 신호의 LSB를 다중화하여 상기 PCI-EXPRESS 프레임 포맷 신호로 출력하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  6. 제1항에 있어서,
    상기 프레이밍 제어 신호는 상기 패드 신호의 삽입을 위한 패드 제어 신호를 포함하는 것이고,
    상기 프레이밍 데이터 출력부는 상기 패드 제어 신호를 기초로 상기 프레이밍 기초 신호의 해당 레인을 다중화하여 상기 PCI-EXPRESS 프레임 포맷 신호로 출력하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  7. 제1항에 있어서,
    상기 프레이밍 제어부는 상기 4X PCI-EXPRESS 프레임 변환 모듈의 배치에 따라서 생성되는 모드 제어 신호를 기초로 상기 프레이밍 제어 신호를 생성하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  8. 제1항에 있어서,
    상기 프레이밍 제어부는 PCI-EXPRESS 데이터 링크 계층 또는 트랜잭션 계층으로부터의 제어 신호를 기초로 상기 프레이밍 제어 신호를 생성하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  9. 제1항에 있어서,
    상기 프레이밍 기초 신호 생성부는 32 비트 레지스터인 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  10. 제1항에 있어서,
    상기 프레이밍 데이터 출력부는,
    상기 프레이밍 기초 신호의 MSB를 저장하는 8비트 레지스터와,
    상기 프레이밍 기초 신호의 LSB를 상기 프레이밍 제어 신호를 기초로 다중화하는 끝 구분자 다중화부와,
    상기 8비트 레지스터 또는 상기 프레이밍 기초 신호의 MSB를 상기 프레이밍 제어 신호를 기초로 다중화하는 시작 구분자 다중화부와,
    상기 프레이밍 기초 신호를 상기 끌 구분자 다중화부 및 상기 시작 구분자 다중화부에 의해서 다중화된 프레이밍 중간 신호를 저장하는 제1 레지스터와,
    상기 프레이밍 중간 신호의 일부 레인을 상기 프레이밍 제어 신호를 기초로 다중화하는 패드 다중화부와,
    상기 프레이밍 중간 신호가 상기 패드 다중화부에 의해서 다중화된 프레이밍 결과 신호를 저장하는 제2 레지스터와,
    상기 제2 레지스터의 상기 프레이밍 결과 신호 중에서 상기 32비트 PCI-EXPRESS 프레임 포맷 신호를 출력하는 프레이밍 출력부
    를 포함하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  11. 프레이밍을 위한 PCI-EXPRESS 프레임 변환 장치로서,
    제1항 내지 제10항 중 어느 한 항에 따른 4X PCI-EXPRESS 프레임 변환 모듈을 다수개 포함하며,
    상기 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-아웃 신호가 이웃한 다른 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-인 신호로 인가되도록 체인 형태로 연결되는 것인 PCI-EXPRESS 프레임 변환 장치.
  12. 디프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈로서,
    32비트 PCI-EXPRESS 프레임 포맷 입력 신호를 수신하는 디프레이밍 입력 데이터 수신부와,
    상기 32비트 PCI-EXPRESS 프레임 포맷 입력 신호를 쉬프트하여 상기 32비트 PCI-EXPRESS 프레임 포맷 입력 신호의 MSB를 8 비트 쉬프트-아웃 신호로 출력하고 나머지 24 비트 쉬프트 신호를 출력하는 쉬프트 수행부와,
    상기 쉬프트 수행부의 상기 24 비트 쉬프트 신호에 8비트 쉬프트-인 신호를 입력받아 LSB로 추가하여 32 비트 디프레이밍 기초 신호를 생성하는 디프레이밍 기초 신호 생성부와,
    상기 디프레이밍 기초 신호에 대해서 구분자 또는 패드 신호의 삭제를 제어하는 디프레이밍 제어 신호를 생성하는 프레이밍 제어부와,
    상기 디프레이밍 제어 신호를 기초로 상기 디프레이밍 기초 신호를 연산하여 32비트 디프레이밍 데이터 신호를 출력하는 디프레이밍 데이터 출력부
    를 포함하는 4X PCI-EXPRESS 프레임 변환 모듈.
  13. 제12항에 있어서,
    상기 디프레이밍 제어부는 상기 8 비트 쉬프트-아웃 신호를 연결하여 상기 8비트 쉬프트-인 신호로서 입력하도록 제어하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  14. 제12항에 있어서,
    상기 디프레이밍 제어부는 외부의 다른 4X PCI-EXPRESS 프레임 변환 모듈의 8 비트 쉬프트-아웃 신호를 연결하여 상기 8비트 쉬프트-인 신호로서 입력하도록 제어하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  15. 제12항에 있어서,
    상기 디프레이밍 제어 신호는 상기 구분자 또는 상기 패드 신호의 삭제를 위한 쉬프트 제어 신호를 포함하는 것이고,
    상기 디프레이밍 데이터 출력부는 상기 쉬프트 제어 신호를 기초로 상기 디프레이밍 기초 신호의 LSB를 다중화하여 상기 디프레이밍 데이터 신호로 출력하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  16. 제12항에 있어서,
    상기 디프레이밍 제어부는 상기 4X PCI-EXPRESS 프레임 변환 모듈의 배치에 따라서 생성되는 모드 제어 신호를 기초로 상기 디프레이밍 제어 신호를 생성하는 것 인 4X PCI-EXPRESS 프레임 변환 모듈.
  17. 제12항에 있어서,
    상기 디프레이밍 제어부는 PCI-EXPRESS 데이터 링크 계층 또는 트랜잭션 계층에게로 상기 디프레이밍 데이터 신호의 상태 정보를 전송하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  18. 제12항에 있어서,
    상기 디프레이밍 기초 신호 생성부는 32 비트 레지스터인 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  19. 제12항에 있어서,
    상기 디프레이밍 데이터 출력부는,
    상기 디프레이밍 기초 신호를 저장하는 제1 레지스터와,
    상기 디프레이밍 기초 신호의 LSB와 상기 제1 레지스터의 LSB를 상기 디프레이밍 제어 신호를 기초로 다중화하는 쉬프트 다중화부와,
    상기 제1 레지스터의 상기 디프레이밍 기초 신호가 상기 쉬프트 다중화부에 의해서 다중화된 신호를 상기 디프레이밍 데이터 신호로서 저장하는 제2 레지스터와,
    상기 디프레이밍 데이터 신호를 출력하는 디프레이밍 출력부
    를 포함하는 것인 4X PCI-EXPRESS 프레임 변환 모듈.
  20. 디프레이밍을 위한 PCI-EXPRESS 프레임 변환 장치로서,
    제12항 내지 제19항 중 어느 한 항에 따른 4X PCI-EXPRESS 프레임 변환 모듈을 다수개 포함하며,
    상기 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-아웃 신호가 이웃한 다른 4X PCI-EXPRESS 프레임 변환 모듈의 쉬프트-인 신호로 인가되도록 체인 형태로 연결되는 것인 PCI-EXPRESS 프레임 변환 장치.
KR1020060136303A 2006-12-28 2006-12-28 4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치 KR100846352B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060136303A KR100846352B1 (ko) 2006-12-28 2006-12-28 4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치
US11/926,446 US20080162767A1 (en) 2006-12-28 2007-10-29 4X Framer/Deframer Module For PCI-Express and PCI-Express Framer/Deframer Device Using The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136303A KR100846352B1 (ko) 2006-12-28 2006-12-28 4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치

Publications (2)

Publication Number Publication Date
KR20080061499A KR20080061499A (ko) 2008-07-03
KR100846352B1 true KR100846352B1 (ko) 2008-07-15

Family

ID=39585622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136303A KR100846352B1 (ko) 2006-12-28 2006-12-28 4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치

Country Status (2)

Country Link
US (1) US20080162767A1 (ko)
KR (1) KR100846352B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283482B1 (ko) 2009-12-11 2013-07-12 한국전자통신연구원 Ｐｃｉ 익스프레스 프로토콜 처리 장치
KR20130113269A (ko) * 2012-04-05 2013-10-15 한국전자통신연구원 ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7870300B2 (en) * 2008-08-15 2011-01-11 International Business Machines Corporation Remote management of storage controllers
US8484274B2 (en) * 2009-08-27 2013-07-09 The United States of America represented by the Administrator of the National Aeronautics Space Administration Optimal padding for the two-dimensional fast fourier transform
KR101876418B1 (ko) * 2012-04-05 2018-07-10 한국전자통신연구원 Ｐｃｉ 익스프레스 디스큐 장치 및 그 방법
US10402365B2 (en) * 2018-01-16 2019-09-03 Qualcomm Incorporated Data lane validation procedure for multilane protocols
US11818238B2 (en) * 2019-06-28 2023-11-14 Advanced Micro Devices, Inc. Low overhead high bandwidth data transfer protocol

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345197A (ja) 1998-06-01 1999-12-14 Sony Corp 情報処理装置
KR20060039600A (ko) * 2004-11-03 2006-05-09 한국전자통신연구원 ＰＣＩ Ｅｘｐｒｅｓｓ 프로토콜용 16비트 데이터스크램블링/디스크램블링 장치 및 방법
JP2006209456A (ja) 2005-01-28 2006-08-10 Fujitsu Ltd 複数の処理ノードをシリアルバスにより相互接続する装置
KR20070052130A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 네트워크 시스템의 이종 인터페이스 간 정합 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700320A (en) * 1985-07-09 1987-10-13 American Telephone And Telegraph Company, At&T Bell Laboratories Bitmapped graphics workstation
US6185203B1 (en) * 1997-02-18 2001-02-06 Vixel Corporation Fibre channel switching fabric
US6721806B2 (en) * 2002-09-05 2004-04-13 International Business Machines Corporation Remote direct memory access enabled network interface controller switchover and switchback support
JP2004145010A (ja) * 2002-10-24 2004-05-20 Renesas Technology Corp 暗号回路
US7583600B1 (en) * 2005-09-07 2009-09-01 Sun Microsytems, Inc. Schedule prediction for data link layer packets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345197A (ja) 1998-06-01 1999-12-14 Sony Corp 情報処理装置
KR20060039600A (ko) * 2004-11-03 2006-05-09 한국전자통신연구원 ＰＣＩ Ｅｘｐｒｅｓｓ 프로토콜용 16비트 데이터스크램블링/디스크램블링 장치 및 방법
JP2006209456A (ja) 2005-01-28 2006-08-10 Fujitsu Ltd 複数の処理ノードをシリアルバスにより相互接続する装置
KR20070052130A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 네트워크 시스템의 이종 인터페이스 간 정합 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283482B1 (ko) 2009-12-11 2013-07-12 한국전자통신연구원 Ｐｃｉ 익스프레스 프로토콜 처리 장치
KR20130113269A (ko) * 2012-04-05 2013-10-15 한국전자통신연구원 ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법
KR102154642B1 (ko) 2012-04-05 2020-09-10 한국전자통신연구원 ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법

Also Published As

Publication number Publication date
KR20080061499A (ko) 2008-07-03
US20080162767A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100846352B1 (ko) 4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치
CN103034605B (zh) 实现可变宽度链路的方法及装置
JP4384912B2 (ja) バス接続の数を決定する方法
US8234424B2 (en) Efficient strip-down and re-alignment of ingressing physical layer/data layer packets in an aggregated PCI-express port having eight lanes
JP5153815B2 (ja) マルチレーン伝送方法及びシステム
JP4484888B2 (ja) データを転送する基地局により使用される方法
WO2021075302A1 (ja) 信号処理チップ、及び信号処理システム
KR20040017734A (ko) 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템
US7706417B1 (en) Method of and circuit for generating a plurality of data streams
US20090063889A1 (en) Aligning data on parallel transmission lines
CN101052013A (zh) 一种网络设备内部管理通道实现的方法及系统
JP2009171578A (ja) 高速直列−並列変換システム及び方法
JP2007028614A (ja) プログラマブルロジックデバイスなどの集積回路用マルチチャネル通信回路網
JP5558564B2 (ja) 可変ビットレート機器
US8565261B1 (en) Media and speed independent interface
JP2000152355A (ja) スイッチモジュ―ル
JP3759112B2 (ja) スケーラブル・インターフェースおよびその上でデータを伝送する方法
US7710998B1 (en) Media and speed independent interface
JP2002540725A5 (ko)
JP4723554B2 (ja) 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置
US20050169300A1 (en) Apparatus and related method for serially implementing data transmission
WO2003063394A3 (en) Methods and apparatuses for serial transfer of sonet framed data between components of a sonet system
JP6998876B2 (ja) 複数速度のデータを処理する方法および装置
JP2009265024A (ja) 半導体装置
JP2008092410A (ja) 光伝送システム集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee