KR102154642B1 - ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법 - Google Patents

ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법 Download PDF

Info

Publication number
KR102154642B1
KR102154642B1 KR1020120035715A KR20120035715A KR102154642B1 KR 102154642 B1 KR102154642 B1 KR 102154642B1 KR 1020120035715 A KR1020120035715 A KR 1020120035715A KR 20120035715 A KR20120035715 A KR 20120035715A KR 102154642 B1 KR102154642 B1 KR 102154642B1
Authority
KR
South Korea
Prior art keywords
pcie
packet data
optical
signal
data
Prior art date
Application number
KR1020120035715A
Other languages
English (en)
Other versions
KR20130113269A (ko
Inventor
최용석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020120035715A priority Critical patent/KR102154642B1/ko
Priority to US13/837,566 priority patent/US9396149B2/en
Publication of KR20130113269A publication Critical patent/KR20130113269A/ko
Application granted granted Critical
Publication of KR102154642B1 publication Critical patent/KR102154642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 로컬 호스트로부터 입력되는 전기신호를 패킷 데이터로 변환하고, 변환된 상기 패킷 데이터를 광신호로 변환하는 PCIe 광 변환부; 상기 변환된 광신호를 상기 패킷 데이터로 재변환하고, 상기 패킷 데이터를 상기 전기신호로 재변환하여 PCIe 디바이스로 출력하는 PCIe 슬롯 보드부; 및 상기 PCIe 광 변환부와 상기 PCIe 슬롯 보드부를 상호 연결하는 광 케이블;을 내부에 포함하여, 상기 로컬 호스트와 상기 PCIe 기반 디바이스 간의 원거리 통신 접속을 제어하는 것을 특징으로 하는 PCIe 스위치 장치를 제공한다.

Description

ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법{APPARATUS AND METHOD FOR CONNECTION CONTROL OF PCIE SWITCH}
본 발명은 PCIe 스위치 장치 및 그의 접속제어 방법에 관한 것으로, 보다 자세하게는 로컬 호스트와 PCIe 디바이스 간의 원거리 통신 접속제어를 위해, PCIe 스위치 장치 내부에서 전기신호와 광신호 사이의 변환이 이루어지도록 하는 PCIe 스위치 장치 및 그의 접속제어 방법에 관한 것이다.
일반적으로 PCIe 기반 디바이스를 원거리에서 접속하도록 하기 위한 방법으로는 PCIe 케이블을 이용하여 확장하는 방법, 로컬 및 리모트에 각각 PCIe 스위치를 이용하고 PCIe 스위치 간의 PCIe 신호를 광 매체를 이용하여 연결하는 방법, 로컬에서 발생하는 PCIe 신호를 직접 광신호로 변환하여 원거리로 접속하는 방법이 있다.
PCIe 케이블을 이용하는 방법은 전기신호를 이용함으로 인해 접속거리 및 동작속도 제한이 있으며, 또한 신호의 감쇄로 인해 패킷이 유실될 수 있다는 단점이 있다. 또한, 로컬 및 리모트에 PCIe 스위치를 이용하는 방법은 불필요한 PCIe 스위치의 중복 사용으로 인하여 자원이 낭비되고, 지연시간이 증가한다는 단점이 존재하며, PCIe 신호를 직접 광신호로 변환하여 원거리로 접속할 경우에는 PCIe 프로토콜에서 필요로 하는 전기 신호를 이용한 수신기 감지 및 전기 신호 레벨 변경 등의 프로토콜 규격을 달성할 수 없다는 단점을 지니고 있다.
도 1은 앞서 언급한 종래기술에서 PCIe 케이블 확장 기술을 이용한 PCIe 접속 장치의 구성을 나타내는 도면이다. 도 1을 참조하여 설명하면, PCIe 케이블 확장 카드(20)에 존재하는 PCIe 슬롯 커넥터를 서버나 PC 등의 로컬 호스트(10)에 존재하는 PCIe 슬롯 커넥터에 접속시킨다. 이때, PCIe 슬롯 커넥터에 존재하는 신호를 PCIe 케이블 규격에 맞도록 PCIe 슬롯 커넥터 신호와 케이블 신호 간의 PCIe 신호 변환기(21)를 거쳐 변환된다. 원격 접속지 에는 PCIe 디바이스(40)와 연결을 위해 PCIe 슬롯 확장 보드를 구비해야 하는데, PCIe 슬롯 확장 보드(30)에는 신호 정합을 위해 PCIe 슬롯 커넥터 신호와 케이블 신호 간의 PCIe 신호 변환기(31)가 존재한다. 이러한 구성으로 이루어지는 PCIe 접속 장치는 전기신호를 그대로 사용하게 됨으로써 신호의 수가 대량이고 신호 간의 간섭 및 원거리 확장시의 신호 감쇄 문제를 해결할 수 없는 문제점이 있다. 또한, 신호 접속을 위한 거리가 1~1.5m로 제한적이고, 신호를 원격 접속하기 위한 케이블의 굵기도 무시할 수 없는 원거리 확장 방해요인으로 작용한다. 따라서, 신호 전송의 효율성이 떨어지게 되므로 이에 대한 대응방안이 필요하다.
본 발명은 상기와 같은 문제점을 해결하기 위해 발명된 것으로서, 로컬 호스트와 PCIe 디바이스 간의 접속제어를 위해 PCIe 스위치 장치 내부에서 전기신호와 광신호 사이의 변환이 이루어지도록 함으로써, PCIe 프로토콜 규격에서 필요로 하는 수신기 감지 및 신호 레벨 변경 등의 접속 제어가 수행될 수 있는 PCIe 스위치 장치 및 그의 접속제어 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 PCIe 스위치를 중복으로 사용하지 않도록 함으로써, 자원 낭비를 최소화하고 지연시간을 방지할 수 있는 PCIe 스위치 장치 및 그의 접속제어 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 PCIe 스위치 장치는 로컬 호스트로부터 입력되는 전기신호를 패킷 데이터로 변환하고, 변환된 상기 패킷 데이터를 광신호로 변환하는 PCIe 광 변환부; 상기 변환된 광신호를 상기 패킷 데이터로 재변환하고, 상기 패킷 데이터를 상기 전기신호로 재변환하여 PCIe 디바이스로 출력하는 PCIe 슬롯 보드부; 및 상기 PCIe 광 변환부와 상기 PCIe 슬롯 보드부를 상호 연결하는 광 케이블;을 내부에 포함한다.
또한, 상기 PCIe 광 변환부는, 상기 로컬 호스트의 PCIe 슬롯 암 커넥터와 결합되는 PCIe 슬롯 수 커넥터를 구비하여 상기 로컬 호스트와 상호 접속되는 것을 특징으로 한다.
또한, 상기 PCIe 광 변환부는, 상기 입력되는 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 변환하는 PCIe 업스트림 브리지; 및 상기 패킷 데이터를 광신호로 변환하는 전광 변환기;를 포함하는 것을 특징으로 한다.
또한, 상기 PCIe 업스트림 브리지는, 상기 패킷 데이터를 전송하는 제1 데이터 전송부; 상기 패킷 데이터에 대한 무결성을 검증하는 제1 패킷 무결성 처리부;상기 무결성이 검증된 패킷 데이터를 직렬신호로 변환하는 제1 데이터 직렬화부;상기 전광 변환기와 접속되어 상기 직렬신호로 변환된 패킷 데이터를 전송하는 전광 변환기 인터페이스부; 및 상기 직렬신호로 변환된 패킷 데이터를 병렬신호로 변환하는 제1 데이터 병렬화부;를 포함하는 것을 특징으로 한다.
또한, 상기 제1 데이터 전송부는, 상기 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 전송하도록 하는 물리계층과 트랜잭션계층으로부터 수신된 패킷 데이터의 무결성을 검사하는 데이터링크계층으로 이루어지는 것을 특징으로 한다.
또한, 상기 PCIe 광 변환부는, 제1 광 케이블 커넥터를 구비하여 상기 광 케이블과 상호 연결되는 것을 특징으로 한다.
또한, 상기 PCIe 슬롯 보드부는, 제2 광 케이블 커넥터를 구비하여 상기 광 케이블과 상호 연결되는 것을 특징으로 한다.
또한, 상기 PCIe 슬롯 보드부는, 상기 변환된 광신호를 상기 전기신호로 재변환하는 광전 변환기; 및 상기 재변환된 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 변환하는 PCIe 다운스트림 브리지;를 포함하는 것을 특징으로 한다.
또한, 상기 PCIe 다운스트림 브리지는, 상기 광전 변환기와 접속되어 상기 재변환된 전기신호에 대한 패킷 데이터를 전송하는 광전 변환기 인터페이스부; 상기 재변환된 전기신호에 대한 패킷 데이터를 병렬신호로 변환하는 제2 데이터 병렬화부; 상기 재변환된 전기신호에 대한 패킷 데이터에 대한 무결성을 검증하는 제2패킷 무결성 처리부; 상기 재변환된 전기신호에 대한 패킷 데이터를 전송하는 제2 데이터 전송부; 및 상기 병렬신호로 변환된 패킷 데이터를 직렬신호로 변환하는 제2 데이터 직렬화부;를 포함하는 것을 특징으로 한다.
또한, 상기 제2 데이터 전송부는, 트랙잭션계층으로부터 수신된 상기 무결성이 보장된 패킷 데이터에 CRC 및 시퀀스 정보를 추가하여 물리계층으로 전송하는 데이터링크계층으로 이루어지는 것을 특징으로 한다.
또한, 상기 PCIe 슬롯 보드부는, 상기 PCIe 디바이스의 PCIe 슬롯 수 커넥터 결합되는 PCIe 슬롯 인터페이스를 구비하여 상기 PCIe 디바이스와 상호 접속되는 것을 특징으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 PCIe 스위치 장치의 접속제어 방법은 PCIe 스위치 장치 내부에 구비되는 PCIe 광 변환부에 의해, 로컬 호스트로부터 입력되는 전기신호를 패킷 데이터로 변환하고, 상기 패킷 데이터를 광신호로 변환하는 단계; 및 상기 PCIe 광 변환부와 광 케이블을 통해 연결되는 PCIe 슬롯 보드부에 의해, 상기 변환된 광신호를 상기 패킷 데이터로 재변환하고, 상기 패킷 데이터를 상기 전기신호로 재변환하여 PCIe 디바이스로 출력하는 단계;를 포함하여 상기 로컬 호스트와 상기 PCIe 기반 디바이스 간의 통신 접속을 제어한다.
또한, 상기 패킷 데이터를 광신호로 변환하는 단계에서, 상기 PCIe 광 변환부는 PCIe 업스트림 브리지를 통해 상기 입력되는 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 변환하고, 전광 변환기를 통해 상기 패킷 데이터를 광신호로 변환하는 것을 특징으로 한다.
또한, 상기 패킷 데이터를 상기 전기신호로 재변환하여 PCIe 디바이스로 출력하는 단계에서, 상기 PCIe 슬롯 보드부는 광전 변환기를 통해 상기 변환된 광신호를 상기 전기신호로 재변환하고, PCIe 다운스트림 브리지를 통해 상기 재변환된 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 변환하는 것을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명에 의한 PCIe 스위치 장치 및 그 접속 제어 방법은 로컬 호스트와 PCIe 디바이스 간의 접속제어를 위해 PCIe 스위치 내부에서 전기신호와 광신호 사이의 변환이 이루어지도록 함으로써, PCIe 프로토콜 규격에서 필요로 하는 수신기 감지 및 신호 레벨 변경 등의 접속 제어가 수행될 수 있는 효과가 있다.
또한, 본 발명은 PCIe 스위치를 중복으로 사용하지 않도록 함으로써, 자원 낭비를 최소화하고 지연시간을 방지할 수 있는 효과가 있다.
도 1은 종래기술에 따른 PCIe 케이블 확장 기술을 이용한 PCIe 접속 장치의 구성을 나타내는 도면이고,
도 2는 본 발명의 실시예에 따른 PCIe 스위치 장치의 구성을 나타내는 도면이고,
도 3은 본 발명의 실시예에 따른 PCIe 스위치 장치에 채용되는 PCIe 광 변환부의 세부 구성을 나타내는 도면이고,
도 4는 PCIe 광 변환부에 채용되는 PCIe 업스트림 브리지의 세부 구성을 나타내는 도면이고,
도 5는 본 발명의 실시예에 따른 PCIe 스위치 장치에 채용되는 PCIe 슬롯 보드부의 세부 구성을 나타내는 도면이고,
도 6은 PCIe 슬롯 보드부에 채용되는 PCIe 다운스트림 브리지의 세부 구성을 나타내는 도면이고,
도 7은 본 발명의 실시예에 따른 PCIe 스위치 장치의 접속제어 방법을 나타내는 순서도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선, 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
이하에서는, 본 발명의 실시예에 따른 PCIe 스위치 장치 및 그의 접속제어 방법에 대하여 첨부된 도면을 참고로 하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 PCIe 스위치 장치의 구성을 나타내는 도면이고, 도 3은 본 발명의 실시예에 따른 PCIe 스위치 장치에 채용되는 PCIe 광 변환부의 세부 구성을 나타내는 도면이고, 도 4는 PCIe 광 변환부에 채용되는 PCIe 업스트림 브리지의 세부 구성을 나타내는 도면이고, 도 5는 본 발명의 실시예에 따른 PCIe 스위치 장치에 채용되는 PCIe 슬롯 보드부의 세부 구성을 나타내는 도면이고, 도 6은 PCIe 슬롯 보드부에 채용되는 PCIe 다운스트림 브리지의 세부 구성을 나타내는 도면이다.
도 2를 참조하여 설명하면, 본 발명에 따른 PCIe 스위치 장치(100)는 크게 PCIe 광 변환부(110), 광 케이블(150), PCIe 슬롯 보드부(160)를 내장하여, 로컬 호스트(200)와 PCIe 기반 디바이스(300) 간의 접속을 제어한다.
PCIe 광 변환부(110)는 로컬 호스트(200)로부터 입력되는 전기신호를 광신호로 변환한다. 이를 위해, PCIe 광 변환부(110)는 도 3에 도시된 바와 같이 PCIe 슬롯 수 커넥터, PCIe 업스트림 브리지(120), 전광 변환기(130), 제1 광 케이블 커넥터를 구비한다.
PCIe 슬롯 수 커넥터는 로컬 호스트(200)의 PCIe 슬롯 암 커넥터와 결합함으로써, PCIe 광 변환부(110)와 로컬 호스트(200)가 상호 접속되도록 한다.
PCIe 업스트림 브리지(120)는 입력되는 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 변환한다. PCIe 업스트림 브리지(120)는 도 4에 도시된 바와 같이 제1 데이터 전송부(121), 제1 패킷 무결성 처리부(125), 제1 데이터 직렬화부(126), 제1 데이터 병렬화부(127), 전광 변환기 인터페이스부(128) 를 구비할 수 있다.
제1 데이터 전송부(121)는 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 전송하도록 하는 물리계층(122)과 트랜잭션계층(124)으로부터 수신된 패킷 데이터의 무결성을 검사하는 데이터링크계층(123)으로 이루어진다. 제1 패킷 무결성 처리부(125)는 패킷 데이터에 대한 무결성을 보장한다. 제1 데이터 직렬화부(126)는 무결성이 검증된 패킷 데이터를 직렬신호로 변환한다. 전광 변환기 인터페이스부(128)는 전광 변환기(130)와 접속되어 직렬신호로 변환된 패킷 데이터를 전송한다. 제1 데이터 병렬화부(127)는 직렬신호로 변환된 패킷 데이터를 병렬신호로 변환한다.
상기와 같은 구성을 갖는 PCIe 업스트림 브리지(120)는 물리계층(122)을 가지고 PCIe 프로토콜 규격에서 요구하는 전기규격에 적합한 신호를 송수신할 수 있으며, 물리계층(122)에서는 데이터링크계층(123)에 필요한 패킷 데이터를 수신하여 이를 데이터링크계층(123)에 맞게 형태를 변환하게 되고, 데이터링크계층(123)에서 수신한 패킷 데이터를 PCIe 프로토콜에 적합하도록 형태를 변환하여 이를 로컬 호스트(200)로 송신한다. 이때, 데이터링크계층(123)은 물리계층(122)에서 수신한 트랜잭션계층(124) 패킷의 무결성을 검사하고 이를 트랜잭션계층(124)에 송신하고, 또한 트랜잭션계층(124)에서 수신한 트랜잭션계층(124) 패킷 데이터의 무결성 검사가 로컬 호스트(200)에서 가능하도록 CRC 및 시퀀스 정보를 첨가하는 역할을 수행한다. 또한, 트랜잭션계층(124)은 데이터링크계층(123)과 접속됨은 물론 전광 변환기 인터페이스부(128)상에서 패킷 데이터의 무결성을 확보하기 위한 제1 패킷 무결성 처리부(125)와 접속되며, 데이터링크계층(123) 상에서의 흐름 제어와 전광 변환기 인터페이스부(128)상에서의 흐름 제어를 동시에 수행하기 위해 버퍼링 역할을 수행한다. 제1 패킷 무결성 처리부(125)와 전광 변환기 인터페이스부(128) 사이에 존재하는 제1 데이터 직렬화부(126)와 제2 데이터 병렬화부(127)를 통해 전광 변환기 인터페이스부(128)에서는 최종적으로 직렬신호가 송수신 된다.
전광 변환기(130)는 패킷 데이터를 광신호로 변환한다.
제1 광 케이블 커넥터(140)는 광 케이블(150)과 PCIe 광 변환부(110)가 상호 연결되도록 한다.
광 케이블(150)은 PCIe 광 변환부(110)와 PCIe 슬롯 보드부(160)를 상호 연결한다. 즉, 광 케이블(150)의 일단은 PCIe 광 변환부(110)의 제1 광 케이블 커넥터와 연결되고, 타단은 PCIe 슬롯 보드부(160)의 제2 광 케이블 커넥터와 각각 연결된다.
PCIe 슬롯 보드부(160)는 변환된 광신호를 전기신호로 재변환하여 PCIe 디바이스(300)로 출력한다. 이를 위해, PCIe 슬롯 보드부(160)는 도 5에 도시된 바와 같이, 제2 광 케이블 커넥터, 광전 변환기(170), PCIe 다운스트림 브리지(180), PCIe 슬롯 인터페이스(190)를 구비한다.
제2 광 케이블 커넥터(161)는 광 케이블(150)과 PCIe 슬롯 보드부(160)가 상호 연결되도록 한다.
광전 변환기(170)는 변환된 광 신호를 전기신호로 재변환한다.
PCIe 다운스트림 브리지(180)는 재변환된 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 변환한다. 이를 위해, PCIe 다운스트림 브리지(180)는 도 6에 도시된 바와 같이 광전 변환기 인터페이스부(181), 제2 데이터 직렬화부(182), 제2 데이터 병렬화부(183), 제2 패킷 무결성 처리부(184), 제2 데이터 전송부(185)를 구비할 수 있다.
광전 변환기 인터페이스부(181)는 광전 변환기(170)와 접속되어 재변환된 전기신호에 대한 패킷 데이터를 전송한다. 제2 데이터 병렬화부(183)는 재변환된 전기신호에 대한 패킷 데이터를 병렬신호로 변환한다. 제2 패킷 무결성 처리부(184)는 재변환된 전기신호에 대한 패킷 데이터에 대한 무결성을 보장한다. 제2 데이터 전송부(185)는 재변환된 전기신호에 대한 패킷 데이터를 전송하기 위해, 트랙잭션계층(186)으로부터 수신된 무결성이 보장된 패킷 데이터에 CRC 및 시퀀스 정보를 추가하여 물리계층(188)으로 전송하는 데이터링크계층(187)으로 이루어진다. 제2 데이터 직렬화부(182)는 병렬신호로 변환된 패킷 데이터를 직렬신호로 변환한다.
상기와 같은 구성을 갖는 PCIe 다운스트림 브리지(180)는 광전 변환기 인터페이스부(181)를 통하여 광전 변환기(170)와 접속되며, 광전 변환기 인터페이스부(181)에서의 신호는 직렬신호이므로 이를 제2 데이터 직렬화부(182)와 제2 데이터 병렬화부(183)를 통하여 병렬신호로 변환하여 제2 패킷 무결성 처리부(184)와 병렬 형태로 송수신하게 된다. 이때, 트랜잭션계층(186)은 제2 패킷 무결성 처리부(184)를 거쳐 무결성이 확인된 광 인터페이스화된 패킷을 데이터를 수신하여 이를 트랜잭션계층(186) 패킷 데이터로 변환하여 데이터링크계층(187)으로 송신하며, 데이터링크계층(187)에서 수신된 트랜잭션계층(185) 패킷 데이터를 광 인터페이스화하여 제2 패킷 무결성 처리부(184)로 송신한다. 이때, 데이터링크계층(187)은 트랜잭션계층(186)에서 수신한 트랜잭션계층(186) 패킷 데이터에 CRC 및 시퀀스 정보를 첨가하여 물리계층(188)으로 송신하며, 물리계층(188)에서 수신한 데이터링크계층(187) 패킷 데이터를 처리하고, 물리계층(188)에서 수신한 트랜잭션계층(186) 패킷 데이터의 무결성 검사를 수행한 후에 이를 트랜잭션계층(186)으로 송신한다.
PCIe 슬롯 인터페이스(190)는 PCIe 디바이스(300)의 PCIe 슬롯 수 커넥터(301)와 결합됨으로써, PCIe 슬롯 보드부(160)와 PCIe 디바이스(300)가 상호 접속되도록 한다.
도 7은 본 발명의 실시예에 따른 PCIe 스위치 장치의 접속제어 방법을 나타내는 순서도이다.
도 7을 참조하여 설명하면, 본 발명에 따른 PCIe 스위치 장치의 접속제어 방법은 먼저, PCIe 스위치 장치(100) 내부에 구비되는 PCIe 광 변환부(110)에 의해, 로컬 호스트(200)로부터 입력받는다.(S100) 그 다음 PCIe 광 변환부(110)는 입력된 전기신호를 광신호로 변환한다.(S200) 이때, PCIe 광 변환부(110)는 PCIe 업스트림 브리지(120)를 통해 입력되는 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 변환하고, 전광 변환기(130)를 통해 패킷 데이터를 광신호로 변환한다.
그 다음 PCIe 광 변환부(110)와 광 케이블(150)을 통해 연결되는 PCIe 슬롯 보드부(160)에 의해, 변환된 광신호를 전기신호로 재변환한다.(S300) 이때, PCIe 슬롯 보드부(160)는 광전 변환기(170)를 통해 변환된 광신호를 전기신호로 재변환하고, PCIe 다운스트림 브리지(180)를 통해 재변환된 전기신호를 PCIe 프로토콜 규격의 패킷 데이터로 변환한다.
그 다음 PCIe 슬롯 보드부(160)는 재변환된 전기신호를 PCIe 디바이스(300)로 출력하여 로컬 호스트(200)와 PCIe 기반 디바이스(300) 간의 접속을 제어한다.(S400)
다음은 상기와 같은 구조를 갖는 PCIe 스위치 장치(100)에 의해 로컬 호스트(200)가 주체가 되어 PCIe 디바이스(300)에 메모리 쓰기 동작을 수행하는 경우와 PCIe 스위치 장치(100)에 의해 PCIe 디바이스(300)가 주체가 되어 로컬 호스트(200)에 메모리 읽기 동작을 수행하는 경우를 설명하기로 한다.
우선, PCIe 스위치 장치(100)에 의해 로컬 호스트(200)가 주체가 되어 PCIe 디바이스(300)에 메모리 쓰기 동작을 수행하는 경우를 설명한다.
로컬 호스트(200)는 PCIe 슬롯 암 커넥터(201)를 통하여 PCIe 메모리 쓰기 트랜잭션을 발생시킨다. 이는 PCIe 스위치 장치(100)의 PCIe 광 변환부(110)의 PCIe 슬롯 수 커넥터(111)를 통하여 PCIe 업스트림 브리지(120)에 도달하게 된다. 이때, PCIe 업스트림 브리지(120)는 물리계층(122)에서 PCIe 메모리 쓰기 트랜잭션을 수신하며, 수신한 PCIe 메모리 쓰기 트랜잭션을 데이터링크계층(123)에 송신한다. 데이터링크계층(123)에서는 수신한 PCIe 메모리 쓰기 트랜잭션의 패킷 무결성을 검사한 후 패킷에 오류가 없을 경우에 이를 트랜잭션계층(124)으로 송신한다. 트랜잭션계층(124)은 이를 광 인터페이스에 적합한 패킷 데이터 형태로 변환한 후 제1 패킷 무결성 처리부(125)로 보내게 된다. 이렇게 변환된 패킷 데이터는 제1 데이터 직렬화부(126)를 통하여 직렬화 된 후에 전광 변환기 인터페이스부(180)를 통해 전광 변환기(130)에서 광신호로 변환된다. 전광 변환기(130)에서 생성된 광신호는 제1 광 케이블 커넥터(140)와 광 케이블(150)을 거쳐 PCIe 슬롯 보드부(160)의 제2 광 케이블 커넥터(161)를 통해 광전 변환기(170)에 도달하게 되며, 광전 변환기(170)에서는 수신한 광신호를 전기신호로 변환하여 이를 PCIe 다운스트림 브리지(180)로 송신하게 된다. 광전 변환기 인터페이스부(181)를 통해 수신한 전기신호는 제2 데이터 병렬화부(183)를 거쳐서 병렬화되며, 이는 다시 제2 패킷 무결성 처리부(184)를 거쳐 무결성을 확인받은 후에 트랜잭션계층(186)에서 PCIe 패킷 데이터로 변환된다. 데이터링크계층(187)에서는 이 패킷 데이터를 수신하여 여기에 CRC 및 시퀀스 정보를 추가하여 이를 물리계층(188)으로 송신하게 되며, 물리계층(188)은 PCIe 슬롯 인터페이스(190)에 접속되어 있어서 이를 통하여 PCIe 메모리 쓰기 패킷이 송신된다. PCIe 메모리 쓰기 패킷을 PCIe 슬롯 수 커넥터(301)를 통하여 수신한 PCIe 디바이스(300)는 패킷 데이터가 수신되었다는 정보를 데이터링크계층(187) 패킷으로 생성하고, 이는 PCIe 슬롯 인터페이스(190)를 통해 PCIe 다운스트림 브리지(180)에 전달된다. 일단 PCIe 메모리 쓰기 패킷이 PCIe 다운스트림 브리지(180)에 전달되고 난 후에 패킷의 완전한 송수신을 보장하는 역할은 PCIe 다운스트림 브리지(180)와 PCIe 디바이스(300) 간에 이루어지는 동작이다.
다음은 PCIe 스위치 장치(100)에 의해 PCIe 디바이스(300)가 주체가 되어 로컬 호스트(200)에 메모리 읽기 동작을 수행하는 경우를 설명한다.
PCIe 디바이스(300)에서는 PCIe 슬롯 수 커넥터(301)를 통하여 PCIe 메모리 읽기 트랜잭션을 발생시킨다. 이는 PCIe 스위치 장치(100)의 PCIe 슬롯 보드부(160)의 PCIe 슬롯 인터페이스(190)를 통하여 PCIe 다운스트림 브리지(180)에 도달하게 된다. 이때, PCIe 다운스트림 브리지(180)는 물리계층(188)에서 PCIe 메모리 읽기 트랜잭션을 수신하며, 수신한 PCIe 메모리 읽기 트랜잭션을 데이터링크계층(187)에 송신한다. 데이터링크계층(187)에서는 수신한 PCIe 메모리 읽기 트랜잭션의 패킷 무결성을 검사한 후 패킷 데이터에 오류가 없을 경우에 이를 트랜잭션계층(186)으로 송신한다. 트랜잭션계층(186)은 이를 광 인터페이스에 적합한 패킷 데이터 형태로 변환한 후 제2 패킷 무결성 처리부(184)로 보내게 된다. 이렇게 변환된 패킷은 제2 데이터 직렬화부(182)를 통하여 직렬화 된 후에 광전 변환기 인터페이스부(181)를 통해 광전 변환기(170)에서 광신호로 변환된다. 광전 변환기(170)에서 생성된 광신호는 제2 광 케이블 커넥터(161)와 광 케이블(150) 및 PCIe 광 변환부(110)의 제1 광 케이블 커넥터(140)를 통해 전광 변환기(130)에 도달하게 되며, 전광 변환기(130)에서는 수신한 광신호를 전기신호로 변환하여 이를 PCIe 업스트림 브리지(120)로 송신하게 된다. 전광 변환기 인터페이스부(128)를 통해 수신한 전기신호는 제1 데이터 병렬화부(127)를 거쳐서 병렬화되며, 이는 다시 제1 패킷 무결성 처리부(125)를 거쳐 무결성을 확인받은 후에 트랜잭션계층(124)에서 PCIe 패킷 데이터로 변환된다. 데이터링크계층(123)에서는 이 패킷 데이터를 수신하여 여기에 CRC 및 시퀀스 정보를 추가하여 이를 물리계층(122)로 송신하게 되며, 물리계층(122)은 PCIe 슬롯 수 커넥터(111)에 접속되어 있어서 이를 통하여 PCIe 메모리 읽기 패킷이 송신된다. PCIe 메모리 읽기 패킷을 PCIe 슬롯 수 커넥터(111)를 통하여 수신한 로컬 호스트(200)는 패킷이 수신되었다는 정보를 데이터링크계층(123) 패킷 데이터로 생성하고, 이는 PCIe 슬롯 인터페이스(190)를 통해 PCIe 업스트림 브리지(120)에 전달된다. 일단 PCIe 메모리 읽기 패킷 데이터가 PCIe 업스트림 브리지(120)에 전달되고 난 후에 메모리 읽기 패킷의 완전한 송수신을 보장하는 역할은 PCIe 업스트림 브리지(120)와 로컬 호스트(200)간에 이루어지는 동작이다.
메모리 읽기 패킷을 완전히 수신한 로컬 호스트(200)는 PCIe 슬롯 암 커넥터를 통하여 PCIe 메모리 읽기 컴플리션 트랜잭션을 발생시킨다. 이는 PCIe 스위치 장치(100)의 PCIe 광 변환부(110)의 PCIe 슬롯 수 커넥터(111)을 통하여 PCIe 업스트림 브리지(120)에 도달하게 된다. PCIe 업스트림 브리지(120)는 물리계층(188)에서 PCIe 메모리 읽기 컴플리션 트랜잭션을 수신하며, 수신한 PCIe 메모리 읽기 컴플리션 트랜잭션을 데이터링크계층(187)에 송신한다. 데이터링크계층(187)에서는 수신한 PCIe 메모리 읽기 컴플리션 트랜잭션의 패킷 무결성을 검사한 후 패킷에 오류가 없을 경우에 이를 트랜잭션계층(186)으로 송신한다. 트랜잭션계층(186)은 이를 광 인터페이스에 적합한 패킷 데이터 형태로 변환한 제1 패킷 무결성 처리부(184)로 보내게 된다. 이렇게 변환된 패킷 데이터는 제1 데이터 직렬화부(126)를 통하여 직렬화된 후에 전광 변환기 인터페이스부(128)를 통해 전광 변환기(130)에서 광신호로 변환된다. 전광 변환기(130)에서 생성된 광신호는 제1 광 케이블 커넥터(140)와 광 케이블(150) 및 PCIe 슬롯 보드부(160)의 제2 광 케이블 커넥터(161)를 통해 광전 변환기(170)에 도달하게 되며, 광전 변환기(170)에서는 수신한 광신호를 전기신호로 변환하여 이를 PCIe 다운스트림 브리지(180)로 송신하게 된다. 광전 변환기 인터페이스부(181)를 통해 수신한 전기신호는 제2 데이터 병렬화부(183)를 거쳐서 병렬화되며, 이는 다시 제2 패킷 무결성 처리부(184)를 거쳐 무결성을 확인받은 후에 트랜잭션계층(186)에서 PCIe 패킷 데이터로 변환된다. 데이터링크계층(187)에서는 이 패킷 데이터를 수신하여 여기에 CRC 및 시퀀스 정보를 추가하여 이를 물리계층(188)으로 송신하게 되며, 물리계층(188)은 PCIe 슬롯 인터페이스(190)에 접속되어 있어서 이를 통하여 PCIe 메모리 읽기 컴플리션 패킷이 송신된다. PCIe 메모리 읽기 컴플리션 패킷을 PCIe 슬롯 수 커넥터(301)를 통하여 수신한 PCIe 디바이스(300)는 패킷이 수신되었다는 정보를 데이터링크계층(187) 패킷으로 생성하고, 이는 PCIe 슬롯 인터페이스(190)를 통해 PCIe 다운스트림 브리지(180)에 전달된다. 일단 PCIe 메모리 읽기 컴플리션 패킷이 PCIe 다운스트림 브리지(180)에 전달되고 난 후에 패킷의 완전한 송수신을 보장하는 역할은 PCIe 다운스트림 브리지(180)와 PCIe 디바이스(300) 간에 이루어지는 동작이다.
이처럼, 본 발명에 의한 PCIe 스위치 장치 및 그 접속 제어 방법은 로컬 호스트(200)와 PCIe 디바이스(300) 간의 접속제어를 위해 PCIe 스위치 장치(100) 내부에서 전기신호와 광신호 사이의 변환이 이루어지도록 함으로써, PCIe 프로토콜 규격에서 필요로 하는 수신기 감지 및 신호 레벨 변경 등의 접속 제어가 수행될 수 있다.또한, 본 발명은 PCIe 스위치 장치(100)를 중복으로 사용하지 않도록 함으로써, 자원 낭비를 최소화하고 지연시간을 방지할 수 있다.
이상에서, 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.
100 : PCIe 스위치 장치 110 : PCIe 광 변환부
111 : PCIe 슬롯 수 커넥터 120 : PCIe 엄스트림 브리지
130 : 전광 변환기 140 : 광 케이블 암 커넥터
150 : 광 케이블 160 : PCIe 슬롯 보드부
161 : 광 케이블 암 커넥터 170 : 광전 변환기
180 : PCIe 다운스트림 브리지 190 : PCIe 슬롯 인터페이스

Claims (14)

  1. 로컬 호스트로부터 입력되는 PCIe 전기신호를 광신호 형태의 패킷 데이터로 변환하고, 변환된 상기 패킷 데이터를 광신호로 변환하는 PCIe 광 변환부;
    상기 변환된 광신호를 상기 패킷 데이터로 재변환하고, 상기 패킷 데이터를 상기 PCIe 전기신호로 재변환하여 PCIe 디바이스로 출력하는 PCIe 슬롯 보드부; 및
    상기 PCIe 광 변환부와 상기 PCIe 슬롯 보드부를 상호 연결하는 광 케이블;을 내부에 포함하여, 상기 로컬 호스트와 상기 PCIe 디바이스 간의 원거리 통신 접속을 제어하고
    상기 PCIe 광 변환부는
    상기 로컬 호스트의 PCIe 슬롯 암 커넥터와 결합되는 PCIe 슬롯 수 커넥터를 구비하여 상기 로컬 호스트와 상호 접속되고,
    상기 PCIe 슬롯 보드부는,
    상기 PCIe 디바이스의 PCIe 슬롯 수 커넥터 결합되는 PCIe 슬롯 인터페이스를 구비하여 상기 PCIe 디바이스와 상호 접속되되,
    상기 상기 PCIe 광 변환부는,
    상기 입력되는 PCIe 전기신호를 상기 패킷 데이터로 변환하는 PCIe 업스트림 브리지; 및
    상기 패킷 데이터를 광신호로 변환하는 전광 변환기를 포함하고,
    상기 PCIe 업스트림 브리지는,
    상기 패킷 데이터를 전송하는 제1 데이터 전송부;
    상기 패킷 데이터에 대한 무결성을 검증하는 제1 패킷 무결성 처리부;
    상기 무결성이 검증된 패킷 데이터를 직렬신호로 변환하는 제1 데이터 직렬화부;
    상기 전광 변환기와 접속되어 상기 직렬신호로 변환된 패킷 데이터를 전송하는 전광 변환기 인터페이스부; 및
    상기 직렬신호로 변환된 패킷 데이터를 병렬신호로 변환하는 제1 데이터 병렬화부를 포함하는 것을 특징으로 하는 PCIe 스위치 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 제1 데이터 전송부는,
    상기 PCIe 전기신호를 상기 패킷 데이터로 전송하도록 하는 물리계층과 트랜잭션계층으로부터 수신된 패킷 데이터의 무결성을 검사하는 데이터링크계층으로 이루어지는 것을 특징으로 하는 PCIe 스위치 장치.
  6. 제 1항에 있어서,
    상기 PCIe 광 변환부는,
    제1 광 케이블 커넥터를 구비하여 상기 광 케이블과 상호 연결되는 것을 특징으로 하는 PCIe 스위치 장치.
  7. 제 1항에 있어서,
    상기 PCIe 슬롯 보드부는,
    제2 광 케이블 커넥터를 구비하여 상기 광 케이블과 상호 연결되는 것을 특징으로 하는 PCIe 스위치 장치.
  8. 제 1항에 있어서,
    상기 PCIe 슬롯 보드부는,
    상기 변환된 광신호를 상기 PCIe 전기신호로 재변환하는 광전 변환기; 및
    상기 재변환된 PCIe 전기신호를 상기 패킷 데이터로 변환하는 PCIe 다운스트림 브리지;
    를 포함하는 것을 특징으로 하는 PCIe 스위치 장치.
  9. 제 8항에 있어서,
    상기 PCIe 다운스트림 브리지는,
    상기 광전 변환기와 접속되어 상기 재변환된 PCIe 전기신호에 대한 상기 패킷 데이터를 전송하는 광전 변환기 인터페이스부;
    상기 재변환된 PCIe 전기신호에 대한 패킷 데이터를 병렬신호로 변환하는 제2 데이터 병렬화부;
    상기 재변환된 PCIe 전기신호에 대한 패킷 데이터에 대한 무결성을 검증하는 제2패킷 무결성 처리부;
    상기 재변환된 PCIe 전기신호에 대한 패킷 데이터를 전송하는 제2 데이터 전송부; 및
    상기 병렬신호로 변환된 패킷 데이터를 직렬신호로 변환하는 제2 데이터 직렬화부;
    를 포함하는 것을 특징으로 하는 PCIe 스위치 장치.
  10. 제 9항에 있어서,
    상기 제2 데이터 전송부는 ,
    트랙잭션계층으로부터 수신된 상기 무결성이 보장된 패킷 데이터에 CRC 및 시퀀스 정보를 추가하여 물리계층으로 전송하는 데이터링크계층으로 이루어지는 것을 특징으로 하는 PCIe 스위치 장치.
  11. 삭제
  12. PCIe 스위치 장치 내부에 구비되는 PCIe 광 변환부에 의해, 로컬 호스트로부터 입력되는 PCIe 전기신호를 광신호 형태의 패킷 데이터로 변환하고, 상기 패킷 데이터를 광신호로 변환하는 단계; 및
    상기 PCIe 광 변환부와 광 케이블을 통해 연결되는 PCIe 슬롯 보드부에 의해, 상기 변환된 광신호를 상기 패킷 데이터로 재변환하고, 상기 패킷 데이터를 상기 PCIe 전기신호로 재변환하여 PCIe 디바이스로 출력하는 단계;
    를 포함하여 상기 로컬 호스트와 상기 PCIe 디바이스 간의 통신 접속을 제어하고,
    상기 로컬 호스트의 PCIe 슬롯 암 커넥터와 상기 PCIe 광 변환부의 PCIe 슬롯 수 커넥터가 결합을 기반으로 상기 로컬 호스트와 상기 PCIe 광 변환부가 상호 접속되고,
    상기 PCIe 디바이스의 PCIe 슬롯 수 커넥터와 상기 PCIe 슬롯 보드부의 PCIe 슬롯 인터페이스가 결합을 기반으로 상기 PCIe 디바이스와 상기 PCIe 슬롯 보드부가 상호 접속되고,
    상기 패킷 데이터를 광신호로 변환하는 단계에서,
    상기 PCIe 광 변환부는 PCIe 업스트림 브리지를 통해 상기 입력되는 PCIe 전기신호를 상기 패킷 데이터로 변환하고, 전광 변환기를 통해 상기 패킷 데이터를 광신호로 변환하되,
    상기 PCIe 업스트림 브리지는,
    상기 패킷 데이터를 전송하는 제1 데이터 전송부;
    상기 패킷 데이터에 대한 무결성을 검증하는 제1 패킷 무결성 처리부;
    상기 무결성이 검증된 패킷 데이터를 직렬신호로 변환하는 제1 데이터 직렬화부;
    상기 전광 변환기와 접속되어 상기 직렬신호로 변환된 패킷 데이터를 전송하는 전광 변환기 인터페이스부; 및
    상기 직렬신호로 변환된 패킷 데이터를 병렬신호로 변환하는 제1 데이터 병렬화부를 포함하는 것을 특징으로 하는 PCIe 스위치 장치의 접속제어 방법.
  13. 삭제
  14. 제 12항에 있어서,
    상기 패킷 데이터를 상기 PCIe 전기신호로 재변환하여 PCIe 디바이스로 출력하는 단계에서,
    상기 PCIe 슬롯 보드부는 광전 변환기를 통해 상기 변환된 광신호를 상기 PCIe 전기신호로 재변환하고, PCIe 다운스트림 브리지를 통해 상기 재변환된 PCIe 전기신호를 상기 패킷 데이터로 변환하는 것을 특징으로 하는 PCIe 스위치 장치의 접속제어 방법.
KR1020120035715A 2012-04-05 2012-04-05 ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법 KR102154642B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120035715A KR102154642B1 (ko) 2012-04-05 2012-04-05 ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법
US13/837,566 US9396149B2 (en) 2012-04-05 2013-03-15 PCIE switch apparatus and method of controlling connection thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120035715A KR102154642B1 (ko) 2012-04-05 2012-04-05 ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법

Publications (2)

Publication Number Publication Date
KR20130113269A KR20130113269A (ko) 2013-10-15
KR102154642B1 true KR102154642B1 (ko) 2020-09-10

Family

ID=49293230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120035715A KR102154642B1 (ko) 2012-04-05 2012-04-05 ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법

Country Status (2)

Country Link
US (1) US9396149B2 (ko)
KR (1) KR102154642B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180817B (zh) * 2012-07-02 2015-09-30 杭州华为数字技术有限公司 存储扩展装置及服务器
US20140365699A1 (en) * 2013-06-11 2014-12-11 Allied Telesis Holdings Kabushiki Kaisha Adapter card for thin computing devices
KR102345720B1 (ko) * 2015-06-15 2022-01-03 한국전자통신연구원 광 신호를 이용한 sata 호스트 버스 어댑터 및 sata 저장소 연결 방법
CN105721357B (zh) 2016-01-13 2019-09-03 华为技术有限公司 交换设备、外围部件互连高速系统及其初始化方法
US10095648B2 (en) * 2016-04-04 2018-10-09 Hewlett-Packard Development Company, L.P. Cantilevered network interface card assembly having port connector accessible from region outside of computing device
CN107566300A (zh) * 2017-07-25 2018-01-09 郑州云海信息技术有限公司 一种基于Multi‑Host架构的网络交换设备
CN110069069B (zh) * 2019-04-09 2022-04-29 中国海洋大学 一种定高构件
KR102416325B1 (ko) 2019-05-31 2022-07-04 한국전자통신연구원 확장 명령어 생성 및 처리 방법 및 이를 이용한 장치
US12007929B2 (en) 2020-10-09 2024-06-11 Altera Corporation Low-latency optical connection for CXL for a server CPU
CN112463695B (zh) * 2020-12-17 2023-12-22 北京浪潮数据技术有限公司 一种热插拔控制方法、装置及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846352B1 (ko) 2006-12-28 2008-07-15 전자부품연구원 4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치
US20100070673A1 (en) * 2008-08-13 2010-03-18 Electronics And Telecommunications Research Institute High pci express signal transmission apparatus and control method thereof
US20100329285A1 (en) 2009-06-30 2010-12-30 Intel Corporation Mechanism for clock synchronization

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911329B1 (ko) * 2007-07-26 2009-08-07 주식회사 다산네트웍스 컴퓨터에 장착 가능한 수동 광 단말장치
US8463881B1 (en) * 2007-10-01 2013-06-11 Apple Inc. Bridging mechanism for peer-to-peer communication
KR101142458B1 (ko) * 2009-06-09 2012-05-08 넷포드 주식회사 이동통신 기지국 망 시스템
KR101283482B1 (ko) * 2009-12-11 2013-07-12 한국전자통신연구원 Ｐｃｉ 익스프레스 프로토콜 처리 장치
US8965209B2 (en) * 2011-07-07 2015-02-24 Adtran, Inc. Systems and methods for extending optical network services across non-optical channels
CN102497265B (zh) * 2011-11-24 2014-03-12 飞天诚信科技股份有限公司 一种脉冲光信号识别的方法及装置
US9612981B2 (en) * 2012-02-17 2017-04-04 Netronome Systems, Inc. Configurable mesh data bus in an island-based network flow processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846352B1 (ko) 2006-12-28 2008-07-15 전자부품연구원 4 ｘ ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 모듈 및 이를이용한 ｐｃｉ―ｅｘｐｒｅｓｓ 프레임 변환 장치
US20100070673A1 (en) * 2008-08-13 2010-03-18 Electronics And Telecommunications Research Institute High pci express signal transmission apparatus and control method thereof
US20100329285A1 (en) 2009-06-30 2010-12-30 Intel Corporation Mechanism for clock synchronization

Also Published As

Publication number Publication date
KR20130113269A (ko) 2013-10-15
US20130268713A1 (en) 2013-10-10
US9396149B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
KR102154642B1 (ko) ＰＣＩｅ 스위치 장치 및 그의 접속제어 방법
US11100036B2 (en) Serial connection between management controller and microcontroller
KR100973079B1 (ko) 고속 ＰＣＩｅ 신호 전송 장치 및 그 제어방법
US20210182236A1 (en) Peripheral module validation for modular digital optical gunsight systems
JP6208232B2 (ja) 中間トランスポートを介したｕｓｂシグナリングのための方法および装置
CN202385106U (zh) 一种单向隔离光闸
TW200703011A (en) Bus device used in computer system
CN205017358U (zh) 一种单向隔离光闸
CN103312636A (zh) 信息处理装置、串行通信系统和装置以及通信初始化方法
CN1956361B (zh) 以太网电口转光口单向传输的实现方法及其光纤收发器
JP2000332791A (ja) 伝送装置、シリアルバス中距離光伝送装置およびシリアルバス中距離光伝送システム
CN217562026U (zh) 硬件仿真加速器的串口转接板及系统
US9779054B2 (en) System, apparatus and method for centralized management of security inspection devices via field bus network
US20140126912A1 (en) Systems and methods for interconnection discovery in optical communication systems
RU2700560C1 (ru) Устройство коммуникационного интерфейса gigaspacewire
CN102779084B (zh) 故障注入方法和装置
US8560745B2 (en) Storage device, storage device array and data processing system
CN112311458A (zh) 信号的传输方法、装置、设备以及系统
US11809365B2 (en) Data transmission method
RU187642U1 (ru) Устройство коммуникационного интерфейса gigaspacewire
WO2016116047A1 (zh) 光信号的发送方法、光收发器以及光背板互连系统
KR101928942B1 (ko) 검증 모듈을 구비한 디지털 영상 처리 장치
JP6165285B1 (ja) Ｕｓｂデータ通信装置
JP2000284872A (ja) Ｕｓｂ伝送装置
KR0179285B1 (ko) 데이타 전송 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101001237; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190412

Effective date: 20200228

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)