CN217562026U

CN217562026U - 硬件仿真加速器的串口转接板及系统

Info

Publication number: CN217562026U
Application number: CN202221573600.3U
Authority: CN
Inventors: 赵岩
Original assignee: Innoda Chengdu Electronic Technology Co ltd
Current assignee: Innoda Chengdu Electronic Technology Co ltd
Priority date: 2022-06-22
Filing date: 2022-06-22
Publication date: 2022-10-11
Anticipated expiration: 2032-06-22

Abstract

本申请公开了一种硬件仿真加速器的串口转接板及系统。第一处理器分别与第一以太网接口和硬件仿真加速器的TPOD接口通信连接，用于获取通过TPOD接口接收的第一数据，将第一数据的数据格式转换为以太网通信协议格式，并将数据格式为以太网通信协议格式的第一数据传输至第一以太网接口；第一处理器还用于获取通过第一以太网接口接收的第二数据，将第二数据的数据格式转换为串口通信协议格式，并将数据格式为串口通信协议格式的第二数据传输至TPOD接口；第一以太网接口，用于与第一外部电子设备上的第二以太网接口连接。根据本申请实施例，能够有效对硬件仿真加速器的外设接口数量进行拓展，从而可以满足用户的多接口需求。

Description

硬件仿真加速器的串口转接板及系统

技术领域

本实用新型属于硬件仿真加速器电子技术领域，尤其涉及一种硬件仿真加速器的串口转接板及系统。

背景技术

硬件仿真加速器是一种常用的实现集成电路(Integrated Circuit,IC)设计验证的设备。在实际使用中，硬件仿真加速器在全电路仿真方式(In-Circuit Emulation mode，ICE mode)下，往往需要通过硬件仿真加速器的外设接口来实现对待测设计的验证。

然而，由于目前硬件仿真加速器的外设接口数量极其有限，严重限制了ICE模式下验证IC接口电路的能力，无法满足用户的多接口需求。

实用新型内容

本申请实施例提供的一种硬件仿真加速器的串口转接板及系统，能够有效对硬件仿真加速器的外设接口数量进行拓展，从而可以满足用户的多接口需求。

第一方面，本申请实施例提供一种硬件仿真加速器的串口转接板，该硬件仿真加速器的串口转接板包括：

第一处理器，第一处理器分别与第一以太网接口和硬件仿真加速器的TPOD接口通信连接，用于获取通过TPOD接口接收的第一数据，将第一数据的数据格式转换为以太网通信协议格式，并将数据格式为以太网通信协议格式的第一数据传输至第一以太网接口；

第一处理器还用于获取通过第一以太网接口接收的第二数据，将第二数据的数据格式转换为串口通信协议格式，并将数据格式为串口通信协议格式的第二数据传输至TPOD接口；

第一以太网接口，用于与第一外部电子设备上的第二以太网接口连接。

在一些实施例中，该硬件仿真加速器的串口转接板还包括：

第二处理器，第二处理器分别与第一以太网接口及至少一个第一串行通信接口通信连接，用于获取通过第一以太网接口接收的第三数据，将第三数据的数据格式转换为串口通信协议格式，并将数据格式为串口通信协议格式的第三数据传输至第一串行通信接口；

第二处理器还用于获取通过第一串行通信接口接收的第四数据，将第四数据的数据格式转换为以太网通信协议格式，并将数据格式为以太网通信协议格式的第四数据传输至第一以太网通信接口；

第一串行通信接口，用于与第二外部电子设备上的第二串行通信接口连接。

在一些实施例中，第一处理器为现场可编程门阵列FPGA芯片。

在一些实施例中，第二处理器为串口服务器。

在一些实施例中，第一串行通信接口为通信异步收发传输器UART接口。

在一些实施例中，与第一以太网接口对应的第一串行通信接口的数量为1-4。

在一些实施例中，第一以太网接口的数量不超过24。

在一些实施例中，该硬件仿真加速器的串口转接板包括调速模块，调速模块分别与TPOD接口与第一以太网接口通信连接，用于将与TPOD接口适配的数据信号的速率调整至与第一以太网接口适配，以及将与第一以太网接口适配的数据信号的速率调整至于TPOD接口适配。

第二方面，本申请实施例提供一种串口转接系统，该串口转接系统包括如上的硬件仿真加速器的串口转接板；

硬件仿真加速器，硬件仿真加速器上设置有TPOD接口，TPOD接口与第一处理器通信连接；

目标外部电子设备，目标外部电子设备上设置第二目标接口，第二目标接口与串口转接板上的第一目标接口通信连接。

在一些实施例中，硬件仿真加速器为Palladium硬件仿真加速器。

本申请实施例提供的硬件仿真加速器的串口转接板及装置，设置有第一处理器和第一以太网接口，该第一以太网接口可以与第一外部电子设备上的第二以太网接口连接，该第一处理器分别与第一以太网接口和硬件仿真加速器的TPOD接口通信连接，用于获取TPOD接口与第一以太网接口的传输数据，并对所获取的数据的数据格式进行串行通信协议格式与以太网通信协议格式的转换，再将数据格式转换后的数据传输到相应接口。与现有技术相比，本申请实施例提供的一种硬件仿真加速器的串口转接板及装置，通过设置第一处理器以实现TPOD接口与第一以太网接口之间的正常通信，如此，通过将外部电子设备与第一以太网接口连接，可以实现外部电子设备与硬件仿真加速器的通信，从而有效地满足了用户的多接口需求。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的硬件仿真加速器的串口转接板的结构示意图之一；

图2是本申请一实施例提供的硬件仿真加速器的串口转接板的结构示意图之二；

图3是本申请一实施例提供的串口转接系统的结构示意图；

附图中：

1、硬件仿真加速器的串口转接板；10、第一处理器；20、第一以太网接口；30、第二处理器；40、第一串行通信接口；100、串口转接系统；2、硬件仿真加速器；50、TPOD接口；3、目标外部电子设备；60、第一目标接口、70、第二目标接口。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。

如背景技术部分所述，现有硬件仿真器中的硬件加速器接口为TPOD接口，该TPOD接口与外设速度桥接连接，并通过外设速度桥接上的串行通信接口实现于外部电子设备的通信。

然而，目前市面上的外设速度桥接上仅包括两个串行通信接口，远远无法满足用户的多接口需求，并且同时当前的外部电子设备也并不支持TPOD接口直连，因此，需要提供一种有效的产品来解决现有硬件仿真加速器接口不足的问题。

为了解决上述技术问题，本申请实施例提供了一种硬件仿真加速器的串口转接板及系统。下面首先对本申请实施例所提供的硬件仿真加速器的串口转接板进行介绍。

图1示出了本申请一实施例提供的硬件仿真加速器的串口转接板1的结构示意图之一。硬件仿真加速器的串口转接板1包括第一处理器10以及第一以太网接口20。

第一处理器10，第一处理器10可以分别与第一以太网接口20和硬件仿真加速器上的TPOD接口通信连接。

该第一处理器10可以用于获取通过TPOD接口接收的第一数据，将第一数据的数据格式转换为以太网通信协议格式，并将数据格式为以太网通信协议格式的第一数据传输至第一以太网接口20。

以及，该第一处理器10还可以用于获取通过第一以太网接口20接收的第二数据，将第二数据的数据格式转换为串口通信协议格式，并将数据格式为串口通信协议格式的第二数据传输至TPOD接口；

上述第一以太网接口20，可以用于与第一外部电子设备上的第二以太网接口连接。

在一些实施例中，上述第一处理器10可以为现场可编程门阵列FPGA芯片。示例性地，在实际工作时，上述第一处理器10可以具体为X9-2TQG144C型号的FPGA芯片。需要说明，上述仅作示例，本实用新型对于FPGA芯片的选用型号并不做严格限制。

以及，应理解地是，图1中仅示出了上述第一以太网接口20数量为1的一种情况。但实际生产中，为了满足外部电子设备的多接口需求，该第一以太网接口20的数量往往多于1，本申请在此对上述第一以太网接口20的数量并不做严格限制。

但在一些实施例中，考虑到TPOD接口的连接引脚数量，因此，实际上第一以太网接口20的数量并不会超过24。

在本实施例中，硬件仿真加速器的串口转接板1上设置有第一处理器10和第一以太网接口20，该第一以太网接口20可以与第一外部电子设备上的第二以太网接口连接，该第一处理器10分别与第一以太网接口20和硬件仿真加速器的TPOD接口通信连接，用于获取TPOD接口与第一以太网接口20的传输数据，并对所获取的数据的数据格式进行串行通信协议格式与以太网通信协议格式的转换，再将数据格式转换后的数据传输到相应接口。与现有技术相比，本申请实施例提供的一种硬件仿真加速器的串口转接板及装置，通过设置第一处理器10以实现TPOD接口与第一以太网接口20之间的正常通信，如此，通过将外部电子设备与第一以太网接口20连接，可以实现外部电子设备与硬件仿真加速器的通信，从而有效地满足了用户的多接口需求。

下面请参见图2，图2是本申请一实施例提供的硬件仿真加速器的串口转接板的结构示意图之二。

如图2所示，考虑到部分外设电子设备的串行通信接口的连接需求，在一些实施例中，上述硬件仿真加速器的串口转接板1还可以包括第二处理器30和至少一个第一串行通信接口40。

第二处理器30，第二处理器30可以分别与第一以太网接口20及至少一个第一串行通信接口40通信连接，用于获取通过第一以太网接口20接收的第三数据，将第三数据的数据格式转换为串口通信协议格式，并将数据格式为串口通信协议格式的第三数据传输至第一串行通信接口40。

以及，上述第二处理器30还可以用于获取通过第一串行通信接口40接收的第四数据，将第四数据的数据格式转换为以太网通信协议格式，并将数据格式为以太网通信协议格式的第四数据传输至第一以太网通信接口20。

上述第一串行通信接口40，可以用于与第二外部电子设备上的第二串行通信接口连接。

在一些实施例中，与每一第一以太网接口20对应的第一串行通信接口40的数量可以为1-4，该数量范围实际由第一串行通信接口40与第一以太网接口20对应的引脚数量决定。

应理解地是，图2仅示出了与一个第一以太网接口20对应的第一串行通信接口40数量为4的情况，其并不对本申请的保护范围起到实质性的限制作用。

在其他实施例中，与一个第一以太网接口对应的第一串行通信接口也可以为其他在1-4范围内的的整数。以及，可以理解地是，随着第一以太网接口数量的增加，上述第一串行通信接口的总数也会随之增加。示例性地，若第一以太网接口20的数量为4，每一第一以太网接口对应的第一串行通信接口的数量范围在1-4，那么，该硬件仿真加速器的串口转接板上扩展出的第一串行通信接口的总和最高可达16。

在一些实施例中，实际工作时，上述第二处理器30可以为串口服务器。

示例性地，在本实施例中，上述第二处理器30具体可以为NPORT5610-8-DT型的串口服务器，在其他一些实施例中，上述第二处理器也可以为其他型号的串口服务器。需要说明，上述仅作示例，本实用新型对于串口服务器的选用型号并不做具体限制。

在一些实施例中，第一串行通信接口40可以具体为通信异步收发传输器UART接口。

在一些实施例中，该硬件仿真加速器的串口转接板可以包括调速模块，调速模块可以分别与TPOD接口与第一以太网接口通信20连接，用于将与TPOD接口适配的数据信号的速率调整至与第一以太网接口20适配，以及将与第一以太网接口20适配的数据信号的速率调整至于TPOD接口适配。

第二方面，基于上述实施例所述的硬件仿真加速器的串口转接板，相应地，本申请实施例还提供一种串口转接系统。

下面请参见图3，图3是本申请一实施例提供的串口转接系统的结构示意图。如图3所示，该串口转接系统100可以包括如上的硬件仿真加速器的串口转接板1、硬件仿真加速器2以及目标外部电子设备3。

硬件仿真加速器的串口转接板1上设置有第一处理器10以及第一目标接口60。

硬件仿真加速器2，该硬件仿真加速器2上设置有TPOD接口50，TPOD接口50可以与第一处理器10通信连接。

目标外部电子设备3，该目标外部电子设备3上设置第二目标接口70，第二目标接口70可以与串口转接板1上的第一目标接口60通信连接。

如此，图3中的串口转接系统100，直观展示了硬件仿真加速器2通过硬件仿真加速器的串口转接板1，实现与目标外部电子设备的正常通信的场景。

需要说明地是，考虑到上述硬件仿真加速器的串口转接板1在不同实施例中的差异性，因此，上述串口转接板1中的第一目标接口既可以为前述实施例中的第一以太网接口，也可以为前述实施例中的第一串行通信接口。

基于此，相应地，在上述第一目标接口60为第一以太网接口的情况下，上述目标外部电子设备3为包括第二以太网接口的第一外部电子设备，上述第二目标接口70即为第二以太网接口。

在上述第一目标接口60为第一串行通信接口的情况下，上述目标外部电子设备3为包括第二串行通信接口的第二外部电子设备，上述第二目标接口70即为第二串行通信接口。

在一些实施例中，硬件仿真加速器具体可以为Palladium硬件仿真加速器。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本申请的方法及其核心思想。以上仅是本申请的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将本申请的构思和技术方案直接应用于其它场合的，均应视为本申请的保护范围。

Claims

1.一种硬件仿真加速器的串口转接板，其特征在于，包括：

第一处理器，所述第一处理器分别与第一以太网接口和所述硬件仿真加速器的TPOD接口通信连接，用于获取通过所述TPOD接口接收的第一数据，将所述第一数据的数据格式转换为以太网通信协议格式，并将数据格式为以太网通信协议格式的第一数据传输至所述第一以太网接口；

所述第一处理器还用于获取通过所述第一以太网接口接收的第二数据，将所述第二数据的数据格式转换为串口通信协议格式，并将数据格式为串口通信协议格式的第二数据传输至所述TPOD接口；

所述第一以太网接口，用于与第一外部电子设备上的第二以太网接口连接。

2.如权利要求1所述的串口转接板，其特征在于，所述串口转接板还包括：

第二处理器，所述第二处理器分别与所述第一以太网接口及至少一个第一串行通信接口通信连接，用于获取通过所述第一以太网接口接收的第三数据，将所述第三数据的数据格式转换为串口通信协议格式，并将数据格式为串口通信协议格式的第三数据传输至所述第一串行通信接口；

所述第二处理器还用于获取通过所述第一串行通信接口接收的第四数据，将所述第四数据的数据格式转换为以太网通信协议格式，并将数据格式为以太网通信协议格式的第四数据传输至所述第一以太网通信接口；

所述第一串行通信接口，用于与第二外部电子设备上的第二串行通信接口连接。

3.如权利要求1所述的串口转接板，其特征在于，所述第一处理器为现场可编程门阵列FPGA芯片。

4.如权利要求2所述的串口转接板，其特征在于，所述第二处理器为串口服务器。

5.如权利要求2所述的串口转接板，其特征在于，所述第一串行通信接口为通信异步收发传输器UART接口。

6.如权利要求5所述的串口转接板，其特征在于，与所述第一以太网接口对应的所述第一串行通信接口的数量为1-4。

7.如权利要求1所述的串口转接板，其特征在于，所述第一以太网接口的数量不超过24。

8.如权利要求1-7任一项所述的串口转接板，其特征在于，所述串口转接板包括调速模块，所述调速模块分别与所述TPOD接口与所述第一以太网接口通信连接，用于将与所述TPOD接口适配的数据信号的速率调整至与所述第一以太网接口适配，以及将与所述第一以太网接口适配的数据信号的速率调整至于所述TPOD接口适配。

9.一种串口转接系统，其特征在于，所述串口转接系统包括：

如权利要求1-8任一项所述的串口转接板；

硬件仿真加速器，所述硬件仿真加速器上设置有TPOD接口，所述TPOD接口与所述第一处理器通信连接；

目标外部电子设备，所述目标外部电子设备上设置第二目标接口，所述第二目标接口与所述串口转接板上的第一目标接口通信连接。

10.如权利要求9所述的串口转接系统，其特征在于，所述硬件仿真加速器为Palladium硬件仿真加速器。