CN116541032A - 数据烧录方法、装置、设备及计算机存储介质 - Google Patents

数据烧录方法、装置、设备及计算机存储介质 Download PDF

Info

Publication number
CN116541032A
CN116541032A CN202310807115.0A CN202310807115A CN116541032A CN 116541032 A CN116541032 A CN 116541032A CN 202310807115 A CN202310807115 A CN 202310807115A CN 116541032 A CN116541032 A CN 116541032A
Authority
CN
China
Prior art keywords
data
peripheral interface
serial peripheral
burning
interface memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310807115.0A
Other languages
English (en)
Other versions
CN116541032B (zh
Inventor
张帅强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoda Chengdu Electronic Technology Co ltd
Original Assignee
Innoda Chengdu Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoda Chengdu Electronic Technology Co ltd filed Critical Innoda Chengdu Electronic Technology Co ltd
Priority to CN202310807115.0A priority Critical patent/CN116541032B/zh
Publication of CN116541032A publication Critical patent/CN116541032A/zh
Application granted granted Critical
Publication of CN116541032B publication Critical patent/CN116541032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请公开了一种数据烧录方法、装置、设备及计算机存储介质，涉及通信技术领域。该方法应用于硬件仿真加速器，包括：在所述硬件仿真加速器与串行外设接口存储器通信连接的情况下，接收烧录输入；响应于所述烧录输入，从所述硬件仿真加速器的目标缓存区域中调取所述烧录输入所指示的待烧录数据；在所述待烧录数据的数据格式为所述串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将所述待烧录数据烧录至所述串行外设接口存储器中，其中，所述硬件仿真加速器用于基于所述待烧录数据对所述串行外设接口存储器进行调试。根据本申请实施例，免去了较为繁琐的人工现场操作，能够有效地提升整体的芯片调试效率。

Description

数据烧录方法、装置、设备及计算机存储介质
技术领域
本申请属于通信技术领域，尤其涉及一种数据烧录方法、装置、设备及计算机存储介质。
背景技术
通常，在芯片前端验证领域中，硬件仿真加速器由于能够有效加速待测芯片的验证过程，因此在芯片设计验证过程中具有重要地位。通过使用硬件仿真加速器，能够在芯片研发的早期阶段就让整颗芯片软硬件协同涉及成为可能。硬件仿真加速器的应用，可以有效加快编译、高级调试、功耗分析以及混合硬件仿真等，从而缩短整个产品研发周期。
在芯片研发中，SPI（Serial Peripheral Interface，串行外设接口）存储器作为使用SPI通信技术的非易失闪存，可以通过SPI接口与芯片进行通信，在芯片上存储大量的数据。为了确保SPI存储器与芯片的正确通信，目前通常会在芯片设计验证过程中对接真实SPI存储器以进行软硬件联调测试。该方式通过将设计好的芯片代码加载到硬件仿真加速器中进行仿真，然后将硬件仿真加速器与真实SPI存储器相连，从而来测试和验证芯片的正确性和可靠性、以及确认SPI存储器与芯片之间的正常通信。
然而此类方式中，在对接真实SPI存储器以进行软硬件联调测试之前，需要预先通过SPI烧录器对真实SPI存储器进行数据烧录，该SPI烧录器可以具体采用例如硕飞SP8FX编程器等。具体地，首先需要下载并安装SPI烧录器对应的烧录软件，再将需要烧录的程序或数据加载到烧录软件中。在完成上述SPI存储器烧录数据前的准备工作之后，再将SPI存储器插入到SPI烧录器中，再将SPI烧录器连接到计算机以对SPI存储器进行数据烧录。该烧录方式操作较为繁琐，容易导致整体芯片调试效率低下。并且，进一步地，若在烧录数据或执行芯片测试的过程中需要更新烧录数据，则需要SPI存储器进行反复手动拔插以便烧录器重新烧录，这样容易损坏SPI存储器，且该方案需要工程师在现场值守以执行操作，人工现场操作也较为繁琐，最终进一步导致整调试效率低下和SPI存储器资源浪费。
发明内容
本申请实施例提供一种数据烧录方法、装置、设备及计算机存储介质，免去了较为繁琐的人工现场操作，能够有效地提升整体调试效率。
第一方面，本申请实施例提供一种数据烧录方法，应用于硬件仿真加速器，该数据烧录方法包括：
在硬件仿真加速器与串行外设接口存储器通信连接的情况下，接收烧录输入；
响应于烧录输入，从硬件仿真加速器的目标缓存区域中调取烧录输入所指示的待烧录数据；
在待烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待烧录数据烧录至串行外设接口存储器中；其中，硬件仿真加速器用于基于待烧录数据对串行外设接口存储器进行调试。
在一种可能的实施方式中，在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录方法还包括：
接收烧录更新输入；
响应于烧录更新输入，从目标缓存区域中调取烧录更新输入所指示的待更新烧录数据；
在待更新烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待更新烧录数据烧录至串行外设接口存储器中，以实现对串行外设接口存储器中数据的更新。
在一种可能的实施方式中，在接收烧录输入之前，该数据烧录方法还包括：
获取与待烧录数据对应的初始数据；
对初始数据进行进制转换，得到第一目标进制的待烧录数据；
将待烧录数据存储至目标缓存区域中，其中，第一目标进制与串行外设接口存储器适配。
在一种可能的实施方式中，该数据烧录方法还包括：
在待烧录数据的数据格式不为串行外设接口通信协议格式的情况下，将待烧录数据的数据格式转换为串行外设接口通信协议格式；
将进行数据格式转换后的待烧录数据烧录至串行外设接口存储器中。
在一种可能的实施方式中，烧录输入还用于将烧录起始地址强制赋值为第一起始地址，以及，将烧录结束地址强制赋值为第一结束地址；将待烧录数据烧录至串行外设接口存储器中，包括：
按照第一起始地址和第一结束地址，将待烧录数据烧录至串行外设接口存储器中；
或者，烧录输入还用于将烧录起始地址强制赋值为第一起始地址，以及，将烧录地址长度强制赋值为目标地址长度；将待烧录数据烧录至串行外设接口存储器中，包括：
按照第一起始地址和目标地址长度，将待烧录数据烧录至串行外设接口存储器中。
在一种可能的实施方式中，在将待烧录数据烧录至串行外设接口存储器中之前，该数据烧录方法还包括：
擦除串行外设接口存储器中的数据。
在一种可能的实施方式中，在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录方法还包括：
从串行外设接口存储器中进行目标数据回读；
将目标数据存储至目标缓存区域；其中，目标数据用于验证串行外设接口存储器中的数据是否符合烧录期望。
在一种可能的实施方式中，在从串行外设接口存储器中进行目标数据回读之前，该数据烧录方法还包括：
接收数据回读输入；数据回读输入用于将回读起始地址强制赋值为第二起始地址，以及，将回读结束地址强制赋值为第二结束地址；
从串行外设接口存储器中进行目标数据回读，包括：
响应于数据回读输入，按照第二起始地址和第二结束地址从串行外设接口存储器中进行目标数据回读。
在一种可能的实施方式中，在将目标数据存储至目标缓存区域之后，该数据烧录方法还包括：
响应于对目标数据的转存指令，对目标数据进行进制转换，得到第二目标进制的目标数据；第二目标进制为用户可读的进制；
将第二目标进制的目标数据输出以进行显示，以使用户基于目标数据验证串行外设接口存储器中的数据是否符合烧录期望。
在一种可能的实施方式中，在将待烧录数据烧录至串行外设接口存储器中之前，该数据烧录方法还包括：
响应于模式选择输入，确定目标工作模式；目标工作模式与串行外设接口存储器适配；
将硬件仿真加速器中的串行外设接口总线的工作模式设定为目标工作模式。
在一种可能的实施方式中，在接收烧录输入之前，该数据烧录方法还包括：
将硬件仿真加速器中的虚拟环境加载为第一虚拟环境；第一虚拟环境与数据烧录操作适配；
在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录方法还包括：
将硬件仿真加速器中的虚拟环境由第一虚拟环境切换至第二虚拟环境，以便进行硬件仿真加速器基于待烧录数据对串行外设接口存储器进行调试；第二虚拟环境与数据调试操作适配。
在一种可能的实施方式中，硬件仿真加速器通过速度桥接电路板与串行外设接口存储器通信连接；
速度桥接电路板用于将与硬件仿真加速器适配的数据信号的传输速率调整至与串行外设接口存储器适配，以及将与串行外设接口存储器的数据信号的传输速率调整至与硬件仿真加速器适配。
第二方面，本申请实施例提供了一种数据烧录装置，该数据烧录装置包括：
第一接收模块，用于在硬件仿真加速器与串行外设接口存储器通信连接的情况下，接收烧录输入；
第一调取模块，用于响应于烧录输入，从硬件仿真加速器的目标缓存区域中调取烧录输入所指示的待烧录数据；
第一烧录模块，用于在待烧录数据的数据格式为串行外设接口存储器所支持的串行外设接速度口通信协议格式的情况下，将待烧录数据烧录至串行外设接口存储器中；其中，硬件仿真加速器用于基于待烧录数据对串行外设接口存储器进行调试。
第三方面，本申请实施例提供了一种数据烧录设备，该数据烧录设备包括：
处理器以及存储有计算机程序指令的存储器；
所述处理器执行所述计算机程序指令时实现如上述本申请实施例中任意一项提供的数据烧录方法。
第四方面，本申请实施例提供了一种计算机存储介质，该计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如上述本申请实施例中任意一项提供的数据烧录方法。
第五方面，本申请实施例提供了一种计算机程序产品，计算机程序产品中的指令由电子设备的处理器执行时，使得所述电子设备执行如上述本申请实施例中任意一项提供的数据烧录方法。
本申请实施例的数据烧录方法、装置、设备及计算机存储介质，应用于硬件仿真加速器，通过在硬件仿真加速器与串行外设接口存储器通信连接的情况下，响应于烧录输入，从硬件仿真加速器的目标缓存区域中调取串行指示的待烧录数据，并在待烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待烧录数据烧录至串行外设接口存储器中。本申请实施例提供的一种数据烧录方法、装置、设备及计算机存储介质，其相较于现有技术，无需使用真实烧录器为串行外设接口存储器烧录数据，而是直接基于用于调试的硬件仿真加速器实现数据烧录，实现了烧录及调试集硬件仿真加速器一体。如此，免去了原有烧录过程中繁琐的人工现场操作，无需改变硬件环境、避免了反复插拔操作繁琐以及容易损伤硬件的问题，工程师不需要前往现场值守、可以进行远程操作，从而能够有效地提升整体调试效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的相关技术中数据烧录方法的流程示意图；
图2是本申请一实施例提供的相关技术中数据调试方法的流程示意图；
图3是本申请一实施例提供的数据烧录方法的流程示意图；
图4是本申请一实施例提供的数据烧录方法的一个场景实施例流程示意图；
图5是本申请一实施例提供的数据烧录装置的结构示意图；
图6是本申请一实施例提供的数据烧录设备的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了简要起见，下面适应性地采用SPI的描述待替代本申请中的串行外设接口，示例性地，串行外设接口存储器可以简称为SPI存储器，串行外设接口烧录器可以简称为SPI烧录器。
部分术语介绍：Verilog HDL（简称Verilog）是一种硬件描述语言，用于数字电路的系统设计，可用于对算法级、门级及开关级等多种抽象设计层次进行建模，也可以用于进行数字系统的逻辑综合、仿真验证和时序分析等。
boot：bootLoader；在嵌入式操作系统中在操作系统内核运行之前的一小段引导程序，主要是为了初始化硬件设备、建立内存空间等硬件初始配置。
如背景技术部分所述，在对接真实SPI存储器以进行软硬件联调测试之前，需要预先通过SPI烧录器（例如：硕飞SP8FX编程器）对真实SPI存储器进行数据烧录，真实SPI存储器型号可以例如：Winbond W25Qxx SPI Flash Memory Series等，本申请对此不做具体限制。具体地，请参见图1，图1是本申请一实施例提供的相关技术中数据烧录方法的流程示意图。如图1所示，首先需要下载并安装SPI烧录器对应的烧录软件，再将需要烧录的程序或数据加载到烧录软件中。在完成上述SPI存储器烧录数据前的准备工作之后，将SPI存储器插入到SPI烧录器中，再将SPI烧录器连接到计算机，从而借助烧录器或其他第三方硬件执行数据烧录。
在将数据烧录至SPI存储器后，通过相应的硬件板卡将SPI存储器连接到硬件仿真加速器中进行测试，具体可参见图2，图2是本申请一实施例提供的相关技术中数据调试方法的流程示意图。结合图2所示，以硬件仿真加速器为palladium为例，Memory IO BoardSpeedBridge是硬件仿真加速器中的一种电路板，可以用于模拟硬件仿真加速器与存储器之间的数据交互，帮助设计人员更快速地验证和调试处理器与存储器之间的数据交互，从而加速系统级仿真和验证。需要补充的是，本申请中将Memory IO Board SpeedBridge自定义命名为速度桥接电路板，该命名并不对其实质起到任何限制作用。在图2所示的相关技术中，在SPI存储器完成数据烧录之后，会先将SPI存储器插入到Memory IO BoardSpeedBridge的SPI插槽中，再采用连接线将Memory IO Board Speedbridge与Palladium进行连接，从而最终实现SPI颗粒与Palladium之间的通信连接。
基于上述相关技术，本申请发明人研究发现，若在烧录数据或执行芯片测试的过程中，SPI存储器中的数据需要更新，则需要SPI存储器进行反复手动拔插以便烧录器重新烧录。例如，若在SPI存储器与Palladium之间通信连接执行芯片测试的过程中需要对SPI存储器中的烧录数据进行更新，则需要断开Memory IO Board Speedbridge与Palladium的连接，然后手动将Memory IO Board上的SPI存储器拿下，并使用烧录器重新烧录数据至SPI存储器中，该过程中回对SPI存储器进行多次反复插拔操作。或者，若在SPI存储器实际烧录过程中需要对烧录数据进行调整，也同样需要采用手动拔插的方式断开SPI存储器与烧录器之间的连接。这样，不仅容易损坏SPI存储器，且该方案下人工现场操作也较为繁琐，最终导致整体调试效率低下和SPI存储器资源浪费。
有鉴于上，为了解决现有技术问题，本申请实施例提供了一种数据烧录方法、装置、设备、存储介质和计算机程序产品。应注意，本申请提供的实施例并不用来限制本申请公开的范围。
下面首先对本申请实施例所提供的数据烧录方法进行介绍。
图3示出了本申请一实施例提供的数据烧录方法的流程示意图。该数据烧录方法应用于硬件仿真加速器，该硬件仿真加速器型号具体可以为palladium等，本申请对此不做具体限制。如图3所示，该数据烧录方法包括以下步骤：
S310，在硬件仿真加速器与串行外设接口存储器通信连接的情况下，接收烧录输入；
S320，响应于烧录输入，从硬件仿真加速器的目标缓存区域中调取烧录输入所指示的待烧录数据；
S330，在待烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待烧录数据烧录至串行外设接口存储器中；其中，硬件仿真加速器用于基于待烧录数据对串行外设接口存储器进行调试。
本申请实施例的数据烧录方法，应用于硬件仿真加速器，该方法通过在硬件仿真加速器与串行外设接口存储器通信连接的情况下，响应于烧录输入，从硬件仿真加速器的目标缓存区域中调取串行指示的待烧录数据，并在待烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待烧录数据烧录至串行外设接口存储器中。
本申请实施例提供的一种数据烧录方法，其相较于现有技术，无需使用真实烧录器为串行外设接口存储器烧录数据，而是直接基于用于调试的硬件仿真加速器实现数据烧录，实现了烧录及调试集硬件仿真加速器一体。如此，免去了原有烧录过程中繁琐的人工现场操作，无需改变硬件环境、避免了反复插拔操作繁琐以及容易损伤硬件的问题，工程师不需要前往现场值守、可以进行远程操作，从而能够有效地提升整体调试效率。
下面对上述步骤310至步骤330的具体实现方式进行详细介绍。
在S310中，具体实现时，硬件仿真加速器通常有在其对应的操作软件，该操作软件可以用于实现对硬件仿真加速器的调试和操控。
这样，用户可以通过在操作软件的显示界面上输入上述烧录输入，以使硬件仿真加速器得以基于软硬件之间的交互接收到该烧录输入。
在S320中，该烧录输入可以具体指示烧录存储在目标缓存区域的待烧录数据。示例性地，该烧录输入中可以包括上述待烧录数据在目标缓存区域中的缓存地址等，本申请对此不做具体限制。
具体实现时，在硬件仿真加速器接收到上述烧录输入后，即可响应于烧录输入，从其内部的目标缓存区域中调取烧录输入所指示的待烧录数据。
需要说明的是，上述目标缓存区域可以用于存放待烧录的SPI数据，其具体可以为基于verilog代码实现的可综合到硬件仿真加速器中的模型。上述待烧录数据可以预先存储在硬件仿真加速器的目标缓存区域中。
在一些更为具体的实施方式中，结合实际用户操作习惯与硬件仿真加速器的内部编译环境考虑，为了更为合理地实现地对上述待烧录数据的预先存储，在接收烧录输入之前，该数据烧录方法还可以包括：
获取与待烧录数据对应的初始数据；
对初始数据进行进制转换，得到第一目标进制的待烧录数据；
将待烧录数据存储至目标缓存区域中，其中，第一目标进制与串行外设接口存储器适配。
具体地，用户通过硬件仿真加速器对应的操作软件进行初始数据的输入，相应地，硬件仿真加速器响应于用户的输入行为获取到上述初始数据。硬件仿真加速器在接收到初始数据之后，首先可以对初始数据进行进制转换，从而得到第一目标进制的待烧录数据，再将该待烧录数据存储至目标缓存区域中。
其中，本实施例结合实际编译环境考虑，上述第一目标进制具体可以为二进制，即进制转换后的待烧录数据为二进制数据。上述初始数据可以为用户可读的十六进制数据，本申请对此不做具体限制。在其他一些可行的实施例中，上述初始数据也开始是十进制数据等。
在S330中，在待烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待烧录数据烧录至串行外设接口存储器中。
其中，本实施例中，硬件仿真加速器用于基于待烧录数据对串行外设接口存储器进行调试。这样一来，本申请中的数据烧录方案直接基于用于调试的硬件仿真加速器实现，能够将数据烧录及调试集硬件仿真加速器一体，从而大大提升了整体数据烧录及调试效率。
具体地，上述目标缓存区域作为可用于存储数据的虚拟内存区域，有其自身对应的内存接口时序，即对应的接口通信协议格式。在创建该目标缓存区域时，可以直接将其接口通信协议格式配置为串行外设接口存储器所支持的串行外设接口通信协议格式，即SPI通信协议格式。
此种情况下，在将上述待烧录数据从目标缓存区域调取出来后，由于该待烧录数据的数据格式已经为串行外设接口存储器所支持的串行外设接口通信协议格式，因此，硬件仿真加速器可以直接将该待烧录数据烧录至串行外设接口存储器中。
在一些更为具体的实施方式中，考虑到串行外设接口通信协议格式较为复杂，为了能够预先将待烧录数据快速存储至上述目标缓存区域，上述目标缓存区域的内存接口协议设置会比较简单。基于此，为了保障硬件仿真加速器能够实现对串行外设接口的正常数据烧录，该数据烧录方法还可以包括：
在待烧录数据的数据格式不为串行外设接口通信协议格式的情况下，将待烧录数据的数据格式转换为串行外设接口通信协议格式；
将进行数据格式转换后的待烧录数据烧录至串行外设接口存储器中。
具体地，在确定待烧录数据的数据格式不为串行外设接口通信协议格式的情况下，在将待烧录数据从目标缓存区域调取出来之后，上述硬件仿真加速器可以先将所调取出的待烧录数据的数据格式转换为串行外设接口通信协议格式，再将该进行数据格式转换后的待烧录数据烧录至串行外设接口存储器中。
需要说明地是，本实施例中，可以是在将待烧录数据从目标缓存区域中调取出来之后，先对该待烧录数据当前的数据格式进行检测，若检测确定该待烧录数据的数据格式不为串行外设接口通信协议格式时，再对其进行相应的格式转换。
或者，考虑到上述目标缓存区域的内存接口时序，即其所适配的内存接口通信协议格式是固定的，因此，可以是直接进行相应程序设置，以便在将待烧录数据从目标缓存区域调取出来之后，自动执行相应的数据格式转换，以便最终将符合串行外设接口通信协议格式的待烧录数据，顺利烧录至串行外设接口存储器中。
应理解地是，考虑到现有通信协议格式转换手段的多样性以及复杂性，例如关于不同的数据封装方式、电平规范以及波特率之间的转换等，因此本实施例中对于具体如何将待烧录数据的数据格式转换为串行外设接口通信协议格式不做具体限制。
在一些更为具体的实施方式中，为了能够使得硬件仿真加速器能够更为准确、高效地将数据烧录至串行外设接口存储器中，上述烧录输入还可以用于将烧录起始地址强制赋值为第一起始地址，以及，将烧录结束地址强制赋值为第一结束地址；将待烧录数据烧录至串行外设接口存储器中，可以包括：
按照第一起始地址和第一结束地址，将待烧录数据烧录至串行外设接口存储器中；
或者，烧录输入还可以用于将烧录起始地址强制赋值为第一起始地址，以及，将烧录地址长度强制赋值为目标地址长度；将待烧录数据烧录至串行外设接口存储器中，可以包括：
按照第一起始地址和目标地址长度，将待烧录数据烧录至串行外设接口存储器中。
具体实现时，在进行数据编译烧录时，还可以对期望的烧录起始地址和烧录结束地址进行设定。具体地，用户可以在烧录输入中进行相应指示，例如，将烧录起始地址强制赋值为第一起始地址，将烧录结束地址强制赋值为第一结束地址。这样，在硬件仿真加速器进行实际数据烧录时，可以具体遵循指定的第一起始地址和第一结束地址，将上述待烧录数据烧录至串行外设接口存储器中。
或者，在其他一些具体的实施方式中，在进行数据编译烧录时，还可以对期望的烧录起始地址和期望的烧录地址长度进行设定。具体地，用户可以在烧录输入中进行相应指示，例如，将烧录起始地址强制赋值为第一起始地址，将烧录地址长度强制赋值为目标地址长度。这样，在硬件仿真加速器进行实际数据烧录时，可以具体遵循指定的第一起始地址和目标地址长度，将上述待烧录数据烧录至串行外设接口存储器中。
如此，本实施例中通过对数据在串行外设接口存储器中的具体烧录地址进行指定赋值，能够更为准确、高效地实现硬件仿真加速器对待烧录数据的烧录操作。
在一些更为具体的实施方式中，若在烧录数据或执行芯片测试的过程中，串行外设接口存储器中的数据需要更新，那么，此时可以通过硬件仿真加速器便捷、高效地将新数据烧录更新至串行外设接口存储器中。
基于此，在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录方法还可以包括：
接收烧录更新输入；
响应于烧录更新输入，从目标缓存区域中调取烧录更新输入所指示的待更新烧录数据；
在待更新烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待更新烧录数据烧录至串行外设接口存储器中，以实现对串行外设接口存储器中数据的更新。
具体实现时，用户通过硬件仿真加速器对应的操作软件进行烧录更新输入，该烧录更新输入可以用于具体指示将存储在目标缓存区域的待更新烧录数据烧录至串行外设接口存储器中。该待更新烧录数据可以预先存储在硬件仿真加速器的目标缓存区域中。
在硬件仿真加速器接收到上述烧录更新输入后，响应于该烧录更新输入，从目标缓存区域中调取待更新烧录数据。在待更新烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，硬件仿真加速器将所调取的待更新烧录数据烧录至串行外设接口存储器中，从而实现了对串行外设接口存储器中数据的更新。
本实施例中，使得在需要进行数据重新烧录时无需对SPI存储器进行反复手动拔插，能够在有效提升了整体调试效率的同时，减少SPI存储器资源的浪费。
在一些更为具体的实施方式中，为了进一步完善整体烧录流程，使得实际数据烧录过程更为合理，在将待烧录数据烧录至串行外设接口存储器中之前，该数据烧录方法还可以包括：
擦除串行外设接口存储器中的数据。
具体实现时，用户可以是通过硬件仿真加速器对应的操作软件进行相应擦除输入。如此，硬件仿真加速器响应于该擦除输入，通过调用执行预先设定的擦除程序，将串行外设接口存储器中的数据擦除。
在一些更为具体的实施方式中，为了进一步完善整体数据烧录流程，使得实际数据烧录过程更为合理，在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录方法还可以包括：
从串行外设接口存储器中进行目标数据回读；
将目标数据存储至目标缓存区域；其中，目标数据可以用于验证串行外设接口存储器中的数据是否符合烧录期望。
具体实现时，在将待烧录数据烧录至串行外设接口存储器之后，需要回读数据比对所烧录的数据是否符合期望。基于此，通过硬件仿真加速器对应的操作软件输入数据回读输入，以使硬件仿真加速器响应于该数据回读输入选择调用执行预先设定的数据回读程序，从而从串行外设接口存储器中读取目标数据，并将回读的目标数据存储至目标缓存单元中。
在一些更为具体的实施方式中，进一步地，为了使得硬件仿真加速器能够更为准确、高效地从串行外设接口存储器中回读数据，在从串行外设接口存储器中进行目标数据回读之前，该数据烧录方法还可以包括：
接收数据回读输入；数据回读输入可以用于将回读起始地址强制赋值为第二起始地址，以及，将回读结束地址强制赋值为第二结束地址；
从串行外设接口存储器中进行目标数据回读，可以包括：
响应于数据回读输入，按照第二起始地址和第二结束地址从串行外设接口存储器中进行目标数据回读。
本实施例中，在进行数据回读时，还可以对期望的回读起始地址和回读结束地址进行设定。具体而言，用户可以在上述数据回读输入中进行相应指示，使得该数据回读输入可以用于将回读起始地址强制赋值为第二起始地址，以及，将回读结束地址强制赋值为第二结束地址。
这样，在硬件仿真加速器执行上述回读指令时，可以具体按照第二起始地址和第二结束地址，将指定的目标数据从串行外设接口存储器中回读，并存储至硬件仿真加速器的目标缓存区域。
需要说明的是，为了便于烧录数据的快速回读核验，在基于上述目标数据判断烧录至SPI存储器中的数据是否符合期望时，上述指定的第一起始地址可以与第二起始地址相同或不同，第二结束地址可以与第二结束地址相同或不同，本申请对此不做限制，具体可以根据实际人员的烧录核验需求而进行设定。
示例性地，在第一起始地址不同于第二起始地址，第一结束地址不同于第二结束地址的情况下，相当于是截取串行外设接口存储器中的部分数据作为目标数据，并将其来与待烧录数据进行比对核验。
在一些更为具体的实施方式中，在将目标数据存储至目标缓存区域之后，若相关人员需要查看所回读的目标数据，以便通过人工核验来判断是否数据烧录是否符合期望，那么，在将目标数据存储至目标缓存区域之后，该数据烧录方法还可以包括：
响应于对目标数据的转存指令，对目标数据进行进制转换，得到第二目标进制的目标数据；第二目标进制为用户可读的进制；
将第二目标进制的目标数据输出以进行显示，以使用户基于目标数据验证串行外设接口存储器中的数据是否符合烧录期望。
具体地，在将目标数据存储至目标缓存区域之后，用户通过硬件仿真加速器对应的操作软件输入针对目标数据的转存指令。这样，硬件仿真加速器响应于该转存指令，将已回读且存储在目标缓存区域的上述目标数据调取出来，并对目标数据进行进制转换，得到第二目标进制的目标数据，并将该第二目标进制的目标数据输出以进行显示，以便用户基于目标数据验证串行外设接口存储器中的数据是否符合烧录期望。
其中，为了使得显示出来的第二目标进制的目标数据便于用户查看，上述第二目标进制可以为用户可读的进制，例如十六进制。以及，本实施例结合实际编译环境考虑，为了便于硬件仿真加速器内部处理保存，在执行进制转换之前的目标数据可以为二进制数据，本申请对此不做严格限制。
需要补充地是，在其他一些可能的实施例中，硬件仿真加速器可以预先对前述待烧录数据进行存档，再将待烧录数据烧录至串行外设接口存储器中。如此，在将上述目标数据存储至目标缓存区域中后，若需要基于目标数据验证串行外设接口存储器中的数据是否符合烧录期望，还可以直接由硬件仿真加速器自动比较核对目标数据和待烧录数据中的字段是否重合，以判断串行外设接口存储器中的数据是否符合烧录期望。
在一些更为具体的实施方式中，考虑到不同型号的串行外设接口存储器不同，其所适配的接口总线工作模式可能不一致。那么，在将待烧录数据烧录至串行外设接口存储器中之前，该数据烧录方法还可以包括：
响应于模式选择输入，确定目标工作模式；目标工作模式与串行外设接口存储器适配；
将硬件仿真加速器中的串行外设接口总线的工作模式设定为目标工作模式。
具体实现时，用户自主选择与串行外设接口存储器适配的目标工作模式，并进行相应模式选择输入。硬件仿真加速器响应于上述模式选择输入，确定具体与串行外设接口存储器适配的目标工作模式，并将硬件仿真加速器中的串行外设接口总线的工作模式设定为目标工作模式。
需要补充地是，本实施例中，在用户进行模式选择输入时，可以在相应的软件操作界面上提供可供选择的总线工作模式，包括例如单线模式、双线模式、四线模式以及八线模式等。这样，用户可以从多种总线工作模式中进行择一选择，从而实现对用户对工作模式的自主灵活设定。
在一些实施方式中，更为具体地，为了更为合理地基于硬件仿真加速器实现数据烧录及调试操作，在接收烧录输入之前，该数据烧录方法还可以包括：
将硬件仿真加速器中的虚拟环境加载为第一虚拟环境；第一虚拟环境与数据烧录操作适配；
在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录方法还可以包括：
将硬件仿真加速器中的虚拟环境由第一虚拟环境切换至第二虚拟环境，以便进行硬件仿真加速器基于待烧录数据对串行外设接口存储器进行调试；第二虚拟环境与数据调试操作适配。
本实施例中，不论在数据烧录还是后续数据调试过程中，硬件仿真加速器和串行外设接口存储器之间的硬件环境实际是不变的。
为了更合理地基于有限的硬件仿真加速器内存逻辑资源等进行高效数据烧录以及调试，本实施例通过设置两种不同的虚拟环境来灵活应对不同操作需求。具体地，通过设置加载第一虚拟环境来实现数据烧录操作，通过设置第二虚拟环境来实现数据调试操作。
基于此，在接收烧录输入之前，将硬件仿真加速器中的虚拟环境加载为与数据烧录操作适配的第一虚拟环境。
而在将待烧录数据烧录至串行外设接口存储器中之后，为了便于实现后续数据调试验证，需要将硬件仿真加速器中的虚拟环境由第一虚拟环境切换至与数据调试操作适配的第二虚拟环境。这样，硬件仿真加速器在第二虚拟环境下，能够有效基于待烧录数据对串行外设接口存储器进行调试。
需要说明的是，本实施例中的第一虚拟环境和第二虚拟环境，可以是基于不同verilog代码所实现的不同主题功能的数据库，本申请对此不做具体限制。
在一些更为具体的实施方式中，考虑到不同设备间数据信号的传输速率存在差异，因此，为了更好地实现硬件仿真加速器和串行外设接口存储器之间的信息交互，以便更为有效地进行数据烧录以及验证调试，上述硬件仿真加速器具体可以通过速度桥接电路板与串行外设接口存储器通信连接；
速度桥接电路板可以用于将与硬件仿真加速器适配的数据信号的传输速率调整至与串行外设接口存储器适配，以及将与串行外设接口存储器的数据信号的传输速率调整至与硬件仿真加速器适配。
如此，通过速度桥接电路板来实现硬件仿真加速器与串行外设接口存储器之间的通信连接，能够有效解决硬件仿真加速器与串行外设接口存储器之间数据信号的传输速率不一致的问题，有利于高效地进行数据烧录以及验证调试。
为了便于理解上述实施例提供的数据烧录方法，以下以一个具体的场景实施例对上述方法进行说明。图4为本申请一实施例提供的数据烧录方法的一个场景实施例流程示意图。
本场景实施例中，硬件仿真加速器可以具体为palladium。xeDebug是硬件仿真加速器Palladium在硬件运行时有相应的操作软件，是硬件仿真加速器厂商提供的用于控制编译的数据加载到Palladium硬件的控制软件，其主要用于加载和调试。本实施例中，相关人员可以通过运行由该xeDebug软件的电子设备来实现与palladium之间的交互。
该场景实施例可以具体包括以下步骤：
步骤一，创建实现SPI烧录器功能的verilog代码，再将该verilog代码编译为Palladium可加载的数据库database。
1）按照verilog代码规范实现SPI烧录器功能。其中，如图5中虚线框所示，verilog代码可以具体包含以下功能模块：
目标缓存区域模块：用于存放待烧录的SPI数据，其具体可以为基于verilog代码实现的可综合到palladium中的模型；
接口转换模块：用于将目标缓存区域的接口时序转换为SPI标准接口时序；
接口转换模块中包括接口转换逻辑单元和总线模式选择单元，其中：
接口转换逻辑单元：为由目标缓存区域接口到SPI接口的转换逻辑，是一种将内存接口转换为SPI接口的转换器，其提供了一种实现将内存数据转换为能够存储到SPI存储器中的数据的方式。
总线模式选择单元：用于SPI工作模式的选择设定，可选择的总线模式包括单线模式、双线模式、四线模式以及八线模式等。
以及，上述总线模式选择单元中，还可以包括多个与数据烧录相关的指令集合。实际烧录过程中，通过从该功能模块中选择调用不同的指令，可以对SPI存储器进行不同的数据处理。
2）按照palladium通用编译流程将上述verilog代码编译转换为Palladium可加载的database。其中，这里的database可以对应理解为前述实施例中涉及的硬件仿真加速器的第一虚拟环境。
步骤二，搭建数据烧录以及验证调试所需的硬件环境。
具体可如图5所示，将串行外设接口存储器和速度桥接电路板电连接，将速度桥接电路板与硬件仿真加速器电连接，从而实现串行外设接口存储器和速度桥接电路板之间的通信连接，完成对数据烧录以及验证调试所需的硬件环境的搭建。
具体地，先将SPI存储器插入到Memory IO Board SpeedBridge（速度桥接电路板）的SPI插槽中，再采用连接线将Memory IO Board Speedbridge与Palladium进行连接，以此实现SPI颗粒与Palladium之间的通信连接。
步骤三，待database加载到palladium中，即在硬件仿真加速器内部处于第一虚拟环境的情况下，根据烧录验证需求对SPI存储器进行数据处理。本实施例中，硬件仿真加速器中还包括SPI存储器对应的指令集合，指令集合中包括：例如Program（烧录指令）、read（回读指令）、erase（擦除指令）等数据处理指令。
结合实际烧录需求而定，下面按照擦除、烧录、回读的数据处理顺序进行介绍。
1）erase擦除：通过Palladium的xeDebug软件选择调用总线模式选择单元中包含的擦除指令，以使得palladium通过执行该擦除指令来对SPI存储器的数据进行擦除，从而便于后续数据烧录。
进一步地，为了使得整体数据烧录过程更加合理化，本实施例中还可以在选择调用擦除指令之后对指令启动信号使能，例如，将指令启动信号的值强制赋值为1。这样，在确定指令启动信号使能之后，palladium才开始基于擦除指令执行与SPI存储器之间的交互，将SPI存储器中的数据进行擦除。
2）Program烧录：通过Palladium的xeDebug软件输入前述烧录输入，该烧录输入用于指示烧录存储在目标缓存区域中的待烧录数据。Palladium响应于该烧录输入，选择调用总线模式选择单元中包含的烧录指令，以使得palladium通过执行该烧录指令，调取存储在目标缓存区域中的待烧录数据，并在该待烧录数据的数据格式符合SPI通信协议格式的情况下，将其烧录至SPI存储器中。
需要注意，相较于擦除指令的执行过程，在进行数据编译烧录时，还可以对期望的烧录起始地址和烧录结束地址进行设定。具体地，用户可以在烧录输入中进行相应指示，例如，将烧录起始地址强制赋值为第一起始地址，将烧录结束地址强制赋值为第一结束地址。这样，在palladium执行上述烧录指令时，可以具体按照第一起始地址和第一结束地址将待烧录数据烧录至SPI存储器中。
以及，为了使得整体数据烧录过程更加合理化，本实施例中同一可以在选择调用烧录指令之后对指令启动信号使能，例如，将指令启动信号的值强制赋值为1。这样，在确定指令启动信号使能之后，palladium才开始基于烧录指令执行与SPI存储器之间的交互，从而将待烧录数据烧录至SPI存储器中。
另外，需要补充地是，上述待烧录数据可以预先存储在目标缓存区域。具体地，用户通过Palladium的xeDebug软件输入初始数据。Palladium在接收到初始数据之后，对初始数据进行进制转换，从而得到第一目标进制的待烧录数据，再将该待烧录数据存储至目标缓存区域中。其中，本实施例结合实际编译环境考虑，上述第一目标进制具体可以为二进制，即进行进制转换后的待烧录数据为二进制数据；上述初始数据可以为用户可读的十六进制数据，本申请对此不做具体限制。
3）read回读：类似地，在将待烧录数据烧录至SPI存储器之后，需要回读数据比对所烧录的数据是否符合期望。基于此，通过Palladium的xeDebug软件输入数据回读输入，以使palladium响应于该数据回读输入选择调用总线模式选择单元中包含的回读指令，从而通过执行该回读指令来从SPI存储器中读取目标数据，并将回读的目标数据存储至目标缓存单元中。
本实施例中，在进行数据回读时，还可以对期望的回读起始地址和回读结束地址进行设定。具体地，用户可以在上述数据回读输入中进行相应指示，使得该数据回读输入可以用于将回读起始地址强制赋值为第二起始地址，以及，将回读结束地址强制赋值为第二结束地址。这样，在palladium执行上述回读指令时，可以具体按照第二起始地址和第二结束地址，将指定的目标数据从SPI存储器中回读并存储至palladium内部的目标缓存区域。
需要说明，在基于上述目标数据判断烧录至SPI存储器中的数据是否符合期望时，上述指定的第一起始地址可以与第二起始地址相同或不同，第二结束地址可以与第二结束地址相同或不同，本申请对此不做限制，具体可以根据实际人员的烧录核验需求而进行设定。
以及，为了使得整体数据烧录过程更加合理化，本实施例中同一可以在选择调用回读指令之后对指令启动信号使能，例如，将指令启动信号的值强制赋值为1。这样，在确定指令启动信号使能之后，palladium才开始基于回读指令执行与SPI存储器之间的交互，从而将上述目标数据从SPI存储器回读存储至palladium中的目标缓存区域中。
另外，需要补充地是，在将目标数据存储至目标缓存区域之后，若相关人员需要查看所回读的目标数据，以便通过人工核验来判断是否数据烧录是否符合期望，palladium还可以是将上述目标数据输出以进行显示。具体地，用户通过Palladium的xeDebug软件输入针对目标数据的转存指令。这样，palladium响应于该转存指令，将已回读且存储在目标缓存区域的上述目标数据调取出来，并对目标数据进行进制转换，得到第二目标进制的目标数据，并将该第二目标进制的目标数据输出以进行显示，以便用户基于目标数据验证串行外设接口存储器中的数据是否符合烧录期望。示例性地，在进行上述目标数据输出显示时，可以将进制转换后的目标数据提取到txt文件中后进行输出显示。
上述第二目标进制可以为用户可读的进制，例如十六进制。以及，本实施例结合实际编译环境考虑，在执行进制转换之前的目标数据可以为二进制数据，本申请对此不做严格限制。
步骤四：切换当前palladium中的database，以进行数据调试验证。
该步骤中的硬件环境无需改变，具体与前述步骤二中搭建而成的硬件环境保持一致，区别在于：为了便于实现后续数据调试验证，需要将当前palladium内部所加载的适用于数据烧录的database进行切换，以使切换后的palladium能够加载适用于进行数据验证的database。即前述实施例中所述的：将硬件仿真加速器中的虚拟环境由第一虚拟环境切换至第二虚拟环境，以便进行硬件仿真加速器基于待烧录数据对串行外设接口存储器进行调试；其中，第二虚拟环境与数据调试操作适配。
在将硬件仿真加速器中的虚拟环境由第一虚拟环境切换至第二虚拟转降之后，用户可以根据自身调试需求进行测试，例如boot测试等，本申请对此不做具体限制。
本场景实施例中，在基于Palladium平台对芯片进行SPI存储器的软硬件联调时，若涉及到对SPI存储器反复烧录的场景，不需要改变任何硬件环境，无需工程师现场操作以对SPI存储器进行反复插拔，通过工程师远程操作即可将所需烧录的数据通过palladium烧录至SPI存储器中。
本实施例提供的数据烧录方案中，相较于现有通过SPI烧录器对SPI存储器进行数据烧录的方式，能够在充分结合palladium的验证方案的前提下，通过利用palladium对SPI烧录器进行数据烧录，实现烧录及调试集硬件仿真加速器一体化，在烧录过程中无需改变硬件环境，不仅免去了原有烧录过程中繁琐的人工现场操作，工程师不需要前往现场值守、可以进行远程操作，从而能够有效地提升整体调试效率，还有效减少了由于烧录过程中反复插拔操作所造成的SPI存储器资源浪费。
基于上述实施例提供的数据烧录方法，本申请还提供了与上述数据烧录方法相对应的一种数据烧录装置，该数据烧录装置应用于硬件仿真加速器。下面通过图5对数据烧录装置进行详细介绍。
图5示出了本申请一实施例提供的数据烧录装置的结构示意图，该数据烧录装置应用于硬件仿真加速器。图5示出的数据烧录装置500包括：
第一接收模块510，用于在硬件仿真加速器与串行外设接口存储器通信连接的情况下，接收烧录输入；
第一调取模块520，用于响应于烧录输入，从硬件仿真加速器的目标缓存区域中调取烧录输入所指示的待烧录数据；
第一烧录模块530，用于在待烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待烧录数据烧录至串行外设接口存储器中；其中，硬件仿真加速器用于基于待烧录数据对串行外设接口存储器进行调试。
本申请实施例的数据烧录装置，应用于硬件仿真加速器，通过设置相应的功能模块，能够在硬件仿真加速器与串行外设接口存储器通信连接的情况下，响应于烧录输入，从硬件仿真加速器的目标缓存区域中调取串行指示的待烧录数据，并在待烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待烧录数据烧录至串行外设接口存储器中。本申请实施例提供的一种数据烧录装置，其相较于现有技术，无需使用真实烧录器为串行外设接口存储器烧录数据，而是直接基于用于调试的硬件仿真加速器实现数据烧录，实现了烧录及调试集硬件仿真加速器一体。如此，免去了原有烧录过程中繁琐的人工现场操作，无需改变硬件环境、避免了反复插拔操作繁琐以及容易损伤硬件的问题，工程师不需要前往现场值守、可以进行远程操作，从而能够有效地提升整体调试效率。
在一些更为具体的实施方式中，若在烧录数据或执行芯片测试的过程中，串行外设接口存储器中的数据需要更新，那么，此时可以通过硬件仿真加速器便捷、高效地将新数据烧录更新至串行外设接口存储器中。
基于此，在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录装置还可以包括：
第二接收模块，可以用于接收烧录更新输入；
第二调取模块，可以用于响应于烧录更新输入，从目标缓存区域中调取烧录更新输入所指示的待更新烧录数据；
第二烧录模块，可以用于在待更新烧录数据的数据格式为串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将待更新烧录数据烧录至串行外设接口存储器中，以实现对串行外设接口存储器中数据的更新。
在一些更为具体的实施方式中，结合实际用户操作习惯与硬件仿真加速器的内部编译环境考虑，为了更为合理地实现地对上述待烧录数据的预先存储，在接收烧录输入之前，该数据烧录装置还可以包括：
第一获取模块，可以用于获取与待烧录数据对应的初始数据；
第一转换模块，可以用于对初始数据进行进制转换，得到第一目标进制的待烧录数据；
第一存储模块，可以用于将待烧录数据存储至目标缓存区域中，其中，第一目标进制与串行外设接口存储器适配。
在一些更为具体的实施方式中，考虑到串行外设接口通信协议格式较为复杂，为了能够预先将待烧录数据快速存储至上述目标缓存区域，上述目标缓存区域的内存接口协议设置会比较简单。基于此，为了保障硬件仿真加速器能够实现对串行外设接口的正常数据烧录，该数据烧录装置还可以包括：
第二转换模块，可以用于在待烧录数据的数据格式不为串行外设接口通信协议格式的情况下，将待烧录数据的数据格式转换为串行外设接口通信协议格式；
第三烧录模块，可以用于将进行数据格式转换后的待烧录数据烧录至串行外设接口存储器中。
在一些更为具体的实施方式中，为了能够使得硬件仿真加速器能够更为准确、高效地将数据烧录至串行外设接口存储器中，烧录输入还可以用于将烧录起始地址强制赋值为第一起始地址，以及，将烧录结束地址强制赋值为第一结束地址；上述第一烧录模块530、将待烧录数据烧录至串行外设接口存储器中，具体可以包括：
按照第一起始地址和第一结束地址，将待烧录数据烧录至串行外设接口存储器中；
或者，烧录输入还可以用于将烧录起始地址强制赋值为第一起始地址，以及，将烧录地址长度强制赋值为目标地址长度；上述第一烧录模块530、将待烧录数据烧录至串行外设接口存储器中，可以包括：
按照第一起始地址和目标地址长度，将待烧录数据烧录至串行外设接口存储器中。
在一些更为具体的实施方式中，为了进一步完善整体烧录流程，使得实际数据烧录过程更为合理，在将待烧录数据烧录至串行外设接口存储器中之前，该数据烧录装置还可以包括：
数据擦除模块，可以用于擦除串行外设接口存储器中的数据。
在一些更为具体的实施方式中，为了进一步完善整体数据烧录流程，使得实际数据烧录过程更为合理，在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录装置还可以包括：
数据回读模块，可以用于从串行外设接口存储器中进行目标数据回读；
第二存储模块，可以用于将目标数据存储至目标缓存区域；其中，目标数据可以用于验证串行外设接口存储器中的数据是否符合烧录期望。
在一些更为具体的实施方式中，进一步地，为了使得硬件仿真加速器能够更为准确、高效地从串行外设接口存储器中回读数据，在从串行外设接口存储器中进行目标数据回读之前，该数据烧录装置还可以包括：
第三接收模块，可以用于接收数据回读输入；数据回读输入可以用于将回读起始地址强制赋值为第二起始地址，以及，将回读结束地址强制赋值为第二结束地址；
上述数据回读模块、从串行外设接口存储器中进行目标数据回读，具体可以包括：
响应于数据回读输入，按照第二起始地址和第二结束地址从串行外设接口存储器中进行目标数据回读。
在一些更为具体的实施方式中，在将目标数据存储至目标缓存区域之后，若相关人员需要查看所回读的目标数据，以便通过人工核验来判断是否数据烧录是否符合期望，那么，在将目标数据存储至目标缓存区域之后，该数据烧录装置还可以包括：
第三转换模块，可以用于响应于对目标数据的转存指令，对目标数据进行进制转换，得到第二目标进制的目标数据；第二目标进制为用户可读的进制；
输出显示模块，可以用于将第二目标进制的目标数据输出以进行显示，以使用户基于目标数据验证串行外设接口存储器中的数据是否符合烧录期望。
在一些更为具体的实施方式中，考虑到不同型号的串行外设接口存储器不同，其所适配的接口总线工作模式可能不一致。那么，在将待烧录数据烧录至串行外设接口存储器中之前，该数据烧录装置还可以包括：
第一确定模块，可以用于响应于模式选择输入，确定目标工作模式；目标工作模式与串行外设接口存储器适配；
第一设定模块，可以用于将硬件仿真加速器中的串行外设接口总线的工作模式设定为目标工作模式。
在一些更为具体的实施方式中，更为具体地，为了更为合理地基于硬件仿真加速器实现数据烧录及调试操作，在接收烧录输入之前，该数据烧录装置还可以包括：
加载模块，可以用于将硬件仿真加速器中的虚拟环境加载为第一虚拟环境；第一虚拟环境与数据烧录操作适配；
在将待烧录数据烧录至串行外设接口存储器中之后，该数据烧录装置还可以包括：
切换模块，可以用于将硬件仿真加速器中的虚拟环境由第一虚拟环境切换至第二虚拟环境，以便进行硬件仿真加速器基于待烧录数据对串行外设接口存储器进行调试；第二虚拟环境与数据调试操作适配。
在一些更为具体的实施方式中，考虑到不同设备间数据信号的传输速率存在差异，因此，为了更好地实现硬件仿真加速器和串行外设接口存储器之间的信息交互，以便更为有效地进行数据烧录以及验证调试，硬件仿真加速器通过速度桥接电路板与串行外设接口存储器通信连接；
速度桥接电路板可以用于将与硬件仿真加速器适配的数据信号的传输速率调整至与串行外设接口存储器适配，以及将与串行外设接口存储器的数据信号的传输速率调整至与硬件仿真加速器适配。
基于本申请上述实施例提供的数据烧录方法， 下面对本申请提供的一种数据烧录设备进行介绍。请参见图6，图6是本申请一实施例提供的数据烧录设备的结构示意图。
数据烧录设备可以包括处理器601以及存储有计算机程序指令的存储器602。
具体地，上述处理器601可以包括中央处理器（CPU），或者特定集成电路（Application Specific Integrated Circuit ，ASIC），或者可以被配置成实施本申请实施例的一个或多个集成电路。
存储器602可以包括用于数据或指令的大容量存储器。举例来说而非限制，存储器602可包括硬盘驱动器（Hard Disk Drive，HDD）、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线（Universal Serial Bus，USB）驱动器或者两个或更多个以上这些的组合。在合适的情况下，存储器602可包括可移除或不可移除(或固定)的介质。在合适的情况下，存储器602可在综合网关容灾设备的内部或外部。在特定实施例中，存储器602是非易失性固态存储器。
存储器可包括只读存储器（ROM），随机存取存储器（RAM），磁盘存储介质设备，光存储介质设备，闪存设备，电气、光学或其他物理/有形的存储器存储设备。因此，通常，存储器包括一个或多个编码有包括计算机可执行指令的软件的有形（非暂态）计算机可读存储介质（例如，存储器设备），并且当该软件被执行（例如，由一个或多个处理器）时，其可操作来执行参考根据本公开的一方面的方法所描述的操作。
处理器601通过读取并执行存储器602中存储的计算机程序指令，以实现上述实施例中的任意一种数据烧录方法。
在一个示例中，数据数据烧录设备还可包括通信接口603和总线610。其中，如图6所示，处理器601、存储器602、通信接口603通过总线610连接并完成相互间的通信。
通信接口603，主要用于实现本申请实施例中各模块、装置、单元和/或设备之间的通信。
总线610包括硬件、软件或两者，将数据烧录设备的部件彼此耦接在一起。举例来说而非限制，总线可包括加速图形端口（AGP）或其他图形总线、增强工业标准架构（EISA）总线、前端总线（FSB）、超传输（HT）互连、工业标准架构（ISA）总线、无限带宽互连、低引脚数（LPC）总线、存储器总线、微信道架构（MCA）总线、外围组件互连（PCI）总线、PCI-Express（PCI-X）总线、串行高级技术附件（SATA）总线、视频电子标准协会局部（VLB）总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下，总线610可包括一个或多个总线。尽管本申请实施例描述和示出了特定的总线，但本申请考虑任何合适的总线或互连。
该数据烧录设备执行本申请实施例中的数据烧录方法，从而实现图3描述的数据烧录方法。
另外，结合上述实施例中的数据烧录方法，本申请实施例可提供一种计算机存储介质来实现。该计算机存储介质上存储有计算机程序指令；该计算机程序指令被处理器执行时实现上述实施例中的任意一种数据烧录方法。
基于上述实施例中的数据烧录方法，本申请实施例提供了一种计算机程序产品，计算机程序产品中的指令由电子设备的处理器执行时，使得所述电子设备执行如上述本申请实施例中任意一项提供的数据烧录方法。
需要明确的是，本申请并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本申请的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本申请的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路（ASIC）、适当的固件、插件、功能卡等等。当以软件方式实现时，本申请的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM（EROM）、软盘、CD-ROM、光盘、硬盘、光纤介质、射频（RF）链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
还需要说明的是，本申请中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本申请不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。
上面参考根据本公开的实施例的方法、装置（系统）和计算机程序产品的流程图和/或框图描述了本公开的各方面。应当理解，流程图和/或框图中的每个方框以及流程图和/或框图中各方框的组合可以由计算机程序指令实现。这些计算机程序指令可被提供给通用计算机、专用计算机、或其它可编程数据处理装置的处理器，以产生一种机器，使得经由计算机或其它可编程数据处理装置的处理器执行的这些指令使能对流程图和/或框图的一个或多个方框中指定的功能/动作的实现。这种处理器可以是但不限于是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。还可理解，框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合，也可以由执行指定的功能或动作的专用硬件来实现，或可由专用硬件和计算机指令的组合来实现。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (15)

1.一种数据烧录方法，其特征在于，应用于硬件仿真加速器，所述方法包括：
在所述硬件仿真加速器与串行外设接口存储器通信连接的情况下，接收烧录输入；
响应于所述烧录输入，从所述硬件仿真加速器的目标缓存区域中调取所述烧录输入所指示的待烧录数据；
在所述待烧录数据的数据格式为所述串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将所述待烧录数据烧录至所述串行外设接口存储器中；其中，所述硬件仿真加速器用于基于所述待烧录数据对所述串行外设接口存储器进行调试。
2.根据权利要求1所述的方法，其特征在于，在所述将所述待烧录数据烧录至所述串行外设接口存储器中之后，所述方法还包括：
接收烧录更新输入；
响应于所述烧录更新输入，从所述目标缓存区域中调取所述烧录更新输入所指示的待更新烧录数据；
在所述待更新烧录数据的数据格式为所述串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将所述待更新烧录数据烧录至所述串行外设接口存储器中，以实现对所述串行外设接口存储器中数据的更新。
3.根据权利要求1所述的方法，其特征在于，在所述接收烧录输入之前，所述方法还包括：
获取与所述待烧录数据对应的初始数据；
对所述初始数据进行进制转换，得到第一目标进制的所述待烧录数据；
将所述待烧录数据存储至所述目标缓存区域中，其中，所述第一目标进制与所述串行外设接口存储器适配。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述待烧录数据的数据格式不为所述串行外设接口通信协议格式的情况下，将所述待烧录数据的数据格式转换为所述串行外设接口通信协议格式；
将进行数据格式转换后的待烧录数据烧录至所述串行外设接口存储器中。
5.根据权利要求1所述的方法，其特征在于，所述烧录输入还用于将烧录起始地址强制赋值为第一起始地址，以及，将烧录结束地址强制赋值为第一结束地址；所述将所述待烧录数据烧录至所述串行外设接口存储器中，包括：
按照所述第一起始地址和所述第一结束地址，将所述待烧录数据烧录至所述串行外设接口存储器中；
或者，所述烧录输入还用于将烧录起始地址强制赋值为所述第一起始地址，以及，将烧录地址长度强制赋值为目标地址长度；所述将所述待烧录数据烧录至所述串行外设接口存储器中，包括：
按照所述第一起始地址和所述目标地址长度，将所述待烧录数据烧录至所述串行外设接口存储器中。
6.根据权利要求1所述的方法，其特征在于，在所述将所述待烧录数据烧录至所述串行外设接口存储器中之前，所述方法还包括：
擦除所述串行外设接口存储器中的数据。
7.根据权利要求1所述的方法，其特征在于，在所述将所述待烧录数据烧录至所述串行外设接口存储器中之后，所述方法还包括：
从所述串行外设接口存储器中进行目标数据回读；
将所述目标数据存储至所述目标缓存区域；其中，所述目标数据用于验证所述串行外设接口存储器中的数据是否符合烧录期望。
8.根据权利要求7所述的方法，其特征在于，在所述从所述串行外设接口存储器中进行目标数据回读之前，所述方法还包括：
接收数据回读输入；所述数据回读输入用于将回读起始地址强制赋值为第二起始地址，以及，将回读结束地址强制赋值为第二结束地址；
所述从所述串行外设接口存储器中进行目标数据回读，包括：
响应于所述数据回读输入，按照所述第二起始地址和所述第二结束地址从所述串行外设接口存储器中进行目标数据回读。
9.根据权利要求7或8所述的方法，其特征在于，在所述将所述目标数据存储至所述目标缓存区域之后，所述方法还包括：
响应于对所述目标数据的转存指令，对所述目标数据进行进制转换，得到第二目标进制的所述目标数据；所述第二目标进制为用户可读的进制；
将所述第二目标进制的所述目标数据输出以进行显示，以使所述用户基于所述目标数据验证所述串行外设接口存储器中的数据是否符合烧录期望。
10.根据权利要求1所述的方法，其特征在于，在所述将所述待烧录数据烧录至所述串行外设接口存储器中之前，所述方法还包括：
响应于模式选择输入，确定目标工作模式；所述目标工作模式与所述串行外设接口存储器适配；
将所述硬件仿真加速器中的串行外设接口总线的工作模式设定为所述目标工作模式。
11.根据权利要求1所述的方法，其特征在于，在所述接收烧录输入之前，所述方法还包括：
将所述硬件仿真加速器中的虚拟环境加载为第一虚拟环境；所述第一虚拟环境与数据烧录操作适配；
在所述将所述待烧录数据烧录至所述串行外设接口存储器中之后，所述方法还包括：
将所述硬件仿真加速器中的虚拟环境由所述第一虚拟环境切换至第二虚拟环境，以便进行所述硬件仿真加速器基于所述待烧录数据对所述串行外设接口存储器进行调试；所述第二虚拟环境与数据调试操作适配。
12.根据权利要求1所述的方法，其特征在于，所述硬件仿真加速器通过速度桥接电路板与所述串行外设接口存储器通信连接；
所述速度桥接电路板用于将与所述硬件仿真加速器适配的数据信号的传输速率调整至与所述串行外设接口存储器适配，以及将与所述串行外设接口存储器的数据信号的传输速率调整至与所述硬件仿真加速器适配。
13.一种数据烧录装置，其特征在于，应用于硬件仿真加速器，所述装置包括：
第一接收模块，用于在所述硬件仿真加速器与串行外设接口存储器通信连接的情况下，接收烧录输入；
第一调取模块，用于响应于所述烧录输入，从所述硬件仿真加速器的目标缓存区域中调取所述烧录输入所指示的待烧录数据；
第一烧录模块，用于在所述待烧录数据的数据格式为所述串行外设接口存储器所支持的串行外设接口通信协议格式的情况下，将所述待烧录数据烧录至所述串行外设接口存储器中；其中，所述硬件仿真加速器用于基于所述待烧录数据对所述串行外设接口存储器进行调试。
14.一种数据烧录设备，其特征在于，所述设备包括：处理器以及存储有计算机程序指令的存储器；
所述处理器执行所述计算机程序指令时实现如权利要求1-12任意一项所述的数据烧录方法。
15.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如权利要求1-12任意一项所述的数据烧录方法。
CN202310807115.0A 2023-07-04 2023-07-04 数据烧录方法、装置、设备及计算机存储介质 Active CN116541032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310807115.0A CN116541032B (zh) 2023-07-04 2023-07-04 数据烧录方法、装置、设备及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310807115.0A CN116541032B (zh) 2023-07-04 2023-07-04 数据烧录方法、装置、设备及计算机存储介质

Publications (2)

Publication Number Publication Date
CN116541032A true CN116541032A (zh) 2023-08-04
CN116541032B CN116541032B (zh) 2023-09-29

Family

ID=87447411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310807115.0A Active CN116541032B (zh) 2023-07-04 2023-07-04 数据烧录方法、装置、设备及计算机存储介质

Country Status (1)

Country Link
CN (1) CN116541032B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116737606A (zh) * 2023-08-15 2023-09-12 英诺达(成都)电子科技有限公司 基于硬件仿真加速器的数据缓存方法、装置、设备及介质
CN117170694A (zh) * 2023-09-15 2023-12-05 合芯科技(苏州)有限公司 一种bmc数据烧录配置方法、装置、设备及介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104063252A (zh) * 2014-07-02 2014-09-24 中国科学院长春光学精密机械与物理研究所 基于dsp芯片的带有看门狗电路的程序烧写与回读方法
CN105117236A (zh) * 2015-06-30 2015-12-02 无锡华润矽科微电子有限公司 一种自动校验的编程烧写方法
CN110515633A (zh) * 2019-08-30 2019-11-29 深圳市汇顶科技股份有限公司 烧录装置及系统
CN111209249A (zh) * 2020-01-10 2020-05-29 中山大学 一种时域有限差分法硬件加速器架构及其实现方法
CN216596962U (zh) * 2021-12-06 2022-05-24 澜智集成电路(苏州)有限公司 一种用于闪存芯片的测试电路及其装置
CN216901630U (zh) * 2022-01-12 2022-07-05 Tcl空调器(中山)有限公司 接口转换电路及芯片烧录装置
CN217562026U (zh) * 2022-06-22 2022-10-11 英诺达(成都)电子科技有限公司 硬件仿真加速器的串口转接板及系统
CN116088880A (zh) * 2023-02-20 2023-05-09 广东好太太智能家居有限公司 一种信息烧录方法、装置、设备及存储介质
CN219266936U (zh) * 2023-04-07 2023-06-27 无锡美科微电子技术有限公司 一种显示模组烧录夹具及装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104063252A (zh) * 2014-07-02 2014-09-24 中国科学院长春光学精密机械与物理研究所 基于dsp芯片的带有看门狗电路的程序烧写与回读方法
CN105117236A (zh) * 2015-06-30 2015-12-02 无锡华润矽科微电子有限公司 一种自动校验的编程烧写方法
CN110515633A (zh) * 2019-08-30 2019-11-29 深圳市汇顶科技股份有限公司 烧录装置及系统
CN111209249A (zh) * 2020-01-10 2020-05-29 中山大学 一种时域有限差分法硬件加速器架构及其实现方法
CN216596962U (zh) * 2021-12-06 2022-05-24 澜智集成电路(苏州)有限公司 一种用于闪存芯片的测试电路及其装置
CN216901630U (zh) * 2022-01-12 2022-07-05 Tcl空调器(中山)有限公司 接口转换电路及芯片烧录装置
CN217562026U (zh) * 2022-06-22 2022-10-11 英诺达(成都)电子科技有限公司 硬件仿真加速器的串口转接板及系统
CN116088880A (zh) * 2023-02-20 2023-05-09 广东好太太智能家居有限公司 一种信息烧录方法、装置、设备及存储介质
CN219266936U (zh) * 2023-04-07 2023-06-27 无锡美科微电子技术有限公司 一种显示模组烧录夹具及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AI电堂: "新一代烧写工具 - STM32CubeProgrammer", pages 1 - 8, Retrieved from the Internet <URL:https://zhuanlan.zhihu.com/p/273218056> *
广州致远电子有限公司: "TKScope仿真/烧录BootLoader方法———NXP公司LPC3000系列/Samsung公司S3C24x0系列", 《单片机与嵌入式系统应用》, no. 06, pages 84 - 85 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116737606A (zh) * 2023-08-15 2023-09-12 英诺达(成都)电子科技有限公司 基于硬件仿真加速器的数据缓存方法、装置、设备及介质
CN116737606B (zh) * 2023-08-15 2023-12-05 英诺达(成都)电子科技有限公司 基于硬件仿真加速器的数据缓存方法、装置、设备及介质
CN117170694A (zh) * 2023-09-15 2023-12-05 合芯科技(苏州)有限公司 一种bmc数据烧录配置方法、装置、设备及介质
CN117170694B (zh) * 2023-09-15 2024-05-14 合芯科技(苏州)有限公司 一种bmc数据烧录配置方法、装置、设备及介质

Also Published As

Publication number Publication date
CN116541032B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
CN116541032B (zh) 数据烧录方法、装置、设备及计算机存储介质
CN110865971B (zh) Soc芯片的验证系统及其方法
CN112270149B (zh) 验证平台自动化集成方法、系统及电子设备和存储介质
CN109783340B (zh) SoC的测试代码烧写方法、IP测试方法及装置
CN108519889B (zh) 一种基于jtag标准的fpga程序远程升级系统及方法
CN104035803A (zh) 一种更新cpld/fpga固件的方法、装置及烧录器
CN104407882B (zh) 一种板卡装置
CN113835945B (zh) 芯片的测试方法、装置、设备及系统
CN111221693B (zh) 一种NOR flash配置模块验证方法、系统、装置和存储介质
CN112000351B (zh) Bmc固件的更新方法、更新装置、更新设备及存储介质
CN106154072B (zh) 一种电子设备测试系统及方法
CN108664264A (zh) 一种基于cpu通过jtag方式远程更新fpga的装置和方法
CN112925569A (zh) 一种固件数据处理方法、装置、设备及存储介质
US9117018B2 (en) Method of debugging software and corresponding computer program product
CN111459744A (zh) 视频处理芯片的固件烧录方法和固件调试方法
CN107526614B (zh) Fpga开发板的通信方法
CN110688269B (zh) 采用axi总线接口的rtl代码自动化验证装置及方法
CN108170487B (zh) Dsp中程序烧写方法、装置以及车辆
CN113360161B (zh) 资源升级方法及相关产品
CN117634370A (zh) 一种Verilog代码的功能验证方法及平台
CN116560688B (zh) 用于域控制器的软件更新方法
CN111459468A (zh) 高可靠性串口通讯的dsp程序在线升级系统和方法
CN116719729A (zh) 通用验证平台、通用验证方法、介质及电子设备
CN107885523B (zh) 一种快速稳定的串口升级软件方法
CN113535213B (zh) 一种可编程逻辑器件的固件更新方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant