JPS63244949A

JPS63244949A - フレ−ム同期方式及び装置

Info

Publication number: JPS63244949A
Application number: JP62078089A
Authority: JP
Inventors: Tokuo Yoshida; 吉田　徳夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-03-30
Filing date: 1987-03-30
Publication date: 1988-10-12
Anticipated expiration: 2009-07-27
Also published as: JPH0656999B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、基幹伝送系、公衆網、加入者系等のディジ
タル伝送係に用いられる同期方式に関するものである。

（従来の技術）伝送媒体として光ファイバを用いた伝送技術の進展は目
覚ましいものがあり、伝送情報量としては数百Ｍｂｐｓ
〜数Ｇｂｐｓ程度の伝送が可能になりつつある。大容量
化されたディジタル伝送系を有効に使用する上で、時分
割多重方式が考えられるが高速処理が必要となるため、
フレーム構成をできるだけ簡単にして、回路の小規模化
、簡易化をはかっている。その１つの方法として、ビッ
ト単位の時分割多重方式があり、第４図は、−ａ的なビ
ット多重方式のフレーム構成図である。同図においては
、１フレームはにビットで構成され、１フレームをビッ
ト単位でにチャネルに分け、そのうちの１チヤネルをフ
レームチャネルに割り当てており、Ｆはフレームチャネ
ル、＃１〜＃に−１はピッ１ル単位のに一１個のチャネ
ルである。この方式において、は、ピッＩ〜多重すると
きに固有フレームパターンが１ビツトずつ数フレーム単
位にフレームチャネル（Ｆ）に挿入されており、同期検
出においては、チャネル単位にデータを分離した後任意
のチャネルから分離された信号列が挿入した固有フレー
ムパターンと一致するかどうかでフレームチャネルを検
出し同期検出を行なっている。

また他の方法としてフレームをサブフレーム単位に分け
、フレームパターンを各サブフレームに分散させる方法
があり、第５図にそのフレーム構成の−ｆ＆例を示す。

同図においては、１フレームをＬ個のサブフレームに分
け、各サブフレームは、１ビット単位であり、１フレー
ム（ｌＸＬ）ビットの構成になっており各サブフレーム
の先頭１ビツトに順次にフレームパターンが１ビツトず
つ挿入されている。Ｆｉ（ｉ・１，２．・・・、Ｌ）は
各サブフレームの先頭１ビツトに挿入されるフレームビ
ット、＃１〜＃Ｌは１ビット単位のサブフレームを示す
。この方式においては（ＰＩＦ２Ｆ３・・・Ｆｔ−ｔＦ
ｔ）がフレームパターンとなっており、同期検出におい
ては、分離された信号列から（Ｆ　ＩＦ２ｈ・・・Ｆｔ
−ｔＦｔ）なるフレームパターンを検出することによっ
て同期検出を行なっている。フレームパターンをフレー
ムビットであるＦ１〜ＦＬの全てに挿入する必要はなく
、例えば、フレームパターンがフレームビットＰＩＦ３
Ｆ５・・・・・・に挿入されている場合には残りのフレ
ームビットＦ２Ｆ４Ｆ６・・・・・・を用いて伝送路監
視用モニタやサービスモニタ等の情報を伝送することも
可能である。

（発明が解決しようとする問題点）第４図に示されたようなビット多重方式においては、フ
レームチャネル（Ｆ）として、１フレームにビット中１
ビットを使用している０回路の小規模化、簡易化をはか
るためには、１フレームを構成するＫの長さはあまり大
きくすることはできないため、伝送データ量におけるフ
レームパターンの信号量が１／にと大きくなっている。

このオーバーヘッドは伝送容量を増大高速化するに従っ
て大きくなることが予想され、更にシステムの信頼性や
サービス性等を考えると、伝送路監視モニタやサービス
モニタ等の情報を伝送するチャネルも必要となり、この
傾向は著しく増大することになる。また、第５図に示さ
れたような、フレームをサブフレーム単位に分け、フレ
ームパターンを各サブフレームに分散させる方式におい
ては、固有なフレームパターンである（ＰＩＦ２Ｆ３・
・・・・・Ｉ”ｔ、−ｔＦＬ）と一致する信号列を分離
された信号列から検出することにより同期検出を行ない
、フレーム同期およびサブフレーム同期の確保を行なっ
ている。フレームビットＦ１〜ＦＬ内に伝送路監視モニ
タやサービスモニタ等の情報を挿入して伝送したり１フ
レーム内のサブフレーム数りや、サブフレームの構成ビ
ット数Ｉを増やすことにより、回路の複雑さを増すこと
なく、伝送データ量に対するオーバーヘッドが少ない情
報伝達が可能になる。

しかしながら、一度同期が外れた場合には、フレームパ
ターンである（ＰＩＦ２Ｆ３・・・・・・ＦＬ−ＩＦＬ
）と−致する信号列を分離された信号列から検出するた
めには、最悪１フレ一ム間のハンティングが必要となる
ために同期復帰を行うまでにかかる最悪の同期時間はＬ
×■Ｘ１フレーム［：５ＥＣ）となりサブフレーム数り
やサブフレーム構成ビット数Ｉが大きくなってしまうと
、一度同期が外れてからフレームパターン（ＰＩＦ２Ｆ
Ｂ・・・・・・Ｆｔ−ｔＦｔ）を検出するまでにかかる
平均時間が大きくなっていた。

更に同方式において、固有なフレームパターンである（
ＦＩＦ２・・・・・・ＦＬ−ＩＦＬ）を分離するために
は、通常直並列変換器を用いて入力信号を展開し、その
１系列から固有なフレームパターンの検出を行なってい
る。このため、一度同期が外れた場合には最悪並列展開
された全系列に対してフレーム同期用パターンの検出を
行う必要があった。

本発明は、これらの問題点を解決した回路規其の増大複
雑さを増すことなく伝送データ量に対するフレームパタ
ーン信号量のオーバーヘッドを少なくし、フレームパタ
ーンの検出が容易で、かつ、同期復帰にかかる平均時間
を縮少することができ、更には、信号の処理速度を低減
するために用いられる直並列変換器の出力のうち少なく
とも１系列を検出すれば、系全体の状態を把握すること
ができる高速大容量の伝送系に適した同期検出回路を提
供することにある。

（問題点を解決するための手段）本発明によれば、サブフレーム長にビットのＬ個のサブ
フレームから構成されるフレームにおいて、各サブフレ
ームにはＭ（ＫはＭの倍数）ビットのフレーム同期用パ
ターンがそれぞれ挿入されており、前記Ｍビットのフレ
ーム同期用パターンから各サブフレーム毎に順次底り出
されるＭ組のＬビット列パターンは、互いに排他的に存
在するＭ種の生成多項式から生成され且つ互いに排他的
に存在する符号長Ｌビットの巡回符号であることを特徴
とするフレーム同期方式が得られる。

本発明によれば、受信信号をＭビット毎に取り出す直並
列変換器と、該直並列変換器のＭ本の出力が接続され、
該Ｍ本の入力信号のチャネルを入れ換えてＭ本の信号を
出力することが可能なチャネル入れ換え器と、該チャネ
ル入れ換え器の出力信号の少なくても１本を入力線とし
、該入力線から取り出される符号長Ｌビットを係数とす
る符号多項式と予め定められ且つ互いに排他的に存在す
るＭ種の生成多項式との剰余を計算するＭ個の割算器と
、前記符号長Ｌビットと該剰余を用いて前記チャネル入
れ換え回路のチャネル入れ換え制御を行う手段とを含む
ことを特徴とするフレーム同期装置が得られる。

本発明によれば、受信信号をＭビット毎に取り出す第１
の直並列変換器と、該直並列変換器のＭ本の出力が接続
され、該Ｍ本の入力信号のチャネルを入れ換えてＭ本の
信号を出力することが可能なチャネル入れ換え器と、該
チャネル入れ換え器の出力信号の少なくても１本を入力
線とし、該入力線から取り出される符号長Ｌビットを係
数とする符号多項式と予め定められ且つ互いに排他的に
存在するＭ種の生成多項式との剰余を計算するＭ個の割
算器と、前記符号長Ｌビットと該剰余を用いて前記チャ
ネル入れ換え回路のチャネル入れ換え制御を行う手段と
、前記チャネル入れ換え制御手段の制御信号を入力とし
、かつ前記チャネル入れ換え器の出力信号を並列展開す
る第２の直並列変換器とを含むことを特徴とするフレー
ム同期装置が得られる。

（実施例）本発明の実施例について説明する前に、ここでは巡回符
号について簡単に説明する。一般的に符号語を（ＡｏＡ
ＩＡ２・・・八〇−１）としたとき、＾。をｎ−１次、
Ａ１をｎ−２次、・・・、Ａ、−１を０次に対応させて
、符号多項式Ｆ（Ｘ）をＦ　（Ｘ　）”ＡＨ−ｌ＋Ａ　６−２Ｘ”　ａ−３Ｘ”
　＋＋・”Ａ　ＩＸ’−”Ａｏ”−１・・・（１）と表すことができる。ここで符号長はｎであり、時間的
には高次の項八〇が最初に現れ、順次低次の方へと進み
、最後にＡ。−１が現れるものとする。

ここで、符号長７、符号語として（ＣＩＣ２Ｃ３・・・
Ｃ７）を選んだとすると、符号多項式Ｆ（χ）は６次の
多項式で表すことが可能でありＦｌ（Ｘ）・Ｃ７’Ｃ６Ｘ＋Ｃ５Ｘ”Ｃ４Ｘ３＋Ｃ３Ｘ
’＋Ｃ２Ｘ’＋ＣＩＸ６−（２１と表せ、例えば、生成
多項式Ｇ、（Ｘ）として３次の多項式を選びＧ、（Ｘ）＝１４Ｘ＋Ｘ３−（３１とした場合、Ｆ＋＜Ｘ）・Ｑｔ（Ｘ）Ｇ１（Ｘ）　　　　　　　　　
　　　・・ｉ４）を満足するＱｔ（Ｘ）なる多項式が存
在すれば、式（２１の多項式は式（３）の生成多項式か
ら生成されたことになる。ここで多項式Ｑｌ（Ｘ）とし
て、入力ビット列Ｉ・（１１１０）を係数とする多項式
０式％（５１を選び、２を法とする体を仮定すれば、Ｆ＋（Ｘ）二〇
ｔ（Ｘ）Ｇｔ（Ｘ）＝（Ｘ４Ｘ２＋Ｘ３）−（１＋Ｘ＋Ｘ”）＝Ｘ＋Ｘ５＋
Ｘ６　　　　　　　　　　　　　　　　　　　　　　　
　　　　・・・（６）となり、符号語幅＝（１１０００１０）　　　　　　　　　　　　　　
・・・口が、入力ビツト列Ｉ・（１１１０）から生成さ
れたことになる。この場合、入力ビツト列としては、（
００００）のビット列を除いた２４−１・１５種のビッ
ト列があり、それぞれの入力ビツト列に対応した符号語
が生成される。

更に、刊行物“「符号理論」　（宮用洋、岩垂好裕、今
井秀樹著、昭晃堂、ｐ１９４〜１９７）”に示されてい
るように、２を法とする体において、一般にｎを符号長
とした時、生成多項式Ｇ（Ｘ）がＸ’＋１を割切る時Ｇ
ｔ＜Ｘ）から生成される符号語は巡回符号をなす。従っ
て、式（３）の生成多項式は、（Ｘ’＋１）／Ｇｘ（Ｘ
）・（Ｘ’＋１）／（Ｘ３＋Ｘ＋１）＝Ｘ　＋Ｘ　＋Ｘ
＋１　　　　　　　　　・・・（８）で、Ｘ７千１をＸ
４４Ｘ２＋Ｘ）１で割切るので、弐３の生成多項式から
生成される符号長７の符号語は巡回符号となる。即ち、
弐■の符号語において式（９）で示された行列Ｗの各行
成分は符号長７の巡回符号となり、Ｗｌ＝（１１０００１０）　　　　　　　　　　　　　
　　　　　　　　　　−（１０−１＞１１４＝（１００
０１０１）　　　　　　　　　　　　・・・＜１Ｏ−２
）１１１＝（０００１０１１）　　　　　　　　　　　
　・（１０−３）ＷＡ；く００１Ｑ１１Ｑ）　　　　　
　　　　　　　　　　　　　　　　　　　　・・・（１
０−４）ｗｈ：（口１０１１００）　　　　　　　　　
　　　　　　　　　　　　　・・・（１０−５＞峨＝（
１０１１０００）　　　　　　　　　　　　・・・（１
０−６）１１１与＝（０１１０００１）　　　　　　　
　　　　　　　　　　　　　　　・・・（１０−７）と
したとき　Ｎ、　ｗｈ、・・・、１１１与を係数とする
符号多項式は、式（３）の生成多項式で割切れることに
なる。

他方、生成多項式としてＧ２（Ｘ）＝Ｘ３＋Ｘ２＋１　　　　　　　　　　　　
−（１１）Ｇ、（Ｘ）＝Ｘ＋１　　　　　　　　　　　
　　　　・（１２）を選んだ場合、式＜１１）、（１２
）の生成多項式は、Ｘ７＋１を割り切ることが示される
ので、式（１１）、（１２）からも同様に符号長７の巡
回符号が生成可能となる。

例えば（ｈ（Ｘ）＝Ｘ２＋Ｘ＋１　　　　　　　　　　−　（
１３）（ｈ（Ｘ）＝Ｘ　＋Ｘ　＋１　　　　　　　　　
　　　　　・・・（１４）としたとき、Ｆｚ（Ｘ）＝Ｑｚ（Ｘ）Ｇ２（Ｘ）＝（Ｘ２＋Ｘ＋１＞（Ｘ３＋Ｘ２＋１＞＝ｔ＋ｘ＋ｘ’
　　　　　　　　　　　　・・・（１５）Ｆｓ（Ｘ）＝
（ｂ（Ｘ）Ｇ３（Ｘ）＝（Ｘ２＋Ｘ＋１）（Ｘ＋１）＝１＋Ｘ＋Ｘ　＋Ｘ　　　　　　　　　　　　　・（１
６）となり、式（１５）、（１６）で表わされる符号語
ｗｉｉ＝（０１００ｏＨ）　　　　　　　　　　　　・
・・（１７）峠＝（０１０１０１１）　　　　　　　　
　　　　・・・（１８）は符号長７の巡回符号となる。

つまり讐キー（０１０００１１）　　　　　　　　　　　　・
・・（２１−１）す＝（１０００１１０）　　　　　　
　　　　　　・・・（２１−２）■＝（口００１１０１
）　　　　　　　　　　　　　　　　　　　　　　・・
・（２１−３）Ｗｌ＝（００１１０１０）　　　　　　
　　　　　　　　　　　　　　　　　　　・・・（２１
−４）ｖく・（０１１０１００）　　　　　　　　　　
　　・・・（２１−５）峠＝（１１０１０００）　　　
　　　　　　　　　・・・（２１−６）ｌ・（１０１０
００１）　　　　　　　　　　　　・・・（２１−７）
−ト（０１０１０１１）　　　　　　　　　　　　　　
　　　　　　　　　・・・＜２２−１）１１＝（１０１
０１１０）　　　　　　　　　　　　・・・（２２−２
）−（：（口１０１１０１）　　　　　　　　　　　　
　　　　　　　　　　・・・＜２２−３）Ｗ４・（１０
１１０１０）　　　　　　　　　　　　　　　　　　　
　　　　　・・・（２２−４）−４・（０１１０１０１
）　　　　　　　　　　　　　　　　　　　　　　　　
　・・・（２２−５）Ｂ＝＜１１０１０１０）　　　　
　　　　　　　　　　　　・＜２２−６）ＷＪ＝（１０
１０１０１）　　　　　　　　　　　　　　　　・・・
（２２−７）としたとき、−キ、■、・・・、−号を係
数とする符号多項式は、式（１１）の生成多項式で割切
れ、ｙＬｌ：；、・・・。

ｌをを係数とする符号多項式は、式（１２）の生成多項
式で割切れることになる。更に、式（３）、（１１）。

（１２）で示された生成多項式Ｇｌ（Ｘ）、Ｇ２（Ｘ）
、Ｇ３（Ｘ）は互いに排他的に存在し、２を法とする体
において同一の素因数をもたず、式（５１，（１３）、
（１４）で示された多項式〇１（Ｘ）、Ｇ２（Ｘ）、Ｇ
３（Ｘ）が、式（３１，（１１）、（１２）で示された
生成多項式を因数にもたないので、式（１０−１＞、（
１０−２）、・・・、（１０−７）、式（２１−１）、
（２１−２）、・・・。

（２１−７）及び式＜２２−１＞、（２２−２＞、・・
・、＜２２−７）は互いに排他的に存在（それぞれが排
他的に群をなす）することがわかる。

第１の発明を図面を参照して説明する。第１図に第１の
発明の実施例におけるフレーム構成を示す、同図におけ
るフレームは３ビット多重されており、サブフレーム長
はＮ（Ｎは３の倍数）ビット、１フレームは７個のサブ
フレームから構成されている。各サブフレームの先頭３
ビツトには、それぞれフレーム同期用パターンが挿入さ
れている。図中Ｆｉ（ｉ・１，２．・・・、７）は、各
サブフレームに挿入されている３ビツトのフレームビッ
トパターンを示しており、１フレーム内には３Ｘ７＝２
１ピツ）・のフレーム同期用パターンが挿入されている
ことになる。このフレーム同期用パターンとして、式（
３１、（１１＞　、　（１２）で示した生成多項式から
生成され、それぞれ排他的に存在する３種の符号長７の
巡回符号を選びだす。

例えば、式（１０−１）、（２１−１）及び（２２−１
）で示された符号を用い、Ｗｌ＝（Ｃ１ｃふＣ↓ｃｉｃ４ｃＪｃ↓）＝（１１００
０１０）　　　　・・・（１０−１°）Ｗｆ・（ＲＣＩ
ＣｉＣａＲＢＲ）”（０１０００１１）　　　　・・・
（２１−１’　）ｗ７＝Ｃｃｉｃｉｃ灯；：（ｉＣｇＣ
わ＝＜０１０１０１１＞　　　　・・・＜２２−１’）
とし、各サブフレームにＦに（ＣＩＣ〒（４）　　　　　　　　　　　　　　　
　　　　　　　　・・・（２３−１）Ｆ２＝（ＣΔＣり
Ｃ≧）　　　　　　　　　　　　・・・（２３−２）Ｆ
３・（Ｃ，Ｉｃ礫Ｃ１）　　　　　　　　　　　　　・
・・（２３−３）Ｆ４・（ＣＪＣｎＣｌ）　　　　　　
　　　　　　　・・・＜２３−４）Ｆ５・（ＣみＣζＣ
碌）　　　　　　　　　　　　　　　　・・・（２３−
５）Ｆ６・（ＣλＣＩＣＩ）　　　　　　　　　　　　
　　　　　・・・＜２３−６）Ｆ７＝（ＣＪ）Ｃ号Ｃ′
４）　　　　　　　　　　　　　　　　　・・・（２３
−７）となるようにフレーム同期用パターンが挿入され
る。

第２図に、第１の発明によるフレーム同期方式の実施例
を示す、同図において、２０１は高次群入力データＳ、
、、　２０２は高次群入力クロックＣＫＬＩＮ、２０３
は直並列変換回路、２０４はチャネル入換回路、２０５
は１／３分周回路、２０６１〜２０５３は割算器、２０
７．は同期制御回路２０８１〜２０８３は低次群出力デ
ータＳｏυアである。

同図において、高次群入力データ（ＳＩＮ）２０１から
第１図に示されたフレームによるデータが入力され、高
次群クロック信号２０２とともに直並列変換回路の入力
信号となる。この受信信号のうち、高次群入力データ２
０１は３ビツト毎に取り出されて３系列の出力情報とな
り、この３系列の出力情報はチャネル入換回路２０４の
入力情報となる。更に、このチャネル入換回路２０４は
、後述するような同期制御回路２０７からの出力情報を
用いてチャネルの切り換えを行なった後、３系列の情報
を低次群出力データ（ＳＱＬＩＴ）２０８１〜２０８３
に出力する。このチャネル入換制御は、一度同期を引き
込めば、その後のチャネル制御はその状態の保持をすれ
ばよく、高速制御を行も必要はない、また、ここでのチ
ャネル入れ換え回路は、各入力を任意の出力に接続する
機能は必要ではなく、ここでのチャネル入れ換え制御は
シーケンシャルなチャネル入換を行うだけで良い０例え
ば、低次群出力データ２０８１に系列Ａ、低次群出力デ
ータ２０８２に系列Ｂ、低次群出力データ２０８．に系
列Ｃが出力されている場合、チャネル入換回路２０４は
、低次群出力データ２０８１に系列Ｂ、低次群出力デー
タ２０８２に系列Ｃ５低次群出力データ２０８３に系列
Ａ、または、低次群出力データ２０口１に系列Ｃ１低次
群出力データ２０８２に系列Ａ、低次群出力データ２０
８３に系列Ｂを出力するようなシーケンシャルなチャネ
ル入換制御を行うことができる。この直並列変換回路２
０３を用いて３系列に展開された低次群出力データ２０
８１〜２０８３には、第１の発明の一実施例である図１
に示したフレームに挿入されているフレーム同期用パタ
ーンが、それぞれ７ビツトずつに分離されて挿入されて
いることになる。

以下では、同期状態の確保及び、非同期状態におけるハ
ンティング制御について、順次説明する。

先ず同期状態においては低次群出力データ２０Ｂ１には
、式（１０−１’）、低次群出力データ２０８□には式
（２１−１’）、低次群出力データ２０８３には式（２
２−１°）で示した符号長７の巡回符号をなすフレーム
同期用パターンがＮ／３ビツト毎に１ビツトずつ現われ
ることになる。つまり各低次群出力データ２０８１〜２
００３においては、式（１０−１°）、（２１−１’）
、（２２−１°）で示された巡回符号をそれぞれフレー
ムパターンとする１サブフレーム長Ｎ７／３ビツト、サ
ブフレーム数７のフレームを構成することになる。割算
器２０６１〜２０５３は、チャネル入換回路２０４の出
力のうちの１系列である低次群出力データ２０８．をＮ
／３ビ・ソト（低次群データのサブフレーム周期）毎に
取り込み、この順次取り込まれた７ビツトパターンを符
号語とする符号多項式を形成する０割算器２０６１は、
この符号多項式と、式（３）で示した生成多項式ａｔ（
Ｘ）との割算を低次群データのフレーム周期毎に行なう
、同様に割算器２０６２は式（１１）で示した生成多項
式Ｇ２（Ｘ）、割算器２０６３は式（１２）で示した生
成多項式Ｇ３（Ｘ）との割算を行なう、同期状態におい
ては、割算器２０６１〜２０６３では、式（１６）で示
したビット列からなる符号多項式を形成するので、割算
器２０６．の剰余だけが零となる０割算器２０６１〜２
０６３は低次群データのフレーム周期毎に送られてくる
７ビツトパターンと剰余を同期制御回路２０７に送信す
る。同期制御回路２０７においては、これらの剰余の結
果と低次群データのフレーム周期毎に送られてくる７ビ
ツトパターンが式（２２−１’）で示したパターンの一
致を確認することにより、同期状態の確保、確認を行う
、ここで、同期状態の確保については、各低次群出力デ
ータ２０８１〜２０１１１Ｓ対応に、同期確保機能をも
たせる構成もできる。

次に、非同期状態に陥った場合のハンティング制御につ
いて説明する。非同期状態においては、先ず低次群出力
データ２０８３に送−られてくる系列が式（１０−１’
）、（２１−１’）、（２２−１’）で示された巡回符
号をなす３種のフレーム同期用パターンのうち、いずれ
の系であるのかの検出を行なう。このために、割算器２
０６１〜２０６３は低次群出力データ２０８３の信号を
低次群データのサブフレーム周期で取り込む。そして、
低次群データのフレーム周期毎に、７ビツトパターンを
符号語とする符号多項式と、式（３）で示した生成多項
式〇＋（Ｘ）、式（１１）で示した生成多項式Ｇ２（Ｘ
）、および式（１２）で示した生成多項式ＧＳ（Ｘ）と
の割算をそれぞれの割算器２０６Ｉ〜２０６３にて行な
う、同期制御回路２０７においては、割算器２０６１〜
２０６３の割算の剰余を調べる。いずれの剰余も非零で
あるならば、低次群出力データ２０口３から割算器２０
Ｇ１〜２０６３が低次群データのサブフレーム周期毎に
取り込む位相を１ビツトシフトさせる。

この操作を割算器２０６１〜２０６３の剰余のいずれか
が零となるまで行なう。割算器２０６１〜２０６３のい
ずれの剰余も非零であるということは、各割算器２０６
□〜２０６３に低次群のサブフレーム周期毎に取り込ま
れるビットパターンは、第１図のフレームに挿入された
フレーム同期用パターン以外、つまりは、式＜１０−１
’）、（２１−１’）、（２２−１’）で示した巡回符
号をなすフレーム同期用パターン以外の情報であること
を意味する。他方、割算器２０６Ｉ〜２０６３のいずれ
かの剰余が零であるということは、低次群出力データ２
０８３内に、低次群データのサブフレーム周期で１ビツ
トずつ分散して挿入されている３種のフレーム同期用パ
ターン群いずれか１つを検出したことを意味する。同期
制御回路２０７においては、割算器２０６１〜２０６３
のいずれの剰余が零になったのかの判定を行なう。つま
り、割算器２０６．の剰余が零となった場合には、式（
１０−１’）で示した符号群、割算器２０６２の剰余が
零の場合には、式（２１−１′）で示した符号群、割算
器２０６３の剰余が零の場合には、式（２２−１°）で
示した符号群をフレーム同期用パターンとする低次群デ
ータ系列が、低次群出力データ２０８３に送信されてい
ると判定する。この判定条件を基づき同期制御回路２０
７は、チャネル入換回路２０４に制御情報を送り、シー
ケンシャルなチャネル入換を行ない、低次群出力データ
２０８３に式（２２−１’）で示した符号列をフレーム
同期用パターンとする低次群データ系列を送信するよう
に制御する。これにより、直並列変換回路２０３で並列
展開された全ての系列を検索することなしに、チャネル
入換制御が可能となる。この場合であっても、割算器２
０６１〜２０６３に低次群データのサブフレーム周期で
取り込まれるフレーム同期用パターンは式（２２−１’
）で示された符号列と全く同じ順番で取り込まれるとは
限らず割算器２０６□〜２０６３に低次群データのフレ
ーム周期毎に取り込まれる７ビツト列と式（２２−１°
）で示した符号の間には、位相差が存在する可能性があ
る。つまり、各低次群出力データ２０８１〜２０８３に
おいては、サブフレーム同期が確保されたにすぎない。

同期制御回路２０７においては、いずれの割算器２０６
．〜２０６３の剰余が零であるのかの情報に基づきチャ
ネル入換回路のシーケンシャルなチャネル入換を行なっ
た後に、割算器２０６１〜２０６３に取り込まれる７ビ
ツＩ−列の情報と式（２２−１”）の符号列の位相差を
検出し、すみやかなフレーム同期確保を行なう、なお、
このフレーム同期の確保過程は、チャネル入換回路２０
４のシーケンシャルなチャネル入換を行う前の、割算器
２０６１〜２０６３のいずれかの剰余が零になったと同
時に行うことが可能である０例えば、割算器２０６１の
剰余が零となったときには、割算器２０６、〜２０６．
に取り込まれる７ビツト列と式（ｌ〇−１′）で示した
符号列との位相差を検出するとともにシーケンシャルな
チャネル入換を行うことにより、チャネル入換制御およ
びフレーム同期確保の一括処理が可能となる。

低次群出力データ２０８Ｉ〜２０８３のサブフレームビ
ット数はＮ／３ビツトであるので、一度、非同期状態に
陥ってから、チャネル入換制御並びにフレーム同期の確
保を行うまでに要する最悪なハンティング回数は、Ｎ／
３−１回となり、すみやかな同期処理が可能となる。

第３図は、第１の発明によるフレーム同期方式の実施例
を示す。同図において、３０１は高次群入力データ（Ｓ
ＩＮ）、３０２は高次前人カクロック（ＣＬＫＩＮ）。

３０３は第１の直並列変換回路、３０４はチャネル入換
回路、３０５は１／３分周回路、３０６１〜３０６．は
割算器、３０７は同期制御回路、３０９、〜３０９□は
第２の直並列変換回路、３１０□〜３１０９は低次群出
力データ（５ｏｕｔ＋　ｔ〜５ｏｕｔｔｓ、　５ＯＵＴ
２１〜５ＯＵＴ２３１５ＯＵＴ３１〜５ｏｕｙｉｉ　）
である・同図における高次群入力データ（ＳＩＮ）３０１、高次
群出力データ＜ＣＬＫ＋５）３０２、第１の直並列変換
回路３０３、第１のチャネル入換回路３０４．１／３分
周回路３０５、割算器３０６．〜３０６３、同期制御回
路３０７は第２図で示した高次群入力データ（ＳＩＮ）
２０１、高次群出力データ（ＣＬＫ　Ｉ　Ｎ）２０２、
直並列変換回路２０３、チャネル入換回路２０４．１／
３文集回路２０５、割算器２０６□〜２０６３、および
同期制御回路２０７と同様な処理を行ないチャネル入換
回路３０４の出力においてはチャネル入換制御、フレー
ム同期の確保されている。直並列変換回路３０９１〜３
０９３においては、チャネル制御回路３０４の出力であ
る３系列をそれぞれ３ピツＩ・ずつ展開する。つまり、
低次群出力データ（５ＯＵＴＩ　ｌ〜５ＯＵＴ３３）　
３１０１〜３１０９には、高次群入力データ＜５ＩＮ）
３０１が９ビツト展開された非常に低速化された信号が
現われることになる。同期制御回路３０７においては、
第２図で示した制御の他に、チャネル入換回路３０４の
出力信号データ３０８３に挿入されているフレーム同期
用パターンと式（２２−１”）で示された符号列間の位
相差を検出し、直並列変換器３０９１〜３０９３におい
て３系列展開される出力のシーケンシャル制御を行なう
、これにより、低次群出力データ３１０Ｉ〜３１０９を
モニタすることなしに直並列変換器３８９．〜３０９３
の出力系列のシーケンシャルな制御が可能となる。

以上、１フレーム内のサブフレーム数７、高次群データ
の各サブフレームに挿入されるフレーム同期用パターン
ビット数３、巡回符号の符号長７、生成多項式Ｘ３＋Ｘ
＋１．Ｘ３＋Ｘ２＋ｌ、Ｘ＋１ノ場合を例に挙げて説明
してきたが、本発明はこれらの組み合せに限られるもの
ではなく、例えば高次群データの各サブフレームに挿入
されるフレーム同期用パターンビット数を大きくすれば
、より処理速度を低速化することが可能となる。また、
符号多項式と生成多項式との割算を行なう割算器２０６
１〜２０６３．３０６．〜３０６３は、シフトレジスタ
とｍｏｄ２の加算器を用いることにより容易に構成する
ことが可能であり、回路の簡易化、小規模化を図ること
ができる。

（発明の効果）このように本発明による同期方式を用いれば、同期検出
が容易で、同期動作を低減して行うことができ、また、
高次群データで特にフレーム構成を意識することなしに
、系全体の状態の把握が可能であり、更には、平均非同
期継続時間が従来の構成による同期方式に比べ著しく改
善されていることがわかる。

この発明はこのように高速・大容量な伝送系に適した同
期方式であり、将来より一層高速・大容量化される伝送
系への応用にその活用が期待されるものである。

【図面の簡単な説明】

第１図は本発明の実施例におけるフレーム構成を示す図
、第２図、第３図は本発明の実施例を示すプロ、ツク図
、第４図、第５図は従来例におけるフレーム構成を示す
図である。

Claims

【特許請求の範囲】

（１）サブフレーム長ＫビットのＬ個のサブフレームか
ら構成されるフレームにおいて、各サブフレームにはＭ
（ＫはＭの倍数）ビットのフレーム同期用パターンがそ
れぞれ挿入されており、前記Ｍビットのフレーム同期用
パターンから各サブフレーム毎に順次取り出されるＭ組
のＬビット列パターンは、互いに排他的に存在するＭ種
の生成多項式から生成され且つ互いに排他的に存在する
符号長Ｌビットの巡回符号であることを特徴とするフレ
ーム同期方式。
（２）受信信号をＭビット毎に取り出す直並列変換器と
、該直並列変換器のＭ本の出力が接続され、該Ｍ本の入
力信号のチャネルを入れ換えてＭ本の信号を出力するこ
とが可能なチャネル入れ換え器と、該チャネル入れ換え
器の出力信号の少なくても１本を入力線とし、該入力線
から取り出される符号長Ｌビットを係数とする符号多項
式と予め定められ且つ互いに排他的に存在するＭ種の生
成多項式との剰余を計算するＭ個の割算器と、前記符号
長Ｌビットと該剰余を用いて前記チャネル入れ換え回路
のチャネル入れ換え制御を行う手段とを含むことを特徴
とするフレーム同期装置。
（３）受信信号をＭビット毎に取り出す第１の直並列変
換器と、該直並列変換器のＭ本の出力が接続され、該Ｍ
本の入力信号のチャネルを入れ換えてＭ本の信号を出力
することが可能なチャネル入れ換え器と、該チャネル入
れ換え器の出力信号の少なくても１本を入力線とし、該
入力線から取り出される符号長Ｌビットを係数とする符
号多項式と予め定められ且つ互いに排他的に存在するＭ
種の生成多項式との剰余を計算するＭ個の割算器と、前
記符号長Ｌビットと該剰余を用いて前記チャネル入れ換
え回路のチャネル入れ換え制御を行う手段と、前記チャ
ネル入れ換え制御手段の制御信号を入力とし、かつ前記
チャネル入れ換え器の出力信号を並列展開する第２の直
並列変換器とを含むことを特徴とするフレーム同期装置
。