JPS6259433A - デイジタル伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は時分割に多重化されたディジタル伝送システム
に関し、特に、広く異なるビット速度の従属から同期お
よび／または非同期ビット群（ｓｊｒｅａ鵬）の両方を
多重化および反多重化する単一のステージを利用するシ
ステムに関し、個々の同期チャンネルに直接アクセスす
ることまたは、同期または非同期従属を完全にすること
を許容し、このように時分割スイッチングまたは交差接
続を伝送の前または後で容易にする。

分泗！と毘ゑ− ディノタル伝送において、待に電話に適用されるように
、推腐される標準がパルスコード変調（ＰＣＭ）信号の
伝送に展開される。レベル名称ＤＳ−１を有する標準信
号ビット群は、ＤＳ−０のしベル名称を有する２４ワー
ドまたはチャンネルから形成される。各伝送システムに
おいて、フレーム繰り返し速度＝８０００Ｈｚ（７レ一
ム期間＝１２５μＳ）およびチャンネル当たりのＰＣＭ
ビットの数ｎ＝８゜次の表は標準伝送ピッＦ群のいくつ
かの付加パラメータである。

（Ｋｂ／ｓ）　　当たり　　　　１２５μＳ当たりＤＳ
−０６４１− ＤＳ−１１５４４２４１ ＤＳ　（ｃ　　　３１５２　　　４８　　　　　　１０
ＤＳ−２６３１２９８２１ ＯＳ−３４４７３６６７２２１６ 示されたように、種々のビット速度での各マルチ−チャ
ンネルビット群は同期および信号の制御を提供するいく
つかの付加上部ビットを含む、１つの高いオーグーシス
テムにおいて、ＤＳ−１速度で２つの従属が、ＤＳ−Ｉ
Ｃビット速度で１つのビット群を形成するようにいくつ
かの付加制御信号と一緒に多重化されてもよい、同様に
、ＤＳ−１速度で４つの従属がＤＳ−２速度で１つのビ
ット群を形成するように多重化されてもよい。さらに、
７つのＤＳ−２従属はＤＳ−３ビット速度で１つのビッ
ト群を形成するようにそれ以上の制御ビットと一緒に多
重化されてもよい、このように、標準ハイアラーキ（ｈ
ｉｅｒａｒｃｈｙ）の存在は複数の信号レベルを具備し
、その各１つは、そのレベルより示方のすべての信号が
その信号を完全にメチ重化することなく、多重化された
構造においてもはやアクセス可能である方法でハイアラ
ーキにおける次の最も低い信号レベルの指定された数を
多重化することによって発生する。付加制御ビットの多
くは、従属からの信号がたとえお互いにまたは高いオー
ダビット群に非同期であるとしても、直接にインクリー
プされるようにビット速度を共通の高いビット速度に増
加するために従属の各々ビット群において付加ビットの
挿入を信号として利用（すなわち、パルススタッフ）す
る。

パルススタッフおよび多重化の技術はよく知られており
、１９６４年６月９日に発行されたブタン・ニス・マヨ
（Ｊ　ｏｈｎ　Ｓ　、　Ｍａｙｏ）の米国特許第３．第
３６．８６１号“ＰＣＭネットワークの同期”に記載さ
れている。これらの技術を利用する典型的な従来技術の
システムは第１図に示されており、最初のビット速度で
複数の従属が第２および第３のオーグビット速度に多重
化される多重化したディノタル伝送システムの典型的な
１部を示す、該システムにおいて、２４の６４Ｋｂ／ｓ
のチャンネルＣＨ１、ＣＨ２、−−ＣＨ２４からのＰＣ
Ｍ信号はその出力でＤＳ−１ビット群を形成するために
同期ビットと一緒にマルチプレクサＭ１において多重化
される。４つまでのこのような従属はスタッファ−８１
でビットスタッフされて、その出力でＤＳ−２ビット群
を生成するためにさらに制御ビットと一緒にマルチプレ
クサＭ２において多重化される。７つのこのようなビッ
トはスタッファ−８３においてさらにビットスタッフさ
れて、ＤＳ−３ビット群を生成するためにさらに制御ビ
ットと一緒にマルチプレクサＭ３において多重化される
。

ＤＳ−３ビット群は、伝送器Ｔｘから受信器ＲＸに伝送
されてそこで、反対の方法でデスタラツアー（ｄｅｓｔ
ｕｆＴｅｒ）Ｔ　２およびＴ１、デマルチプレクサＤ３
．Ｄ２．およびＤｌを通して個々のチャンネルレベルに
戻してメチ重化される。同様の多重化構造が同様の原理
を用いて高いオーダビット群でも発生するために用いら
れてもよい。

この従来の配列は、ビット群全体にスタッフビットを広
げ、それによって初期のシステムにおいて重要なコスト
の要素であったメモリバッフ７の要求を最小にするため
に、過去においてよ（機能した。しかしながら、このよ
うなシステムはチャンネルを含む従属の中間オーダビッ
ト群の各々をメチ重化することなく、高いオーダビット
群から直接に選択されたチャンネルを探すことが可能で
はなかったので大きな融通性に欠けていた０選択された
チャンネルが異なる従属からであるならば問題が悪化す
る。このような従来の多重化構成はまり、ネットワーク
の特徴および、現代のシステムにおいではバンド幅効率
は交差接続の実施の容易さおよびデイノタルスイツチの
アクセスの容易さのようにネットワークの特徴を交換で
きるが、伝送設備の拘束によるバンド幅効率に対する特
徴を犠牲にしなければならなかった。

ある適用において、システムに沿って中間の点でわずか
なチャンネルだけをアクセスする要求がしばしばある。

従来のシステムにおいては、次の低いオーブレベルがメ
チ重化される前に各々の高いオーブレベルから信号をメ
チ重化しデスタッフすることが必要であった。受信した
ビット群から単一のマルチプレクサにおけるチャネルレ
ベル直接進むことは可能でなかった。結果として、高い
オーダビット群の１つのチャンネルでさえアクセスする
ことは相当高度な要求であった。

逆の配列において、中間レベルの各々でビットスタッフ
および多重化の両方が高いオーダビット群において１つ
またはそれ以上の従属からの少ないチャンネルでも挿入
するために要求された。このような配列は、個々のステ
ージの各々を通して全体のビット群をメチ重化すること
なくスイッチまたは交差接続する個々のチャンネルまた
は従属を望むいかなる統合したディノタル伝送およびデ
ジタルスイッチングシステムの融通性も厳しく制限した
。

発遭し月肚逆一 本発明は、異なるオーグビット速度で同期または非同期
の、種々の標準従属（他のこのような従属と同様に）が
単一のステージネットワークにおいてこのような中間ス
テージの必要性を取り除いて多重化またはメチ重化され
得る配列を提供する。

さらに、結果としてのビット群の多重化した枯逍は、い
かなる同期従属に対してもチャンネルアクセスが多重化
した最後のビット群において従属容量にかかわらず維持
されるそれ自体直接にチャンネルアクセスを許容しまた
は低いレベルの多重化した信号をアクセスするものであ
り、このように高いオーダビット群から直接に再生しま
たは挿入されるこれらの従属の個々のチャンネルまたは
固定したキャリアを許容する。結果として、いかなる他
の従属も妨害することなく、多重化ビット群内の同期従
属の１つまたはそれ以上からいかなる数のチャンネルま
たは固定したキャリアも切り替えまたは交差接続するこ
とを可能とする。これは種々のビット群の異なるビット
速度間で調和関係を確立することによって実行される。

最初にこれは種々の標準従属のビット速度間で容易に識
別できる関係にない（すなわち、ＤＳ−３：ＤＳ−２：
Ｄ　Ｓ　−１＝２８，９７４０９３：４．０８８０８２
９：１）ので、実際上達成するのが不可能であるように
思われる０本発明はチャンネルレベルおよびそこでの従
属レベルで最初の調和関係の確立によってこの問題を克
服する。

このように、本発明に従うと複数の従属からのビット群
を多重化したビット群に多重化するための時分剖マレチ
ブレクサを具備し、少なくとも１つのビット群はフレー
ムに分割できて、各々のフレームは等しいビットｌの複
数のチャンネルに分割でき、また少なくとも１つの付加
上部制御（例えば、同期化お上Ｖ／またはビットの信号
化）を有するディノタル伝送システムを提供する。マル
チプレクサは、各々のフレームにおいて結果としてのビ
ット数をチャンネル当たりのビット数の整数倍に増加す
るために１ビット群において付加ビットをスタッフする
ための回路によって特徴ずけられる。また、多重化した
ビット群における各々他のフレームからの結果としての
ビット数が１つのビット群の７ンーム当たりのビット数
の整数倍に増加するために、各々の他のビット群におけ
る付加ビットをスタッフする回路によって特徴ずけられ
る。このように、１つのビット群のフレーム当たりのビ
ット数をチャンネル当たりのビット数の完全な数にする
ため、および他のビット群の各々のフレーム当たりのビ
ット数を１つのビット群長のフレーム当たりのビット数
の完全な数にするために選択された数の付加ビットを加
えることによって、１つのビット群と同期する従属のす
べてが容易に単一のステージにおけるチャンネルレベル
に容易に多重化またはメチ重化され得る。同じ基準を利
用して、１つのビット群と非同期のすべて他のビット　
７ｉｔは同じ１つのステージにおける従属レベルにまた
は従属レベルからメチ重化または多Ｂ（＜化され得る。

Ｗ車上上」９１１ ＠２図に示された多重化ディジタル伝送システムの詳細
な構成は、第４図、ｔｐＪ５図、第６図および第７図に
示された種々のタイミング波形と一緒にされたときに、
第３図においてもっと詳細に示されたその機能および働
きの下記の回路説明から容易に明らかとなる。

添付図面において、第５図お上Ｖ第６図に示されたディ
ノタル波形はｆｐＪ２図および第３図のそれぞれにおい
てタイミング発生器によって発生した対応する参照記号
によって識別されている。第４図および第５図に示され
た波形の時間スケールはそこに示された５μｓ時間間隔
の相対的な長さによって明らかであるようにお互いから
広く異なることが明らかであろう。加えて、第４図に示
された８ビットのインターリーブワードの各々は、５μ
ｓのサブフレーム当たりのビット総数が第５図に示され
た９／８であるように付加制御ビットを含む。

第２図に示された多重化ディノタル伝送システムは、ビ
ットスタッフされた同期ＤＳ−１従属（ＬｒｉｂｕＬａ
ｒｙ）からの入力を単一ステージマルチプレクサにおい
てビットスタッフされた非同期ＤＳ−ＩＣおよびＤＳ−
３従属、ビット詰めされた同期ＤＳ−２従属と結合する
。反対に、これらの従属の各々は単一ステージのデマル
チプレクサにおいてメチ重化される。この例において、
ＤＳ−１およびＤＳ−２従属の両方は同期しているので
、これらは各々単一ステージのデマルチプレクサにおい
てＤＳ−０チャンネルレベルに各々メチ重化され１！７
ｐる。これは、各々の従属からのフレーム当たりのビッ
ト総数がチャンネル当たりのビット数の整数倍であり、
高いオーダビット群におけるチャンネルの総数が最も低
いオーダの従属におけるチャンネル数の整数倍であるよ
うに各々の従属はビットスタッフされているので、可能
である。このように、各上位（ｈｉｇｈ−ｏｒｄｅｒ）
従属はＤＳ−１ビット速度の整数倍でなければならない
が、各従属は］）　Ｓ　−０ビット速度６４Ｋｂ／ｓの
整数倍にビットスタッフされなければならない、これら
の基準を満たす１つの可能なビット速度の設定は次の通
りである。

掃　　　　　　ロ　　ロ　　　ロ　　　ロ　　　ロ再び
第２図を参照すると、多重化したディノタル伝送システ
ムは、同期ＤＳ−１お上りＤＳ−２、非同期ＤＳ−Ｉ　
ＣおよびＤＳ−３のビットスタッフされた従属を、フレ
ームおよびマルチプレクサ制御発生器１６の制御のもと
に、各々異なった１つのリードに適用される最上位のビ
ット＜ＭＳＢ）から最下位のビット（ＬＳＢ）の各ワー
ドの８ビットの各々をもって、全体的に１５で示した１
つのバスに多重化する単一ステージマルチプレクサ１０
を具備している。

発生器１６からのマスターフレーム制御信号を提供する
付加９番目のリードもまたバス１５に加えられている。

この付加９番目のビットは他の８ビットにわたってパリ
ティチェックをするために使用され、フレームインジケ
ータと同様にエラーをモニターする、’ＤＳ−０チャン
ネルに対する奇数パリティ、フレーム／スタツフ　ワー
ドに対する偶数パリティを伝送する。

この例において、ビットスタッファ−１１および１２は
ＤＳ−１およびＤＳ−２同期ビット群のそれぞれにフレ
ーム当たり７および１１ビットを加える。ビットスタッ
ファ−第３および１４はそれぞれ非同期ＤＳ−Ｉ　Ｃお
よびＤＳ−３ビット群の各フレームに名目上６および８
ビットを加える。

これは各従属の公称標準ビット速度（・ＮＯＭＩＮＡＬ
　　５ＴＡＮＤＡＲＤ　　ＢＩＴ　　ＴＡＴＥ）を縦の
欄に示されたスタック速度（ＳＴＵＦＦＥＤ　　ＲＡＴ
Ｅ）に増加する。スタッフされたＤＳ−１同期従属の各
フレームは、フレーム当たり全部でｋｎ＝２００ビット
の各ｎ＝８ビットの長さのに＝２５ワードで構成してい
る。これはまた、１つの同期ビットと７つのスタッフビ
ットのｍ＝　２４の８とッＬチャンネルに分割されるこ
とができる。

他の同期従属ＤＳ、−ＩＣ，ＤＳ−２，およびＤＳ−３
はそれぞれフレーム当たりｊｋｎ”５０，１００および
７００ビットを有し、ここでｊはＤＳ−１従属に比較し
てその従属のフレーム当たりのチャンネル比である。こ
のように、スタッフを整列したフレームは調和して関連
した点（ｐａｉｎｔ）に信号を形成するように使用され
る。

さらに第４図に示すように、マルチプレクサ１０は、５
μｓのサブフレーム当たり９ビットワード（８つのデー
タビットと１つの制御ビット）のｊに寄与する各従属に
インターリーブするワードを使用する。このように、Ｄ
Ｓ−１に対してｊ＝１、ＤＳ−ＩＣに対して２．ＤＳ−
２に対して４゜ＤＳ−３に対して２８である。スタッフ
したＤＳ−１従属のワード数はサブフレーム速度を制御
するので、各従属は第４図に示されるように１２５μｓ
のマスターフレーム期間に対してあらゆる５μｓをアク
セスしなければならない。

第２図に示されているように、９番目のサブフレーム制
御ビットは各８ビットデータワードに加えられる。この
９番目のビットは各従属のサブフレームおよびマスター
フレームの再生を簡単にして、容易にスタッフビットの
位置を確認する。しかしながら、代わりの技術が容易に
確認され位置ずけられ得る特有の連続ビットをスタッフ
することによって使用され得る。各９ビットワードはパ
ラレル／シリアルコンバータ１７１こおいて、ｆ云送器
１８から受信器２０へ高速伝送によって送られる６　３
．０００　Ｋｂ／ｓ群を形成するために変換される。

スタッフビットの位置およびここでの各同期従属の同期
ビットは容易に、該スタッフビットを含む各ワードの９
ａ目のビットにあらゆる２５サブフレーム（すなわち、
１２５μｓ）に論理１、およびその従属における他の９
番目のビットのすべてにａｌ！［！０を挿入することに
よって確立される。従って、該９番目のビットはそのビ
ット群のメチ重化を直接に制御するために使用され得る
。この配列で、同期従属は必ずしも相互に整列される必
要はない。結果として、より小さなバッファが伝送中に
少ないネットワークの遅れで使用され得る。

９番目のビットはまた各チャンネルの他の８ビットに対
してパリティチェックとして働く。もしも奇数パリティ
チェックが同期ビットおよびスタッフビットを含む付加
２５番目のチャンネルに対して行なわれる一方、偶数パ
リティチェックが２４チャンネルに対して行なわれるな
らば、９番目のビットは従属に対して７レ一ム同期およ
びパリティチェックの両方を提供できる。

非同期従属では、ビットスタッフは各同期サブフレーム
よりもわずかに短い間隔で起こる。従ってＤＳ−１弁間
期従属の場合に、６または７ビットは公称のスタッフビ
ット数があらゆる２００ビットにおいて７であるように
１８４ビット毎にスタッフされる。１つの同期ビット群
に対して、これは、あらゆる２５フレームにおいて６ス
タツフビットの１４フレームおよび７スタツフの１１フ
レームを生じる。常にモニターしこの比をわずかに＄Ｉ
！整することによって、非同期ピッＦ群は、たとえ該非
同期ビット群における各ワードからの相当するビットが
任意の位置を占めて、多分バスのリードの回りを運動（
ρｒｅｃｅｓｓ）　しても、インターリーブされて同期
ビット群とともに同時に伝送されることができる。

受イゴしたディノタル信号は９番目のビットからの情報
を利用するフレームおよび制御再生回路２２からの信号
の制御のもとにシリアル／パラレルコンバータ２１によ
って９ビットワーＶに分割される。その出力はデマルチ
プレクサ２４における全体的に２３示した、９つのリー
ドバスに供給される。各流入ワードの９ビットが、該バ
スに関連して流入信号の９つの可能な位相があると仮定
して受信バス２３の９つのリードに、正確に入ることを
保証することが必要である。これはスタッフ　フラグビ
ットの正確な繰り返し速度に対してライン９をモニタす
ることによって達成される。

示されたように、直接アクセスは、制御回路２２からの
信号制御にもとずくチャンネルデマルチプレクサ２５お
よび２６から同期従属ＤＳ−１またはＤＳ−２（新しく
採用された７す−マットを有する）のいずれかの個々の
チャンネルに成され得る。代わりに、もし、アクセスが
すべての同期または非同期の従属に要求されるだけであ
るならば、それらに直接アクセスを加えるために、それ
′ぞれの非同期ＤＳ−ＩＣＢよｌ／ＤＳ−３従属のデス
タッフｒ−２７および２８においてスタッフビットを取
り去ることが必要となるだけである。これらは非同期で
あるため、ｔＩＳ１図に示されているような従来のデ入
タッ７アーおよびデマルチプレクサをさらに処理するこ
とがこれらの従属の個々のチャンネルに対してアクセス
を得るために使用される。このシステムは同期従属ＤＳ
−１およびＤＳ−２のいかなる個々のチャンネルの直接
交差接続、およびすべてのピッ期従＠ＤＳ−ＩＣおよび
ＤＳ−３の交差接続または経路指定（ｒｏｕｔｉＢ）を
可能にする。　同じ高速の伝送ビット速度６３゜０００
　Ｋｂ／ｓに対して、同期および／または非同期ビット
群の種々の岨み合わせが単一ステージのマルチプレクサ
１０に結合されてもよい０例えば、１２のＤＳ−１従属
は、同じビット速度６３．０００Ｋｂ／ｓを有する多重
化されたビット群において２つのＤＳ−１従属と３つの
ＤＳ−２従属に接続され得る。代わりに、この原理は従
属および高速ビット速度の他の組み合わせに適用され得
る。

例えば、種々の製造者のディノタルスイッチから生ずる
ような所有のビット速度でチャンネル化した従属は完全
な２５タイムスロツトの整数な占めるために１２５μｓ
のフレーム構造で同期してそれらをスタッフし、バス上
にお（こと１こよって適応され得る。この場合に、この
ような信号は同期ＤＳ−１と同じ方法でチャンネルまた
はキャリアレベルで交差接続できることは明白である。

しかしながら、第４図に示すように、本実施例におイテ
、８７５’７−ド（７ｙ８７５ピツ））をＪ４Ｉ＄ｒＪ
する各１２５μＳのマスターフレームは、各従属に割り
当てられたサブフレーム当たりのワード比が種々の従属
の相対的なスタッフビット速度に等しくなるようにして
、３５ワード（３１５ビット）を各々有する２５のサブ
フレームに分割される。

ｆｊＳ２図は種々の従属からのビット群が１ワードまた
はバイト基礎のもとにインターリーブされているのを示
している。ビットのインターリーブおよびフレームのイ
ンターリーブの両方がまた可能である。しかしながら、
前者は低速マルチアクセス技術手段に適合するすべての
容量を与える好ましい８ビット幅のバス補遺（付加９番
目の制御ビットを除く）と適合しない。このようにビッ
トのインターリーブよりもむしろワードのインターリー
ブに対する主な理由は、パラレルバスに変換されたとき
に、結果の信号は、直接ＤＳ−０またはチャンネルスイ
ッチングに適しており、これに反してインターリーブさ
れたビット配列は、通常のＤＳ−０スイツチに適用され
るまえに信号をワードのインターリーブされた補遺に変
換するために複合プロトコル変換を必要とする。インタ
ーリーブするフレームは標準ＤＳ−１，ＤＳ−２および
ＤＳ−３ビット群間の７レ一ム期間の不一致により容易
に実行されない。更に、インターリーブするフレームに
よってバッファの長さを各従属にストアし、従属のいが
なる交差接続においてもデータメモリおよび接続メモリ
の大きさは非常に大きくなる。また、マルチプレクサを
通る遅れは１２５μｓよりも大きくなる。直列の形態で
！８２図に示された、入力ビット群の各々は、フレーム
およびマルチプレックス制御発生器１６から＠５図に示
されたような制御信号によって制御される、スタッファ
−１１，１２，第３および１４における融通性のあるレ
ノスタを使用して一緒に直接多重化されてもよい、Ｍ似
の信号がデマルチプレクサ２５および２６、デスクツ７
アー２７および２８を制御するためのフレームおよび制
御再生発生器２２によって発生される。

Ｐｔ５６図と共に、ＰＩＳ３図は同期または非同期モー
ドにおいて動作されるＤＳ−１の７つのビットフレーム
スタッファ−を詳細に示す、チャンネルおよびビット速
度の数を除いて、同じ回路配列が高い速度の従属に対し
てビットスタッフを提供するために使用されることがで
きる。最初に非同期動作を述べる。第３図に示すように
、流入する非同期ＤＳ−１従属は従来の方法で同期化し
たビットと一緒に多重化された２４のＤＳ−０チャンネ
ルを＃ｌＬでいる。クロックおよびディジタル信号は従
来のクロック再生回路４１およびディジタルデータデコ
ーダ４２のそれぞれにおいて再生される。流入するＤＳ
−１データビットは、クロック再生回路４１からの出力
によってクロックされたｎき込みカウンタ４４の制御の
もとに７−ドバツ７ア４３に書き込まれる。　上述のよ
うに、ＤＳ−１イざ号に対してフレーム当たりの公称の
スタッフビット数は７である。しがしながら、非同期信
号を処理するために、システムは選択された期間で多く
のまたは少ない付加ビットを挿入できなければならない
。これは融通性の（ｅｌａｓｔｉｃ）ストアを通して流
入する１　、　５４４　Ｍｂ／ｓ信号を伝送し、ビット
速度を１．６Ｍｂ／ｓの同期ビット速度に増加するため
にフレーム期間で６，７または８ビットを挿入すること
によって達成される。６，７または８ビットはシステム
の受信端で容易に認識され取り出されるように符号化さ
れなければならない。しかしながら、フレーム期間を短
くし、わずかに大トい速度で非同期ビット群に対してス
タッフビットを挿入することによって、ビット速度をＤ
Ｓ−１従属に対して１．６Ｍｂ／３のシステムのスタッ
フビット速度に上げるために、ビット群に６または７ビ
ットを挿入することのみが必要となる。このシステムに
おいて、後者の配列は、メチ重化したビット群において
残りの待ち時間のジッタの低いレベルを与えるためおよ
び、同期および非同期の場合にスタッフワード標識間で
の異なる周期が、マルチプレクサで使用される多重化す
るモードに関してデマルチプレクサに組み込まれた認ｆ
ｉ（ｂｕｉｌｔ　−ｉｎ　　１ｄｅｎｔｉｆｉｅｒ）を
与えるために、非同期ビット群のビットスタッフに使用
される。

再び第３図および第６図を参照すると、タイミング発生
器４０は６．４ＭＨｚのシステムクロックから１．６Ｍ
ｂ／ｓのクロックＡ信号を生ずる。各択一的なサブフレ
ームはサブフレーム当たり全部でｐｎ＝１８４に対して
ｐ＝２３ワードの各日＝８とッｉｔを有する。各１８４
ビットのサブフレームの開に、６つのスタッフビットに
つづく従われた１７８の流入データビットまたは７つの
スタッフビットにっづく１７７の流入データビットがあ
る。もしも流入ビット群がその同期周波数において正確
であるならば、１８４ビットのサブフレームにおいて全
部のスタッフビット数は平均７Ｘ　１８４／２００＝６
．４４ビットでなければならない。この割合は２５の１
８４ビットサブ７し−ム毎にすべての１６１のスタッフ
ビットに対して、１４フレームに対して６ビットおよび
１１フレームに対して７ビットのスタッフによって達成
され、２３の２００ビットのサブフレームにおいて７ビ
ノトをスタッフするのに等しい。これは各２５の１８４
ビットの択一的なサブフレームにわたって加えられる次
の連続ビットになるであろう。

・・・７６７６７６７６６７６７６７６６７６７６７６
７６６・・・ 非同期ＤＳ−１従属の流入するビット速度に依存して、
この一連のスタッフビットはすべてのフレームにおいて
６スタツフビットの最小から７スタツフビットの最大ま
でどこでも変わることができる。スタッフビットの数は
各１８４ビットフレームの終わりに最初に６ビットを加
えておくことによって制御され得る。要求次第で、この
数は正確な割合が２つのビット群のビット速度間で維持
されるようにフレーム当たり７ビットに増加されるにれ
を達成するために、クロック信号Ａに応答するサブフレ
ームカウンタ５１はスタッフ制御信号ＢおよびＣを発生
する。制御信号Ｂは、少なくとも６ビット（すなわち、
ビット期間１７８−１８３中の）が各サブフレームの末
端に加えられることを保証する。ＯＲデート４７を通し
て接続されたこの制御信号Ｂはクロック信号Ａと同時に
ＡＮＤデート４８の出力で６−７ビットスタツフ制御信
号Ｇの６ビットを発生する。同時に、それはＡＮＤデー
ト５０の出力で１．６Ｍｂ／ｓ可変ギャップ（ｇａｐｐ
ｅｄ）クロックＨにおいて６ビットギヤツプを発生する
。ワードバッフ７４３に対するり一ドＲおよびライ）Ｗ
制御信号をモニタする位相比較器４６はワードバッフＴ
４３が空であるとき、制御信号りを発生し、その制御信
号りは直ちに６スタツ７ビットを処理する１つの付加ス
タッフビットＥを与えるためにＡＮＤゲート４９におい
てビットＣと結合する。１．６Ｍｂ／ｓクロック信号Ｈ
は読みだしカウンタ４５をカウントし、この読みだしカ
ウンタ４５が７−ドバツ７ア４３の読みだし出力である
データを制御する。この読みだしクロックＨの可変ギャ
ップは超過または不足の流れからワードバッファ４３を
防ぎ１，５４４　（／−０，００００８Ｍｂ／Ｓがら１
．８Ｍｂ／ｓのＤＳ−１速度に変換する。

このバッファ制御ループの詳細な動作は以下の通りであ
る。読みだしカウンタ４５の出力が零であるときは、書
き込みカウンタ４４の出力の値は位相比較器４６によっ
てサンプルされる。もしも書き込み数量があまりに低く
てバッファ４３が空（流れ不足に近い）になると付加信
号りが位相比較器４６によって発生し、これがＯＲデー
ト５０の出力で読みだしタロツク信号■（において余分
の使いイヤ７プを生成する。これはバッファ４３におい
て正しいデータ量の再生を始める１つの余分なビットに
よっでバッフ７４３を満たすであろう。

通常各１８４ビットサブフレームの末端に６スタツフビ
ットだけを加えることによって、バッファ４３は決して
満たされる（オーバ７０−）ことはなく、従って書き込
み数量は読みだし数量よりも決して速く増加することは
ないであろう。

ワードバッファ４３からのデータはスタッフイざ号Ｇの
制御のもとに非同期スタッファ−Ｏ［（デート５４によ
って加えられたスタッフビットを有する。これらのスタ
ン７ビットＧにお（するコード化はスタッフが使い（１
１１００１１）かまたは短い（１１００１１）かを示す
。各連続するスタッフビットの中央の２つの零は制ａｌ
ｌ信号Ｆの制御のもとで挿入される。ＡＮＤデート４８
の反転入力に接続されたこの信号は２つのビット期間デ
ート４８を１′！１じる。ＯＲデート５４の出力はスイ
ッチ６５を通ってシリアル−パラレルコンバータ６２に
ゆく。

スタッフ制御信号Ｇはスイッチ６４を通って適切なスタ
ッフワードアライメント（ａ　Ｉ　ｉＨｒ＋ｍｅｎ　ｔ
　）を容易にするためにシリアル−パラレルコンバータ
６２に接続されている。コンバータ６２からの８ビット
パラレル出力はデート６３を介してバスにデート出力さ
れる。

第２図に示された実施例は非同期１）　Ｓ　−１人力信
号を含まない。しかしながら、本システムがこのような
信号を伝送しでいると仮定すると、発生器１６からの第
５図に示したようなマルチプレックス制御信号の制御の
もとで８ビットデータバ入１５に接＆ｆ：される。スタ
ッフビットの数は６と７の間で変化するため非同期従属
に対して、非同期ビット群の各ワードからの関連ビット
が第２図に示されたビットバス１５のまわりを絶えず処
理することができるのは明白であろう。しかしながら、
１８４ビットのすブフレーム氏がバス１５の整数倍であ
るので、スタッフビットはいつも同じバスリード上に現
れるであろう６結果として、２３ワード毎のバス１５の
９番目のリードにフレーム制御発生器１６から論理１を
挿入することによって、スタッフビットの挿入と同時に
、後者は容易にシステムの受信端で再生され得る。スタ
ッフビット数もまた容易にスタッフビットの繰り返しコ
ード化によって受信器で検出される。

第３図に示されたフレームスタツ７アーはスイッチ６４
お上り６５をそれらの代わりの位置に設定することによ
って同期または類似の（ｐｌｅｓｉｏｃｌ＋ｒｏｎｏｕ
ｓ）オペレーションに変換され得る。十分な同期オペレ
ーションに対して、２００ビットサブフレームを発生す
るために各ＤＳ−１フレームの端で（ビット期間１９２
中に起こる）１９３番目の同期ビットにμμ座に続いて
第７図に示すような７ビットを挿入することを必要とす
るだけである。第２図に示されているように、全体のサ
ブフレームは７ビットフレームスタツフアー１１から直
接に８ビットバス１５に接続されている。信号は完全に
同期しているので、各ワードからの相対ビットはバス１
５の同じリード上にいつも現れるであろう。

フレーム速度が同期速度よりもわずかに大きいか主たは
小さイ類ｆＡ（ｐｌｅｓｉｏｃｈｒｏｎｏｕｓ）のシス
テムにおいて、全体のフレームは該システムと同期およ
び同期特性を維持するために（入力が公称と異なる速度
に依存して）周期的に加えられまたは削除される。第３
図に示されたように、これはワードバッファ４３を通し
て流入するＤＳ−１信号を２５６とットフレームバッ７
ア５５に接続することによって成し逐げられる。この形
態において、ワードバッファ４３は最初に流入するＤＳ
−１信号からノックを除去し、ＤＳ−１クロツクとシス
テムクロックをエツジに同期化するために使用される。

バッファ４３における６または７ビットギヤツプの挿入
はフレームバツ７ア５５によって除去され、このフレー
ムバツ７ア５５はワードバッファ４３のＲＥＡＤカウン
タ４５を駆動するために使用されるＯＲデート５０がら
の同様のイざ号Ｈの制御のもとずく書き込みカウンタ５
６を有する。またフレームバッファ５５に接Ｍされでい
る読みだしカウンタ５７はＡＮＤデート５３の出力の制
御のらとにあり、それは発生器４０および５２の出力で
Ａお上りＪ信号から１．６Ｍｂ／ｓの固定したギ＋ップ
クＯ−／り（Ｆ　１ｘｅｄ　Ｇａｐ　Ｃｌｏｃｋ）Ｍ出
力を発生する。

フレームバツ７ア５５の出力はフレーム再ｌｊｌ路６０
およびＡＮＤデート８０の出力から７つのスタッフビッ
ト　Ｌを加える同期スタッファ−ＯＲデート６１に接続
されている。スタッフされたＤＳ−１１７はスイッチ６
５を通してＯＲゲート６１からシリアル−パラレルコン
バータ６２に送られ、デート６３を介して８ビットバス
１５に向けられる。Ｍ似の場合１こ、もしも流入するデ
ータ速度がわずかに高いならば、フレームバッファ５５
は満たされ始めるであろう。制御信号Ｋに応答して、位
相比較器５８はカウンタ５７からの読みだしカウントが
各フレームのビット零にあるとき、書き込みカウンタ５
６からの書き込みカランＦをサンプリングすることによ
ってこの状態を検出する。

もしも書き込みカウントが非常に高く、２５６ビットパ
ツ７ア５５が一杯になっていることを示すならば、位相
比較器５８は削除イざ号ＤＥＬを出力するであろう、フ
レームスリップ決定回路５９は回路５９が６２のカウン
トに到達して、かつ信号Ｋが高いときはいつでも８ビッ
ト読みだしカウンタ５７をリセットする（後者は各フレ
ームの最後のビットのちょうど後で起こる）。１９４を
読みだしカウントに加える（６２＋１９４＝２５６＝０
）ことｌこ応答してカウンタ５７を零にリセットする。

これは８ビットカウンタ５７をスキップし、この８ビッ
トカウンタ５７が更に２５６ビットパッ７ア５５におけ
る１つの完全なフレームをバイパスする。位相比較器５
８からの削除信号はまた読みだしカウンタ５７がリセッ
トされたときにリセットされる。該リセットは１つの完
全なフレームがスキップされるようにフレームの最後の
ビットで起こらなければならない。

流入するデータ速度が低いならば、フレームバツ７ア５
５は空になり、これは読みだしカウンタ５７が各フレー
ム中零のカウントのときに、低い書き込みカウントとし
て位相比較器５８によって検出される。そこで該比較器
５８は挿入信号ＩＮＳを発生し、決定回路５９は読みだ
しカウントが１９２で信号Ｊが高くなるまで待ち、読み
だしカウンタ５７お上り挿入信号ＩＮＳをリセットする
。

カウンタ５７の１９２から零へのリセットは、２５６ビ
ットバツ７ア５５の出力から７ンームを繰り返し、これ
は流入するＤＳ−１速度と一致するためにバッファ５５
からの読みだし速度を有効に下げる。同期スタッフ制御
信号Ｊはスイッチ６４を通して接続されており、且つ第
２図においてバス１５上にワードアライメントを提供す
るためにシリアル−パラレルコンバータ６２によって使
用される。

他の従属からの非同期または同期ビット群のどちらかを
スタッフおよび多重化するための回路配列は、ビット速
度およびスタッフビット数の違いを除いて実質的にＤＳ
−１従属に対するらのと同じである６再Ｃ／第２図を参
照すると、これらの従属に対してフレームスタツ７アー
１２．第３および１４の各々はマルチプレクサ１０にお
けるメインバス１５に同様の型で接続される。しかしな
がら、第４図および第５図に示されているように、各サ
ブフレーム中にバス１５に接続されるワード数はＤＳ−
１従属に関する他の従属のスタッフ速度の比ｊに正比例
する。

同期および非同期従属のデマルチプレクサ２５゜２６お
よびデスタッフ　７−２７　＊　２８は従来の技術を利
用する。７レ一ム同期、従ってその人りγ７ビットの位
置は、伝送器のバス１５に加えられ、且つ受信器のバス
２３上に現れる９番目のビットから容易に決定され得る
。

【図面の簡単な説明】

１：ｐＪ１図は従来の多重化ディジタル伝送システムの
典型的な部分のブロック図。 第２図は本発明に従う多重化ディノタル伝送システムの
一般的なブロック図。 第３図は第２図に示された多重化ディジタル伝送システ
ムの一部を形成するＤＳ−１同期または非同期フレーム
スタッフＴ−のブロック図。 第４図は第２図に示された多重化テ゛イジタル伝送シス
テムにおける各種従属からのチャンネルワードのインタ
ーリーブを示す図。 Ｐｔ５Ｓ図は＠２図に示された多重化ディノタル伝送シ
ステムにおける各種従属からのチャンネルワードをイン
ターリーブするための典型的なデート制御波形を示す図
。 第６図および第７図は、それぞれ非同期および同期オペ
レージシン中の第３図に示されたＤＳ−１フレームスタ
ッファ−におけるビットのスタッフを制御するための典
型的なデート制御波形を示す図。 １０・・・マルチプレクサ １１．１２，第３，１４・・フレームスタッファ−１６
・・・フレーム／マルチプレックス制御　Ｑ　主回路 １７・・・パラレル／シリアル　コンバータ１８・・・
伝送器 ２０・・・受信器 ２１Ｔ−Φシリアル／パラレル　コンバータ２２・・・
フレームおよび制御再生発生器２４．２５．２６・・・
デマルチプレクサ２７．２８・・・デスタッフ７− ４０・・・タイミング発生器 ４３・・・ワードバッファ ４４．５６・・・（替き込み力ランク ４５．５７・・・読み出し力ランク ４６．５８・・・位相比較器 ５１・・・サブフレームカウンタ ５２・・・同期フレーム発生器 ６０・・・フレーム再生回路 特許出願人　７−ザン・テレコム・リミテッド図

Claims (1)

1. 【特許請求の範囲】 １、複数の従属からのビット群を多重化されたビット群
   に時分割多重化するための、ビットスタッフ手段を含む
   手段と； 各々が等しいビット長の複数のチャンネルに分離でき、
   且つ少なくとも１つの付加上部制御ビットを有するフレ
   ームに分離できる少なくとも１つのビット群とを具備す
   るディジタル伝送システムにおいて： 該ビットスタッフ手段が該多重化されたビット群におけ
   る１つのビット群のフレーム当たりのビット数がチャン
   ネル当たりのビット数の整数であり、且つ、該多重化さ
   れたビット群における他のビット群の各々のフレーム当
   たりのビット数が該１つのビット群の長さのフレーム当
   たりのビット数の整数であるように、ビット群の各々に
   付加ビットを挿入することを特徴とするディジタル伝送
   システム。 ２、該他のビット群の各々は各フレームが該１つのビッ
   ト群のものとして等しいビット数の複数のチャンネルに
   分離できるフレームに分離でき、該多重化する手段はサ
   ブフレームを形成するために各従属から１チャンネル長
   を基礎としてビットを逐次多重化する手段を含み、 各サブフレームにおける各従属からのビット比はそれぞ
   れの従属のフレーム当たりの分離可能なチャンネルの比
   に等しい特許請求の範囲第１項記載のディジタル伝送シ
   ステム。 ３、ビット群を多重化されたビット群に時分割多重化す
   る手段を具備し、その少なくとも１つのビット群がフレ
   ームに分割され、該フレームの各々は各ｎビットのｍチ
   ャンネルを有し、 且つ少なくとも１つの付加制御ビットを有する、複数の
   従属からのビット群の伝送のためのディジタル伝送シス
   テムにおいて： 多重化されたビット群における１つのスタッフされたフ
   レームから結果としてのビット数をｋｎ（ｋは正の整数
   ）に増加するために該１つのビット群における付加ビッ
   トをスタッフする手段と；多重化されたビット群におけ
   る他のスタッフされたフレームの各々から結果としての
   ビット数をｊｋｎ（ｊは他のスタッフされたフレームの
   各々に対して選ばれた正の整数）に増加するために他の
   ビット群の各々における付加ビットをスタッフする手段
   と具備することを特徴とするディジタル伝送システム。 ４、該付加ビットは制御ビットに隣接してスタッフされ
   、該結果としてのビット数ｋｎは（ｍ＋１）ｎビットに
   等しい特許請求の範囲第３項記載のディジタル伝送シス
   テム。 ５、該他のビット群の少なくとも１つは非同期で、各択
   一的なフレームが公称上ｐｎビット（ｐは正の整数）を
   有する択一的にスタッフされたフレームに分離され； 該スタッフする手段は非同期ビット群においてビットに
   対する１つのビット群のビットの比がｐ／ｋに等しいよ
   うに該択一的にスタッフされたフレームに付加ビットを
   挿入する；特許請求の範囲第３項記載のディジタル伝送
   システム。 ６、該１つのビット群において、 フレーム当たりのチャンネル数ｍ＝２４ チャンネル当たりのビット数ｎ＝８ 制御ビットおよび付加ビットを含むスタッフされたフレ
   ーム当たりの全ビット数ｋｎ＝２００である特許請求の
   範囲第３項記載のディジタル伝送システム。 ７、１つのビット群において、 フレーム当たりのチャンネル数ｍ＝２４ チャンネル当たりのビット数ｎ＝８ 制御ビットおよび付加ビットを含むスタッフされたフレ
   ーム当たりの全ビット数ｋｎ＝２００非同期ビット群の
   他の１つにおいて、フレーム当たりのチャンネル数、チ
   ャンネル当たりのビット数およびスタッフされたフレー
   ム当たりの全ビット数は公称上該１つのビット群のビッ
   トに等しく、スタッフされたビットの公称上の比がｐ：
   ｋ＝６．４４：７であるように択一的にスタッフされた
   フレーム当たりの全ビット数ｐｎ＝１８４である特許請
   求の範囲第５項記載のディジタル伝送システム。 ８、該１つのビット群は１５４４Ｋｂ／ｓのビット速度
   および該付加ビットを含む１６００Ｋｂ／ｓのスタッフ
   したビット速度を有し 該他のビット群の１つはビット速度１５４４Ｋｂ／ｓ、
   ３１５２Ｋｂ／ｓ、６３１２Ｋｂ／ｓまたは４４７３６
   Ｋｂ／ｓの１つ、および１６００Ｋｂ／ｓ、３２００Ｋ
   ｂ／ｓ、６４００Ｋｂ／ｓまたは４４８００Ｋｂ／ｓ（
   ここで、それぞれｊ＝１、２、４および２８）のスタッ
   フビット速度を有する特許請求の範囲第３項記載のディ
   ジタル伝送システム。 ９、該ビット群を時分割に多重化する手段は付加的に 少なくともｎのリードを有するバスと、 各チャンネルからの相当するビットを該バスの相当する
   リードに接続する手段とを含む特許請求の範囲第３項記
   載のディジタル伝送システム。 １０、該バスは付加的なｎ＋１番目のリードを有し、該
   システムは付加的に 多重化ビット群からのスタッフビットの再生を容易にす
   るために、制御信号を該スタッフビットと同期してｎ＋
   １番目のリードと接続する手段を具備する特許請求の範
   囲第９項記載のディジタル伝送システム。