JPH0761055B2 - データ伝送方法 - Google Patents

データ伝送方法

Info

Publication number
JPH0761055B2
JPH0761055B2 JP3010313A JP1031391A JPH0761055B2 JP H0761055 B2 JPH0761055 B2 JP H0761055B2 JP 3010313 A JP3010313 A JP 3010313A JP 1031391 A JP1031391 A JP 1031391A JP H0761055 B2 JPH0761055 B2 JP H0761055B2
Authority
JP
Japan
Prior art keywords
data rate
adjusting means
frame
data
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3010313A
Other languages
English (en)
Other versions
JPH04211534A (ja
Inventor
ジェイ．キャステラノ ジェームス
エイチ．レシュチャック ジョン
ルイス スタインバーガー マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH04211534A publication Critical patent/JPH04211534A/ja
Publication of JPH0761055B2 publication Critical patent/JPH0761055B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
    • H04J2203/0094—Virtual Concatenation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速非標準チャネルデ
ータ信号をデマルチプレクスし、その各信号を商用通信
網を通して遠隔の受信機へ伝送されるように低速標準チ
ャネルデータ信号へ適合させる逆マルチプレクサ技法に
関する。その受信側では、逆デマルチプレクサが、受信
した標準データ信号の適合化及びマルチプレクスを行
い、元の高速非標準チャネルデータ信号を再生して宛先
のユーザに伝送する。
【０００２】
【従来の技術】近年、例えば、ＳＯＮＥＴ ＳＴＳ１の
５１．８４Ｍｂ／ｓおよびＳＯＮＥＴ ＳＴＳ３の１５
５．５２Ｍｂ／ｓの転送速度、１２０Ｍｂ／ｓ以上の高
品位テレビのプログラミング、およびＧｂ／ｓ以上のス
ーパーコンピュータの転送速度のような１０Ｍｂ／ｓか
ら１Ｇｂ／ｓの間のデータ速度による通信に対するかな
りの要求がある。このような用途においては、例えば４
５Ｍｂ／ｓＤＳ３の速度を用いる現在ある電気通信網に
よってデータ・メッセージを直接送信することはできな
い。そのような特殊化された用途のデータ速度は、現在
ある電気通信網によって使用されるデータ速度より大き
くて調和しない。従って、このような用途のデータ・メ
ッセージを遠隔地どうしで送信するには、それらの遠隔
地を連絡する個別の特別に設計した電気通信網を作るこ
とが必要になる。そのような遠隔地が、米国全土におよ
ぶような広範囲にわたって広がっている場合、長距離で
あれ、短距離であれ、異なる特殊化された用途のそれぞ
れを支持するために施設を建設することは、開発費ゆえ
に正当化されないこともある。
【０００３】それに代わるもう１つの解決方法は、各用
途の基準を満たす特殊化されたデータ速度変換器を設計
することであろう。この事については、例えば１９８２
年３月３０日にエフ・フェリンガ（F.Fellinger）他に
発行された米国特許第4,322,844号にある。同特許で
は、送受信同期化器によって、第１の速度および第１の
フォーマットを有するデータ・フレームと第２の速度お
よび第２のフォーマットを有するデータ・フレームとの
間に双方向の速度変換を与える。このような同期化器で
は、第１フレーム期間に、第１フレームのデータが第１
の速度で、第２フレームのデータが第２の速度で、第１
および第２の別個のバッファ・メモリにそれぞれ格納さ
れ、第２フレーム期間に、データの各フレームが他方の
速度で読み出される。さらに、第２フレーム期間には、
第３フレームのデータが第２の速度で、第４フレームの
データが第１の速度で第１および第２のバッファ・メモ
リにそれぞれ読み込まれ、第３フレーム期間に、もう一
方の速度で読み出される。１９８５年１２月１０日にエ
ル・アール・ノビック（L.R.Novick）に発行された米国
特許第4,558,445号に別の同期化器が示されている。こ
の特許では、交互に変化するデータ・ビットおよびデー
タ境界ビットからなる混成データ・ストリームを付属の
速度変換器によって発生し、このような出力データ速度
に対する混成ストリームを同期化器によって増加させ
る。このような特殊化された装置は、高価であり、それ
ぞれ異なる用途に関係付けられた異なるデータ速度を変
換するには、新たな設計が必要となり、すべての用途に
は使用できないこともある。
【０００４】
【発明が解決しようとする課題】従って、従来の技術に
残された課題は、特殊化された用途において比較的高い
データ速度の信号を現存の比較的低いデータ速度の電気
通信網を介して経済的に送ることを可能とする技術を提
供し、もって高価な特殊化されたデータ速度の高い短距
離通信網、長距離通信網、または高価な特殊化されたデ
ータ速度変換器を作ることを避け、さらに、現存の通信
網の未使用の能力をさらに経済的に使用できるようにす
ることである。
【０００５】
【課題を解決するための手段】従来の技術における前記
の課題は、逆マルチプレクサ技術および逆デマルチプレ
クサ技術に関する本発明によって解決することができ
た。逆マルチプレクサは、高データ速度の入力信号をそ
の小片からなる複数の小区分出力信号へとデマルチプレ
クス（多重解除）するデマルチプレクサと、それらの小
区分出力信号の各々を後に受信機において再び同期化で
きるようにする同期化手段を備えている。そして、現存
の設備を介して送るために、そのような小区分の出力速
度の信号の１つ以上をプログラマブル・マルチプレクサ
によってマルチプレクス（多重化）する。
【０００６】その他の本発明の特徴は、添付図面を参照
しつつ以下の説明をたどる過程でさらに明かとなろう。
【０００７】
【実施例】第１図は、相互接続され本発明による典型的
な通信システムを形成する逆マルチプレクサと遠隔地の
逆デマルチプレクサの各々に対する典型的な構造を表
す。決して制限のためではなく、説明のみを目的とし
て、本発明の以下の説明は、（１）典型的なＳＯＮＥＴ
ＳＴ３の１５５．５２Ｍｂ／ｓ速度の入力信号を受信
し、そのような入力信号を従来の通信システムの４つの
典型的なＤＳ３の４５Ｍｂ／ｓ速度のチャネル（ＣＨ．
１〜ＣＨ．４）１５1〜１５4を介して送る典型的な逆マ
ルチプレクサ１０と、（２）逆マルチプレクサから典型
的な４つのＤＳ３チェネル信号を受信して、典型的な元
のＳＯＮＥＴ ＳＴ３信号を再構築する遠隔地の典型的
な逆デマルチプレクサ２０とに充てることとする。入力
信号は、遠隔地どうしの間で伝送するための通信システ
ムによって用いられる通信チャネル１５のデータ速度よ
り早いＳＯＮＥＴ ＳＴ３信号以外のデータ速度から成
っていても良い。
【０００８】第１図に例としての逆マルチプレクサ１０
を示す。この逆マルチプレクサ１０は、デマルチプレク
サ（ＤＭＵＸ）１１、同期化手段（ＳＹＮＣＨ））１
２、複数Ｎ＝４の速度調節手段から成る。速度調節手段
は、適切な手段で構成可能であるが、以下においては、
プログラマブル・マルチプレクサ（ＰＭＵＸ）１３1〜
１３4との関連において説明する。動作中、デマルチプ
レクサ（ＤＭＵＸ）１１は、典型的なＳＯＮＥＴ ＳＴ
３の１５５．５２Ｍｂ／ｓのデータ速度の入力信号を受
信し、その入力信号を複数の小区分出力信号へとデマル
チプレクスする。このとき、各小区分出力信号は、典型
的な標準の４５Ｍｂ／ｓのＤＳ３チャネル１５の伝送デ
ータ速度を下回るデータ速度を含む。このようにデマル
チプレクスすることにより、（１）入力データ速度の僅
かな部分であるデータ速度と、（２）通信システムのチ
ャネル１５のデータ速度を下回るデータ速度とを有する
小区分出力信号が生成される。尚、各小区分出力信号
は、通信信号のチャネル１５のデータ速度を下回るデー
タ速度を有するが、他の何れの小区分出力信号のデータ
速度に等しいデータ速度を有する必要はない。しかし、
単に説明のために、デマルチプレクサ（ＤＭＵＸ）１１
が、４５Ｍｂ／ｓの典型的なＤＳ３チャネル１５の伝送
データ速度を下回る３８．８８Ｍｂ／ｓの等しいデータ
速度をそれぞれ有する４つの小区分出力信号を生成する
ものと仮定する。
【０００９】尚、デマルチプレクサ（ＤＭＵＸ）１１
は、小区分出力信号の各々が使用中の通信システムのチ
ャネル１５伝送データ速度を下回るデータ速度を有する
限り、小区分出力信号を速度が等しくても等しくなくて
も４以上の任意の数だけ生成することが可能である。前
記の例では、現在の例としての１５５．５２Ｍｂ／ｓの
速度の入力信号に対して少なくとも４つの小区分出力信
号が必要である。なぜなら、これより少ない数では、例
としての４５Ｍｂ／ｓチャネル１５データ速度を上回る
データ速度を有する小区分出力信号を少なくとも１つ以
上生成することになるからである。これらのデマルチプ
レクサ１１の小区分出力信号の各々は、別個の通信路１
４、またはチャネルなどの他の手段によって同期化手段
（ＳＹＮＣＨ）１２に送られる。
【００１０】同期化手段（ＳＹＮＣＨ）１２は、同期化
手段１２の好ましい実施例のために、第６図に示したよ
うにデマルチプレクサ（ＤＭＵＸ）１１からの各小区分
出力信号に対し別個の同期化器を備えることも可能であ
る。第６図に送信側の好ましい同期化器（ＳＹＮＣＨ）
１２4の典型的な構造を示す。この同期化器１２4は、弾
性メモリ４０、マーカー挿入回路４１、ならびに低域通
過フィルタ（ＬＰＦ）４２および電圧制御発振器（ＶＣ
Ｏ）４３から成るフェーズ・ロック・ループから成る。
動作中、逆マルチプレクサ１０において、入力データ速
度（例えば、１５５．５２Ｍｂ／ｓ）のクロックが受信
され、デマルチプレクサ１１からの入力の小区分出力信
号のデータ速度（例えば、３８．８８Ｍｂ／ｓ）で小区
分クロック信号を生成するために、Ｎ（例えば、Ｎ＝
４）で除算される。小区分クロック信号は、同期化器１
２1〜１２4の各々に与えられるが、簡単にするために、
第６図の現在の例では、同期化器１２4のみが、このク
ロック信号を受信するかのように示してある。同期化器
１２iにおいて、弾性メモリ（elastic store）４０は、
小区分出力データとクロック信号を受信し、所定の間隔
でマーカーを挿入できるようにデータ・ストリームに隙
間を配置する。マーカー挿入回路４１は、弾性メモリ４
０からのデータと、低域フィルタ（ＬＰＦ）４２および
ＶＣＯ４３からなるフェーズ・ロック・ループの出力か
らのクロック信号とを受信し、弾性メモリ４０からの小
区分出力データ・ストリームにマーカー信号を周期的に
挿入する。また、マーカー挿入回路４１は、フェーズ・
ロック・ループからのクロックに関係付けられたクロッ
ク信号を弾性メモリ４０に与え、さらに同期化器１２4
が主同期化器の場合には、同期パルスを外部の他の同期
化器１２1〜１２3にそれぞれ供給する。他の同期化器１
２1〜１２3の各々は、同期化器１２4のマーカー挿入回
路４１からの同期パルスを、同期化器１２4の一部とし
て示したフェーズ・ロック・ループ４２、４３によって
与えられる入力クロック信号と共に使用する。そして、
マーカー挿入回路４１からのデータ信号およびクロック
信号は、関係付けられたＰＭＵＸ１３iに送られる。従
って、各同期化器は、同期パルスに応じて、ＤＭＵＸ１
１からの各小区分出力信号に同期マーカーを挿入し、そ
の同期化した小区分出力信号を関係するＰＭＵＸ１３i
に渡す。以降の説明のために、ＤＭＵＸ１１からの３
８．８８Ｍｂ／ｓの小区分出力信号が各同期化器１２i
における関係付けられたマーカー信号の挿入によって各
同期化器１２の出力において３９．００Ｍｂ／ｓに増加
したものと仮定する。
【００１１】同期化手段１２からの４つの同期化された
データ速度の小区分出力信号は、それぞれＰＭＵＸ１３
1〜１３4の別の１つの入力に与えられる。第１図の典型
的な構造の各ＰＭＵＸは、データ・ポートＡにおいてデ
ータ速度３９Ｍｂ／ｓで単一の入力信号を受信するのみ
で、データ・ポートＢでは信号を受信しないので、ＰＭ
ＵＸ１３1に関する次の説明は、ＰＭＵＸ１３2〜１３4
の各々にも適用される。しかし、何れの逆マルチプレク
サも２つの機能、即ち、分流信号の同期化および速度調
節を含む必要がある点に注意を要する。分流信号の同期
化は、回路部分、相互接続ケーブル、および電線または
光ファイバの違いによるチャネル１５のＤＳ３伝送路の
長さの差異を自動的に保証するために必要となる。この
問題は、送信端において伝送路、即ちチャネル１５の各
々に同期化したデジタル・マーカーを挿入し、受信端に
おいてそのマーカー情報を用いてフレームを整列し直す
ことによって、解決することができる。この整列し直す
過程で必要な遅れは、大きな弾性メモリによって与える
ことができる。
【００１２】速度調節という２番目の機能は、入力信号
のデータ速度が都合良く典型的ＤＳ３のチャネル速度の
倍数であることはまずないので、常に必要となる。この
解決方法は、典型的なＤＳ３の速度にまで入ってくるデ
ータを詰めるために、典型的なＤＳ３フレーム内部の固
定された位置にもう１つのデータ源からのデータを挿入
することである。このような同期処理が、本出願と同じ
日にアール・アール・マクナイト（McKnight）他のため
に提出され、同じ代理人に指定された共同係属中の特許
出願番号第459,929号にある。第１図の構成には、各Ｐ
ＭＵＸ１３へのデータ・ポートＡにおける活性な入力を
１つしか示していないが、前記のアール・アール・マク
ナイト他に対する共同係属中の特許出願には、データ・
ポートＢなどにおける他のデータ源からのデータの挿入
が示されている。そのような構造は、単一の入力を有す
るＰＭＵＸ１３1の動作を一度説明すれば、簡単に説明
される。
【００１３】ＰＭＵＸ１３1は、典型的な同期化された
３９Ｍｂ／ｓの小区分入力信号を受信し、容量域の入力
要求を時間域に写像することにより信号がＤＳ３のフレ
ームにほぼ均等に分配されるように、受信した信号をす
べて４５Ｍｂ／ｓのＤＳ３のフレームに挿入する。前記
のアール・アール・マクナイト他に対する共同係属中の
特許出願において詳細に説明したように、ＰＭＵＸは、
２段階または３段階の位数逆転法によって、これを行う
ことができる。位数逆転法の基本的な目的は、容量域か
ら時間域への写像を与えることである。
【００１４】第２図は、入力データ・ポートＡに３９Ｍ
ｂ／ｓの小区分出力信号のみを含むＰＭＵＸ１３1に対
する２段階位数逆転法のための容量域から時間域への写
像の例を示す。説明のために、各容量域タイム・スロッ
トが例えば１Ｍｂ／ｓの容量を表す４５の一連の容量域
タイム・スロット（ＣＴＳ００〜４４）からなる容量フ
レーム３０を容量域に含まれるものと仮定する。この例
に付いては、データ・ポートＡは、同期化手段（ＳＹＮ
ＣＨ）１２から３９Ｍｂ／ｓのデータ速度の小区分出力
信号を受信する。データ・ポートには整数の容量タイム
・スロット（ＣＴＳ）しか割り当てることができないの
で、データ・ポートＡには、容量域フレームの隣接する
区分内に３９ＣＴＳが割り当てられた。第４図の非同期
パルス充填アルゴリズム７２は、選択により、小区分出
力信号に必要でないＣＴＳの何れの部分を満たすにも使
用することができる。容量域フレーム３０のために第２
図で示したように、データ・ポートＡは、３９Ｍｂ／ｓ
の容量条件に適合するように、ＣＴＳ００〜３８が任意
に割り当てられる。尚、データ・ポートＡは、他のデー
タポート（例えば、データ・ポートＢ）の条件と重複し
ない容量域フレーム３０の００〜４４ＣＴＳの任意の部
分を割り当てることも可能である点に注意を要する。
【００１５】この位数逆転法の第１段階によれば、容量
域のＣＴＳアドレスは、数の基の集合から取った所定数
の数（例えば、００〜４４ＣＴＳに対して３個の数）と
して分解される。さらに詳細には、使用するべき数の基
を決定するには、共に掛け合わせた場合に容量域フレー
ム３０のＣＴＳの数を与えるような数の組み合わせを使
用すれば良い。例えば、容量域フレーム３０の４５のＣ
ＴＳに対しては、掛け合わせて４５という値を与える９
と５、３と１５、そして３と３と５のような組み合わせ
である。次の計算には、これらの組み合わせの何れも使
用することができるが、この方法の例としてより明快に
するために、以下の例では数の基３、３、および５を使
用する。一般に、単に５と９というより、３と３と５の
ように多数の組み合わせの方が、時間域フレーム３１に
おける時間域タイム・スロット（ＴＤＴＳ）の間のＣＴ
Ｓの分布が幾分さらに均等になる。しかし、分布の一様
性を得るには、３の因数は、独立しているより、他の因
数と組み合わせるのが最も良い。従って、３、３および
５という数体系を使用する場合、利用可能な数の範囲
は、当分野で周知のように、それぞれ０〜２、０〜２、
および０〜４となる。代表的な数体系を選ぶために容量
域のＣＴＳ数を分解する場合、現在の位数逆転法の第１
段階では、次の式を用いる。 Ｘ＝Ｘ1・３・５＋Ｘ2・５＋Ｘ3 （１） ここで、Ｘは、ＣＴＳアドレス、Ｘ1からＸ3は、ＣＴＳ
アドレスＸを生成するために代入するべき整数である。
【００１６】第３図は、各ＣＴＳアドレスを生成するた
めに式（１）で関係付けられたデーターベースの数と掛
け合わせる必要のあるＸ1〜Ｘ3のいろいろな値を例示す
る表である。例えば、第２図の容量域フレーム３０にお
いてＸ＝００であり、データ・ポートＡの最初のＣＴＳ
を表している場合のＣＴＳアドレスに対しては、Ｘ1〜
Ｘ3は、Ｘ＝００を与えるために式（１）においてゼロ
に等しくなければならない。同様に、データ・ポートＡ
の最後のＣＴＳを表す第２図のフレーム３０のＸ＝３８
なるＣＴＳアドレスに対しては、３０＋５＋３＝３８と
なるためには、Ｘ1は２に等しく、Ｘ2は１に等しく、Ｘ
3は３に等しい必要がある。
【００１７】容量域フレーム３０で使用される各ＣＴＳ
に対して前記の第１段階を終了すると、第２段階では、
（１）数の基の順序と（２）Ｘi の値とを反転すること
により位数逆転法を実施し、式（１）の生成と同様の要
領で次の式を生成する。 Ｙ＝Ｘ3・３・３＋Ｘ2・３＋Ｘ1 （２） ここで、Ｙは、第２図の容量域フレーム３０のＣＴＳに
対し、４５のタイム・スロットからなる典型的なＤＳ３
時間域フレーム３１において関係付けられた代表のタイ
ムス・ロットである。例えば、データ・ポートＡに割り
当てられた容量域３０のＣＴＳ０５に対し、第２図の表
によれば、Ｘ＝０５を生成するには、式（１）のＸ1と
Ｘ3は、Ｘ2が１に等しい限り、０に等しい。これらのＸ
iの値を式（２）に代入すると、Ｙ＝０３となり、時間
域フレーム３１のタイム・スロット０３を表す。従っ
て、フレーム３０のＣＴＳ０５にあるデータは、この２
段階位数逆転法を用いて、時間域フレーム３１のタイム
・スロット０３におけるデータとして第１図のチャネル
（ＣＨ．１）１５1 によって伝送される。同様に、第２
図の表から分かるように、ＣＴＳ０８と２３に割り当て
られたデータは、時間域フレーム３１のそれぞれのタイ
ム・スロット３０と３１にチャネル１５1 によって伝送
される。このように、データ・ポートＡに対しフレーム
３０において隣接して割り当てられた容量域タイム・ス
ロットは、時間域フレーム３１にわたって幾分一様に分
配されるが、それらは、ＣＴＳ３９〜４４に対する未使
用のＣＴＳであり、充填される。
【００１８】代わりに３段階位数逆転法を用いて、容量
域フレーム３０のＣＴＳのより均一な分布を与えること
ができる。この３段階位数逆転法では、式（１）を用い
る前述の２段階法の第１段階が、３段階位数逆転法の第
１段階として繰り返される。３段階位数逆転法の第２段
階では、決定したＸ1〜Ｘ3の値から相当するＹ1〜Ｙ3の
値への変換を、アール・アール・マクナイト他の共同係
属中の特許出願の説明にあるようなモジュラ演算を用い
て、行うことが必要となる。３段階位数逆転法の第３段
階では、次の式を用いる。 Ｙ＝Ｙ3・３・３＋Ｙ2・３＋Ｙ1 （３） この式は、式（２）と同様に導かれるが、式（２）のＸ
iの値にＹiを代入したものである。尚、現在の２段階お
よび３段階の方法の利点は、タイム・スロットが時間域
フレーム内でほぼ一様に分配され、しかも容量域の全Ｃ
ＴＳが時間域フレーム３１の内側に写像されることが保
証されていることである。
【００１９】前記の２段階および３段階の方法を実施す
るためのプログラマブル・マルチプレクサ１３1 の典型
的な構造を第４および５図に示す。第４図において、フ
レーム・カウンタ６０は、第２図の時間域フレーム３１
のタイム・スロット数に関係する２進値出力を与える複
数の分割回路６１〜６３を通るクロック信号を受信す
る。説明のために、第４図のＰＭＵＸの次の説明は、数
の基３、３および５を用いる４５のＣＴＳからなる容量
域および時間域のフレームの前記の例に関連付けて行
う。従って、フレーム・カウンタ６０は、３分割回路６
１、３分割回路６２、および５分割回路６３を備えてい
る。３分割回路６１および６２からの２進出力は、２進
の「０」、「１」または「３」でしかあり得ないので、
各３分割回路からは２本の出力導線しか出ていないが、
５分割回路は、可能な２進符号０００、００１、０１
０、０１１および１００を処理するために３本の出力導
線を備えている。３分割回路６１の第１の出力導線は、
最下位ビット（ＬＳＢ）と考えられるが、６分割回路６
３からの最高の値の２進出力導線は、最高位ビット（Ｍ
ＳＢ）と考えられる。尚、フレーム・カウンタ６０から
のＬＳＢからＭＳＢまでのビットは、位数逆転法を自動
的に生むように、３分割回路６１からのＬＳＢからデー
タ・ポートＡの比較器６７のＭＳＢ入力への波線によっ
て示したように、データ・ポートＡに関係付けられた比
較器６７および６８に逆順に結合される。
【００２０】ＰＭＵＸ１３への入力として終端される各
入力データ・ポートは、開始ビット・メモリ（ＳＴＡＲ
Ｔ ＢＩＴ）６５および終了ビット・メモリ（ＥＮＤ
ＢＩＴ）６６を備え、両メモリは、第１の関係付けられ
た比較器６７および第２の関係付けられた比較器６８に
それぞれ結合されている。これらのメモリおよび比較器
は、第２図の容量域フレーム３０に効率的に関係付けら
れている。第１および第２の比較器の各々は、その別個
の入力において、フレーム・カウンタ６０からの７本の
出力導線上のビットを逆の順番に受け取る。入力データ
・ポートＡに関係付けられた第１および第２の比較器６
７および６８の各々からの出力は、別々に関係付けられ
たＡＮＤゲート６９の別個の入力に接続され、ＡＮＤゲ
ート６９の出力は、別の第２のＡＮＤゲート７０の第１
の入力に接続される。その入力データ・ポートに関係付
けられた同期化器（ＳＹＮＣＨ）１２iからのデータ信
号は、その関係付けられたＡＮＤゲート７０の第２の入
力に加えられる。第２のＡＮＤゲート７０の出力は、Ｏ
Ｒゲート７１の入力に接続してもよいように示してあ
る。ゲート７１の出力は、遠端の逆デマルチプレクサ２
０に送るために、チャネル（ＣＨ．１）１５1に加えら
れる。
【００２１】動作について説明する。制御信号によっ
て、現在の例ではデータ・ポートＡのみであるが、各入
力データ・ポートに対し、開始ビット・メモリ（ＳＴＡ
ＲＴＢＩＴ）６５および終了ビット・メモリ（ＥＮＤ
ＢＩＴ）６６を初期化する。第２図に示した現在の例で
は、データ・ポートＡに対する開始ビットおよび終了ビ
ットのメモリ６５および６６は、データ・ポートＡに対
する容量域フレーム３０において任意に割り当てられる
隣接するＣＴＳであるため、それぞれ００および３８に
設定される。同様に、ＰＭＵＸ１３1 の入力に接続され
得る他のデータ・ポートに対する開始ビット・メモリ
（ＳＴＡＲＴ ＢＩＴ）６５B および終了ビット・メモ
リ（ＥＮＤ ＢＩＴ）６６Bは、必要とされる容量域の
量によって３９および４０〜４４にそれぞれ設定される
が、割り当てられていない６つのＣＴＳを越えることは
できない。
【００２２】現在の例では、フレーム・カウンタ６０が
特定の時間域タイム・スロットのアドレスを示す２進信
号をその７本の出力導線に与えると、第１の比較器６７
の各々は、関係付けられて格納されている開始ビットの
値をフレーム・カウンタ６０からのビットが逆順の２進
値と比較し、フレーム・カウンタ６０からの逆転した２
進値が関係する開始ビットの値以上であるならば、２進
数の「１」を出力し、フレーム・カウンタ６０からの逆
転した（逆順の）２進値が格納されている開始ビットを
下回るならば、「０」を出力する。同様に、第２の比較
器６８の各々は、関係付けられて格納されている終了ビ
ットの値をフレーム・カウンタ６０から受信した逆順の
２進値と比較し、関係付けられた終了ビットが受信した
逆順の２進値以下であるならば、２進数の「１」を出力
し、関係付けられた終了ビットの値がフレーム・カウン
タ６０から受信した逆順の２進値を上回るならば、
「０」を出力する。
【００２３】従って、時間域タイム・スロット数がＹ＝
１２である期間に付いては、フレーム・カウンタ６０
は、第３図の表に示したようにＸ1〜Ｘ3に対する１、
１、０に相当する２進値を出力する。データ・ポートＡ
（およびＢ）に対する比較器６７および６８の各々は、
フレーム・カウンタ６０との間の逆順の導線のために、
フレーム・カウンタ６０から０、１、１（Ｘ＝０６）の
逆順の値を受信する。次に、比較器６７は、関係付けら
れたメモリ（ＳＴＡＲＴ ＢＩＴ）６５に格納されてい
る開始ビットの値を受信した逆順の２進符号と比較す
る。データ・ポートＡに対する比較器６７だけは、受信
した逆順の２進符号が関係付けられた開始ビット・メモ
リ（ＳＴＡＲＴ ＢＩＴ）６５に格納されている００と
いう開始ビットの値以上であると分かるので、２進数の
「１」を出力することになる。他のデータ・ポートに対
する比較器６７は、受信した逆順の２進符号が、格納さ
れている開始ビットの値を下回ると判断して、２進数の
「０」を出力する。しかし、データ・ポートＡに対する
比較器６８、データ・ポートＢ、および各比較器６８
は、受信した２進符号０、１、１（数Ｘ＝６に等しい）
が各終了ビット・メモリ（ＥＮＤ ＢＩＴ）６６に格納
されている終了ビットの値を下回るので、２進の「１」
を出力する。
【００２４】結果として、データ・ポートＡに関係付け
られたＡＮＤゲート６９だけは、比較器６７および６８
からの入力が共に２進の「１」に等しいので、時間域フ
レームのタイム・スロットＹ＝１２の間、２進で「１」
のイネーブル出力信号を出す。このデータ・ポートＡの
ＡＮＤゲート６９からのイネーブル出力信号は、ＡＮＤ
ゲート７０に２進で「１」のイネーブル信号を与え、デ
ータ・ポートＡからの入力データ信号が自由選択のＯＲ
ゲート７１まで通ることを許し、チャネル１５によって
伝送できるようにようにする。第３図の表にある時間域
タイム・スロットＹ＝００〜３８のそれぞれに対し同様
の過程が起こり、時間域タイム・スロットの各期間中に
容量域に従ってデータ・ポートＡへのアクセスが許され
る。データ・ポートＢが含まれていれば、関係付けられ
た比較器６７Bおよび６８B、ならびにＡＮＤゲート６９
Bおよび７０Bの動作によって、時間域タイム・スロット
の各期間中に容量域の３９およびそれ以降のＣＴＳに従
ってデータ・ポートＢへのアクセスが許されるようにな
る。
【００２５】３段階の方法が実施できるようにするに
は、自由選択の変換器７３をフレーム・カウンタ６０の
出力に配置するだけですむ。この変換器７３により、前
記のアール・アール・マクナイト他に対する共同係属中
の特許出願で説明したようにモジュラ演算を用いて数の
基の値に対し、それぞれＸ1〜Ｘ3からＹ1〜Ｙ3の変換を
行う。次に、これらの変換されたＹ1〜Ｙ3の値は、式
（２）においてＸ1〜Ｘ3の代わりにそれぞれ使用され
る。第５図に、前記に代わって２段階または３段階の位
数逆転法を行うに好ましい典型的な構造を示す。同図に
おいて、容量域のパラメータが、パーソナル・コンピュ
ータまたはその他のコンピュータあるいはマイクロプロ
セッサのようなプロセッサ８０に供給され、そのプロセ
ッサ８０が、適切な２段階または３段階の容量域から時
間域への計算を行う。そして、その結果は、ＲＡＭ８１
に格納され、表参照的に使用されてポートの選択を与
え、結果的に、入力データ・ポートＡ（およびＢ）の信
号が、第２図および第３図に示したように、チャネル
（ＣＨ．１〜ＣＮ．４）１５1〜１５4上に多重化され
る。
【００２６】受信端では、第１図の逆デマルチプレクサ
２０が、複数のプログラマブル・デマルチプレクサ（Ｐ
ＤＭＵＸ）を備えているが、これらは、典型的な４チャ
ネル・システムでは２３1〜２３4で示される。ＰＤＭＵ
Ｘ２３1〜２３4の出力は、逆マルチプレクサ１０におい
てＰＭＵＸ１３1〜１３4への入力として供給された再生
された典型的な３９．００Ｍｂ／ｓのデータ速度の信号
である。ＰＤＭＵＸ２３1〜２３4からの出力信号は、再
同期化手段２４へ入力として供給される。受信端におい
て、ＰＤＭＵＸ２３1〜２３4および再同期化手段２４
は、送信端におけるＰＭＵＸ１３1〜１３4および同期化
手段１２とは逆の動作を行い、元の典型的な多重解除さ
れた３８．８８Ｍｂ／ｓの入力データ信号を再生する。
そして、マルチプレクサ２５により、再同期化手段２４
からの４つの典型的な３８．８８Ｍｂ／ｓ出力信号を多
重化して、元の典型的なＳＯＮＥＴ ＳＴ３の１５５．
５２Ｍｂ／ｓの入力データを生成し、それを末端の利用
者の装置に送る。
【００２７】受信端の逆デマルチプレクサ２０におい
て、再同期化手段２４は、ＰＭＵＸ２３1〜２３4の各々
に対し別個の再同期化器（ＲＥＳＹＮＣＨ）２４1〜２
４4でそれぞれ構成することができる。第７図に示すよ
うに、ＰＭＵＸ２３1〜２３4の各々からのデータおよび
クロックの小区分信号が、再同期化器２４1〜２４4でそ
れぞれ受信される。伝送チャネル（ＣＨ．１〜ＣＨ．
４）１５1〜１５4における伝播遅延の差異を補償するた
めに大容量の弾性メモリとしてＲＡＭ４６を使用する。
説明のために、以下の記述は再同期化器２４1〜２４4の
動作に充てるが、各再同期化器２４1〜２４4は同様の動
作をするものとする。ＰＭＵＸ２３4 からのデータ小区
分信号をマーカー検出器４４が受信すると、マーカー検
出器４４は、遠くの逆マルチプレクサ１０内の同期化器
（ＳＹＮＣＨ）１２4 のマーカー挿入器４１によって挿
入されたマーカーを検出し、マーカー検出出力信号はＲ
ＡＭ４６の一部を形成するＷＲＩＴＥカウンタ４５への
リセット信号（ＲＥＳＴ）として送るとともに、受信し
たデータ・ストリームは高速ＳＲＡＭ４７にその制御回
路（ＲＡＭ制御）４８を介して送る。クロック小区分信
号もＷＲＩＴＥカウンタで受信され、マーカー検出器４
４からのデータ・ストリーム（ＤＡＴＡ）をＳＲＡＭ４
７の順次アドレス指定される位置に書き込むために、そ
のＳＲＡＭへのアドレス信号（ＡＤＤＲＥＳＳ）のイン
クリメントに使用される。ＲＥＡＤカウンタ４９の機能
は、逆マルチプレクサ１０のマーカー挿入器４１によっ
て挿入されたマーカーは除いて、格納されているデータ
を典型的な３８．８８Ｍｂ／ｓのデータ速度に等しい小
区分出力速度で読み出し、そのデータ・ストリームをＭ
ＵＸ２５に送るために、ＳＲＡＭ４７のアドレスを指定
することである。ＭＵＸ２５では、再同期化器２４1〜
２４4からのデータが多重化されて、ＳＯＮＥＴ １５
５．５２Ｍｂ／ｓの出力信号が生成される。ＲＥＡＤカ
ウンタは、ＳＲＡＭ４７からデータを読むために、位相
検出器５０を備えたフェーズ・ロック・ループからクロ
ック信号を得る。位相検出器５０は、ＲＥＡＤカウンタ
とＷＲＩＴＥカウンタの位相を比較して電圧制御発振器
（ＶＣＯ）５１への制御信号を生成し、これによって、
ＶＯＣ５１は、１５５．５２Ｍｂ／ｓに等しい出力信号
を発生するように修正される。Ｎ分割回路５２は、ＲＥ
ＡＤカウンタのために３８．８８Ｍｂ／ｓのクロック信
号を発生する。また、再同期化器（ＲＥＳＹＮＣＨ）２
４4 のＲＥＡＤカウンタも、それ自体をリセットすると
同時に、逆マルチプレクサ１０の同期化器（ＳＹＮＣ
Ｈ）１２4 で発生されマーカー挿入器４１によって使用
されるマーカー挿入間隔に等しい繰り返し周期を有する
同期パルスを発生する。再同期化器２４4 のＲＥＡＤカ
ウンタからの同期パルスは、再同期化器２４1〜２４3に
分配され、それらに関係付けられたＲＥＡＤカウンタ４
９をリセットする。再同期化器２４1〜２４4の各ＷＲＩ
ＴＥカウンタ４５は、それぞれの小区分データ信号に関
係付けられた同期マーカーによってリセットされるの
で、再同期化器２４1〜２４4の各々のＳＲＡＭ４７に書
き込まれるデータは、その関係付けられた再同期化器の
ＷＲＩＴＥカウンタ４５から得られるＲＡＭアドレスに
関して再び同期が取られる。再同期化器２４1〜２４3の
各ＲＥＡＤカウンタ４９は、再同期化器２４4のＲＥＡ
Ｄカウンタ４９に同期しているので、再同期化器２４1
〜２４4 のＳＲＡＭ４７から読み出されマルチプレクサ
２５に与えられるデータは、再同期化された順序とな
る。
【００２８】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。例えば、ＰＭＵＸ１３1〜１３4
のそれぞれにおいて非同期的にパルスの充填を行うこと
も、入力Ａの奥に追加的な入力を備え、さらに必要であ
れば充填指示ビットを与える入力Ｂを備えることによ
り、可能である。この場合、未使用の容量域タイム・ス
ロット（ＣＴＳ）をさらに使用して、入力データポート
に対する隣接するＣＴＳを増やすことができ、またＰＭ
ＵＸ１３の入力ポートをさらに使用して、適切な時間域
タイム・スロットで充填ビットを示すことができる。さ
らに、ＤＭＵＸ１１への元の典型的な１５５．５２Ｍｂ
／ｓの入力信号は、４つの３８．８８Ｍｂ／ｓの小区分
出力信号ではなく、例えば８つの１９．４４Ｍｂ／ｓの
小区分出力信号などにデマルチプレクス（多重解除）す
ることも可能である。このような例では、１９．４４Ｍ
ｂ／ｓの各信号を例えば２０Ｍｂ／ｓの同期化器（ＳＹ
ＮＣＨ）１２の出力信号へと充填し、さらに８つの２０
Ｍｂ／ｓの小区分出力信号のうちの別個の２つをＰＭＵ
Ｘ１３1〜１３4のデータ・ポートＡおよびＢに与えるこ
とができる。これは、２つの２０Ｍｂ／ｓの信号を組み
合わせても４５Ｍｂ／ｓのＤＳ３の速度を下回るからで
ある。
【００２９】
【発明の効果】以上述べたように、本発明によれば、比
較的高いデータ速度の信号を現存の比較的低いデータ速
度の電気通信網を介して経済的に送ることが可能とな
る。
【図面の簡単な説明】
【図１】本発明を実施するための通信システムの典型的
な装置のブロック図である。
【図２】第１図の装置におけるプログラマブル・マルチ
プレクサへの典型的な入力信号に対し、本発明による２
段階方式を用いて容量域フレームを時間域フレームへと
写像する好ましい速度調節方法を説明する図である。
【図３】本発明による典型的な２段階方式のために、第
２図の写像で使用する容量域から時間域への割り当て変
換を掲げた表である。
【図４】本発明による典型的なプログラマブル・マルチ
プレクサのブロック図である。
【図５】本発明による代案のプログラマブル・マルチプ
レクサのブロック図である。
【図６】第１図の同期化手段および再同期化手段の好ま
しい実施例のブロック図である。
【図７】第１図の同期化手段および再同期化手段の好ま
しい実施例のブロック図である。
【符号の説明】
１０ 逆マルチプレクサ １１ デマルチプレクサ（ＤＭＵＸ） １２ 同期化手段（ＳＹＮＣＨ） １３1〜１３4 プログラマブル・マルチプレクサ（ＰＭＵＸ） ２０ 逆デマルチプレクサ ２３1〜２３4 プログラマブル・デマルチプレクサ（ＰＤＭＵＸ） ２４ 再同期化器（ＲＥＳＹＮＣＨ） ２５ マルチプレクサ（ＭＵＸ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン エイチ．レシュチャック アメリカ合衆国 07724 ニュージャージ ィ、ティントン フォールズ、サリー レ ーン 16 (72)発明者 マイケル ルイス スタインバーガー アメリカ合衆国 07722 ニュージャージ ィ、コルツ ネック、ムーレンブリンク ロード 16

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１のデータ速度の入力信号をそれより
    低い第２のデータ速度を有する伝送チャネルによって離
    れた端末に送る方法において、 （ａ）前記の第１のデータ速度の入力信号を、前記第２
    のデータ速度を下回るデータ速度をそれぞれ有する複数
    の小区分出力信号へとデマルチプレクス（多重解除）す
    るステップと、 （ｂ）マーカー信号を所定の時間的関係で前記複数の小
    区分出力信号の各々に所定の間隔で挿入するステップ
    と、 （ｃ）１つ以上の速度調節手段のそれぞれの別個の入力
    において、各速度調節手段宛の分を合わせても総計が前
    記第２のデータ速度の容量を越えない小区分出力信号を
    前記ステップ（ｂ）から受信し、さらに前記小区分出力
    信号を前記第２のデータ速度で別個の出力信号に挿入す
    るステップと、 （ｄ）前記ステップ（ｃ）からの２つ以上の第２のデー
    タ速度の信号を、２つ以上の第２のデータ速度の伝送チ
    ャネルを介して、前記の第１のデータ速度の入力信号を
    再生する離れた１つ以上の受信機に送信するステップ
    と、を有することを特徴とするデータ伝送方法。
  2. 【請求項２】 前記ステップ（ｃ）の実行において、
    （ｃ１）容量域フレームが所定数の割り当て可能なアド
    レスを含むものとして、前記速度調節手段に関係付けら
    れた各小区分出力信号を前記の受信した小区分出力信号
    のデータ速度に応じて前記容量域フレームの１つ以上の
    所定の隣接するアドレスに割り当てるステップと、（ｃ
    ２）それぞれの速度調節手段において、前記のステップ
    （ｂ）から受信した小区分出力信号の各々に対する前記
    の容量域フレームの隣接する各アドレスを時間域フレー
    ム内の隣接しないアドレスへと変換することにより、前
    記の隣接しないアドレスが前記時間域フレームにわたっ
    てほぼ一様に分配されるようにするステップとを実行
    し、さらに前記ステップ（ｄ）の実行において、一連の
    時間域フレームの各アドレス期間中に前記小区分出力信
    号のうちの１つの区分を、前記ステップ（ｃ）の決定に
    従って、前記の第２のデータ速度の伝送チャネルを介し
    て、前記の第１のデータ速度の入力信号を再生する離れ
    た１つ以上の受信機に送信することを特徴とする請求項
    １の方法。
  3. 【請求項３】 前記ステップ（ｃ２）の実行において、 （ｅ）計数順序が、複数ビットからなりＮ個の別個の部
    分を含むワードによって表されるとき、各速度調節手段
    において、前記計数順序の最初のアドレスから最後のア
    ドレスまで所定の順序で時間域フレームを数え通すステ
    ップと、 （ｆ）それぞれが、１つ以上のビットからなり、前記ス
    テップ（ｅ）の前記のＮ個の部分のうちの１つに関係付
    けられているＮ個の２進ワードを生成するステップと、 （ｇ）前記の１つ以上の小区分出力信号のうちの何れが
    前記時間域フレームの各アドレスに割り当てられるかを
    割り当てるために、前記ステップ（ｆ）からの前記の多
    数ビットのワードを、前記ステップ（ｃ１）において各
    小区分出力信号に割り当てられた容量域の所定の隣接す
    るアドレスにそれぞれ関係付けられた開始アドレスおよ
    び終了アドレスを定義する第１の数および第２の数と、
    逆の順に比較するステップとを実行することを特徴とす
    る請求項２の方法。
  4. 【請求項４】 前記ステップ（ｆ）の実行において、 （ｆ１）前記容量域フレームにおける所定数のアドレス
    を、掛け合わせると前記容量域フレームにおける前記所
    定数のアドレスを与える複数の別個の数の基へと変換す
    るステップと、 （ｆ２）前記容量域フレームの各アドレスを、前記ステ
    ップ（ｆ１）で決定された数の基の各々に対する別個の
    ２進ワードへと変換するステップと、を実行することを
    特徴とする請求項３の方法。
  5. 【請求項５】 前記ステップ（ｇ）の実行において、各
    時間域フレーム・アドレスを１つ以上の小区分出力信号
    のうちの特定の１つに割り当てるために、前記ステップ
    （ｆ１）の数の基から求めた逆順の数の基および前記ス
    テップ（ｆ２）の前記２進出力値を逆順にしたものを使
    用することを特徴とする請求項４の方法。
  6. 【請求項６】 前記の方法が、 （ｅ）２つ以上の速度調節手段の各々においてステップ
    （ｂ）からステップ（ｄ）までを同時に実行し、各速度
    調節手段が、その関係付けられた小区分出力信号の区分
    を前記第２のデータ速度のチャネルの別個の１つを介し
    て送ることによってステップ（ｄ）を実行するステップ
    をさらに備えたことを特徴とする請求項２の方法。
  7. 【請求項７】 前記の方法が、 （ｆ）時間域フレームの連鎖を形成する各小区分出力信
    号を第２の速度調節手段のそれぞれの別個の出力におい
    て再生するために、１つ以上の第１の速度調節手段の各
    々によってステップ（ｄ）において送信された前記の時
    間域フレームの連鎖を、別個の第２の速度調節手段にお
    いて受信するステップと、 （ｇ）各時間域フレームを形成する前記の再生された各
    小区分出力信号からマーカー信号を取り除くステップ
    と、 （ｈ）前記第２の速度調節手段の各々からの各小区分出
    力信号を前記第１のデータ速度の入力信号に相当する出
    力信号へと多重化（マルチプレクス）するステップと、
    を前記の離れた受信機において実行するべきものとして
    備えたことを特徴とする請求項６の方法。
  8. 【請求項８】 前記の方法が、 （ｅ）時間域フレームの連鎖を形成する各小区分出力信
    号を第２の速度調節手段の別個の出力において再生する
    ために、１つ以上の第１の速度調節手段の各々によって
    ステップ（ｄ）において送信された前記の時間域フレー
    ムの連鎖を、別個の第２の速度調節手段において受信す
    るステップと、 （ｇ）各時間域フレームを形成する前記の再生された各
    小区分出力信号からマーカー信号を取り除くステップ
    と、 （ｈ）前記第２の速度調節手段の各々からの前記ステッ
    プ（ｆ）の各小区分出力信号を前記第１のデータ速度の
    入力信号に相当する出力信号へと多重化（マルチプレク
    ス）するステップと、を前記の離れた受信機において実
    行するべきものとして備えたことを特徴とする請求項２
    の方法。
JP3010313A 1990-01-02 1991-01-04 データ伝送方法 Expired - Fee Related JPH0761055B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/460,209 US5065396A (en) 1990-01-02 1990-01-02 Inverse multiplexer and demultiplexer techniques
US460209 1990-01-02

Publications (2)

Publication Number Publication Date
JPH04211534A JPH04211534A (ja) 1992-08-03
JPH0761055B2 true JPH0761055B2 (ja) 1995-06-28

Family

ID=23827780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3010313A Expired - Fee Related JPH0761055B2 (ja) 1990-01-02 1991-01-04 データ伝送方法

Country Status (6)

Country Link
US (1) US5065396A (ja)
EP (1) EP0436293B1 (ja)
JP (1) JPH0761055B2 (ja)
AU (1) AU618694B2 (ja)
CA (1) CA2031054C (ja)
DE (1) DE69016634T2 (ja)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062105A (en) * 1990-01-02 1991-10-29 At&T Bell Laboratories Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame
EP0519954B1 (en) * 1990-03-16 1995-09-27 Newbridge Networks Corporation Digital data transmission system
DE4018483A1 (de) * 1990-06-09 1991-12-12 Controlware Gmbh Kommunikation Verfahren und vorrichtung zur fernuebertragung von daten
US5257261A (en) * 1990-07-27 1993-10-26 Transwitch Corporation Methods and apparatus for concatenating a plurality of lower level SONET signals into higher level sonet signals
US5331641A (en) * 1990-07-27 1994-07-19 Transwitch Corp. Methods and apparatus for retiming and realignment of STS-1 signals into STS-3 type signal
EP0555267A4 (en) * 1990-09-24 1994-05-18 Transwitch Corp Sonet signal generating apparatus and method
US5491695A (en) * 1991-07-17 1996-02-13 Digital Access Corporation Means and method of dial up bridging of network for high bandwidth digital communication
US5231649A (en) * 1991-08-08 1993-07-27 Ascend Communications, Inc. Method and apparatus for dynamic bandwidth allocation in a digital communication session
JP3158213B2 (ja) * 1991-09-12 2001-04-23 富士通株式会社 並列伝送方法および装置
JPH0575651A (ja) * 1991-09-13 1993-03-26 Nec Corp パケツト伝送方式
US5251210A (en) * 1991-11-01 1993-10-05 Ibm Corporation Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel
US5550825A (en) * 1991-11-19 1996-08-27 Scientific-Atlanta, Inc. Headend processing for a digital transmission system
WO1993013609A1 (en) * 1991-12-23 1993-07-08 Network Express System for internetworking data terminal equipment through a switched digital network
US5341369A (en) * 1992-02-11 1994-08-23 Vitesse Semiconductor Corp. Multichannel self-routing packet switching network architecture
FI90297C (fi) * 1992-04-02 1994-01-10 Nokia Telecommunications Oy Digitaalisen siirtoverkon verkkoliitäntämenetelmä ja verkkoliitäntä
EP0565890A3 (de) * 1992-04-16 1995-01-11 Siemens Ag Verfahren und Anordnung zur Übertragung eines Digitalsignals in einem VC-12-Container über Übertragungskanäle.
JP2682334B2 (ja) * 1992-05-29 1997-11-26 日本電気株式会社 画像信号の符号化伝送方法
JP3345011B2 (ja) * 1992-07-20 2002-11-18 シーメンス アクチエンゲゼルシヤフト 通信セルの順序の維持の下に複数の並列接続線路を介して通信セル流を転送する方法
US5361259A (en) * 1993-02-19 1994-11-01 American Telephone And Telegraph Company Wide area network (WAN)-arrangement
US5610945A (en) * 1993-11-04 1997-03-11 International Business Machines Corporation System for identifying communication sequences transmitted across multiple carriers by examining bit streams for sequences of valid words
US6125398A (en) * 1993-11-24 2000-09-26 Intel Corporation Communications subsystem for computer-based conferencing system using both ISDN B channels for transmission
JPH07154447A (ja) * 1993-11-29 1995-06-16 Nec Corp 高速データ伝送回路
US5579239A (en) * 1994-02-16 1996-11-26 Freeman; Mitchael C. Remote video transmission system
US5390239A (en) * 1994-03-17 1995-02-14 Morris; Gregory A. Method for increasing digital data throughput over telephone lines
JP2715900B2 (ja) * 1994-03-30 1998-02-18 日本電気株式会社 並列データ伝送装置
US5617417A (en) * 1994-09-07 1997-04-01 Stratacom, Inc. Asynchronous transfer mode communication in inverse multiplexing over multiple communication links
US6972786B1 (en) 1994-12-30 2005-12-06 Collaboration Properties, Inc. Multimedia services using central office
US5751338A (en) * 1994-12-30 1998-05-12 Visionary Corporate Technologies Methods and systems for multimedia communications via public telephone networks
US5581566A (en) * 1995-01-06 1996-12-03 The Regents Of The Univ. Of California Office Of Technology Transfer High-performance parallel interface to synchronous optical network gateway
FI100212B (fi) * 1995-03-06 1997-10-15 Nokia Telecommunications Oy Suurinopeuksinen datasiirto matkaviestinverkoissa
US6233077B1 (en) * 1995-05-11 2001-05-15 Ciena Corporation Remodulating channel selectors for WDM optical communication systems
US9191117B2 (en) * 1995-05-11 2015-11-17 Ciena Corporation High-speed optical transponder systems
US5570356A (en) * 1995-06-07 1996-10-29 International Business Machines Corporation High bandwidth communications system having multiple serial links
US5598413A (en) * 1995-07-10 1997-01-28 Adtran, Inc. Four-wire, half-rate architecture with embedded differential delay compensation for extending range of basic rate ISDN communications
US5974031A (en) * 1995-10-25 1999-10-26 Hewlett-Packard Company Automatic detection of a telecommunications fractional channel configuration
US5627820A (en) * 1995-10-25 1997-05-06 Hewlett-Packard Company Automatic detection of a telecommunications fractional channel
DE19621750C2 (de) * 1996-05-30 2001-03-01 Siemens Ag Verfahren zum Übertragen von Daten zwischen einer Sendestation und einer dieser zugeordneten Empfangsstation
KR0171029B1 (ko) * 1996-06-28 1999-03-30 정선종 파이/4 전이 큐.피.에스.케이(qpsk) 변조기용 펄스 성형 필터
US5923667A (en) * 1996-06-28 1999-07-13 International Business Machines Corporation System and method for creating N-times bandwidth from N separate physical lines
US5781598A (en) * 1996-08-14 1998-07-14 Hardy, Iii; Harmon S. System and method of asynchronous data transfer through a plurality of modems
US5987030A (en) 1996-09-27 1999-11-16 Cisco Technology, Inc. Transparent circuit emulation for packet switching network
US6215798B1 (en) * 1996-11-01 2001-04-10 Telefonaktiebolaget Lm Ericsson (Publ) Multi-frame synchronization for parallel channel transmissions
US6002692A (en) * 1996-12-30 1999-12-14 Hyundai Electronics America Line interface unit for adapting broad bandwidth network to lower bandwidth network fabric
US5850398A (en) * 1996-12-30 1998-12-15 Hyundai Electronics America Method of scheduling data cell transmission in an ATM network
US5949788A (en) * 1997-05-06 1999-09-07 3Com Corporation Method and apparatus for multipoint trunking
FR2771878B1 (fr) * 1997-12-03 2001-12-21 Sat Sa De Telecomm Procede pour interconnecter deux ensembles locaux de communication a travers un reseau de transmission, et equipement de connexion correspondant
US6330248B1 (en) * 1997-12-05 2001-12-11 Advanced Micro Devices, Inc. Arrangement for transmitting data packets from a media access controller across multiple physical links
US6134246A (en) * 1998-01-26 2000-10-17 Samsung Electronics Co., Ltd. Inverse multiplexing within asynchronous transfer mode communication networks
US6693904B1 (en) * 1998-04-09 2004-02-17 Lucent Technologies Inc. Trace format for a sliced switch fabric
US6266345B1 (en) * 1998-04-24 2001-07-24 Xuan Zhon Ni Method and apparatus for dynamic allocation of bandwidth to data with varying bit rates
US6618374B1 (en) * 1998-09-10 2003-09-09 Cisco Technology, Inc. Method for inverse multiplexing of ATM using sample prepends
US6917630B1 (en) * 1998-10-06 2005-07-12 Nortel Networks Limited Concatenation of containers in synchronous digital hierarchy network
ATE241250T1 (de) * 1998-10-15 2003-06-15 Airnet Communications Corp Architektur einer breitbandbasisstation zur fortgeschrittenen resouranverwaltung
GB2342823B (en) * 1998-10-16 2000-11-29 Marconi Comm Ltd Communication system
US6370579B1 (en) * 1998-10-21 2002-04-09 Genuity Inc. Method and apparatus for striping packets over parallel communication links
GB9828367D0 (en) * 1998-12-22 1999-02-17 Northern Telecom Ltd Method and apparatus for communicating information
IT1307016B1 (it) * 1999-01-27 2001-10-11 Cselt Centro Studi Lab Telecom Procedimento e dispositivo per la trasmissione di segnali numerici.
DE19905708C1 (de) * 1999-02-11 2000-11-30 Siemens Ag Verfahren zur Administration von zusammengehörenden PCM-Kanälen für Mehrkanalverbindungen
US6728803B1 (en) * 1999-03-30 2004-04-27 Mcdata Corporation Interconnection architecture for managing multiple low bandwidth connections over a high bandwidth link
EP1045610B1 (en) * 1999-04-12 2008-04-09 International Business Machines Corporation Method for resynchronizing a group of B channels in an ISDN network
EP1045612A1 (en) * 1999-04-12 2000-10-18 International Business Machines Corporation Method and system for re-synchronizing channels supporting the inverse multiplexing function
US6873630B1 (en) * 1999-05-19 2005-03-29 Sun Microsystems, Inc. Method and apparatus for a multi-gigabit ethernet architecture
US6956852B1 (en) * 1999-06-25 2005-10-18 Cisco Technology Inc. Multi-function high-speed network interface
US6792003B1 (en) * 1999-08-12 2004-09-14 Nortel Networks Limited Method and apparatus for transporting and aligning data across multiple serial data streams
IL132733A (en) 1999-11-03 2003-07-06 Eci Telecom Ltd Method and system for increasing bandwidth capacity utilization
US6625161B1 (en) 1999-12-14 2003-09-23 Fujitsu Limited Adaptive inverse multiplexing method and system
DE10003485A1 (de) * 2000-01-27 2001-08-09 Siemens Ag Verfahren und Vorrichtung zum Ausgleich von Übertragungslaufzeiten bei Datenübertragung über mehrere Übertragungskanäle
AT410739B (de) * 2000-05-26 2003-07-25 Ericsson Ahead Comm Systems Gm System und verfahren zur übertragung von daten
US7260099B1 (en) * 2000-07-14 2007-08-21 Nortel Networks Limited Processing of arbitrarily formatted client signals to achieve compatibility with existing transport networks
US6766376B2 (en) 2000-09-12 2004-07-20 Sn Acquisition, L.L.C Streaming media buffering system
US7716358B2 (en) 2000-09-12 2010-05-11 Wag Acquisition, Llc Streaming media buffering system
US8595372B2 (en) * 2000-09-12 2013-11-26 Wag Acquisition, Llc Streaming media buffering system
DE10057933B4 (de) * 2000-11-22 2020-02-06 Smsc Europe Gmbh Verfahren zur Übertragung eines anisochronen Datenstroms auf einer isochronen Übertragungsstrecke
US7006509B1 (en) 2000-12-22 2006-02-28 Cisco Technology, Inc. Method and system for graceful slowlink deletion and subsequent fast link addition in an IMA group
US6952434B1 (en) 2000-12-27 2005-10-04 Cisco Technology, Inc. System and method for processing control cells to prevent event missequencing and data loss in IMA groups
US7065104B1 (en) 2000-12-28 2006-06-20 Cisco Technology, Inc. Method and system for managing inverse multiplexing over ATM
US7237035B1 (en) 2001-02-12 2007-06-26 Ceterus Networks, Inc. Frame structure and method for wavelength concatenated channel framing
US6738540B2 (en) * 2001-06-22 2004-05-18 Lucent Technologies Inc. Optical cross-connect switch using programmable multiplexers/demultiplexers
US7155127B2 (en) * 2001-08-15 2006-12-26 Nippon Telegraph And Telephone Corporation Optical communication system, optical communication unit, and optical transceiving package
US7286570B2 (en) * 2001-11-21 2007-10-23 Alcatel-Lucent Canada Inc High speed sequenced multi-channel bus
US7623541B2 (en) * 2001-11-23 2009-11-24 Smsc Europe Gmbh Apparatus for transmitting an anisochronic data stream on an isochronic transmission route
WO2003047281A1 (en) * 2001-11-26 2003-06-05 Nokia Corporation Mac layer inverse multiplexing in a third generation ran
US20030229844A1 (en) * 2002-03-25 2003-12-11 Akash Bansal Graceful degradation of serial channels
ES2325483T3 (es) * 2002-04-09 2009-09-07 Abb Schweiz Ag Transmision redundante de ordenes de proteccion entre telerruptores.
US7362777B2 (en) * 2002-06-27 2008-04-22 Nortel Networks Limited Concatenated transmission of synchronous data
US7633971B1 (en) 2002-09-13 2009-12-15 Ceterus Networks, Inc. Method and system for transport of packet-based datastreams over frame-based transport systems employing physically diverse transmission channels
US7570671B2 (en) * 2002-11-20 2009-08-04 Infinera Corporation Method and apparatus for deploying forward error correction in optical transmission networks and the deployment of photonic integrated circuit (PIC) chips with the same
US7505486B2 (en) * 2002-11-19 2009-03-17 Hewlett-Packard Development Company, L.P. Degradable network data path transmission scheme
JP4007313B2 (ja) * 2003-01-22 2007-11-14 株式会社村田製作所 角度センサ
US20040196798A1 (en) * 2003-04-01 2004-10-07 Abousleman Glen P System and method for wireless transmission of signals using multiple channels assigned in response to signal type
US7882510B2 (en) * 2003-08-06 2011-02-01 Microsoft Corporation Demultiplexer application programming interface
US7308561B2 (en) * 2003-12-12 2007-12-11 Alcatel Lucent Fast, scalable pattern-matching engine
US7209998B2 (en) * 2004-02-04 2007-04-24 Qualcomm Incorporated Scalable bus structure
AU2005215043A1 (en) * 2004-02-19 2005-09-01 Georgia Tech Research Corporation Systems and methods for parallel communication
US7349444B2 (en) * 2004-08-23 2008-03-25 Transwitch Corporation SONET/SDH SPE/virtual container retiming with adaptive dual pointer leak rate computation
JP4464238B2 (ja) * 2004-09-30 2010-05-19 富士通株式会社 無線中継装置、無線中継方法、情報通信システム
US20100142947A1 (en) * 2008-12-08 2010-06-10 Jong-Yoon Shin Apparatus and method for pseudo-inverse multiplexing/de-multiplexing transporting
US8578272B2 (en) 2008-12-31 2013-11-05 Apple Inc. Real-time or near real-time streaming
US20100169303A1 (en) 2008-12-31 2010-07-01 David Biderman Playlists for real-time or near real-time streaming
US8260877B2 (en) 2008-12-31 2012-09-04 Apple Inc. Variant streams for real-time or near real-time streaming to provide failover protection
US8156089B2 (en) 2008-12-31 2012-04-10 Apple, Inc. Real-time or near real-time streaming with compressed playlists
US7971115B2 (en) * 2009-01-31 2011-06-28 Xilinx, Inc. Method and apparatus for detecting and correcting errors in a parallel to serial circuit
JP5375221B2 (ja) * 2009-03-12 2013-12-25 富士通株式会社 フレーム転送装置およびフレーム転送方法
GB2472203A (en) * 2009-07-28 2011-02-02 Europ Satellites Ltd Providing hotel room entertainment services over plural twisted wire pairs
US8560642B2 (en) 2010-04-01 2013-10-15 Apple Inc. Real-time or near real-time streaming
US8805963B2 (en) 2010-04-01 2014-08-12 Apple Inc. Real-time or near real-time streaming
GB201105502D0 (en) 2010-04-01 2011-05-18 Apple Inc Real time or near real time streaming
TWI451279B (zh) 2010-04-07 2014-09-01 Apple Inc 即時或接近即時串流傳輸之內容存取控制
US8537852B2 (en) 2010-05-07 2013-09-17 Tyco Electronics Subsea Communications, Llc Configuration and operation of inverse multiplexing communication system
KR101237298B1 (ko) * 2011-04-15 2013-02-27 알피니언메디칼시스템 주식회사 초음파 영상 진단장치 및 그 진단방법
US8856283B2 (en) 2011-06-03 2014-10-07 Apple Inc. Playlists for real-time or near real-time streaming
US8843586B2 (en) 2011-06-03 2014-09-23 Apple Inc. Playlists for real-time or near real-time streaming

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982074A (en) * 1975-04-21 1976-09-21 International Telephone And Telegraph Corporation Automatic channel assignment circuit
US4188665A (en) * 1977-11-29 1980-02-12 International Business Machines Corporation Programmable communications subsystem
US4156796A (en) * 1977-11-29 1979-05-29 International Business Machines Corporation Programmable data processing communications multiplexer
US4204093A (en) * 1978-05-19 1980-05-20 Bell Telephone Laboratories, Incorporated Variable frame rate technique for use in a time-division multiple access (TDMA) communication system
US4322844A (en) * 1979-09-20 1982-03-30 International Telephone And Telegraph Corporation Transmitter-receiver synchronizer
DE3001417C2 (de) * 1980-01-16 1982-01-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Belegung von Zeitschlitzen eines Zeitmultiplexsystems mit dynamischen Multiplexern
US4330689A (en) * 1980-01-28 1982-05-18 The United States Of America As Represented By The Secretary Of The Navy Multirate digital voice communication processor
US4383316A (en) * 1980-04-14 1983-05-10 Bell Telephone Laboratories, Incorporated Apparatus for and method of collating partitioned time disordered synchronous data streams
JPS5836052A (ja) * 1981-08-26 1983-03-02 Fujitsu Ltd 並列デ−タ伝送方式
US4409683A (en) * 1981-11-18 1983-10-11 Burroughs Corporation Programmable multiplexer
JPS58153434A (ja) * 1982-03-09 1983-09-12 Nec Corp 多重変換方式
GB2151437B (en) * 1983-12-13 1987-04-29 Plessey Co Plc Frame aligner for use in telecommunication exchange systems
US4558445A (en) * 1984-04-18 1985-12-10 The United States Of America As Represented By The Secretary Of The Air Force Applique rate converter
US5058104A (en) * 1988-07-26 1991-10-15 Nec Corporation Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits
US4855996A (en) * 1988-08-03 1989-08-08 American Telephone And Telegraph Company Time division multiplex arrangement
US4885745A (en) * 1988-10-19 1989-12-05 General Datacomm, Inc. Algorithm for minimizing excursion in placement of channel selects into multiplexer frame
US4881224A (en) * 1988-10-19 1989-11-14 General Datacomm, Inc. Framing algorithm for bit interleaved time division multiplexer
US5062105A (en) * 1990-01-02 1991-10-29 At&T Bell Laboratories Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame

Also Published As

Publication number Publication date
US5065396A (en) 1991-11-12
DE69016634T2 (de) 1995-05-24
AU6795890A (en) 1991-07-04
EP0436293B1 (en) 1995-02-01
AU618694B2 (en) 1992-01-02
CA2031054C (en) 1997-05-06
EP0436293A2 (en) 1991-07-10
EP0436293A3 (en) 1991-10-30
CA2031054A1 (en) 1991-07-03
DE69016634D1 (de) 1995-03-16
JPH04211534A (ja) 1992-08-03

Similar Documents

Publication Publication Date Title
JPH0761055B2 (ja) データ伝送方法
US4667324A (en) Network multiplex structure
JPH04211531A (ja) データ信号の多重化方法および装置
US4791652A (en) Synchronization of asynchronous data signals
CA1229184A (en) Frame arrangement for multiplexing a plurality of subchannels onto a fixed rate channel
US4543652A (en) Time-division switching unit
JPH0654901B2 (ja) フォーマット変換制御方式
JPH0720090B2 (ja) デイジタル信号を多重化する方法
JPH0779210A (ja) 伝送システム
JPH05505712A (ja) データの同期化方法と同期回路
JPH0691505B2 (ja) 時分割多重化装置及び時分割多重化法
JPS639694B2 (ja)
JPH04222133A (ja) 異なるビット速度のディジタルビット列を時分割多重化することにより多重化されたディジタルビット列の交差接続装置用のスイッチング要素
JPH05199199A (ja) スタッフ同期制御方式
JP3492617B2 (ja) 伝送システム、伝送方法
JPH10247882A (ja) Ｓｄｈ伝送装置
US6160816A (en) Subscriber-line transmission apparatus
JP3177824B2 (ja) ジッタ抑圧回路
JP2963194B2 (ja) ジッタ抑圧回路
JP2952935B2 (ja) 非同期データ伝送システム
JP3412922B2 (ja) 同期ディジタルハイアラーキに基づくオーバヘッド終端及びポインタ処理装置
JP2601219B2 (ja) 多重化装置
JPH03173233A (ja) ジッタ低減方式
JPH05316068A (ja) 非同期３２Ｍｂ／ｓ信号のＳＤＨ収容方式
JP2001345772A (ja) Ｓｄｈ伝送装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960130

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees