JPH0691505B2

JPH0691505B2 - 時分割多重化装置及び時分割多重化法

Info

Publication number: JPH0691505B2
Application number: JP1200456A
Authority: JP
Inventors: ドゥスカリスウィリアム
Original assignee: アメリカンテレフォンアンドテレグラフカムパニー
Priority date: 1988-08-03
Filing date: 1989-08-03
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: EP0353947A3; SG32558G; HK43496A; DE68920375T2; DE68920375D1; EP0353947B1; US4855996A; JPH0275235A; EP0353947A2; CA1304843C

Description

【発明の詳細な説明】［発明の属する技術分野］本発明は、時分割多重化装置及び時分割多重化方法に関
する。

［従来技術の説明］近年、時分割多重化（TDM）技法は、数多くのアプリケ
ーションにおいて広範に利用されてきている。その中で
重要なものは、PBXの内部アーキテクチャ及びデジタル
信号の伝送におけるもの等の種々の遠距離通信アプリケ
ーションである。

従来技術に係るTDM装置の中心にあるのは、所定数の時
間スロットに分割される“フレーム”の概念である。こ
のフレームは、固定された所定の持続時間を有してい
る。よって、各時間スロットは、固定された周波数すな
わちレート−以下“フレームレート”と呼称される−で
繰返される。例えば、フレームが125マイクロ秒の持続
時間を有する場合には、各時間スロットは、1/（125×1
0^-6）秒＝8kHzで繰返される。各々のバス上で通信を行
なうデバイスは、１つあるいはそれ以上の時間スロット
に割当てられており、対応する時間スロットが発生した
場合に、当該デバイスは、バス上にデータを書き出すこ
と及び／あるいはバスからデータを取り込むことが可能
となる。

TDMバス上で通信するデバイスが、当該バスを、フレー
ムレートの倍数でアクセスすることを必要とする場合−
すなわち、各々のバスアクセスレートが、他の全てのレ
ート倍数あるいは約数となっている場合−には、特定の
デバイスに対する時間スロット割当及び当該バスを通じ
て実際の通信は、直截的である。例えば、バスを8kHzの
レートでアクセスすることを必要とするデバイスは、当
該バス上の特定の１時間スロットに割当てられる。さら
に、16kHzのレートで当該バスをアクセスすることを必
要とするデバイスは、特定の２時間スロットに割当てら
れる等々である。実際、当該バスをフレームレートの分
数、例えば2kHzでアクセスすることを必要とするデバイ
スも、１時間スロットを当該デバイスに割当て、当該デ
バイスに当該時間スロットを必要とされるように、すな
わち2kHzの場合には、４フレーム毎に一度、使うことを
可能にすることによって適合されうる。さらに、この種
のデバイスに時間スロットを共用することを許可するこ
とも可能であり、それによってバス能力が最大限に活用
される。

しかしながら、当該バスが、双方とも他方の倍数でない
ような一対のレート、例えば、9.6Kb/s及び64Kb/s、が
少なくとも一対存在するようなバスアクセスレートを有
するデバイスを適合させることが必要である場合に問題
が生ずる。この状況を適合させる方法の１つは、１つあ
るいはそれ以上のデバイスを非同期モードで動作させ、
当該デバイスに所定量のデータが蓄積されるまでデータ
を収集させることである。その後、蓄積されたデータ
は、当該デバイスに割当てられた時間スロットの次の発
生の間に当該バスに対して印加される。例えば、8kHzバ
ス上に9.6Kb/sデータを書き出すことを必要とするデバ
イスは、単一の時間スロットに割当てられ、データを８
ビットよりなるブロックに蓄積することが要求される。
当該ブロックは、各々、割当てられた時間スロットの次
の発生時にバス上に出力される。

前述の問題に対する別のアプローチも既知である。しか
しながら、それら全てに共通なのは、データが非同期的
に通信されるという事実である。そのため、位相ロック
ループ（PLL）あるいは他の回路方式を用いた、データ
に対するクロック信号を再生するための、データ受容装
置が必要となる。不利なことには、この種の回路は比較
的高価である。さらに、既知の方法は、利用される方式
に依存するが、割当てられた時間スロットが（ａ）冗長
な情報、あるいは（ｂ）多数ではないにせよ、いくつか
のフレームの間は無情報、を伝達するために、通信媒体
の能力を浪費している。

（発明の概要）従来技術に係るTDM装置の上述の、及び他の制限は、本
発明に従って解決される。本発明は、（ａ）あらゆる混
合アクセスレートで動作するデバイスへ時間スロットを
割当てること、及び、（ｂ）各デバイスに割当てられた
時間スロットを、当該デバイスが、正に要求するアクセ
スレートで発生させることが、可能なTDM装置を指向し
たものである。よって、有利なことに、データは通信媒
体を同期的に通過する。さらに、当該通信媒体の能力が
より効率的に利用される。

本発明に従ってTDMフレームは、“アクセスピリオド”
と呼称されるものより成立っている。一般に、各時間ス
ロットは、フレーム全体を通じて、“ウォークタイム”
と呼称される。一定間隔をおいて配置されたアクセスピ
リオド毎に繰り返される。そして、時間スロットのアク
セスピリオドに対する割当てパターンは、連続するフレ
ーム毎に反復される。

アクセスピリオドが発生するレートは、希望する通信媒
体のアクセスピリオドの各々に対して、ウォークタイム
がアクセスピリオドの整数倍になるように選択される。
より詳細に述べれば、望ましい具体例においては、アク
セスピリオドは最小アクセスピリオドレートの整数倍で
あり、当該最小アクセスピリオドレートは、必要とされ
るアクセスレートの最小公倍数（LCM）を計算すること
により得られる。

加えて、以下、フレーム長と呼称される、各フレームを
形成する総アクセスピリオド数は、以下の２つの基準を
満たすように選択される。第１の基準は、サポートされ
るアクセスレートの各々に対して、アクセスピリオド間
の通常の間隔が、フレーム間の境界を越えて次のフレー
ムに連続的に接続されていることである。第２の基準
は、サポートされているアクセスピリオドの可能な２つ
の組合わせの各々に対して、アクセスピリオドの対応す
る組を、アクセスピリオドが互いに排他的であるよう
に、時間スロットに対して、すなわち、時間スロットが
割当てられているデバイスに対して、割付けることが可
能であることである。望ましい具体例においては、上述
の基準は、フレーム長を希望するアクセスレートの各々
に係るウォークタイム（アクセスピリオドで表わしたも
の）の最小公倍数にすることにより満足される。

有利なことに、本発明の特徴に従って、アクセスピリオ
ドを、フレームを通じて各々の時間スロット発生に対し
て、抵触が起こらない、すなわち、各アクセスピリオド
が２つ以上の時間スロットに割当てられない、というこ
とを保証するように割当てることは、この問題を線型デ
ィオファントス方程式としてモデル化し、その解を識別
する既知の補題を用いることにより、実行されうる。

本発明は、PBXあるいはデジタル伝送等の従来技術に係
るTDMアプリケーションのみならずデータ通信装置装置
においても有用である。

（実施例の説明）第１図は、本発明の原理を具体化する回路を有するイク
イップメントキャビネット10の正面を描いたものであ
る。キャビネット10には、イクイップメントキャリア11
がマウントされており、その後方からの透視図が第２図
に、及びその電気的ブロック図が第３図に、それぞれ示
されている。キャリア11は、当該キャリの正面から挿入
される17枚の回路カード−“正面回路カード”と呼称さ
れる−を受容することができるスロット及び当該キャリ
アの後部から挿入される17枚の別のカード−“後部回路
カード”と呼称される−を受容することが可能なスロッ
トを有している。正面及び後部回路カードは対応するコ
ネクタ149で向い合うようになっており、当該コネクタ
のそれぞれのピンは、当該コネクタがマウントされてい
る固定回路基板、すなわち“中間面"150によって相互接
続されている。

全てのスロットが回路カードを有する必要はない。より
詳細に述べれば、第１図−第３図からわかるように、キ
ャリア11は、（ａ）16枚の正面回路カード100-104及び1
06-116、及び、（ｂ）10枚の後部回路カード120、122-1
26、129-131及び133を有している。正面回路カードに
は、（ａ）出力２進データあるいはビットストリームを
特定の型の伝送チャネルを通じての伝送に適した信号に
変換すること、及び、（ｂ）この種の信号を当該チャネ
ルから受信し、それによって表現されたデータを回復す
ること、が可能なデータ通信ユニットを有するカードが
含まれている。この範疇に含まれる回路カードは、2.4K
b/s（キロビット毎秒）のアナログスイッチトネットワ
ークモデム102、３枚の19.2Kb/sアナログ私用回線モデ
ム103、104、106、２枚の56Kb/sデジタルモデム109、11
0（通常データサービスユニットDSUと呼称される）、9.
6Kb/sDSU111、及び9.6Kb/sアナログ私用回線モデム113
が含まれる。

正面カードの他のものは、いわゆるアプリケーションモ
ジュール、すなわちAPMであり、各々、入力及び出力ビ
ットストリームに対して、それぞれ、一方の伝送方向に
関する所定の処理アルゴリズム及び他方の伝送方向に対
する逆のアルゴリズムに従って機能する。これらは、具
体的には、スタティスティカルマルチプレクサ／デマル
チプレクサ108、エンクリプタ／デクリプタ107、11
2、、114、及びコンプレッサ／デコンプレッサ101、115
を有している。

その他の正面カードは、Ｍバスコントローラ100であ
り、以下に述べる。

後部カード120はバスターミネータカードであり、以下
に議論されるＭバスに対する電気的ターミネーションを
行なう回路を有している。その他の後部カードは、いわ
ゆるアクセスモジュールACMであり、４個以下のポート
を有している。2.4Kb/sから56Kb/sにわたる種々のビッ
トレートのデータ信号は、同期して種々のアクセスモジ
ュールのポートによってCRT端末、パーソナルコンピュ
ータ等のデータ端末装置から受信され、及びそれらに与
えられる。より詳細に述べれば、端末装置の各々−具体
的には、パーソナルコンピュータ191、192、194−から
の信号は、対応するケーブル145及びコネクタ143によっ
て、特定のアクセスモジュールの特定のポートへ導かれ
る。各々のコネクタは、オスの部分がケーブルに接着さ
れており、メスの部分がアクセスモジュールに接着され
ている。コネクタ143は、具体的には、EIA標準RS-232及
び／あるいはCCITT標準V.35に規定された標準コネクタ
である。

キャリア11は、さらに、その背面に、標準的な電話レセ
プタクル148を有している。これらのレセプタクルは、
診断及び制御情報を種々の正面回路カードへ及び当該カ
ードから導くために用いられる。

動作に関して、種々のデータ端末装置からのデータ信号
は、関連したケーブル145及びコネクタ143から、任意の
必要数（ゼロを含む）のアプリケーションモジュールを
有し、その端部にモデムあるいはDSUを有する経路上を
導かれる。データセットによって生成された出力回線信
号は、多ピン電話コネクタ161-164及び対応するケーブ
ル165-168のうちの１組によって、関連する通信チャネ
ルへ導かれる。同時に、種々の通信チャネルから受信さ
れた入力回線信号によって搬送されてきたデータ信号
は、逆の経路を通じてデータ端末装置に導かれる。

例えば、アクセスモジュール122のあるポートに対して
与えられた2.4Kb/s送信ビットストリームは、直接スイ
ッチネットワークモデム102に導かれ、逆に、モデム102
によって回復された2.4Kb/s入力ビットストリームは、
直接当該ポートへ導かれる。

第２の、より複雑な例は、第３図の点線によって図示さ
れている。この例では、アクセスモジュール133の１ポ
ートで生成された19.2Kb/sビットストリームがコンプレ
ッサ／デコンプレッサ115に導かれ、当該コンプレッサ
／デコンプレッサ9.6Kb/sの圧縮ビットストリームを生
成する。当該9.6Kb/sビットストリームはエンクリプタ
／デクリプタ114によって暗号化され、アナログ私用回
線モデム113に加えられる。当該モデムは、暗号化され
た9.6Kb/sビットストリームを表現するアナログ回線信
号を生成し、当該信号をコネクタ164及びケーブル168を
通じてアナログ私用回線に印加する。同時に、逆方向の
伝送に関して、暗号化／多重化されたビットストリーム
を表現しているアナログ回線信号がモデム113に至るア
ナログ私用回線へ、ケーブル168及びコネクタ164を通じ
て導かれる。モデム113は、受信した回線信号から、当
該信号中に埋め込まれていた、伝送されてきたデータス
トリームを回復し、当該データストリームはエンクリプ
タ／デクリプタ112によって複合化され、コンプレッサ
／デコンプレッサ115によって伸長されてアクセスモジ
ュール133へ導かれる。

第３の例として、アクセスモジュール123の１コネクタ
に与えられた4.8Kb/sビットストリームは、エンクリプ
タ107に導かれ、次いでアナログ私用回線モデム103へ導
かれる。当該モデム103においては、前記4.8Kb/sビット
ストリームは、アクセスモジュール123の他の３つのポ
ートの各々に対応する、他の３つの4.8Kb/sビットスト
リームと多重化される。その結果19.2Kb/s複合ビットス
トリームを表現している回線信号が当該アナログ私用回
線モデム103において生成され、対応するアナログ私用
回線に印加される。逆方向の伝送に関しては、４群の第
１のものが暗号化されている、個別の4.8Kb/sストリー
ムを表現しているアナログ回線信号がモデム103によっ
て回復され、４群の構成要素4.8Kb/sビットストリーム
に分割される。３群の、暗号化されていないストリーム
は、直接アクセスモジュール123の対応するポートに導
かれるが、暗号化されたストリームは、まずエンクリプ
タ／デクリプタ107に導かれ、複合化されたビットスト
リームが対応するアクセスモジュールポートに導かれ
る。（モデム103によって実行される多重化／分割は、
アクセスモジュール123内部で実行されてもよい。その
場合には、例えば、アクセスモジュール123の特定のポ
ートにおける4.8Kb/sビットストリームは、当該アクセ
スモジュールからエンクリプタ／デクリプタ107へ導か
れ、その後、他の３群のビットストリームと多重化する
ためにアクセスモジュール123へ返送される。結果とし
て生じた19.2Kb/sストリームがモデム103に導かれ
る。）キャリア15、16は、具体的にはキャリア11と同一である
が、各々のキャリアは、総じて151、161として示されて
いるように、データセット、アプリケーションモジュー
ル及びアクセスモジュールよりなる相異なった配置を取
付けるように設定されている。コネクタ143の個々のも
のから、及び個々のものへのデータ経路が、３つのキャ
リア11、15、16いずれにおいてもアプリケーションモジ
ュール及びモデム及び／又はDSUを有することが可能で
あることが望ましい。

キャリア18は、具体的には、他のものと若干相異なった
デザインであり、実際に相異なった機能を実行する。よ
り詳細に述べれば、キャリア18は、いわゆるダイアルバ
ックアップユニット181を含む回路カードを受容するよ
うにされている。例えば、アナログ私用回線モデムに対
する回線信号を伝播する、ケーブル165-168内のリード
線は、当該ダイアルバックアップユニット及びリード線
183によって電話ネットワークに接続されており、モデ
ムに係る私用回線が故障すなわち利用不能の場合に、バ
ックアップ接続が当該転換された電話ネットワークを通
じて行なわれるようになっている。

本発明に従い、種々のデバイス、すなわちアクセスモジ
ュール、アプリケーションモジュール、及びモデムとDS
U、間の通信は、具体的には時分割多重化（TDM）通信手
段、例えばバス300（以下、Ｍバスと呼称される）を用
いて実行される。

あらゆるTDMバス配置におけるのと同様、Ｍバス300を通
じて通信するデバイスは、１つあるいはそれ以上の時間
スロットに割当てられる。特定の時間スロットの発生
は、当該具体例においては、当該目的のために与えられ
たＭバスアドレスリードの一群上の、関連する時間スロ
ットアドレスすなわちTSAの出現によって知らされる。
当該バス上で通信を行なうデバイスは、これらのアドレ
スリードをモニターし、それらの割当てられた時間スロ
ットのアドレスを認識してデータ出力のためにバスをア
クセスすることが可能となる。

Ｍバス300の動作は、前述のように、キャリア11内の正
面回路カードであるＭバスコントローラ100によって管
理されている。Ｍバスコントローラ100は、人間のユー
ザからの−Ｍバスコントローラフロントパネル（図示せ
ず）であるいはネットワーク管理デバイス（図示せず）
によって入力される−所定のデータフロー経路の各々、
すなわち、ある特定のアクセスモジュールから特定の
（もしあれば）アプリケーションモジュールを経て最終
的に特定のモデムあるいはDSUへ、を規定する情報を受
信する。当該情報に応じて、コントローラ100はデータ
フローに係る全てのデバイスに時間スロットを割り当て
る。

第３図に示されているように、当該具体例においては、
Ｍバス300はキャリア11、15、16の各々に亘るように形
成されており、Ｍバスコントローラ100は当該Ｍバスを
３個のキャリア全てに亘って管理している。あるいは、
個別のＭバスコントローラが各キャリアの最左端スロッ
トに設置され、対応するキャリア内のＭバスを管理する
ために用いられる。Ｍバスコントローラ100は３個のキ
ャリア全てに亘るＭバスを管理するために用いられる
が、例えばキャリア15内のＭバスコントローラは、バッ
クアップとして機能する。

各々の時間スロットは、特定のビットストリームのみに
関連している。それゆえ、例えば、相異なった時間スロ
ットは、各々のアクセスモジュールの各“現時点で使用
中”のポートに割当てられる。モデム及びDSUも複数個
のポートを有し、相異なった時間スロットがこれらのポ
ートの“現時点で使用中”のものにも同様に割当てられ
る。（例えば、当該具体例においては、モデムは、８群
までの相異なったビットストリームを多重化できる。）
アプリケーションモジュールも複数のポート−実際には
最大32個である−を有し、一般に、以下に記述されてい
るように、各ポートに対して２つの時間スロットが割当
てられる。よって、キャリア11、15、16のいずれかある
いは複数を通じての特定のデータフローの設定において
は、ユーザは、種々のアクセスモジュールからポートを
選択し、個別のビットストリームを１つあるいは複数の
アプリケーションモジュールの希望のポートへ導き、そ
の結果生じたビットストリームをモデムあるいはDSUの
希望するポートへ導く自由度を完全に決定しておかなけ
ればならない。

第３図に示されているように、Ｍバス300は、２組の多
線デュープレックスデータ経路、受信経路RB及び送信経
路SB、を有している。これらの経路は、Ｍバスコントロ
ーラ及びＭバス上で通信を行なう種々のデバイス間の情
報伝達に用いられる。例えば、通常のデータ転送におい
ては、これらの経路は、コネクタ143を介して、一端の
データ端末装置と他端のモデム及びDSUとの間で伝達さ
れる必要があるEIA信号を伝達する。これらの信号に
は、例えば、送出データ（SD）及び受信データ（RD）線
上のいわゆる顧客データ、送出要求（RTS）、送出クリ
ア（CTS）、データセットレディ（DSR）等が含まれる。

Ｍバスは、さらに、時間スロットアドレスフィールドリ
ードTSA、TYPEと名付けられたＭバスオペレーションフ
ィールドリード、及び種々の制御及びタイミングリード
（図示せず）を含んでいる。一般に、単一の時間スロッ
トは、現時点で用いられている各アクセスモジュールポ
ート及びモデムポートとDSUポートに割当てられる。情
報伝達を実行するためには、アクセスモジュールのポー
トは、割当てられた時間スロット間に、情報を送出経路
SB上に書出し、同時に受信経路RBから情報を取り込む。
これは、ネットワーク側時間スロットと呼称される。逆
に、データセットは、それらの種々のポートに割当てら
れた時間スロット間に、情報を受信経路RB上に書出し、
送出経路SB上の情報を取り込む。このことは、ユーザ側
時間スロットと呼称される。（通常のデータ転送以外の
機能、例えば、以下に記述されるような“限定オプショ
ン表示”機能あるいは維持機能が実行される場合には、
経路RB及びSB上のデータフローは、当該機能によって要
求される方向となる。）さらに、ネットワーク側及びユ
ーザ側時間スロットは、一般には、各アプリケーション
モジュールの各ポートに対して割当てられる。

上述のことは、第４図を参照することによって、より明
瞭に理解されうる。第４図は、アクセスモジュール122
のポート、エンクリプタ／デクリプタアプリケーション
モジュール107、及びモデム102のポート間での具体的な
論理接続を示したものである。ネットワーク側時間スロ
ットの間に、アクセスモジュール122は、その入力に現
れる出力情報を送出経路SBに書出し、同時に、受信経路
RBから入力情報を取込む。しかしながら当該同一時間ス
ロットは、エンクリプタ／デクリプタ107側から見れば
ユーザ側時間スロットである。なぜなら、エンクリプタ
／デクリプタ107は、同時に送出経路SB上の情報を取り
込み、受信経路RB上に情報を書出すからである。ネット
ワーク側及びユーザ側時間スロットの逆の関係は、エン
クリプタ／デクリプタ107とモデム102との間の通信に関
しても得られる。

ＭバスリードTSAは、さらに、Ｍバス300の時間スロット
を識別するアドレスを伝達する。より詳細に述べれば、
各時間スロットに対して、各々相異なったアドレスが割
当てられている。Ｍバスに接続されたポートは、（ａ）
当該ポートに対して割当てられた時間スロットアドレス
及び／あるいは（ｂ）キャリア内の当該ロケーションに
関連したデフォルトアドレス、に対するTSAリードバス
をモニターする。このような時間スロットあるいはデフ
ォルトアドレスが現れると、当該ポートは、アドレスと
同時にＭバスコントローラ100のTYPEリードによって与
えられたコードにより規定された機能を実行する。起動
された機能がバスを通じての情報伝送を要求する場合に
は、この種の情報が経路RB及びSBの一方あるいは双方を
通じて伝達される。具体的には５本のTYPEリードがあ
り、最大32の機能コードがサポートされうる。例えば、
Ｍバスノーマルサイクルと呼称される機能に対応するコ
ード00001は、第４図に関して議論されたように、Ｍバ
ス上の通信機器間での情報伝送を実行する。別な例とし
て、コード00100、00101は、特定の時間スロットアドレ
スが特定のデバイスに対して割当てられるべき場合に用
いられる。ここで、当該アドレスは、経路RB及びSBを介
して当該デバイスによって識別される。

さらに、別なコード対01000、01001は、アドレス指定さ
れたポートに、経路RB及び／あるいはSBを通じて、当該
ポートが属している型（アクセスモジュール、アプリケ
ーションモジュール、モデム又はDSU）及び当該ポート
が動作するデータ速度に関する情報を伝達させる。32の
機能コードの完全なリストは、以下に議論される第III
表に示されている。

Ｍバスに接続された種々のデバイス101、102、…、133
は、対応するＭバスインターフェース201、202、…、23
3を有している。当該インターフェース回路は、例えばT
YPEコード及びアドレスを識別し、Ｍバス上へのデータ
書出し及びＭバス上からのデータ取り込みを行なう直截
的な回路よりなる。

代表的な従来技術に係るTDM装置の中心は、所定の数の
時間スロットに分割される“フレーム”の概念である。
フレームは、所定の固定持続時間を有している。よっ
て、各時間スロットは、本明細書において、“フレーム
レート”と呼称される、固定された周期、すなわちレー
ト、で反復さる。例えば、フレームが125マイクロ秒の
持続時間を有する場合には、各時間スロットは、1/125
×10^-6秒＝8kHzの周期で反復される。Ｍバス上で通信す
るデバイスは、各々、１つあるいは複数の時間スロット
に割当てられており、対応する時間スロットが発生する
と、当該デバイスは、バス上にデータを書出す及び／あ
るいはバス上のデータを取り込むことが可能となる。

TDMバス上で通信するデバイスが、当該バスを、当該フ
レームレート整数倍のレートでアクセスすることを必要
とする−によって、各々のバスアクセスレートは、他の
全てのものの整数倍あるいは約数となっている−場合に
は、特定のデバイスに対する時間スロットの割当て及び
当該バスを介しての実際のデータ通信は直截的である。
例えば、当該バスを8kHzのレートでアクセスすることを
必要とするデバイスには、当該バス上の特定の１時間ス
ロットが割当てられる。さらに、当該バスを例えば16kH
zのレートでアクセスすることを必要とするデバイスに
は、特定の２スロットが割当てられる等である。実際、
当該バスをフレームレートのある約数となるレートで、
例えば2kHzでアクセスすることを必要とするデバイス
も、当該デバイスに対して１タイムスロットを割当て、
当該タイムスロットを必要とするように、例えば、2kHz
の場合には、４フレーム毎に１フレーム、使用させるこ
とによって、適応させられうる。この種のデバイスに１
タイムスロットを時分割使用させることも可能であり、
バス能力が最大限に活用されることになる。

しかしながら、当該バスが、一方が他方の整数倍でな
い、例えば9.6Kb/sと64Kb/sのようなレートが少なくと
も一対存在することになるようなバスアクセスレートを
有するデバイスを適応させる必要がある場合に問題が生
ずる。この状況を適応させる一方法は、１つあるいは複
数のデバイスを、当該デバイスがそれ自体に係るデータ
をあらかじめ規定された量のデータが蓄積されるまで蓄
積し続けることになる、非同期モードで動作させるよう
にすることである。蓄積されたデータは、当該デバイス
に対して割当てられたタイムスロットが次に発生した時
点で当該バスに対して与えられる。例えば8kHzバス上
の、9.6Kb/sでデータを書出すことを必要とするデバイ
スには、単一のタイムスロットが割当てられ、自らのデ
ータを８ビットのブロックとして蓄積することが要求さ
れる。当該ブロックは、各々、割当てられたタイムスロ
ットが次に発生した時点でバス上に書出される。

この問題に対する別な方法も既知である。しかしなが
ら、それら全てに共通なのは、データが非同期で通信さ
れるということである。よって、このために、例えば、
フェーズ・ロックト・ループ（PLL）あるいは他の回路
方式を用いるデータに対するクロック信号を再生するた
めに、データの受容装置が必要となる。不利なことに、
この種の回路は比較的高価である。さらに、既知の方法
は、当該バスの能力を浪費している。なぜなら、用いら
れた方法に依存するが、割当てられた時間スロットは、
（ａ）冗長な情報あるいは（ｂ）無情報を、大部分では
ないにせよ、多くのフレームの間伝達することになるか
らである。

従来技術に係るTDM装置の、上述の、及び他の制限は、
（ａ）双方とも、一方のレートが他方の整数倍ではない
ような、少なくとも一対のレートが存在する場合であっ
ても、あらゆる種類の必要とされる混合バスアクセスレ
ートで動作するデバイスに対して時間スロットを割当て
ること、及び、（ｂ）各デバイスに対して割当てられた
時間スロットを、当該デバイスが正に必要とするアクセ
スレートで発生させること、が可能なTDM装置によって
克服される。よって、有利なことに、データが当該バス
を同期して通過することになる。さらに、バスの能力が
より効率的に用いられる。

より詳細に述べれば、第１図−第３図のシステムは、以
下に示すバスアクセスレートをサポートしている:120
0、2400、4800、9600、12,000、14,000、16,000、16,80
0、19,200、56,000、64,000（バスアクセス／秒で表示
されている）。本発明のTDMバスは有利に用いられる。
なぜなら、これらのレートによる多くのレート対、例え
ば4800と56,000、に対して、一方は他方の整数倍でない
からである。

前述のTDM法の中心をなすのは、TDM“フレーム”の概念
の再定義である。第５図の単純化された例によって示さ
れているように、本発明に係る装置におけるTDMフレー
ムは、“アクセスピリオド”と呼称されるものの連続よ
り成り立っている。一般に、各時間スロットは、対応す
るデバイスのバスアクセスレートで、フレーム全体を通
じて一定間隔で配置された、“ウォークタイム”と呼称
される複数個のアクセスピリオドにおいて繰り返され、
時間スロットに対するアクセスピリオド割当てのパター
ンは、連続したフレームの各々において反復される。よ
って、特定の時間スロット、最終的には特定のデバイス
に対して、個々のフレームに関するアクセスピリオドよ
りなる組及び当該フレームに引続いたフレームにおけ
る、対応するアクセスピリオドの組が存在する。この様
子は、第５図において、“A"及び“B"と名付けられた２
時間スロットに対して示されている。時間スロット“A"
は、各フレームにおける第３、第17及び第31アクセスピ
リオドにおいて発生し、一方時間スロット“B"は、各フ
レームの第４、第10、第16、第22、第28、第34、第40ア
クセスピリオドにおいて発生することに留意されたい。

本発明に係る型のTDM装置を設計する際に選択されなけ
ればならないこの重要なパラメータの１つは、アクセス
ピリオド発生レートである。このパラメータは、ウォー
クタイム−アクセスピリオドレートのバスアクセスレー
トに対する比で与えられる−が、各々の希望されている
バスアクセスレートに対するアクセスピリオドの数のあ
る整数倍であることが保証されるように選択される。よ
って、第５図の例においては、時間スロット“A"及び
“B"に対するウォークタイムは、それぞれ、アクセスピ
リオドの14倍及び６倍である。一般の場合には、最小の
アグスピリオドレートは、希望するバスアクセスレート
の最小公倍数（LCM）を作ることによって得られる。前
述のバスアクセスレート群に対しては、LCMは2⁹×３×5
³×７＝1.344×10⁶によって与えられる。このことは第
１表により確かめられる。

このアクセスピリオドは、素因数が２×ｗ×3^X×5^Y×7^Z
（但し、Ｗ≦９、Ｘ≦１、Ｙ≦３、Ｚ≦１）であるよう
なバスアクセスレートをサポートする。

加えて、最小アクセスピリオドレートと全ての整数、Ｎ
＝１、２、３、…倍もアクセスレートとして用いられう
る；最小アクセスピリオドレートをＮ倍することは、あ
る時間スロットの各々の発生の間にＮ倍のアクセスピリ
オドレートが存在することを意味する。

しかしながら、有利なことには、アクセスピリオドレー
トをＮ倍することは、あるフレームにおけるアクセスピ
リオド数をＮ倍に増加させ、それによって、当該バスが
約Ｎ倍のデバイスを適応させることが可能となる（種々
のバスアクセスレートで動作するデバイス数の比を同一
と仮定した場合）。当該具体例においては、特に、Ｎ＝
２である。よって、アクセスピリオドレートは、2.688M
Hzである。

（実際的な関心を引くような問題ではないが、希望する
バスアクセスレートの最大公約数が１である場合、最小
バスアクセスレートとして用いられるLCMは、全てのバ
スアクセスレートを、まず、ある係数、例えば２、でス
ケーリングした後に得た最小公倍数である。よって、希
望するアクセスレートが３及び７バスアクセス／秒の場
合には、最小アクセスピリオドレートを達成するために
用いられるLCMは、６、14のLCMであり、２×３×７＝42
となる。事実、これに基づいて第５図の例が示されてい
る。）本発明に係るTDM装置を設計する際に選択されなければ
ならない別の重要なパラメータは、本明細書においてフ
レーム長Ｆと呼称されている、各フレームを構成してい
るアクセスピリオドの総数である。詳細に述べれば、フ
レーム長Ｆは、２つの基準が充足されることが保障され
るように選択される。第１の基準は、サポートされるア
クセスレートの各々に対して、アクセスピリオド間の正
常間隔がフレーム間の境界を越えて次フレームに亘って
いることである。すなわち、１フレームに於ける個別の
組の間隔及び次のフレームにおける対応する組の間隔
が、当該個別の組に関連するウォークタイムと等しい。
第２の基準は、サポートされたバスアクセスレートの可
能な対の各々に対して、アクセスピリオドの組を時間ス
ロットに対して、割当てられたアクセスピリオドが相互
に排他的であるように、割当てることが可能であること
である。（反例として、２種のバスアクセスレート３及
び７バスアクセス／秒の場合に対しては、長さ21のフレ
ームは、第１の基準を充足するが、第２のものは充足し
ないことに留意されたい。すなわち、21アクセスピリオ
ドよりなるフレームのアクセスピリオドの組を、フレー
ム中のアクセスピリオドの１つを双方の時間スロットに
対して割当てることなしに、前記２種のレートで時間ス
ロットに割当てる方法は存在しない、ということであ
る。）フレーム長Ｆの値は、希望するバスアクセスレートの各
々に関連したウォークタイム（アクセスピリオドで表わ
されたもの）の最小公倍数（LCM）を作ることによって
得られる。よって、前述の基準（ａ）は保証される。な
ぜなら、フレーム長Ｆは全てのウォークタイムで正確に
割切れるからである。さらにフレーム長Ｆをウォークタ
イムのLCMとすることが、前述の基準（ｂ）を保証する
ことが以下により適切なポイントで示されている。

第５図の例に対するフレーム長Ｆを決定に関しては３バ
スアクセス／秒及び、７バスアクセス／秒のバスアクセ
スレートに対するウォークタイムは、それぞれ42/3＝1
4、42/7＝６である。これらのウォークタイムのLCMはや
はり42である。よって、第５図より判るように、各フレ
ームは42のアクセスピリオドを含んでいる。しかしなが
ら、一般には、フレーム長Ｆと最小バスアクセスレート
は等しくない。

第II表は、第１図から第３図の具体例において、仮定さ
れたデバイスの組によって用いられるバスアクセスレー
ト群に対するフレーム長Ｆがいかにして得られるかを示
している。

第II表よりわかるように、Ｍバス300は、各バスアクセ
ス間の単一ビットスリームの伝達のみに制限されている
のではない。むしろ、各バスアクセス間に1-4データビ
ットの全てからの一定数を伝達することが可能である。
よって、19.2Kb/sのデータレートは、具体的には9600バ
スアクセス／秒の時間スロットを用い、アクセス毎に２
ビットを伝達することによって実現される。

このことは、２ビット潜伏（2-bit-latency）と呼称さ
れる。

加えて、1.2Kb/sのデータレートは、具体的には、4800
バスアクセス／秒の時間スロットを用い、各ビットを４
つの連続する時間スロット発生において反復することに
よって実現される。これは1/4ビット潜伏と呼称され
る。

ウォークタイムのスケーリングを実行し、その結果得ら
れる素数のLCMをとることによって、フレーム長Ｆは、
第II表より明らかなように、Ｆ＝2⁶×３×５×７＝6720アクセスピリオド／フレーム
で与えられる。

ひとたび、（ａ）アクセスピリオドが反復されるレー
ト、（ｂ）各フレームにおけるアクセスピリオド数が設
定されると、各々相異なったレートで通信を行なうデバ
イス数と、それらのデバイスによって要求されるバスア
クセスレートを考慮しながら、アクセスピリオドの組
を、次フレームに亘る各時間スロット発生に対して割当
てることによって時間スロットを“インストール”する
という仕事が残る。当然この割当ては、各アクセスピリ
オドが２つ以上の時間スロットに割当てられることがな
いことを保証するように実行されなければならない。
（どのように問題が生ずるかを見るには、第５図の時間
スロット“B"が１ピリオド分“右”にずれた場合、フレ
ーム内の第３番目の時間スロット“B"の発生が、第２番
目の時間スロット“A"の発生と抵触する、ということを
考えれば良い。）第１時間スロットが、フレーム内のある選択されたアク
セスピリオドより開始されるようにインストールされる
と、その他の各時間スロットのインストレーションが以
下のように実行される：（ａ）まだ割当てられていないアクセスピリオドを、イ
ンストールされるべき時間スロットの第１発生位置とし
て、選択する；（ｂ）前記アクセスピリオドより開始する時間スロット
をインストールすることが、既にインストールされた他
のあらゆる時間スロットと、当該フレーム内で抵触する
か否かを決定する；（ｃ）前述のように抵触する場合には、相異なる、まだ
割当てられていないアクセスピリオドを、インストール
されるべき時間スロットの第１発生位置として、用いて
当該プロセスを再び開始する；（ｄ）抵触しない場合には、新たな時間スロットをイン
ストールする。有利なことには、本発明によれば、２つ
の時間スロットが抵触するか否かを決定する前記プロセ
ス（前記ステップ（ｂ））が、当該問題を線型ディオフ
ァントス方程式としてモデル化し、その解を識別するた
めに公知のまだ割当てられていないアクセスピリオド
を、インストールされるべき時間スロットの第１発生位
置として用いることによって実行されうることが見出さ
れている。

具体的に述べれば、それぞれウォークタイムW₁、W₂を有
する２つの時間スロットが与えられると、線型ディオフ
ァントス方程式 λ×W₂＝μ×W₁＋ｋ（１）に、λ及びμに対する０からＦの範囲内の整数解が存在
する場合には、フレーム内で少なくとも一ケ所抵触する
場所があることが示される。ここで、ｋは、第１時間ス
ロットの発生と第２時間スロットの発生の間の、アクセ
スピリオド数で数えた間隔である。よって、当該方程式
に解が存在する場合には、双方の時間スロットを適応さ
せるためには、一方の時間スロットが、別な開始点−０
からＦの範囲内のλ及びμに対する整数解が存在しない
点−にインストールされなければならない。有利なこと
には、（１）式が実際、与えられたW₁、W₂及びｋの値に
対して、λ及びμに対する０からＦの範囲内の整数解が
存在するか否かを決定する作業は、整数論に係る、この
型の方程式がλ及びμに対する整数解を持つのは、W₁及
びW₂の最大公約数（GCD）がｋを正確に割り切る場合の
みであるという補題を用いて非常に容易に実行されう
る。よって、より望ましい具体例においては、解が存在
するか否かを決定する作業は、W₁及びW₂のGCDを得て、
ｋ現時点での値が当該GCDで割り切れるか否かを決定す
る、という容易にインプリメントされうる段階よりな
る。以下、前述のようにフレーム長Ｆをウォークタイム
の最小公倍数となるように選択することが、サポートさ
れた２種のバスアクセスレートの可能な組み合わせの各
々に対して、時間スロットを、当該時間スロットに対し
て割当てられたアクセスピリオドが相互に排他的である
ようにインストールすることが可能であるということを
保証する、ということが示される。詳細に述べれば、前
述の補題を、ウォークタイムW₁及びW₂が互いに素である
場合のみ、ディオファントス方程式に整数解が存在する
（よって、フレーム内で抵触が起こる）、というように
言い換えることも可能である。しかしながら、既に議論
されるように、フレーム長Ｆはウォークタイムの素因数
係数の最小公倍数であるように選択されているため、W₁
及びW₂はそのGCDとして１以外の数を有し、当該GCDが割
り切ることができない値ｋを常に見出すことが可能であ
るゆえ、全てのウォークタイム対が適応されうる。前述
のように、Ｍバス300の動作はＭバスコントローラ100に
よって管理されており、以下にその全体としての動作が
記述される。

まず、電源が投入されると、Ｍバスコントローラ100
は、２つの基本的な初期動作を行なう。その第１は、ル
ーチン形式のハードウェアチェックを行なうことであ
る。他の動作は、現時点でキャリア内に保持されている
デバイスの明細を作ることである。このことは、各々が
特定のキャリア内の特定のスロットに対する特定のポー
ト番号を唯１つだけ識別するデフォールトアドレスの組
を巡回させ、以下に記述されるTYPEコード01000、01001
を用いて、各ポート毎にその属するデバイス型式（アク
セスモジュール、アプリケーションモジュール、あるい
はデータセット）及びポートデータレートを決定するこ
とにより実現される。

前記２種類の初期動作を実行すると、Ｍバスコントロー
ラは希望するデータフロー及びそれに関する属性に関す
るユーザからの指示を持つ。当該属性に関する指示は、
例えば、特定のモデム又はDSUが内部あるいは外部タイ
ミングのいずれを用いるか；時間スロット発生毎に伝達
されるべきビット数（潜伏）；“フロッキング”と呼称
される、種々のEIAリードの反転が希望されているか否
か；あるいは、当該デバイスが、デジタルブリッジの一
部であるか；等を含んでいる。この種の全ての情報を受
信した後、Ｍバスコントローラは、現時点で利用中の全
てのポートに対して時間スロットをインストールする。
より詳細に述べれば、時間スロットのインストールに
は、（ａ）当該時間スロットに対して割当てられるべき
等間隔に配置されたアクセスピリオドの組を識別する段
階、（ｂ）Ｍバス上の、当該時間スロットに対する時間
スロットアドレスとして用いられうる２進数を選択する
段階、及び（ｃ）選択された時間スロットアドレスを考
慮中のポートへ伝達し、当該ポートに対して割当てられ
た時間スロットアドレスを知らせる段階、を含んでい
る。時間スロットがインストールされると、Ｍバスコン
トローラは、時間スロットを実際に時間スロットアドレ
スをＭバスコントローラへ出力することによって活性化
し、それによって、当該時間スロットに対して割当てら
れたデバイスが、当該Ｍバス上で通信可能となる。

現時点で利用される全てのポートに対する時間スロット
のインストールが終了すると、Ｍバスコントローラは背
景モードに入る。当該モードにおいては、当該コントロ
ーラは、周期的にデバイスの明細表をチェックして、回
路カードが除去されたあるいは新たなカードが挿入され
た場合にユーザに対して報告し、周期的に種々の完全性
チェックを行なう。加えて、Ｍバスコントローラは、ユ
ーザによって入力された、例えば、新たなデータフロー
経路を設定する、あるいは元の経路を遮断するといった
指示に対して応答可能な情報でいつづける。これらの機
能は、本質的に新たな時間スロットのインストール及び
既存のものの廃棄を含んでいる。

第６図の流れ図は、ある特定のデバイス（“新たなデバ
イス”と呼称される）に時間スロット（“新たな時間ス
ロット”と呼称される）をインストールする際にＭバス
コントローラ300によって実行される手続きを示してい
る。

第６図の手続きは、ブロック804で開始され、変数Λが
新たなデバイスに対するウォークタイムに設定される。
その後、変数LOC及びＫは806でクリアされる。変数LOC
は、０から6719の間の値を取りうる数であり、インスト
ールされつつある時間スロットの第１アクセスピリオド
として現時点で考慮中のアクセスピリオドのフレーム内
での順位、すなわち“フレームロケーション”、を識別
している。当該アクセスピリオドは、簡潔に、“アクセ
スピリオドLOC"と呼称される。変数Ｋも０から6719の間
の値を取りうる数であり、インストールされつつある時
間スロットに係る抵触を現時点で調べられつつあるアク
セスピリオドのフレームロケーションを識別している。
当該アクセスピリオドは、簡潔に、“アクセスピリオド
“K"と呼称される。

その後、第６図の手続きは、ブロック807で開始される
ループに入る。当該ループにおいては、アクセスピリオ
ドLOCが既に他の時間スロットに割当てられているか否
かが決定される。既に割当てられている場合には、ブロ
ック808でLOCが１だけ増加させられ、その後ブロック81
4で6720と比較される。現在LOCが6720と等しい場合に
は、当該フレームの6720個のアクセスピリオドの全てが
既に考慮され、新たな時間スロットの第１アクセスピリ
オドとして使用可能なものは１つも見出されなかったこ
とを意味する。この場合には、当該手続きは、時間スロ
ットのインストールをなすことなく、ブロック817にお
いて終了する。LOCが6720と等しくない場合には、ブロ
ック807で再びループに入る。

未だ割当てられていないアクセスピリオドが見出される
と、当該手続きは、ブロック810より開始されるように
内側のループに入る。当該ループにおいては、アクセス
ピリオドLOCより開始されるようにインストールされた
場合、新たな時間スロットがアクセスピリオドＫと抵触
するか否かが決定さる。抵触が起こらないことを即時に
決定するための条件が３つ存在する。その第１は、ブロ
ック810で考慮される、Ｋ＝LOCである。なぜなら、アク
セスピリオドは自分自身と抵触し得ないからである。ブ
ロック815で考慮される第２の条件は、アクセスピリオ
ドＫが未だあらゆる時間スロットに対して割当てられて
いないことである。ブロック819で考慮される第３の条
件は、アクセスピリオドＫが別な時間スロットに対して
割当てられているが、直前のループ通過の際に、当該別
の時間スロットに割当てられた別のアクセスピリオドと
抵触しないため、抵触は起こらないと決定されているこ
とである。これらいずれの場合においても、ブロック82
7でＫが１だけ増加させられ、ブロック830で6720と比較
される。

ここで、Ｋが現在6720と等しくないと仮定する。このこ
とは、当該フレーム内の6720個のアクセスピリオドの全
てがアクセスピリオドLOCと抵触しうるものとして考慮
されてしまったのではないことを意味し、当該手続きは
ブロック810へ戻って（Ｋ＋１）番目のアクセスピリオ
ドとの抵触の可能性を考慮する。

ブロック810、815あるいは819において考慮されるテス
トのいずれもが抵触が起こらない状況であることを示し
ていない場合は、アクセスピリオドＫが、アクセスピリ
オドLOCに対する抵触をチェックされていない時間スロ
ットに割当てられていることを意味している。この場合
には、当該手続きは、ブロック819からブロック823、82
4へと進行する。ブロック823においては、変数Ｍが、ア
クセスピリオドＫが割当てられた時間スロットに対する
ウォークタイムに設定される。前述の補題に従って、ブ
ロック824において、Λ及びΜの最大公約数（GCD）が、
アクセスピリオドLOCとＫとの間隔|LOC-K|を割り切れる
か否かが決定される。

当該GCDが|LOC-K|を割り切れない場合には、抵触は起こ
らず、この場合には、ブロック827でＫが１だけ増加さ
せられ、ブロック810へ戻って（Ｋ＋１）番目のアクセ
スピリオドとの起こりうる抵触について考慮されるる。
逆に、ブロック824における決定で抵触が生ずることが
示された場合には、アクセスピリオドLOCから開始する
新たな時間スロットはインストールされ得ない。この場
合には、当該手続きは、ブロック826、828へ進み、LOC
が１だけ増加させられ、Ｋが０にリセットされる。その
後、LOCは、ブロック831において、6720と比較される。
ブロック814におけるテストと同様、LOCが現時点での67
20に等しい場合には、当該フレーム6720個のアクセスピ
リオド全てが考慮され、新たな時間スロットの第１アク
セスピリオドとして用いられうるものが存在しないこと
を意味する。この場合には、当該手続きはブロック834
で、時間スロットの割当てがなされずに終了する。LOC
が6720と等しくない場合には、ブロック807から再びル
ープに入る。

ブロック830に戻って、Ｋが6720に等しいと見出された
と仮定する。このことは、アクセスピリオドLOCが他の
全てのアクセスピリオドに対してチェックされて、抵触
が起こらなかったことを示している。よって、当該新た
な時間スロットは、アクセスピリオドLOCから開始され
るようにインストールされうる。この場合には、当該手
続きはブロック833へ進み、指数Ｎが０にクリアされ
る。その後、ブロック833、836、839、841よりなるルー
プに入り、当該新たな時間スロットに対して割当てらる
べきアクセスピリオドのフレーム位置がＮ×ΛをLOCに
対して加えることによって計算される。ここで、Ｎは、
０から6720/Λの範囲で変化する。

第６図のて手続きは、当然、Ｍバス上でそれに対する時
間スロットがインストールさるべき各デバイスに対して
実行される。時間スロットを最大限効率的にインストー
ルするためには、56Kb/sデバイスに対する時間スロット
をまずインストールすることが望ましい。この理由は、
14,000バスアクセス／秒（潜伏を４として56Kb/s）の時
間スロットに対して割当てられた連続するアクセスピリ
オド間の８アクセスピリオド毎に、時間スロットをより
遅いレートで割当てることが、当該フレーム内でこれら
の２時間スロット間の抵触が起こる故に、不可能である
からである。例えば、4800、14,000バスアクセス／秒の
バスアクセスレートを考える。この場合のディオファン
トス方程式は、 λ×280＝μ×192＋ｋである。192と280のGCDは８であるため、λ及びμは、
８の倍数である全てのｋに対して整数解を有する。よっ
て、時間スロットをより遅い速度のデバイスにまず割当
てることは、割当てられていないアクセスピリオドが多
数存在したとしても、56Kb/sデバイスに対して時間スロ
ットをインストールすることが可能な余地がない、とい
う状況を引き起こす。（64Kb/sデバイスの場合には、抵
触は56ピリオド毎に生じないので、一般には、この様な
問題は生じない。）しかしながら、個別の56Kb/sデバイスに割当てられた時
間スロットは、互いに抵触しない。それゆえ、効率的に
時間スロット割当てを行なうためには、８アクセスピリ
オド毎に開始するようにまず56Kb/sデバイスに時間スロ
ットを割当て、その後、より遅い速度のデバイス、64Kb
/sのデバイスに時間スロットを割当てることが必要とな
る。

時間スロットがインストールされると、これらの時間ス
ロットに対して時間スロットアドレスを割当て、時間ス
ロット間に当該バスアクセスするべきデバイスに対して
当該アドレスを知らせることが必要となる。その後、時
間スロットアドレスは、前述のTYPEコード00001と共
に、当該時間スロットに対して割当てられたアクセスピ
リオドの各々の間にTSAリードに出力され、これによっ
て、デバイス間のデータ伝達が実現する。

第III表は、ＭバスのTYPEリードに出力されうる32のコ
ードを示したものであり、各々実行さるべき相異なった
機能に対応している。これらのコードの機能は、以下に
示すようなものである： “アイドル”コード00000は、あらゆるデバイスに対し
て何ら動作を起こさせない。当該コードは、電源投入手
続きの結果としてＭバス上に出力され、Ｍバスコントロ
ーラが時間スロットをインストールし、通常のデータ活
動を開始するまでＭバス上に存在する。

“Ｍバス通常サイクル”コード00001は、第４図に関し
て既に記述されたようにＭバス上で通信を行なう実体間
の情報伝達を行なわせる。

“Ｍバス完全性チェック−ネットワーク側−”コード00
010及び“Ｍバス完全性チェック−ユーザ側−”コード0
0011は、診断の目的で用いられる。これらのコマンド
は、アドレスか割当てられた実体に対して、それぞれ、
ネットワーク側及びユーザ側の所定のデータパターンの
伝達を行なう。

“時間スロット割当て−ネットワーク側−”コード0010
0及び“時間スロット割当−ユーザ側−”コード00101
は、それぞれ、ネットワーク側及びユーザ側時間スロッ
トアドレスを、当該バスを通じて通信する種々のポート
に対して割当てられるために用いられる。時間スロット
割当て機能が実行される場合には、ポートは、そのデフ
ォールトアドレスを用いてアドレス指定され、前記コー
ドに応答して、当該アドレス指定されたポートがＭバス
から、当該ポートに対して割当てられたアドレスを読み
込む。時間スロット割当てに関しては、デバイスのデフ
ォールトアドレスは、当該デバイスに対する、ユーザ側
での割当てられたアドレスとして用いられる。この方法
は、２つの利点を有している。まず、デフォールトアド
レスが再利用されない場合に比べて、アドレス空間をよ
り効率的に用いることが可能となる。加えて、当該方法
が決定論的方法である故に、Ｍバスコントローラ100が
アドレス割当てに係るデータべースを管理する必要がな
くなる。

“時間スロット修正”コード00110は、バスSB上に出力
された修正コードに従って、あるデバイスと他のデバイ
スとの間の既存の接続を修正するために、当該デバイス
に対して出力される。当該修正コードは、例えば、
（ａ）種々のEIAリードを反転することを含むいわゆる
“フロッギィング”オプションの設定；（ｂ）多点ネッ
トワークのデジタルブリッジング；及び、（ｃ）各時間
スロット発生間に伝達されるビット数、を制御する。

“維持”コード00111、10011、11001、11100、11111
は、種々の故障及びエラー条件の場合に、種々の維持機
能を実行するために用いられる。

“限定オプション表示−ネットワーク側−”コード0100
0及び“限定オプション表示−ユーザ側−”コード01001
は、アドレス指定されたデバイスに、当該デバイスの種
類、例えば、データセット、アプリケーションモジュー
ル、Ｍバスコントローラを表わす情報及びその動作レー
ト等の、デバイス独立情報をＭバス上に出力させる。ネ
ットワーク側及びユーザ側コードの双方が必要とされ
る。なぜなら、デバイスは、当該２種の相異なっ側で、
相異なったデータレートで動作することがあるからであ
る。（コンプレッサ／デコンプレッサが代表的な例であ
る。）これらのコードは、キャリア内のデバイスの明細
を確認するために、Ｍバスコントローラによって実行さ
れる、周期的な背景診断の際にも用いられうる。

“クロック位相−ネットワーク側−”コード01010は、
ユーザが要求可能な、当該システムが、Ｍバスコントロ
ーラのクロックと、データ端末装置によってアクセスモ
ジュールに与えられた送信データタイミング（いわゆる
外部タイミングモード）との間の差異を受容することを
可能とする機能を実行する。詳細に述べれば、アクセス
モジュールは、外部クロックのエッジ間のＭバスクロッ
ク周期をカウントし、当該コードがＭバス上に現れた時
点でのカウント数を報告するように配置されうる。具体
的には、初期に報告されたカウント数−RB及びSBリード
上に現れる−が当該アクセスモジュールと当該データセ
ットとの間の全ての中間モジュールによって更新し続け
られ、データセットによって最終的に受信されたカウン
トは、外部クロックの位相を当該データセットによって
再生されたクロックに正確に合わせるように用いられう
る。一般には、当該カウントは長い期間一定値にとどま
っているが、（非常に小さいのではあるが）不可避なタ
イミング差故に次第に１カウントだけずれることにな
る。この種の変化の発生は、当該データセットによっ
て、その再生したタイミングをデータ端末装置のものに
一致させるように調節させるために用いられる。

“クロック位相−ユーザ側−”コード01011は、前記の
ものと同様の機能を実行するが、データ端末装置ではな
くデータセットが送信データタイミングを与える場合
（いわゆる内部あるいはスレーブタイミングモード）に
用いられる。

“モニタ時間スロット”コード01110は、プロトコルモ
ニタアプリケーションモジュール等のデバイスに、特定
の時間スロットアドレスに対するWC及びRBリードに、い
ずれのバスをも駆動することなく現れるデータをラッチ
させる。

“リード”コード01111は、マルチビットモード、すな
わち１より大きい潜伏を有するモデムと識別されたデバ
イスに対して出力され、アクセスされたデバイスに、種
々のEIAリードの状態を与えさせる。このコードが必要
とされる理由は、マルチビットモードにおいては、バス
上を伝達されるデータは、SB及びRB上の最大５本のリー
ドにエンコードされるため、Ｍバスの通常サイクルの間
は他のEIA信号に対して充分なリードが利用できないか
らである。

結果として、通常のサイクルの間は、EIAリード情報を
伝達するSB及びRBの利用が占有される。従って、この目
的のための個別のコードが用いられる。

“TSA割当てオルタネートデータイン”コード10000及び
“TSA割当てオルタネートデータアウト”コード10001
は、各ポートに“通常”及び“オルタネート”時間スロ
ットアドレスを認識させることによって、利用可能なTS
Aアドレス空間を倍増するために用いられる。

“Ｍバスオルタネートサイクル”コード10010は、それ
がアドレス指定されているデバイスのオルタネート時間
スロットアドレスを示す点を除いて、コード00001と同
様に用いられる。

“クロック周波数−ネットワーク側−”コード10100
は、“クロック位相−ネットワーク側−”コードと共に
用いられ、多部クロックエッジ間のＭバスクロック期間
数を通過することを許可する。

“クロック周波数−ユーザ側−”コード10101は、モデ
ムによって導入されたクロックのエッジ間のＭバスクロ
ック期間数に関して同様の機能を実行する。

“配置オプション表示”コード10110は、デバイスがデ
バイス相互に、例えば、コンプレッサ／デコンプレッサ
等の特定のデバイスの型等のデバイスに依存した配置情
報を通過させる。

“リセット”コード11011は、あるデバイスのそのデフ
ォルト時間スロットアドレスによってアドレス指定され
たポートを、当該デフォルトアドレスのみに応答させ、
時間スロットアドレスの全ての属性をデフォルト値に戻
させる。

２種類のTYPEコード00001、10010は、常にインストール
された時間スロットに関して、すなわち、フレーム全体
を通して等間隔に配置された点で反復して用いられる。
TYPEコードの他のものは、その性質から、この種の用法
にはなじまない。むしろ、これらのコードは、特定のデ
バイスに対して“１ショット”的に、必要に応じて割当
てられていないアクセスピリオドの間に出力される。該
当コードは、00010、00011、00100、00101、00110、001
11、01000、01001、01110、10000、10001、10011、1100
1、11010、11110、11100、11111である。その他のコー
ドは、反復的に維持機能等の機能を起動することあるい
は必要になった場合に非同期的に起動することのいずれ
が望まれているかに依存して、いずれのモードにおいて
も用いられる。

第７図は、関係したデータバス714及びアドレスバス715
を有するマイクロプロセッサ710によって制御されるＭ
バスコントローラ100のブロック図である。データ、ア
ドレスバスに接続された素子には、RAM及びROMの双方が
含まれるメモリ711;“外界”、すなわちＭバスフロント
パネル及び種々の外部診断制御システム、と通信するた
めに用いられるUARTS713;Mバスステートマシン720;及
び、３群のデュアルポートメモリ731、732、734が含ま
れている。Ｍバスコントローラ100は、制御リード、デ
コーダチップ等の、マイクロコンピュータに基づく配置
において標準的な種々の素子及びリードを有している
が、そのシステム内における存在及びその理由は当業者
にとって明らかであるために、詳細については触れな
い。

ステートマシン720内では、タイミング回路721が2.688M
Hzのアクセスピリオドレートでタイミングパルスを発生
する。このタイミングパルスは、バッファ746及び種々
のＭバスクロックリード（図示せず）を介してＭバス全
体に分配される。回路721からのタイミングパルスは、
なかんずく、カウンタ725にも与えられ、当該カウンタ7
25は、０から10進法による6719の間の２進アドレスをデ
ュアルポートメモリ731の“右側”のポートのアドレス
入力に、アクセスピリオドレートで与える。メモリ731
は、6720のメモリロケーションを有しており、その各々
が、特定のバスアクセスピリオドのTDMフレーム内での
順位によって指し示されている。当該メモリは、その中
のｉ番目の位置に、２種類のデータ、すなわち、問題と
しているｉ番目のアクセスピリオドが割当てられている
あらゆる時間スロットの割り付けられたアドレス及び当
該時間スロットに関連するTYPEコード、例えば、“Ｍバ
ス通常サイクル”コード00001、“時間スロットモニ
タ”コード01110、“リード”コード01111等をストアす
るためにマイクロプロセッサ710によって“左側”のポ
ートからアクセスされる。よって、メモリ731に対して
ｉ番目のアクセスピリオドのアドレスが与えられた場
合、当該アクセスピリオドが時間スロットに対して割当
てられていると仮定すれば、関連するTYPEコード及び時
間スロットアドレスがメモリ731によってバス735上に出
力される。

特定のクロックピリオドの間にバス735上に与えられるT
SA及びTYPEコードは、その次のクロックピリオドの間に
Ｍバス上に出力される。このために、バス735上のTSAは
ラッチ741によってラッチされ、TYPEコードは、以下に
記述されているようにマルチプレクサ743を通過した
後、ラッチ744によってラッチされる。その次のクロッ
クパルスに応じて、ラッチ741、744に蓄えられたTSA及
びTYPEコードは、それぞれバッファ742及び745を介して
Ｍバス上に出力される。

第２のデュアルポートメモリ732は、2048個のメモリロ
ケーションを有し、各々、2048個の可能な時間スロット
アドレス値の対応する１つによって指示される。各ロケ
ーションには２つの１ビットフラグがストアされてお
り、その一方はいわゆる“有効”フラグＦ（０）であ
る。当該フラグは、関連する時間スロットアドレスが有
効であるか否か、すなわち、現時点で何らかのデバイス
に割当てられているか否かを示す。特定のTSAが、前述
のようにメモリ731によってバス735上に出力されると、
当該TSAはメモリ732のアドレス入力に印加され、関連す
るＦ（０）フラグ値が、プログラマブルアレイロジック
（PAL）デコーダ747に導かれる。Ｆ（０）値が、問題の
TSAが有効であることを示している場合には、PAL747は
リード753を介してマルチプレクサ743を、その“上方”
の入力を選択するように制御し、前述のように、メモリ
731によってバス735上に出力されたTYPEコードをラッチ
744にラッチさせる。他方、Ｆ（０）の値が問題となっ
ているTSAが無効であることを示している場合には、PAL
747はリード753を通じてマルチプレクサ743を、その、
“下方”の接地されている入力を選択するように制御す
る。このことにより、実際には、“アイドル”コード00
000がラッチ744にラッチされる。よって、次のバスアク
セスピリオドの間は、何の動作もなされない。

（理論的には、上述の、“有効”フラグＦ（０）の利用
によって与えられる機能は、“アイドル”コードが、割
当てられていないバスアクセスピリオドに対応する、メ
モリ731内の各ロケーションにストアされていることを
保証することによって実現される。しかしながら、この
ようなアプローチは、特定のTSAが、例えば時間スロッ
トを用いるデバイスが相異なる時間スロットに割当てら
れつつある、あるいは完全に利用されなくなりつつある
ために無効になった場合、メモリ731内の大量のメモリ
ロケーションがTYPEコードを“アイドル”に変更するた
めにアドレス指定されなければならなくなる。これは、
単一ビット、すなわちメモリ732内にストアされている
問題となっているTSAに関する“有効”フラグ、の値を
変更することを必要として、メモリ731内のこれら特定
のロケーションの内容を“ゴミ”としてそのまま残して
おくことに比べて非常に時間を浪費するオペレーション
である。

さらに、時間スロットがインストールされつつある場
合、メモリ731の大量のロケーション内に当該時間スロ
ットに対して割当てられたTSA及びTYPEコードを書き込
むことが必要であるという事実を考えてみればよい。し
かしながら、メモリ731のロケーションがカウンタ725の
出力に応じてアクセスされるスピードは、マイクロプロ
セッサ710が、メモリ731内のこれら大量のロケーション
にストアされている情報を変更しうるスピードに比べて
はるかに速い。それゆえ、問題となっているロケーショ
ンの内容を、それら全てが満たされるまでは作用させる
ことが望ましくないために、本質的な問題が生じる。
“有効”フラグの利用は、有利なことに、この問題が実
質的には生じないことを保証する。なぜなら、問題とな
っているTSAに関する“有効”フラグがセットされるま
では、当該TSAが現れる毎にＭバス上に“アイドル”コ
ードが出力されるからである。メモリ731内の全ての適
切なロケーションが満たされると、マイクロプロセッサ
710がメモリ732を“左側”のポートからアドレス指定し
て“有効”フラグ値を変更することは単純な作業であ
る。同様の考察が時間スロットがデインストールされる
場合についても当てはまる。）ここで、TYPEコードが特定のデバイスに対して、割当て
られた時間スロットによる反復的な方法ではなく、単一
の、すなわち、“ワンショット”方式で出力されること
が希望されている場合を考える。例えば、Ｍバスコント
ローラ100があるデバイスに対して、当該デバイスに対
して新たに割当てられたネットワーク側時間スロットに
対するTSAを通知する必要がある、と仮定する。

このことを実現するために、マイクロプロセッサ710
は、問題となっているデバイスのデフォルトアドレス及
び希望されているTYPEコード、すなわち“時間スロット
−ネットワーク側−”コード00100、をステートマシン7
20内のラッチ722に入力する。同時に、当該マイクロプ
ロセッサは、第３のデュアルポートメモリ734の“左
側”のポートをアクセセスして、当該デバイスのデフォ
ルトアドレスによって指定されるロケーションに実行さ
るべき機能にかかるデータ−ここでの例では、新たなTS
Aの識別−をストアする。これらの機能が実行される
と、マイクロプロセッサは、ステートマシン720内のフ
リップフロップ724をセットして、Ｍバスコントローラ
に、次に利用可能なアクセスピリオド間に希望する機能
を実行させる。

詳細に述べれば、PALデコーダ747は、メモリ732によっ
て出力される“有効”フラグＦ（０）、バス735上のTYP
Eコード及び、リード758上のフリップフロップ724の出
力をモニターする。フリップフロップ724がセットされ
て、（ａ）“有効”フラグの値が、メモリ731によって
出力されたTSAが現時点で利用されていないことを示
す、あるいは、（ｂ）当該TSAに対するTYPEコードが
“アイドル”コード00000である場合には、PALデコーダ
747は、リード740上のPALデコーダ748に対して、次のア
クセスピリオドが利用可能である、という指示を出力す
る。（フリップフロップ724がセットされた状態は、PAL
747が、既に述べたように、“有効”フラグＦ（０）に
応答して、マルチプレクサ743の“下側”の経路を選択
することをも妨げるように機能する。）次いで、PALデコーダ748は、フリップフロップ724のセ
ットされた状態及び前述した、リード740上の信号に応
答して、種々の機能を実行する。詳細に述べれば、当該
デコーダ748は、リード736を介してメモリ731を制御
し、高インピーダンス状態にして、実質的にメモリ731
をバス735から切離す；リード755によってラッチ722を
制御し、バス735上に、前記マイクロコンピュータによ
ってラッチ722内に保持されていた前記デフォールトア
ドレス及びTYPEコードを出力させる；リード756を介し
てメモリ734の読み出し／書込み入力を制御し、当該メ
モリを“読み出し”モードにする；マルチプレクサ738
を制御してその“上方”の経路を選択させ、バス735上
に出力されている前記デフォールトアドレスをメモリ73
4のアドレス入力に印加し、当該デフォールトアドレス
に係る、それまで前記マイクロプロセッサによってメモ
リ734内にストアされていたデータをメモリ734からバス
761に出力させ、ラッチ749にラッチさせる。次のバスア
クセスピリオドの間に、問題となっているデバイスのデ
フォールトアドレス、“型コード割当て−ネットワーク
−”コード00100及び割当てらるべきTSAが、対応するラ
ッチ741、744及び749から、それぞれバッファ742、745
及び750を介してＭバス上にクロックに従って出力され
る。その後、PALデコーダ748は、リード754を介してフ
リップフロップ724をリセットし、その結果生じる、フ
リップフロップの出力での変化が、割込みリード716に
よってマイクロプロセッサ710に、希望の機能が完了し
たことを示す割込みを発生する。

Ｍバスコントローラ100の別の機能の１つは、特定の時
間スロットの間にRB及びSBリードの現時点での状態をモ
ニタできることである。より詳細に述べれば、特定の時
間スロットに対してRB及びSBリードの状態をモニタする
ことが要求されている場合、マイクロプロセッサ710
は、当該時間スロットのTSAによって指し示される。メ
モリ732内のロケーションをアクセスし、当該ロケーシ
ョンにストアされている“モニタ”フラグＦ（１）をセ
ットする。その後、当該アドレスガバス735上に現れる
毎に、セットされた“モニタ”フラグがPALデコーダ748
に与えられる。次のバスアクセスピリオドにおいては、
当該デバイスに対する時間スロットが実際に発生する間
に、PALデコーダ748は、リード756上の信号によってメ
モリ734を“書込み”モードにスイッチする；マルチプ
レクサ738を制御してその“下方”の経路を選択させ、
されによって、メモリ734を、バス764を介して現時点で
Ｍバス上に出力されているアドレスで、アドレス指定す
る；及び、バッファ751に、現時点でのRB及びSBリード
の状態を、メモリ734のデータ入力に印加させるように
する。

以上の記述は、本発明を単に説明するためのものであ
る、ということに留意されたい。よって例えば、上記具
体例においては、特定の型のTDMバスが用いられていた
が、当業者は、本発明を実施するに当たって用いること
が可能な別のTDM配置を導出することが可能である。

よって、本発明の原理を具体化する特定の配置が本明細
書において記述されているが、当業者が本発明の原理を
具体化する数多くの別の配置を導出しうる、ということ
に留意されたい。

【図面の簡単な説明】

第１図は、本発明に従う、具体的には時分割多重化（TD
M）バス装置を用いて実現された埋め込み型マトリック
ススイッチを含むデータ通信装置を有する、イクイップ
メントキャビネットの正面を描いた図；第２図は、第１図のキャビネット内のイクイップメント
キャリアを後方からの透視図；第３図は、第２図のキャリアの電気的ブロック図；第４図は、TDMバスを通じて通信中の２つのデバイスの
論理的接続の一例を示す図；第５図は、TDMバス装置の動作説明に有用なグラフ；第６図は、TDMバス装置において、特定の時間スロット
に対するアクセス期間を割当てるために実行されるフロ
ージャを示す流れ図；及び第７図は、TDM装置に対するコントローラのブロック図
である。

Claims

【特許請求の範囲】

【請求項１】通信媒体と共に用いられる時分割多重化装
置において、対応するアクセスレートで前記通信媒体をアクセスする
ように適応させられた複数個のデバイス；ここで、互いに一方が他方の整数倍でないような、少な
くとも一対の前記レートが存在し、前記アクセスレートの全てのものの最小公倍数の整数倍
である、所定のアクセスピリオドで発生するアクセスピ
リオドの連続を規定する手段；ここで前記アクセスピリオドは、所定の数である、Ｆ個
のアクセスピリオドよりなるフレームにおいて発生し；前記デバイスの各々に、前記フレームの個々の１つのア
クセスピリオドの対応する組、及びそれに引続くフレー
ムにおけるアクセスピリオドは、対応するデバイスのア
クセスレートで繰り返され、各組のアクセスピリオド間
の間隔は、当該組及び対応するデバイスに関するウォー
クタイムであり、及び、前記数Ｆは、前記デバイスの全
てに関するウォークタイムの最小公倍数であり；及び、前記デバイスの各々に、前記通信媒体を、アクセスピリ
オドの対応する組の間にアクセスさせる手段；を有することを特徴とする時分割多重化装置。
【請求項２】前記デバイスの各々に対して、情報ビット
の一定数が、当該デバイスと前記通信媒体との間で、前
記フレームの連続において当該デバイスに対して割当て
られたアクセスピリオドの各々の間に伝送されることを
特徴とする請求項１記載の時分割多重化装置。
【請求項３】前記割当て手段が、アクセスピリオドの特
定の組を、前記デバイスの個別の１つに、前記特定の組
のアクセスピリオドのうちの所定の１つと、前記デバイ
スの別のものに割当てられた組の各々のアクセスピリオ
ドのうちの所定の１つとの間の間隔が、前記デバイスの
前記個別の１つに係るウォークタイム及び前記デバイス
の前記別のものの各々に係るウォークタイムの最大公約
数によって割切れない場合にのみ、割当てる手段を有す
ることを特徴とする請求項２記載の時分割多重化装置。
【請求項４】前記通信媒体に、前記デバイスの個別の１
つに対して割当てられた各アクセスピリオドの間に、当
該デバイスが割当てられたアクセスピリオド間に前記通
信媒体をアクセスする場合に実行されるべき対応する機
能を識別する複数個の信号の１つを、与える手段をさら
に、有することを特徴とする請求項３記載の時分割多重
化装置。
【請求項５】前記対応する機能が、前記通信媒体と、前
記デバイスの前記個別の１つとの間の、所定数のビット
の伝達であることを特徴とする請求項４記載の時分割多
重化装置。
【請求項６】前記デバイスに前記通信媒体をアクセスさ
せる前記手段が、前記通信媒体に対して；各前記デバイ
ス毎に、当該デバイスに対して割当てられたアクセスピ
リオドの組に対して割当てられたアドレスを与える手段
及び前記各デバイスに係る、前記通信媒体上に当該デバ
イスに対して割当てられたアドレスの組が現れた場合に
前記通信媒体をアクセスさせる手段を有することを特徴
とする請求項４記載の時分割多重化装置。
【請求項７】前記通信媒体に対して、前記デバイスのい
ずれに対しても割当てられていない前記アクセスピリオ
ドのうちの所定の１つの間に、当該所定のアクセスピリ
オドの間のみに前記デバイスのうちの所定の１つによっ
て実行さるべき機能を識別する信号を与える手段、及
び、前記所定のデバイスに前記信号に応答させて前記機
能を実行させる手段をさらに有することを特徴とする請
求項１記載の時分割多重化装置。
【請求項８】前記機能が、前記所定のデバイスによる前
記通信媒体からの、前記デバイスに対して割当てられた
アクセスピリオドの組に係るアドレスの読込みであるこ
とを特徴とする請求項７記載の時分割多重化装置。
【請求項９】前記所定のデバイスに応答させる前記手段
が、前記通信媒体に対して、前記所定のデバイスに係る
アドレスを与える手段及び前記所定のデバイスに係る、
前記アドレスを認識する手段を有することを特徴とする
請求項７記載の時分割多重化装置。
【請求項１０】バス及び当該バスを対応するバスアクセ
スレートでアクセスするように適合された複数個のデバ
イスよりなり、互いに一方が他方の倍数とはならないよ
うな前記レートが少なくとも一対存在するような型の時
分割多重化装置において用いられる方法において、全ての前記バスアクセスレートの最小公倍数の倍数であ
る所定のアクセスピリオドレートで発生するアクセスピ
リオドレートの連続を規定する段階；ここで、前記アクセスピリオドは、各々、所定の数であ
るＦ個のアクセスピリオドよりなるフレーム内で発生
し；前記デバイスの各々に、前記フレームの個々の１つのア
クセスピリオドの対応する組、及びそれに引続くフレー
ムにおけるアクセスピリオドの対応する組を割当てる段
階；ここで、各組のアクセスピリオドは、対応するデバイス
のアクセスレートで繰り返され、各組のアクセスピリオ
ド間の間隔は、当該組及び対応するデバイスに関するウ
ォークタイムであり、及び、前記数Ｆは、前記デバイス
の全てに関するウォークタイムの最小公倍数であり；及
び、前記デバイスの各々に、前記通信媒体を、アクセスピリ
オドの対応する組の間にアクセスさせる段階；よりなることを特徴とする時分割多重化方法。
【請求項１１】前記方法において、前記デバイスの各々に対して、情報ビットの一定数が、
当該デバイスと前記バスとの間で、前記フレームの連続
において当該デバイスに対して割当てられたアクセスピ
リオドの各々の間に伝送されることを特徴とする請求項
10記載の時分割多重化方法。
【請求項１２】前記割当て段階が、アクセスピリオドの
特定の組を、前記デバイスの個別の１つに、前記特定の
組のアクセスピリオドのうちの所定の１つと、前記デバ
イスの別のものに割当てられた組の各々のアクセスピリ
オドのうちの所定の１つとの間の間隔が、前記デバイス
の前記個別の１つに係るウォークタイム及び前記デバイ
スの前記別のものの各々に係るウォークタイムの最大公
約数によって割切れない場合にのみ、割当てる手段を有
することを特徴とする請求項11記載の時分割多重化方
法。
【請求項１３】前記バスに、前記デバイスの個別の１つ
に対して割当てられた各アクセスピリオドの間に、当該
デバイスが割当てられたアクセスピリオド間に前記バス
をアクセスする場合に実行されるべき対応する機能を識
別する複数個の信号の１つを、与える段階をさらに有す
ることを特徴とする請求項12記載の時分割多重化法。
【請求項１４】前記対応する機能が、前記バスと、前記
デバイスの前記個別の１つとの間の、所定数のビットの
伝達であることを特徴とする請求項13記載の時分割多重
化方法。
【請求項１５】前記デバイスの各々に前記バスをアクセ
スさせる前記段階が、前記デバイス毎に、前記バスに対して、当該デバイスに
対して割当られたアクセスピリオドの組に対して割当ら
れたアドレスを与える段階；及び、各々のデバイスに、
当該デバイスに対して割当てられた組のアドレスが前記
バス上に現れた場合に、前記バスをアクセスさせる段
階；を含むことを特徴とする請求項13記載の時分割多重化方
法。
【請求項１６】前記バスに対して、前記デバイスのいずれに対しても割当てられていない前
記アクセスピリオドのうちの所定の１つの間に、当該所
定のアクセスピリオドの間のみに前記デバイスのうちの
所定の１つによって実行さるべき機能を識別する信号を
与える段階、及び、前記所定のデバイスに前記信号に応
答させて前記機能を実行させる段階を更に有することを
特徴とする請求項10記載の時分割多重化方法。
【請求項１７】前記機能が、前記所定のデバイスによる
前記バスからの、前記デバイスに対して割当てられたア
クセスピリオドの組に係るアドレスの読込みであること
を特徴とする請求項16記載の時分割多重化方法。