JPH04211531A - データ信号の多重化方法および装置 - Google Patents
データ信号の多重化方法および装置Info
- Publication number
- JPH04211531A JPH04211531A JP3010316A JP1031691A JPH04211531A JP H04211531 A JPH04211531 A JP H04211531A JP 3010316 A JP3010316 A JP 3010316A JP 1031691 A JP1031691 A JP 1031691A JP H04211531 A JPH04211531 A JP H04211531A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- time
- input data
- capacity
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000005192 partition Methods 0.000 claims 9
- 230000001172 regenerating effect Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 230000015654 memory Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 7
- 238000013507 mapping Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 101150067286 STS1 gene Proteins 0.000 description 1
- 101100028967 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDR5 gene Proteins 0.000 description 1
- 101150027289 Ubash3b gene Proteins 0.000 description 1
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1629—Format building algorithm
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0046—User Network Interface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、時分割多重化
されたフレーム内の１つ以上の第１のデータ速度の信号
をより高い第２のデータ速度で動作する商用通信網によ
って送信するために、そのような第１のデータ速度の信
号を選択的に第２のデータ速度の信号に適合できるよう
にする処理を実施するためのプログラマブル（プログラ
ム可能な）マルチプレクサに関する。
されたフレーム内の１つ以上の第１のデータ速度の信号
をより高い第２のデータ速度で動作する商用通信網によ
って送信するために、そのような第１のデータ速度の信
号を選択的に第２のデータ速度の信号に適合できるよう
にする処理を実施するためのプログラマブル（プログラ
ム可能な）マルチプレクサに関する。
【０００２】
【従来の技術】近年、例えば、ＳＯＮＥＴ ＳＴＳ１の
５１．８４Ｍｂ／ｓおよびＳＯＮＥＴ ＳＴＳ３の１５
５．５２Ｍｂ／ｓの転送速度、１２０Ｍｂ／ｓ以上の高
品位テレビのプログラミング、およびＧｂ／ｓ以上のス
ーパーコンピュータの転送速度のような１０Ｍｂ／ｓか
ら１Ｇｂ／ｓの間のデータ速度による通信に対するかな
りの要求がある。このような用途においては、現在ある
電気通信網によってデータ・メッセージを直接送信する
ことはできない。そのような特殊化された用途のデータ
速度は、現在ある電気通信網によって使用されるデータ
速度には適合しない。従って、このような用途のデータ
・メッセージを遠隔地どうしで送信するには、それらの
遠隔地を連絡する個別の特別に設計した電気通信網を作
ることが必要になる。そのような遠隔地が、米国全土に
およぶような広範囲にわたって広がっている場合、長距
離であれ、短距離であれ、異なる特殊化された用途のそ
れぞれを支持するために施設を建設することは、開発費
ゆえに正当化されないこともある。
５１．８４Ｍｂ／ｓおよびＳＯＮＥＴ ＳＴＳ３の１５
５．５２Ｍｂ／ｓの転送速度、１２０Ｍｂ／ｓ以上の高
品位テレビのプログラミング、およびＧｂ／ｓ以上のス
ーパーコンピュータの転送速度のような１０Ｍｂ／ｓか
ら１Ｇｂ／ｓの間のデータ速度による通信に対するかな
りの要求がある。このような用途においては、現在ある
電気通信網によってデータ・メッセージを直接送信する
ことはできない。そのような特殊化された用途のデータ
速度は、現在ある電気通信網によって使用されるデータ
速度には適合しない。従って、このような用途のデータ
・メッセージを遠隔地どうしで送信するには、それらの
遠隔地を連絡する個別の特別に設計した電気通信網を作
ることが必要になる。そのような遠隔地が、米国全土に
およぶような広範囲にわたって広がっている場合、長距
離であれ、短距離であれ、異なる特殊化された用途のそ
れぞれを支持するために施設を建設することは、開発費
ゆえに正当化されないこともある。
【０００３】それに代わるもう１つの解決方法は、各用
途の基準を満たす特殊化されたデータ速度変換器を設計
することであろう。この事については、例えば１９８２
年３月３０日にエフ・フェリンガ（Ｆ．Ｆｅｌｌｉｎｇ
ｅｒ）他に発行された米国特許第４，３２２，８４４号
にある。同特許では、送受信同期化器によって、第１の
速度および第１のフォーマットを有するデータ・フレー
ムと第２の速度および第２のフォーマットを有するデー
タ・フレームとの間に双方向の速度変換を与える。この
ような同期化器では、第１フレーム期間に、第１フレー
ムのデータが第１の速度で、第２フレームのデータが第
２の速度で、第１および第２の別個のバッファ・メモリ
にそれぞれ格納され、第２フレーム期間に、データの各
フレームが他方の速度で読み出される。さらに、第２フ
レーム期間には、第３フレームのデータが第２の速度で
、第５４フレームのデータが第１の速度で第１および第
２のバッファ・メモリにそれぞれ読み込まれ、第３フレ
ーム期間に、もう一方の速度で読み出される。１９８５
年１２月１０日にエル・アール・ノビック（Ｌ．Ｒ．Ｎ
ｏｖｉｃｋ）に発行された米国特許第４，５５８，４４
５号に別の同期化器が示されている。 この特許では、交互に変化するデータ・ビットおよびデ
ータ境界ビットからなる混成データ・ストリームを付属
の速度変換器によって発生し、このような出力データ速
度に対する混成ストリームを同期化器によって増加させ
る。このような特殊化された装置は、高価であり、それ
ぞれ異なる用途に関係付けられた異なるデータ速度を変
換するには、新たな設計が必要となる。
途の基準を満たす特殊化されたデータ速度変換器を設計
することであろう。この事については、例えば１９８２
年３月３０日にエフ・フェリンガ（Ｆ．Ｆｅｌｌｉｎｇ
ｅｒ）他に発行された米国特許第４，３２２，８４４号
にある。同特許では、送受信同期化器によって、第１の
速度および第１のフォーマットを有するデータ・フレー
ムと第２の速度および第２のフォーマットを有するデー
タ・フレームとの間に双方向の速度変換を与える。この
ような同期化器では、第１フレーム期間に、第１フレー
ムのデータが第１の速度で、第２フレームのデータが第
２の速度で、第１および第２の別個のバッファ・メモリ
にそれぞれ格納され、第２フレーム期間に、データの各
フレームが他方の速度で読み出される。さらに、第２フ
レーム期間には、第３フレームのデータが第２の速度で
、第５４フレームのデータが第１の速度で第１および第
２のバッファ・メモリにそれぞれ読み込まれ、第３フレ
ーム期間に、もう一方の速度で読み出される。１９８５
年１２月１０日にエル・アール・ノビック（Ｌ．Ｒ．Ｎ
ｏｖｉｃｋ）に発行された米国特許第４，５５８，４４
５号に別の同期化器が示されている。 この特許では、交互に変化するデータ・ビットおよびデ
ータ境界ビットからなる混成データ・ストリームを付属
の速度変換器によって発生し、このような出力データ速
度に対する混成ストリームを同期化器によって増加させ
る。このような特殊化された装置は、高価であり、それ
ぞれ異なる用途に関係付けられた異なるデータ速度を変
換するには、新たな設計が必要となる。
【０００４】
【発明が解決しようとする課題】従って、従来の技術に
残された課題は、特殊化された用途においてデータ信号
を現存の電気通信網を介して経済的に送ることを可能と
する技術を提供し、もって高価な特殊化された短距離通
信網、長距離通信網、または特殊化されたデータ速度変
換器を作ることを避け、さらに、現存の通信網の未使用
の能力をさらに経済的に使用できるようにすることであ
る。
残された課題は、特殊化された用途においてデータ信号
を現存の電気通信網を介して経済的に送ることを可能と
する技術を提供し、もって高価な特殊化された短距離通
信網、長距離通信網、または特殊化されたデータ速度変
換器を作ることを避け、さらに、現存の通信網の未使用
の能力をさらに経済的に使用できるようにすることであ
る。
【０００５】
【課題を解決するための手段】従来の技術における前記
の課題は、プログラマブル・マルチプレクサに関する本
発明によって解決することができる。それぞれの到来デ
ータ速度の信号がその他の到来データ速度の信号とデー
タ速度が同じであったり違ったりする場合、本発明のプ
ログラマブル・マルチプレクサによって、１つ以上の到
来データ速度の信号の各々をより高い出力データ速度の
信号に適合させることができる。このとき、プログラマ
ブル・マルチプレクサは、そのような出力データ速度の
信号を、時分割多重（ＴＤＭ）信号のフレームに入れて
送るために、多重化する。動作について言えば、入力デ
ータ速度の各信号に対して割り当てられるべき容量タイ
ム・スロットが容量域の隣接する区分を占めるが、プロ
グラマブル・マルチプレクサは、その容量域を定義し、
さらに容量タイム・スロットを固定長の時間域デジタル
出力送信フレームへと割り当てる。この写像は、各入力
信号に関係付けられた時間域タイム・スロットがデジタ
ル出力送信フレームにおいてほぼ一様に分配されて、容
量域から時間域への写像が完了するように行われる。
の課題は、プログラマブル・マルチプレクサに関する本
発明によって解決することができる。それぞれの到来デ
ータ速度の信号がその他の到来データ速度の信号とデー
タ速度が同じであったり違ったりする場合、本発明のプ
ログラマブル・マルチプレクサによって、１つ以上の到
来データ速度の信号の各々をより高い出力データ速度の
信号に適合させることができる。このとき、プログラマ
ブル・マルチプレクサは、そのような出力データ速度の
信号を、時分割多重（ＴＤＭ）信号のフレームに入れて
送るために、多重化する。動作について言えば、入力デ
ータ速度の各信号に対して割り当てられるべき容量タイ
ム・スロットが容量域の隣接する区分を占めるが、プロ
グラマブル・マルチプレクサは、その容量域を定義し、
さらに容量タイム・スロットを固定長の時間域デジタル
出力送信フレームへと割り当てる。この写像は、各入力
信号に関係付けられた時間域タイム・スロットがデジタ
ル出力送信フレームにおいてほぼ一様に分配されて、容
量域から時間域への写像が完了するように行われる。
【０００６】その他の本発明の特徴は、添付図面を参照
しつつ以下の説明をたどる過程でさらに明かとなろう。
しつつ以下の説明をたどる過程でさらに明かとなろう。
【０００７】
【実施例】図１は、本発明による典型的な通信システム
である。送信端は、（１）送信データ・ポート部１０、
および（２）多重化部１５を備えている。送信データ・
ポート部１０は、複数Ｎ個のデータ・ポート１１１〜１
１Ｎおよび複数Ｎ個の同期化器（ＳＹＮＣ）１２１〜１
２Ｎを備え、各同期化器は、データ「ｄ」およびクロッ
ク「ｃ」を受信するためのデータ・ポート１１の１つ１
つに別々に結合されている。多重化部１５は、（ｉ）プ
ログラマブル・マルチプレクサ（ＰＭＵＸ）１６、およ
びある種の通信システムでのみ必要となるオプションの
パリティ計算器（ＰＡＲＩＴＹ）１７および符号化器（
ＣＯＤＥＲ）１８を備えている。プログラマブル・マル
チプレクサ１６は、例えばＮ個の他にＡおよびＢの入力
ポートを備えており、ＰＭＵＸ１６へのＮ個の入力ポー
トは、クロック「ｃ」信号を関係付けられた同期化器１
２に与えるとともに同期化されたデータ信号を受信する
同期化器１２の別個の１つにそれぞれ結合され、典型的
かつ追加的なＡおよびＢのポートは、詳細に後述するよ
うな所定の間接的（オーバーヘッド）信号を供給する。 多重化部１５からの多重化データ出力信号は、媒体１９
を介して、離れた位置にあり多重解除部２０を備えた受
信装置に送られる。多重解除部２０は、オプションの復
号器（ＤＥＣＯＤＥＲ）２１およびパリティ検査器（Ｐ
ＡＲＩＴＹ）２２、ならびにフィード・フォワード・フ
レーマ（ＦＲＡＭＥＲ）２４に相互接続されたプログラ
マブル・デマルチプレクサ（ＰＤＥＭＵＸ）２３を備え
ているが、復号器（ＤＥＣＯＤＥＲ）２１およびパリテ
ィ検査器（ＰＡＲＩＴＹ）２２は、送信端における符号
化器１８およびパリティ計算器１７とは逆の機能を果た
す。ＰＤＥＭＵＸ２３は、（１）媒体１９からの入力多
重化データ信号（オプションの復号器２１およびパリテ
ィ検査器２２によって処理される場合もある）を受信す
る単一の入力ポートと、（２）複数Ｎ個の出力ポートと
を備え、受信した多重化信号をデータ「ｄ」およびクロ
ック「ｃ」の別個の経路に分離するように作用する。動
作において、フレーマ（ＦＲＡＭＥＲ）２４は、典型的
な０／１のフレーム符号を検出し、さらに、例えばＰＤ
ＥＭＵＸ２３のＲＡＭに格納された手順および受信した
データ・パケットに格納されているアドレスを用いて受
信した多重化データ信号を適切な出力ポートに渡すため
に、その受信した多重化データ信号をＰＤＥＭＵＸ２３
に多重解除させる。ＰＤＥＭＵＸ２３からのそれぞれＮ
個のデータ「ｄ」出力信号およびクロック「ｃ」出力信
号は、受信データ・ポート部２６に送られる。受信デー
タ・ポート部２６は、（ｉ）複数Ｎ個の非同期化器（Ｄ
ＥＳＹＮＣ）２７１〜２７Ｎ（各非同期化器２７が、Ｐ
ＤＥＭＵＸ２３からＮ個の「ｄ」および「ｃ」の出力信
号の別個の１つを受信する）と、（ｉｉ）非同期化器２
７の別個の１つにそれぞれ関係付けられた複数Ｎ個のフ
ィード・フォワード・フェーズ・ロック・ループ（ＰＬ
Ｌ）回路２８１〜２８Ｎとを備えている。Ｎ個の非同期
化器２７１〜２７Ｎの各々からの「ｄ」および「ｃ」の
出力信号は、適切で別個の末端利用者装置に送るために
受信データ・ポート部２６の別個の出力ポート２９１〜
２９Ｎに送られる。
である。送信端は、（１）送信データ・ポート部１０、
および（２）多重化部１５を備えている。送信データ・
ポート部１０は、複数Ｎ個のデータ・ポート１１１〜１
１Ｎおよび複数Ｎ個の同期化器（ＳＹＮＣ）１２１〜１
２Ｎを備え、各同期化器は、データ「ｄ」およびクロッ
ク「ｃ」を受信するためのデータ・ポート１１の１つ１
つに別々に結合されている。多重化部１５は、（ｉ）プ
ログラマブル・マルチプレクサ（ＰＭＵＸ）１６、およ
びある種の通信システムでのみ必要となるオプションの
パリティ計算器（ＰＡＲＩＴＹ）１７および符号化器（
ＣＯＤＥＲ）１８を備えている。プログラマブル・マル
チプレクサ１６は、例えばＮ個の他にＡおよびＢの入力
ポートを備えており、ＰＭＵＸ１６へのＮ個の入力ポー
トは、クロック「ｃ」信号を関係付けられた同期化器１
２に与えるとともに同期化されたデータ信号を受信する
同期化器１２の別個の１つにそれぞれ結合され、典型的
かつ追加的なＡおよびＢのポートは、詳細に後述するよ
うな所定の間接的（オーバーヘッド）信号を供給する。 多重化部１５からの多重化データ出力信号は、媒体１９
を介して、離れた位置にあり多重解除部２０を備えた受
信装置に送られる。多重解除部２０は、オプションの復
号器（ＤＥＣＯＤＥＲ）２１およびパリティ検査器（Ｐ
ＡＲＩＴＹ）２２、ならびにフィード・フォワード・フ
レーマ（ＦＲＡＭＥＲ）２４に相互接続されたプログラ
マブル・デマルチプレクサ（ＰＤＥＭＵＸ）２３を備え
ているが、復号器（ＤＥＣＯＤＥＲ）２１およびパリテ
ィ検査器（ＰＡＲＩＴＹ）２２は、送信端における符号
化器１８およびパリティ計算器１７とは逆の機能を果た
す。ＰＤＥＭＵＸ２３は、（１）媒体１９からの入力多
重化データ信号（オプションの復号器２１およびパリテ
ィ検査器２２によって処理される場合もある）を受信す
る単一の入力ポートと、（２）複数Ｎ個の出力ポートと
を備え、受信した多重化信号をデータ「ｄ」およびクロ
ック「ｃ」の別個の経路に分離するように作用する。動
作において、フレーマ（ＦＲＡＭＥＲ）２４は、典型的
な０／１のフレーム符号を検出し、さらに、例えばＰＤ
ＥＭＵＸ２３のＲＡＭに格納された手順および受信した
データ・パケットに格納されているアドレスを用いて受
信した多重化データ信号を適切な出力ポートに渡すため
に、その受信した多重化データ信号をＰＤＥＭＵＸ２３
に多重解除させる。ＰＤＥＭＵＸ２３からのそれぞれＮ
個のデータ「ｄ」出力信号およびクロック「ｃ」出力信
号は、受信データ・ポート部２６に送られる。受信デー
タ・ポート部２６は、（ｉ）複数Ｎ個の非同期化器（Ｄ
ＥＳＹＮＣ）２７１〜２７Ｎ（各非同期化器２７が、Ｐ
ＤＥＭＵＸ２３からＮ個の「ｄ」および「ｃ」の出力信
号の別個の１つを受信する）と、（ｉｉ）非同期化器２
７の別個の１つにそれぞれ関係付けられた複数Ｎ個のフ
ィード・フォワード・フェーズ・ロック・ループ（ＰＬ
Ｌ）回路２８１〜２８Ｎとを備えている。Ｎ個の非同期
化器２７１〜２７Ｎの各々からの「ｄ」および「ｃ」の
出力信号は、適切で別個の末端利用者装置に送るために
受信データ・ポート部２６の別個の出力ポート２９１〜
２９Ｎに送られる。
【０００８】図１の各同期化器１２において、それぞれ
関係付けられた入力１１ｉ からの「ｃ」導線上のクロ
ックは、ＰＭＵＸ１６からの関係付けられた「ｃ」導線
上のクロックに対し、例えばパルス充填同期化のような
周知の技術を用いて同期が取られる。この時、例えば固
定のフレーム・ビット、充填ビット、充填指示ビット、
パリティ・ビットおよびテレメトリのような間接的な（
オーバーヘッド）ビットを含んだ同期化されたフレーム
・フォーマットが、受信されたデータに追加される。こ
れらの間接的なビットのために、同期化器の入力と出力
との間で公称速度が異なる。従って、従来の同期化器で
あれば、所定の範囲のデータ速度の入力データ・ストリ
ームを受信すると、それから他の同期化器の出力フレー
ムと同じデータ速度を有する同期化器出力フレームを生
成する。しかし、本発明の同期化器は、特定のデータ速
度の出力フレームを生成し、媒体１９上の出力線速度の
理にかなう割合の速度まで入力データ・ストリームを充
填するようにプログラムすることが可能である。尚、そ
の理にかなう割合は、他の同期化器によって生じる割合
と同じであったり異なったりするが、各同期化器１２は
、入力信号のデータ速度に応じて媒体１９上の出力線速
度の任意の特定の割合まで充填することができる。そし
て、これらの同期化されたデータ速度が、ＰＭＵＸ１６
の別個の入力に供給される。
関係付けられた入力１１ｉ からの「ｃ」導線上のクロ
ックは、ＰＭＵＸ１６からの関係付けられた「ｃ」導線
上のクロックに対し、例えばパルス充填同期化のような
周知の技術を用いて同期が取られる。この時、例えば固
定のフレーム・ビット、充填ビット、充填指示ビット、
パリティ・ビットおよびテレメトリのような間接的な（
オーバーヘッド）ビットを含んだ同期化されたフレーム
・フォーマットが、受信されたデータに追加される。こ
れらの間接的なビットのために、同期化器の入力と出力
との間で公称速度が異なる。従って、従来の同期化器で
あれば、所定の範囲のデータ速度の入力データ・ストリ
ームを受信すると、それから他の同期化器の出力フレー
ムと同じデータ速度を有する同期化器出力フレームを生
成する。しかし、本発明の同期化器は、特定のデータ速
度の出力フレームを生成し、媒体１９上の出力線速度の
理にかなう割合の速度まで入力データ・ストリームを充
填するようにプログラムすることが可能である。尚、そ
の理にかなう割合は、他の同期化器によって生じる割合
と同じであったり異なったりするが、各同期化器１２は
、入力信号のデータ速度に応じて媒体１９上の出力線速
度の任意の特定の割合まで充填することができる。そし
て、これらの同期化されたデータ速度が、ＰＭＵＸ１６
の別個の入力に供給される。
【０００９】図１に外見上類似した従来技術の構造では
、送信データ・ポート部１０および多重化部１５を備え
ているが、ＰＭＵＸ１６の代わりに従来のマルチプレク
サを使用し、クロック同期した入力ポート１１１〜１１
Ｎからのデータを周期的にインタリーブするコミューテ
ータ・インタリーバとして機能させている。後述のよう
に、本発明のＰＭＵＸ１６は、周期的インタリーバとし
て作用せずに、むしろ入力の容量域を出力の時間域に割
り当て、かつプログラム制御の下でＮ対１デジタル・セ
レクタを与えるように作用して、任意の第１の入力デー
タ速度（例えば、非標準的な速度）を任意の第２の出力
データ速度（現在の商用デジタル伝送網の速度）へと適
応的にインタフェースをとる。本発明のＰＭＵＸ１６は
、その入力に与えられる速度がＰＭＵＸの出力線容量の
３％から９７％の間である限り、如何なる速度の信号も
受け付けるように設計されている。用途による仕様変更
の必要が全くなければ、入力データと出力データとのイ
ンタフェースをとる手順をＲＯＭの形でファームウェア
に配置することができる。また、異なる用途に合うよう
に仕様変更が必要な場合には、そのような手順は、ＰＭ
ＵＸ１６に関係付けられたマイクロコンピュータまたは
コンピュータ（図示せず）のＲＡＭに配置することもで
きる。ＰＭＵＸ１６のポート選択入力に適切なアドレス
を所与の時間に印加することにより、同期化器１２１〜
１２Ｎからのデータ入力の任意の１つがＰＭＵＸ１６の
出力に現れるように選択することができる。従って、Ｐ
ＭＵＸ１６の出力は、従来の技術のマルチプレクサのよ
うに入力を周期的にインタリーブすることに限定されず
、任意の長さのパタンと成ることが可能である。
、送信データ・ポート部１０および多重化部１５を備え
ているが、ＰＭＵＸ１６の代わりに従来のマルチプレク
サを使用し、クロック同期した入力ポート１１１〜１１
Ｎからのデータを周期的にインタリーブするコミューテ
ータ・インタリーバとして機能させている。後述のよう
に、本発明のＰＭＵＸ１６は、周期的インタリーバとし
て作用せずに、むしろ入力の容量域を出力の時間域に割
り当て、かつプログラム制御の下でＮ対１デジタル・セ
レクタを与えるように作用して、任意の第１の入力デー
タ速度（例えば、非標準的な速度）を任意の第２の出力
データ速度（現在の商用デジタル伝送網の速度）へと適
応的にインタフェースをとる。本発明のＰＭＵＸ１６は
、その入力に与えられる速度がＰＭＵＸの出力線容量の
３％から９７％の間である限り、如何なる速度の信号も
受け付けるように設計されている。用途による仕様変更
の必要が全くなければ、入力データと出力データとのイ
ンタフェースをとる手順をＲＯＭの形でファームウェア
に配置することができる。また、異なる用途に合うよう
に仕様変更が必要な場合には、そのような手順は、ＰＭ
ＵＸ１６に関係付けられたマイクロコンピュータまたは
コンピュータ（図示せず）のＲＡＭに配置することもで
きる。ＰＭＵＸ１６のポート選択入力に適切なアドレス
を所与の時間に印加することにより、同期化器１２１〜
１２Ｎからのデータ入力の任意の１つがＰＭＵＸ１６の
出力に現れるように選択することができる。従って、Ｐ
ＭＵＸ１６の出力は、従来の技術のマルチプレクサのよ
うに入力を周期的にインタリーブすることに限定されず
、任意の長さのパタンと成ることが可能である。
【００１０】任意のインタリーブ・パタンを実現できる
ことは、最も重要なプログラム可能性であり、大まかな
速度適応調節を起こし、特定の入力ポートが例えばＰＭ
ＵＸ１６の出力線容量の半分を必要とする場合、ＰＭＵ
Ｘ１６が、その入力ポートに対する出力ビットまたはタ
イム・スロットの半分を割り当てるようにすることがで
きる。また、このような最も重要なプログラム可能性に
より、例えばＰＭＵＸ１６の入力Ｎ、ＡおよびＢから得
た固定のフレーム・ワードを適用することにより任意の
フレーム・フォーマットを作る可能性も生じる。例えば
、入力ポートＡおよびＢがハード的に「０」および「１
」のビットにそれぞれ結線されていれば、要求どおりの
一定の０／１フレーム・ワードを生成するようにＰＭＵ
Ｘ１６に入力ポートＡおよびＢを順番にアクセスさせる
ことにより、所定の出力フレーム長を生成することがで
きる。従って、フレーム・フォーマットは、ＰＭＵＸ１
６のポート選択入力にＲＡＭに格納された順番で伝える
ことができる。しかし、大まかな速度調節は、それ自体
では連続的な調節範囲に対応できない。これは、そのよ
うな技術では一定の増分の容量しか生じ得ないからであ
る。容量の増分と実際に要求される入力データ速度との
間の隔たりの橋渡しは、同期化器１２１ 〜１２Ｍ に
よって行うことができる。つまり、同期化器１２は、可
変量のオーバーヘッド（間接的データ）を追加すること
ができるという特徴を有するように設計されている。従
って、適切な量のオーバーヘッドを加える微調整処理に
よって、いかに要求された速度差も応じることができる
。
ことは、最も重要なプログラム可能性であり、大まかな
速度適応調節を起こし、特定の入力ポートが例えばＰＭ
ＵＸ１６の出力線容量の半分を必要とする場合、ＰＭＵ
Ｘ１６が、その入力ポートに対する出力ビットまたはタ
イム・スロットの半分を割り当てるようにすることがで
きる。また、このような最も重要なプログラム可能性に
より、例えばＰＭＵＸ１６の入力Ｎ、ＡおよびＢから得
た固定のフレーム・ワードを適用することにより任意の
フレーム・フォーマットを作る可能性も生じる。例えば
、入力ポートＡおよびＢがハード的に「０」および「１
」のビットにそれぞれ結線されていれば、要求どおりの
一定の０／１フレーム・ワードを生成するようにＰＭＵ
Ｘ１６に入力ポートＡおよびＢを順番にアクセスさせる
ことにより、所定の出力フレーム長を生成することがで
きる。従って、フレーム・フォーマットは、ＰＭＵＸ１
６のポート選択入力にＲＡＭに格納された順番で伝える
ことができる。しかし、大まかな速度調節は、それ自体
では連続的な調節範囲に対応できない。これは、そのよ
うな技術では一定の増分の容量しか生じ得ないからであ
る。容量の増分と実際に要求される入力データ速度との
間の隔たりの橋渡しは、同期化器１２１ 〜１２Ｍ に
よって行うことができる。つまり、同期化器１２は、可
変量のオーバーヘッド（間接的データ）を追加すること
ができるという特徴を有するように設計されている。従
って、適切な量のオーバーヘッドを加える微調整処理に
よって、いかに要求された速度差も応じることができる
。
【００１１】本発明によれば、ＰＭＵＸ１６において、
入力データ速度の特定の集合に対し容量域から時間域に
インタリーブ・パタンを展開する後に位数逆転法と称す
るものを使用する。この方法は、ポート１１が必要に見
合うほぼ均等な間隔でアクセスされるという原則に基づ
く。所与のデータ・ポートからのビットにほぼ一様に間
隔をおくことは、同期化器および非同期化器の内部の弾
性メモリに対する要求を最小化するだけでなく、出力デ
ータ・クロックにおける位相雑音を最小化するためにも
、望ましいことである。位数逆転法の基本的な目的は、
位相域から時間域への写像を与えることである。
入力データ速度の特定の集合に対し容量域から時間域に
インタリーブ・パタンを展開する後に位数逆転法と称す
るものを使用する。この方法は、ポート１１が必要に見
合うほぼ均等な間隔でアクセスされるという原則に基づ
く。所与のデータ・ポートからのビットにほぼ一様に間
隔をおくことは、同期化器および非同期化器の内部の弾
性メモリに対する要求を最小化するだけでなく、出力デ
ータ・クロックにおける位相雑音を最小化するためにも
、望ましいことである。位数逆転法の基本的な目的は、
位相域から時間域への写像を与えることである。
【００１２】図２に、以下においてそれぞれデータ・ポ
ートＡ〜Ｃと示す３つの入力データ・ポート１１１〜１
１３を備えたシステムに対する２段階位数逆転法の例を
示す。説明のため、容量域には、３０の連続した容量域
タイム・スロットから成る容量フレーム４０が含まれ、
それぞれの容量域タイム・スロット（ＣＴＳ）は、例え
ば１Ｍｂ／ｓの容量を表すものと仮定する。さらに、デ
ータ・ポートＡは８．８Ｍｂ／ｓのデータ速度、データ
・ポートＢは１４．８Ｍｂ／ｓのデータ速度、そしてデ
ータ・ポートＣは１．９Ｍｂ／ｓのデータ速度であると
仮定する。データ・ポートには整数の容量域タイム・ス
ロット（ＣＴＳ）しか割り当てることができないので、
データ・ポートＡには９ＣＴＳ、データ・ポートＢには
１５ＣＴＳ、そしてデータ・ポートＣには２ＣＴＳが割
り当てられることになる。個々のデータ・ポートＡ〜Ｃ
には、容量域フレームの隣接した区分が割り当てられる
。図２に示したように、容量域フレーム４０に付いては
、データ・ポートＡは、８．８Ｍｂ／ｓの容量条件を満
たすようにＣＴＳ０〜８が任意に割り当てられ、データ
・ポートＢは、１４．８Ｍｂ／ｓの容量条件を満たすよ
うにＣＴＳ９〜２３が任意に割り当てられ、さらにデー
タ・ポートＣは、１．９Ｍｂ／ｓの容量条件を満たすよ
うにＣＴＳ２４〜２５が任意に割り当てられる。尚、デ
ータ・ポートＡ〜Ｃには、別のデータ・ポートの要求条
件と重複しない容量域フレーム４０の０から２９のＣＴ
Ｓの任意の部分を割り当てることが可能である。
ートＡ〜Ｃと示す３つの入力データ・ポート１１１〜１
１３を備えたシステムに対する２段階位数逆転法の例を
示す。説明のため、容量域には、３０の連続した容量域
タイム・スロットから成る容量フレーム４０が含まれ、
それぞれの容量域タイム・スロット（ＣＴＳ）は、例え
ば１Ｍｂ／ｓの容量を表すものと仮定する。さらに、デ
ータ・ポートＡは８．８Ｍｂ／ｓのデータ速度、データ
・ポートＢは１４．８Ｍｂ／ｓのデータ速度、そしてデ
ータ・ポートＣは１．９Ｍｂ／ｓのデータ速度であると
仮定する。データ・ポートには整数の容量域タイム・ス
ロット（ＣＴＳ）しか割り当てることができないので、
データ・ポートＡには９ＣＴＳ、データ・ポートＢには
１５ＣＴＳ、そしてデータ・ポートＣには２ＣＴＳが割
り当てられることになる。個々のデータ・ポートＡ〜Ｃ
には、容量域フレームの隣接した区分が割り当てられる
。図２に示したように、容量域フレーム４０に付いては
、データ・ポートＡは、８．８Ｍｂ／ｓの容量条件を満
たすようにＣＴＳ０〜８が任意に割り当てられ、データ
・ポートＢは、１４．８Ｍｂ／ｓの容量条件を満たすよ
うにＣＴＳ９〜２３が任意に割り当てられ、さらにデー
タ・ポートＣは、１．９Ｍｂ／ｓの容量条件を満たすよ
うにＣＴＳ２４〜２５が任意に割り当てられる。尚、デ
ータ・ポートＡ〜Ｃには、別のデータ・ポートの要求条
件と重複しない容量域フレーム４０の０から２９のＣＴ
Ｓの任意の部分を割り当てることが可能である。
【００１３】本発明のビット逆転法の第１段階によれば
、容量域のＣＴＳアドレスを１組の数基から所定の数の
数字（例えば、００〜２９のＣＴＳに対しては３つの数
字）として分解する。さらに詳細には、使用するべき数
基を決定するためには、共に掛け合わせた場合に容量域
フレーム４０のＣＴＳの数を与えるような数の組み合わ
せを使用すれば良い。例えば、容量域フレーム４０の３
０個のＣＴＳに対しては、掛け合わせて３０という値を
与える５と６、３と１０、２と１５、そして２と３と５
のような組み合わせである。次の計算には、これらの組
み合わせの何れも使用することができるが、この方法の
例としてより明快にするために、以下の例では数基２、
３、および５を使用する。一般に、単に５と６というよ
り、２と３と５のように多数の組み合わせの方が、時間
域フレーム４１における時間域タイム・スロット（ＴＤ
ＴＳ）の間のＣＴＳの分布が幾分さらに均等になる。し
かし、分布の一様性を得るには、３つ因数は、独立して
いるより、他の因数と組み合わせるのが最も良い。従っ
て、２、３および５という数体系を使用する場合、数の
範囲は、当分野で周知のように、それぞれ０〜１、０〜
２、および０〜４となる。代表的な数体系を選ぶために
容量域のＣＴＳ数を分解する場合、現在の位数逆転法の
第１段階では、次の式を用いる。 Ｘ＝Ｘ１・３・５＋Ｘ２・５＋Ｘ３
（１）ここで、Ｘは、ＣＴＳアドレス、Ｘ１から
Ｘ３は、ＣＴＳアドレスＸを生成するために代入するべ
き整数である。
、容量域のＣＴＳアドレスを１組の数基から所定の数の
数字（例えば、００〜２９のＣＴＳに対しては３つの数
字）として分解する。さらに詳細には、使用するべき数
基を決定するためには、共に掛け合わせた場合に容量域
フレーム４０のＣＴＳの数を与えるような数の組み合わ
せを使用すれば良い。例えば、容量域フレーム４０の３
０個のＣＴＳに対しては、掛け合わせて３０という値を
与える５と６、３と１０、２と１５、そして２と３と５
のような組み合わせである。次の計算には、これらの組
み合わせの何れも使用することができるが、この方法の
例としてより明快にするために、以下の例では数基２、
３、および５を使用する。一般に、単に５と６というよ
り、２と３と５のように多数の組み合わせの方が、時間
域フレーム４１における時間域タイム・スロット（ＴＤ
ＴＳ）の間のＣＴＳの分布が幾分さらに均等になる。し
かし、分布の一様性を得るには、３つ因数は、独立して
いるより、他の因数と組み合わせるのが最も良い。従っ
て、２、３および５という数体系を使用する場合、数の
範囲は、当分野で周知のように、それぞれ０〜１、０〜
２、および０〜４となる。代表的な数体系を選ぶために
容量域のＣＴＳ数を分解する場合、現在の位数逆転法の
第１段階では、次の式を用いる。 Ｘ＝Ｘ１・３・５＋Ｘ２・５＋Ｘ３
（１）ここで、Ｘは、ＣＴＳアドレス、Ｘ１から
Ｘ３は、ＣＴＳアドレスＸを生成するために代入するべ
き整数である。
【００１４】図３には、各ＣＴＳアドレスを生成するた
めに、関係付けられた数基と掛け合わせる必要のあるＸ
１〜Ｘ３のいろいろな値を例示する図表を示す。例えば
、図２のフレーム４０においてＸ＝００であり、データ
・ポートＡの最初のＣＴＳを表している場合のＣＴＳア
ドレスに対しては、Ｘ１〜Ｘ３は、Ｘ＝００を与えるた
めに式（１）においてゼロに等しくなければならない。 同様に、データ・ポートＢの最後のＣＴＳを表す図２の
フレーム４０のＸ＝２３なるＣＴＳアドレスに対しては
、１５＋５＋３＝２３となるためには、式（１）におい
てＸ１およびＸ２は１に等しく、Ｘ３は３に等しい必要
がある。
めに、関係付けられた数基と掛け合わせる必要のあるＸ
１〜Ｘ３のいろいろな値を例示する図表を示す。例えば
、図２のフレーム４０においてＸ＝００であり、データ
・ポートＡの最初のＣＴＳを表している場合のＣＴＳア
ドレスに対しては、Ｘ１〜Ｘ３は、Ｘ＝００を与えるた
めに式（１）においてゼロに等しくなければならない。 同様に、データ・ポートＢの最後のＣＴＳを表す図２の
フレーム４０のＸ＝２３なるＣＴＳアドレスに対しては
、１５＋５＋３＝２３となるためには、式（１）におい
てＸ１およびＸ２は１に等しく、Ｘ３は３に等しい必要
がある。
【００１５】容量域フレーム４０で使用される各ＣＴＳ
に対して前記の第１段階を終了すると、第２段階では、
数基の順序とＸｉの値とを反転することにより位数逆転
法を実施し、式（１）の生成と同様の要領で次の式を生
成する。 Ｙ＝Ｘ３・３・３＋Ｘ２・３＋Ｘ１
（２）ここで、Ｙは、図２の容量域フレーム４０
のＣＴＳに対し、３０のタイム・スロットからなる時間
域フレーム４１において割り当てられた代表のタイムス
・ロットである。例えば、データ・ポートＡに割り当て
られた容量域４０のＣＴＳ０６に対し、図３の図表によ
れば、式（１）のＸ１が０に等しく、Ｘ２とＸ３がそれ
ぞれ１に等しければ、Ｘ＝０６となる。これらのＸｉの
値を式（２）に代入すると、Ｙ＝０８となり、時間域フ
レーム４１のタイム・スロット０８を表す。従って、フ
レーム４０のＣＴＳ０６にあるデータは、この２段階位
数逆転法を用いて、時間域フレーム４１のタイム・スロ
ット０８におけるデータとして媒体１９によって伝送さ
れる。 同様に、図表から分かるように、ＣＴＳ０８と２３に割
り当てられたデータは、時間域フレーム４１のそれぞれ
のタイム・スロット２０および２１において媒体１９に
よって伝送される。このように、データ・ポートＡ〜Ｃ
のそれぞれに対しフレーム４０において隣接して割り当
てられた容量域タイム・スロットは、時間域フレーム４
１にわたって幾分一様に分配されるが、それらは、未使
用のＣＴＳである。
に対して前記の第１段階を終了すると、第２段階では、
数基の順序とＸｉの値とを反転することにより位数逆転
法を実施し、式（１）の生成と同様の要領で次の式を生
成する。 Ｙ＝Ｘ３・３・３＋Ｘ２・３＋Ｘ１
（２）ここで、Ｙは、図２の容量域フレーム４０
のＣＴＳに対し、３０のタイム・スロットからなる時間
域フレーム４１において割り当てられた代表のタイムス
・ロットである。例えば、データ・ポートＡに割り当て
られた容量域４０のＣＴＳ０６に対し、図３の図表によ
れば、式（１）のＸ１が０に等しく、Ｘ２とＸ３がそれ
ぞれ１に等しければ、Ｘ＝０６となる。これらのＸｉの
値を式（２）に代入すると、Ｙ＝０８となり、時間域フ
レーム４１のタイム・スロット０８を表す。従って、フ
レーム４０のＣＴＳ０６にあるデータは、この２段階位
数逆転法を用いて、時間域フレーム４１のタイム・スロ
ット０８におけるデータとして媒体１９によって伝送さ
れる。 同様に、図表から分かるように、ＣＴＳ０８と２３に割
り当てられたデータは、時間域フレーム４１のそれぞれ
のタイム・スロット２０および２１において媒体１９に
よって伝送される。このように、データ・ポートＡ〜Ｃ
のそれぞれに対しフレーム４０において隣接して割り当
てられた容量域タイム・スロットは、時間域フレーム４
１にわたって幾分一様に分配されるが、それらは、未使
用のＣＴＳである。
【００１６】代わりに３段階位数逆転法を用いて、図４
および図５に示すように、容量域フレーム４０のＣＴＳ
のより均一な分布を与えることができる。この３段階位
数逆転法では、式（１）を用いる前述の２段階法の第１
段階が、３段階位数逆転法の第１段階として繰り返され
る。Ｘが００から２９のそれぞれに匹敵するのに必要な
Ｘ１〜Ｘ３の値を図５の図表に再び示す。３段階位数逆
転法の第２段階では、図５の上部の小さな図表に示した
ように、決定したＸ１〜Ｘ３の値を相当するＹ１〜Ｙ３
の値へと変換することが必要となる。さらに詳細には、
Ｘ１に対する０および１の値は、Ｙ１に対する０および
１にそれぞれ相当し、Ｘ２に対する０、１および２の値
は、Ｙ２に対する０、２および１にそれぞれ相当し、Ｘ
３に対する０、１、２、３および４の値は、Ｙ３に対す
る０、２、４、１および３にそれぞれ相当する。
および図５に示すように、容量域フレーム４０のＣＴＳ
のより均一な分布を与えることができる。この３段階位
数逆転法では、式（１）を用いる前述の２段階法の第１
段階が、３段階位数逆転法の第１段階として繰り返され
る。Ｘが００から２９のそれぞれに匹敵するのに必要な
Ｘ１〜Ｘ３の値を図５の図表に再び示す。３段階位数逆
転法の第２段階では、図５の上部の小さな図表に示した
ように、決定したＸ１〜Ｘ３の値を相当するＹ１〜Ｙ３
の値へと変換することが必要となる。さらに詳細には、
Ｘ１に対する０および１の値は、Ｙ１に対する０および
１にそれぞれ相当し、Ｘ２に対する０、１および２の値
は、Ｙ２に対する０、２および１にそれぞれ相当し、Ｘ
３に対する０、１、２、３および４の値は、Ｙ３に対す
る０、２、４、１および３にそれぞれ相当する。
【００１７】前記の位数逆転値は、モジュラ演算によっ
て決定したものである。例えば、Ｙ３の値は、次の式か
ら決定される。 Ｙ３＝Ｘ３・２（ｍｏｄ５） ここで、 ２＝ｉｎｔｅｇｅｒ［５／２］ 同様に、 Ｙ１＝Ｘ１・１（ｍｏｄ２） Ｙ２＝Ｘ２・２（ｍｏｄ３） このようにＸｎからＹｎへの写像を決定するためにモジ
ュラ演算を選択したのは、単に説明のためであり、本発
明の範囲を制限するものではない。
て決定したものである。例えば、Ｙ３の値は、次の式か
ら決定される。 Ｙ３＝Ｘ３・２（ｍｏｄ５） ここで、 ２＝ｉｎｔｅｇｅｒ［５／２］ 同様に、 Ｙ１＝Ｘ１・１（ｍｏｄ２） Ｙ２＝Ｘ２・２（ｍｏｄ３） このようにＸｎからＹｎへの写像を決定するためにモジ
ュラ演算を選択したのは、単に説明のためであり、本発
明の範囲を制限するものではない。
【００１８】３段階位数逆転法の第３段階では、次の式
を用いる。 Ｙ＝Ｙ３・３・２＋Ｙ２・２＋Ｙ１
（３）この式は、式（２）と同様に導かれるが、
式（２）のＸｉの値にＹｉを代入したものである。図５
の下方部分は、容量域フレーム４０におけるＸに対する
ＣＴＳアドレスの図４の時間域フレーム４２におけるＹ
に対するタイム・スロット・アドレスへの割り当てのた
めの計算値を示す。さらに詳細には、容量域フレーム４
０におけるＣＴＳ０８および２３は、時間域フレームの
タイム・スロット２２および２３にそれぞれ割り当てら
れる。図２および図４に示した２段階および３段階の位
数逆転方を比較すると、図２の２段階の方法より図４の
３段階の方法を用いた方が、フレーム４０の容量域タイ
ム・スロットは、一般に時間域フレーム４２の全体にわ
たってより均一に分配される。尚、このような計算をさ
らに中間的な段階を用いて拡張し、容量域のタイム・ス
ロットを時間域フレーム全体にさらに一層均一に分配さ
せることも可能であるが、２段階および３段階の方法に
よって、同期化器１２および非同期化器２７における弾
性メモリを最小化し、かつ出力データ・クロックの位相
雑音を最小化するには十分な容量域の時間域への均一な
分布が与えられる。また、現在の２段階および３段階の
方法の利点は、タイム・スロットが時間域フレーム内で
ほぼ一様に分配され、しかも容量域の全タイム・スロッ
トが時間域フレーム４１または４２の内側に写像される
ことが保証されていることである。
を用いる。 Ｙ＝Ｙ３・３・２＋Ｙ２・２＋Ｙ１
（３）この式は、式（２）と同様に導かれるが、
式（２）のＸｉの値にＹｉを代入したものである。図５
の下方部分は、容量域フレーム４０におけるＸに対する
ＣＴＳアドレスの図４の時間域フレーム４２におけるＹ
に対するタイム・スロット・アドレスへの割り当てのた
めの計算値を示す。さらに詳細には、容量域フレーム４
０におけるＣＴＳ０８および２３は、時間域フレームの
タイム・スロット２２および２３にそれぞれ割り当てら
れる。図２および図４に示した２段階および３段階の位
数逆転方を比較すると、図２の２段階の方法より図４の
３段階の方法を用いた方が、フレーム４０の容量域タイ
ム・スロットは、一般に時間域フレーム４２の全体にわ
たってより均一に分配される。尚、このような計算をさ
らに中間的な段階を用いて拡張し、容量域のタイム・ス
ロットを時間域フレーム全体にさらに一層均一に分配さ
せることも可能であるが、２段階および３段階の方法に
よって、同期化器１２および非同期化器２７における弾
性メモリを最小化し、かつ出力データ・クロックの位相
雑音を最小化するには十分な容量域の時間域への均一な
分布が与えられる。また、現在の２段階および３段階の
方法の利点は、タイム・スロットが時間域フレーム内で
ほぼ一様に分配され、しかも容量域の全タイム・スロッ
トが時間域フレーム４１または４２の内側に写像される
ことが保証されていることである。
【００１９】前記の２段階または３段階の方法を実施す
るための典型的なプログラマブル・マルチプレクサ１６
の構造を図６および図７に示す。図６において、クロッ
ク信号が、フレーム・カウンタ６０に受信され、複数の
分割回路６１〜６３を通ると、それらの分割回路は、図
２および図４の時間域フレーム４１または４２における
タイム・スロットの数に関する２進値出力を与える。説
明のため、図６のＰＭＵＸの以下の記述は、前記の例、
即ち数基２、３および５を用いる３０のＣＴＳから成る
容量域フレームおよび時間域フレームに充てる。従って
、フレーム・カウンタ６０は、２分割回路６１、３分割
回路６２、および５分割回路６３を備えている。２分割
回路６１からの２進出力は、２進の「０」または「１」
しかあり得ないので、単一の出力導線しかないが、３分
割回路６２は、可能な００、０１および１０の２進出力
符号を処理するために２本の出力導線を備え、５分割回
路６３は、可能な２進符号０００、００１、０１０、０
１１および１００を処理するために３本の出力導線を備
えている。２分割回路６１の出力導線は、最下位ビット
（ＬＳＢ）と考えられるが、５分割回路６３からの最高
の値の２進出力導線は、最高位ビット（ＭＳＢ）と考え
られる。尚、フレーム・カウンタ６０からのＬＳＢから
ＭＳＢまでのビットは、位数逆転法を自動的に生むよう
に、２分割回路６１からのＬＳＢからデータ・ポートＡ
の比較器６７のＭＳＢ入力への波線によって示したよう
に、データ・ポートＡ〜Ｃの比較器６７および６８に逆
順に結合される。図１の入力データ・ポートＡ〜Ｃの各
々は、ＰＭＵＸ１６において開始ビット・メモリ（ＳＴ
ＡＲＴ ＢＩＴ）６５および終了ビット・メモリ（Ｅ
ＮＤ ＢＩＴ）６６を備え、両メモリは、第１の関係
付けられた比較器６７および第２の関係付けられた比較
器６８にそれぞれ結合されている。これらのメモリおよ
び比較器は、図２または図４の容量域フレーム４０に効
率的に関係付けられている。第１および第２の比較器の
各々は、その別個の入力において、フレーム・カウンタ
６０からの６本の出力導線上のビットを逆の順番に受け
取る。各入力データ・ポートＡ〜Ｃに関係付けられた第
１および第２の比較器６７および６８の各々からの出力
は、別々に関係付けられたＡＮＤゲート６９の別個の入
力に接続され、各ＡＮＤゲート６９の出力は、別の第２
のＡＮＤゲート７０の第１の入力に接続される。 その入力データ・ポートに関係付けられた同期化器（Ｓ
ＹＮＣＨ）１２ｉからのデータ信号は、その関係付けら
れたＡＮＤゲート７０の第２の入力に加えられる。第２
のＡＮＤゲート７０の出力は、ＯＲゲート７１の別個の
入力に接続され、ＯＲゲート７１の出力は、遠端の受信
機に送るために媒体１９に加えられる。
るための典型的なプログラマブル・マルチプレクサ１６
の構造を図６および図７に示す。図６において、クロッ
ク信号が、フレーム・カウンタ６０に受信され、複数の
分割回路６１〜６３を通ると、それらの分割回路は、図
２および図４の時間域フレーム４１または４２における
タイム・スロットの数に関する２進値出力を与える。説
明のため、図６のＰＭＵＸの以下の記述は、前記の例、
即ち数基２、３および５を用いる３０のＣＴＳから成る
容量域フレームおよび時間域フレームに充てる。従って
、フレーム・カウンタ６０は、２分割回路６１、３分割
回路６２、および５分割回路６３を備えている。２分割
回路６１からの２進出力は、２進の「０」または「１」
しかあり得ないので、単一の出力導線しかないが、３分
割回路６２は、可能な００、０１および１０の２進出力
符号を処理するために２本の出力導線を備え、５分割回
路６３は、可能な２進符号０００、００１、０１０、０
１１および１００を処理するために３本の出力導線を備
えている。２分割回路６１の出力導線は、最下位ビット
（ＬＳＢ）と考えられるが、５分割回路６３からの最高
の値の２進出力導線は、最高位ビット（ＭＳＢ）と考え
られる。尚、フレーム・カウンタ６０からのＬＳＢから
ＭＳＢまでのビットは、位数逆転法を自動的に生むよう
に、２分割回路６１からのＬＳＢからデータ・ポートＡ
の比較器６７のＭＳＢ入力への波線によって示したよう
に、データ・ポートＡ〜Ｃの比較器６７および６８に逆
順に結合される。図１の入力データ・ポートＡ〜Ｃの各
々は、ＰＭＵＸ１６において開始ビット・メモリ（ＳＴ
ＡＲＴ ＢＩＴ）６５および終了ビット・メモリ（Ｅ
ＮＤ ＢＩＴ）６６を備え、両メモリは、第１の関係
付けられた比較器６７および第２の関係付けられた比較
器６８にそれぞれ結合されている。これらのメモリおよ
び比較器は、図２または図４の容量域フレーム４０に効
率的に関係付けられている。第１および第２の比較器の
各々は、その別個の入力において、フレーム・カウンタ
６０からの６本の出力導線上のビットを逆の順番に受け
取る。各入力データ・ポートＡ〜Ｃに関係付けられた第
１および第２の比較器６７および６８の各々からの出力
は、別々に関係付けられたＡＮＤゲート６９の別個の入
力に接続され、各ＡＮＤゲート６９の出力は、別の第２
のＡＮＤゲート７０の第１の入力に接続される。 その入力データ・ポートに関係付けられた同期化器（Ｓ
ＹＮＣＨ）１２ｉからのデータ信号は、その関係付けら
れたＡＮＤゲート７０の第２の入力に加えられる。第２
のＡＮＤゲート７０の出力は、ＯＲゲート７１の別個の
入力に接続され、ＯＲゲート７１の出力は、遠端の受信
機に送るために媒体１９に加えられる。
【００２０】動作について説明する。制御信号によって
、各入力データ・ポートに対し、開始ビット・メモリ（
ＳＴＡＲＴ ＢＩＴ）６５および終了ビット・メモリ
（ＥＮＤ ＢＩＴ）６６を初期化する。図２または図
４に示した現在の例では、データ・ポートＡに対する開
始ビットおよび終了ビットのメモリ６５および６６は、
データ・ポートＡに対する容量域フレーム４０において
任意に割り当てられる隣接するＣＴＳであるため、それ
ぞれ００および３８に設定される。同様に、データ・ポ
ートＢに対する開始ビット・メモリ（ＳＴＡＲＴ Ｂ
ＩＴ）６５および終了ビット・メモリ（ＥＮＤ ＢＩ
Ｔ）６６は、０９および２３にそれぞれ設定され、デー
タ・ポートＣに対する開始ビット・メモリ（ＳＴＡＲＴ
ＢＩＴ）６５および終了ビット・メモリ（ＥＮＤ
ＢＩＴ）６６は、２４および２５にそれぞれ設定され
る。現在の例では、フレーム・カウンタ６０が特定の時
間域タイム・スロットのアドレスを示す２進信号をその
６本の出力導線に与えると、第１の比較器６７の各々は
、関係付けられて格納されている開始ビットの値をフレ
ーム・カウンタ６０からのビットが逆順の２進値と比較
し、フレーム・カウンタ６０からの逆転した２進値が関
係する開始ビットの値以上であるならば、２進数の「１
」を出力し、フレーム・カウンタ６０からの逆転した（
逆順の）２進値が格納されている開始ビットを下回るな
らば、「０」を出力する。同様に、第２の比較器６８の
各々は、関係付けられて格納されている終了ビットの値
をフレーム・カウンタ６０からの２進値と比較し、関係
付けられた終了ビットがフレーム・カウンタ６０から受
信した２進値以下であるならば、２進数の「１」を出力
し、関係付けられた終了ビットの値がフレーム・カウン
タ６０から受信した２進値を下回るならば、２進の「０
」を出力する。
、各入力データ・ポートに対し、開始ビット・メモリ（
ＳＴＡＲＴ ＢＩＴ）６５および終了ビット・メモリ
（ＥＮＤ ＢＩＴ）６６を初期化する。図２または図
４に示した現在の例では、データ・ポートＡに対する開
始ビットおよび終了ビットのメモリ６５および６６は、
データ・ポートＡに対する容量域フレーム４０において
任意に割り当てられる隣接するＣＴＳであるため、それ
ぞれ００および３８に設定される。同様に、データ・ポ
ートＢに対する開始ビット・メモリ（ＳＴＡＲＴ Ｂ
ＩＴ）６５および終了ビット・メモリ（ＥＮＤ ＢＩ
Ｔ）６６は、０９および２３にそれぞれ設定され、デー
タ・ポートＣに対する開始ビット・メモリ（ＳＴＡＲＴ
ＢＩＴ）６５および終了ビット・メモリ（ＥＮＤ
ＢＩＴ）６６は、２４および２５にそれぞれ設定され
る。現在の例では、フレーム・カウンタ６０が特定の時
間域タイム・スロットのアドレスを示す２進信号をその
６本の出力導線に与えると、第１の比較器６７の各々は
、関係付けられて格納されている開始ビットの値をフレ
ーム・カウンタ６０からのビットが逆順の２進値と比較
し、フレーム・カウンタ６０からの逆転した２進値が関
係する開始ビットの値以上であるならば、２進数の「１
」を出力し、フレーム・カウンタ６０からの逆転した（
逆順の）２進値が格納されている開始ビットを下回るな
らば、「０」を出力する。同様に、第２の比較器６８の
各々は、関係付けられて格納されている終了ビットの値
をフレーム・カウンタ６０からの２進値と比較し、関係
付けられた終了ビットがフレーム・カウンタ６０から受
信した２進値以下であるならば、２進数の「１」を出力
し、関係付けられた終了ビットの値がフレーム・カウン
タ６０から受信した２進値を下回るならば、２進の「０
」を出力する。
【００２１】従って、時間域タイム・スロット０６の期
間に付いては、フレーム・カウンタ６０は、図３の図表
においてＹ＝０６に対して示したようにＸ３〜Ｘ１に対
し１、０、０に相当する２進値を出力する。データ・ポ
ートＡ〜Ｃに対する比較器６７の各々は、フレーム・カ
ウンタ６０と比較器６７および６８との間の逆順の導線
のために、フレーム・カウンタ６０から０、０、１の逆
順の値を受信し、さらに比較器６７は、関係付けられた
メモリ（ＳＴＡＲＴ ＢＩＴ）６５に格納されている
開始ビットの値を受信した逆順の２進符号と比較する。 データ・ポートＡに対する比較器６７だけは、受信した
逆順の２進符号が関係付けられた開始ビット・メモリ（
ＳＴＡＲＴ ＢＩＴ）６５に格納されている００とい
う開始ビットの値以上であると分かるので、２進数の「
１」を出力することになる。データ・ポートＢおよびＣ
に対する残る２つの比較器６７は、受信した逆順の２進
符号が、格納されている開始ビットの値を下回ると判断
するので、２進数の「０」を出力する。しかし、データ
・ポートＡ〜Ｃの比較器６８に対し、データ・ポートＡ
〜Ｃに関係付けられた各比較器６８は、受信した逆順の
２進符号０、０、１（数字の１に等しい）が各終了ビッ
ト・メモリ（ＥＮＤＢＩＴ）６６に格納されている終了
ビットの値を下回るので、２進の「１」を出力する。従
って、データ・ポートＡに関係付けられたＡＮＤゲート
６９だけは、その入力が共に２進の「１」に等しいので
、時間域フレームのタイム・スロット０６の期間中、２
進で「１」のイネーブル出力信号を出す。このデータ・
ポートＡのＡＮＤゲート６９からのイネーブル出力信号
は、データ・ポートＡのＡＮＤゲート７０に２進で「１
」のイネーブル信号を与え、データ・ポートＡからの入
力データ信号がＯＲゲート７１まで通ることを許し、媒
体１９によって伝送できるようにようにする。図３のＹ
＝００〜２９に対する時間域タイム・スロットのそれぞ
れに対し同様の過程が起こり、時間域タイム・スロット
の各期間中に容量域に従ってデータ・ポートへのアクセ
スが許される。
間に付いては、フレーム・カウンタ６０は、図３の図表
においてＹ＝０６に対して示したようにＸ３〜Ｘ１に対
し１、０、０に相当する２進値を出力する。データ・ポ
ートＡ〜Ｃに対する比較器６７の各々は、フレーム・カ
ウンタ６０と比較器６７および６８との間の逆順の導線
のために、フレーム・カウンタ６０から０、０、１の逆
順の値を受信し、さらに比較器６７は、関係付けられた
メモリ（ＳＴＡＲＴ ＢＩＴ）６５に格納されている
開始ビットの値を受信した逆順の２進符号と比較する。 データ・ポートＡに対する比較器６７だけは、受信した
逆順の２進符号が関係付けられた開始ビット・メモリ（
ＳＴＡＲＴ ＢＩＴ）６５に格納されている００とい
う開始ビットの値以上であると分かるので、２進数の「
１」を出力することになる。データ・ポートＢおよびＣ
に対する残る２つの比較器６７は、受信した逆順の２進
符号が、格納されている開始ビットの値を下回ると判断
するので、２進数の「０」を出力する。しかし、データ
・ポートＡ〜Ｃの比較器６８に対し、データ・ポートＡ
〜Ｃに関係付けられた各比較器６８は、受信した逆順の
２進符号０、０、１（数字の１に等しい）が各終了ビッ
ト・メモリ（ＥＮＤＢＩＴ）６６に格納されている終了
ビットの値を下回るので、２進の「１」を出力する。従
って、データ・ポートＡに関係付けられたＡＮＤゲート
６９だけは、その入力が共に２進の「１」に等しいので
、時間域フレームのタイム・スロット０６の期間中、２
進で「１」のイネーブル出力信号を出す。このデータ・
ポートＡのＡＮＤゲート６９からのイネーブル出力信号
は、データ・ポートＡのＡＮＤゲート７０に２進で「１
」のイネーブル信号を与え、データ・ポートＡからの入
力データ信号がＯＲゲート７１まで通ることを許し、媒
体１９によって伝送できるようにようにする。図３のＹ
＝００〜２９に対する時間域タイム・スロットのそれぞ
れに対し同様の過程が起こり、時間域タイム・スロット
の各期間中に容量域に従ってデータ・ポートへのアクセ
スが許される。
【００２２】３段階の方法が実施できるようにするには
、自由選択の変換器７３をフレーム・カウンタ６０の出
力に配置するだけですむ。この変換器７３により、図５
の図表の上部に示したようにＸ１〜Ｘ３からＹ１〜Ｙ３
へと数基の値の変換を行う。
、自由選択の変換器７３をフレーム・カウンタ６０の出
力に配置するだけですむ。この変換器７３により、図５
の図表の上部に示したようにＸ１〜Ｘ３からＹ１〜Ｙ３
へと数基の値の変換を行う。
【００２３】図７に、前記に代わって２段階または３段
階の位数逆転法を行うに好ましい典型的な構造を示す。 同図において、容量域のパラメータが、パーソナル・コ
ンピュータまたはその他のコンピュータあるいはマイク
ロプロセッサのようなプロセッサ８０に供給され、その
プロセッサ８０が、適切な２段階または３段階の容量域
から時間域への計算を行う。そして、その結果は、ＲＡ
Ｍ８１に格納されて、表参照的に使用され、結果的に、
入力データ・ポートＡ〜Ｃの信号が、図２および図４に
示したように、媒体１９上に多重化される。
階の位数逆転法を行うに好ましい典型的な構造を示す。 同図において、容量域のパラメータが、パーソナル・コ
ンピュータまたはその他のコンピュータあるいはマイク
ロプロセッサのようなプロセッサ８０に供給され、その
プロセッサ８０が、適切な２段階または３段階の容量域
から時間域への計算を行う。そして、その結果は、ＲＡ
Ｍ８１に格納されて、表参照的に使用され、結果的に、
入力データ・ポートＡ〜Ｃの信号が、図２および図４に
示したように、媒体１９上に多重化される。
【００２４】受信端において、ＰＤＭＵＸ２３および非
同期化手段２７は、入力データ信号を再生して、それら
を適切な末端利用者の装置に送るために、送信端におけ
るＰＭＵＸ１６および同期化手段１２とは逆の動作を行
う。
同期化手段２７は、入力データ信号を再生して、それら
を適切な末端利用者の装置に送るために、送信端におけ
るＰＭＵＸ１６および同期化手段１２とは逆の動作を行
う。
【００２５】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。例えば、ＰＭＵＸ１６において
同期化器１２の機能を果たすことも、ＰＭＵＸ１６への
入力ＡおよびＢの他に充填指示ビットを与える入力ポー
トを追加することにより、可能である。これにより、前
のフレーム中の充填指示ビットが、そのＣＴＳにおける
データが有効であったかどうかを示し、特定のデータ・
ポートに割り当てられる最後のＣＴＳをパルスの充填に
使用することができる。
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。例えば、ＰＭＵＸ１６において
同期化器１２の機能を果たすことも、ＰＭＵＸ１６への
入力ＡおよびＢの他に充填指示ビットを与える入力ポー
トを追加することにより、可能である。これにより、前
のフレーム中の充填指示ビットが、そのＣＴＳにおける
データが有効であったかどうかを示し、特定のデータ・
ポートに割り当てられる最後のＣＴＳをパルスの充填に
使用することができる。
【００２６】
【発明の効果】以上述べたように、本発明によれば、特
殊化された用途においてデータ信号を現存の電気通信網
を介して経済的に送ることが可能となり、高価な特殊化
された短距離通信網、長距離通信網、または特殊化され
たデータ速度変換器を作ることを避けて、現存の通信網
の未使用の能力をさらに経済的に使用することができる
ようになる。
殊化された用途においてデータ信号を現存の電気通信網
を介して経済的に送ることが可能となり、高価な特殊化
された短距離通信網、長距離通信網、または特殊化され
たデータ速度変換器を作ることを避けて、現存の通信網
の未使用の能力をさらに経済的に使用することができる
ようになる。
【図１】本発明を実施するための通信システムの典型的
な装置のブロック図である。
な装置のブロック図である。
【図２】図１図の装置への３つの典型的な入力信号に対
し、本発明による２段階方式を用いて容量域フレームか
ら時間域フレームへ行われる写像を説明する図である。
し、本発明による２段階方式を用いて容量域フレームか
ら時間域フレームへ行われる写像を説明する図である。
【図３】本発明による典型的な２段階方式のために、図
２図で使用する容量域から時間域への変換を掲げた図表
である。
２図で使用する容量域から時間域への変換を掲げた図表
である。
【図４】図３図で使用される３つの典型的な入力信号に
対し、本発明による３段階方式を用いて容量域フレーム
から時間域フレームへ行われる写像を説明する図である
。
対し、本発明による３段階方式を用いて容量域フレーム
から時間域フレームへ行われる写像を説明する図である
。
【図５】本発明による典型的な３段階方式のために、図
４図で使用する容量域から時間域への変換を掲げた図表
である。
４図で使用する容量域から時間域への変換を掲げた図表
である。
【図６】本発明によるプログラマブル・マルチプレクサ
のブロック図である。
のブロック図である。
【図７】本発明による代案のプログラマブル・マルチプ
レクサのブロック図である。
レクサのブロック図である。
１０ 送信データ・ポート部
１２１〜１２Ｎ
同期化器（ＳＹＮＣ）１５ 多重化部１６ プログ
ラマブル・マルチプレクサ（ＰＭＵＸ）１７ パリテ
ィ計算器（ＰＡＲＩＴＹ）１８ 符号化器（ＣＯＤＥ
Ｒ） ２０ 多重解除部 ２１ 復号器（ＤＥＣＯＤＥＲ） ２２ パリティ検査器（ＰＡＲＩＴＹ）２４ フィ
ード・フォワード・フレーマ（ＦＲＡＭＥＲ） ２３ プログラマブル・デマルチプレクサ（ＰＤＥＭ
ＵＸ） ６０ フレーム・カウンタ ６５ 開始ビット・メモリ（ＳＴＡＲＴ ＢＩＴ）
６６ 終了ビット・メモリ（ＥＮＤ ＢＩＴ）６７
、６８ 比較器８１ プロセッサ
ラマブル・マルチプレクサ（ＰＭＵＸ）１７ パリテ
ィ計算器（ＰＡＲＩＴＹ）１８ 符号化器（ＣＯＤＥ
Ｒ） ２０ 多重解除部 ２１ 復号器（ＤＥＣＯＤＥＲ） ２２ パリティ検査器（ＰＡＲＩＴＹ）２４ フィ
ード・フォワード・フレーマ（ＦＲＡＭＥＲ） ２３ プログラマブル・デマルチプレクサ（ＰＤＥＭ
ＵＸ） ６０ フレーム・カウンタ ６５ 開始ビット・メモリ（ＳＴＡＲＴ ＢＩＴ）
６６ 終了ビット・メモリ（ＥＮＤ ＢＩＴ）６７
、６８ 比較器８１ プロセッサ
Claims (11)
- 【請求項１】 個別のデータ速度を有する１つ以上の
入力データ信号を入力の容量域フレームから出力の時間
域フレームへと多重化し、この多重化したデータ信号を
送信する方法において、 （ａ）容量域フレームと時間域フレームが、それぞれ割
り当て可能な所定の数のアドレスを含む場合、前記入力
データ信号の各々を容量域フレームの１つ以上の所定の
隣接するアドレスに前記入力データ速度に応じて割り当
てるステップと、 （ｂ）計数順序が、複数ビットからなりＮ個の別個の部
分を含むワードによって表されるとき、前記計数順序の
最初のアドレスから最後のアドレスまで所定の順序で時
間域フレームを数え通すステップと、 （ｃ）それぞれが、１つ以上のビットからなり、前記ス
テップ（ｂ）の前記のＮ個の部分のうちの１つに関係付
けられているＮ個の２進ワードを生成するステップと、
（ｄ）前記ステップ（ｃ）の各計数段階において、前記
の１つ以上の入力データ信号のうちの何れの信号を前記
時間域フレームの各アドレスに割り当てるかを割り当て
るために、前記ステップ（ｃ）からの前記の多数ビット
のワードを、前記ステップ（ａ）において各入力データ
信号に割り当てられた容量域の隣接するアドレスの開始
アドレスおよび終了アドレスをそれぞれ定義する第１の
数および第２の数と、逆の順に比較するステップと、（
ｅ）前記ステップ（ｄ）において決定されたとおりの時
間域フレーム順のアドレスの期間中に、各入力データ信
号の区分を、各データ信号を再生する離れた１つ以上の
受信機に送るステップと、を備えたことを特徴とするデ
ータ信号の多重化方法。 - 【請求項２】 前記ステップ（ｂ）の実行において、
（ｂ１）前記容量域フレームにおける所定数のアドレス
を、掛け合わせると前記容量域フレームにおける前記所
定数のアドレスを与える複数の数の基へと変換するステ
ップと、 （ｂ２）前記容量域フレームの各アドレスを、前記ステ
ップ（ｂ１）で決定された数の基の各々に対する２進ワ
ードへと変換するステップと、を実行することを特徴と
する請求項１の方法。 - 【請求項３】 前記ステップ（ｄ）の実行において、
各時間域フレーム・アドレスを１つ以上のデータ入力信
号のうちの特定の１つに割り当てるために、前記ステッ
プ（ｂ１）の数の基から求めた逆順の数の基および前記
ステップ（ｂ２）からの前記２進ワードを逆順にしたも
のを使用することを特徴とする請求項２の方法。 - 【請求項４】 前記方法が、 （ｆ）前記ステップ（ｄ）を実行する前に、前記ステッ
プ（ｄ）で使用する１組の第２の２進ワードを生成する
ために、前記ステップ（ｃ）で生成した各２進ワードの
モジュラ算術乗法を実行するステップをさらに備えたこ
とを特徴とする請求項１、２または３の方法。 - 【請求項５】 多重化されたデータ信号を形成するた
めに、関係付けられたデータ速度をそれぞれ有する複数
の入力データ信号を結合する方法において、この方法が
、（ａ）前記の関係付けられたデータ速度のによって決
定される数の所定の容量区分を前記入力データ信号の各
々に割り当てるステップと、 （ｂ）前記容量区分の各々を一連の時間フレームの各時
間フレームにおける特定のタイム・スロットに関係付け
るステップと、 （ｃ）前記の関係付けられたタイム・スロット中に、各
入力データ信号の区分を送信するステップとを備え、さ
らに前記の関係付けるステップが、（１）隣接する一連
のアドレスにおけるアドレスを前記容量区分の１つ１つ
に関係付けるステップと、（２）Ｎ個の別個のワードの
値を組み合わせることにより多数ビットの２進ワードを
生成するステップと、（３）前記２進ワードのビットを
逆順にするステップと、（４）前記の各アドレスを前記
の各タイム・スロットに前記の逆順にした２進ワードの
関数として関係付けるステップとを含むことを特徴とす
るデータ信号の多重化方法。 - 【請求項６】 前記Ｎ個の別個のワードのそれぞれの
値が、互いの積が各時間フレームのタイム・スロットの
数に等しいような数基によって算出されることを特徴と
する請求項１の方法。 - 【請求項７】 個々のデータ速度を有する複数の入力
データ信号を出力の時分割多重データ信号のフレームへ
と多重化する方法において、 （ａ）割り当て可能なアドレスの数が一定であるものと
して、各入力データ信号を前記入力データ速度に応じて
１つ以上の所定の隣接したアドレスに割り当てるステッ
プと、 （ｂ）最低位から最高位までの範囲の数学的意味をそれ
ぞれ有するＮ群のビットからのビットからなり、所定の
順序で数えることによって形成される２進値を有する多
ビット・ワードを形成するステップと、（ｃ）前記入力
信号のそれぞれの区分を時分割多重データ信号の各フレ
ームにおける異なるタイム・スロットに割り当てるため
に、前記多ビット・ワードを位数逆転したものの２進値
を、前記ステップ（ａ）において各入力データ信号に割
り当てられた隣接するアドレスの開始アドレスおよび終
了アドレスをそれぞれ定義する第１の数および第２の数
と比較するステップと、（ｄ）前記ステップ（ｃ）にお
いて決定されたタイム・スロット中に、各入力データ信
号の区分を、各データ信号を再生する離れた１つ以上の
受信機に送信するステップと、を備えたことを特徴とす
るデータ信号の多重化方法。 - 【請求項８】 結合されたデータ信号を形成するため
に、関係付けられたデータ速度をそれぞれ有する複数の
入力データ信号を多重化する方法において、（ａ）前記
の関係付けられたデータ速度のによって決定される数の
所定の容量区分を前記入力データ信号の各々に割り当て
るステップと、 （ｂ）一連の時間フレームの各時間フレームが、それぞ
れ１つのアドレスを有する総計Ｍ個のタイム・スロット
を含むものとして、前記容量区分の各々を各時間フレー
ムにおける特定のタイム・スロットに関係付けるステッ
プと、 （ｃ）前記の関係付けられたタイム・スロット中に、各
入力データ信号の区分を送信するステップとを備え、さ
らに前記の関係付けるステップが、（１）隣接する一連
のアドレスにおけるアドレスを前記容量区分の１つ１つ
に割り当てるステップと、（２）Ｎ回繰り返す２進数列
を生成するステップと、（３）前記の割り当てた容量区
分アドレスの各々を対応するタイム・スロット・アドレ
スへと前記２進数列の順列の関数として変換するステッ
プとを含む、ことを特徴とするデータ信号の多重化方法
。 - 【請求項９】 個々のデータ速度を有する複数の入力
データ信号を出力の時分割多重データ信号へと結合する
方法において、 （ａ）前記入力データ速度に依存する１つ以上の所定の
隣接するアドレスを前記入力データ信号のそれぞれの各
フレームに割り当てるステップと、 （ｂ）所定の順序で数えることによって形成される２進
値を有するＭビットのワードを形成するステップと、（
ｃ）前記入力信号の各々を時分割多重データ信号の各フ
レームにおける異なるタイム・スロットに割り当てるた
めに、前記Ｍビット・ワードを位数逆転したものの２進
値を、前記の割り当てるステップにおいて割り当てられ
た隣接するアドレスの開始アドレスおよび終了アドレス
をそれぞれ定義する第１の数および第２の数と比較する
ステップと、 （ｄ）前記の比較するステップにおいて決定されたタイ
ム・スロット中に、各入力データ信号の区分を、各デー
タ信号を再生する離れた１つ以上の受信機に送信するス
テップとを備えたことを特徴とするデータ信号の多重化
方法。 - 【請求項１０】 個々のデータ速度を有する複数の入
力データ信号を出力の時分割多重データ信号のフレーム
のタイム・スロットへと多重化する装置において、（ａ
）容量区分の開始点と終了点を表すアドレスを前記入力
データ信号の各々に割り当てる手段と、（ｂ）最低位か
ら最高位までの範囲の数学的意味をそれぞれ有するＮ群
のビットからのビットからなり、所定の順序で数えるこ
とによって形成される２進値を有する多ビット・ワード
を形成する手段と、 （ｃ）前記入力信号のそれぞれの区分を選択するために
、前記多ビット・ワードを位数逆転したもののを前記の
割り当てたアドレスと比較する手段と、（ｄ）異なるタ
イム・スロットの期間中に、前記入力データ信号の各々
の前記の選択した区分を、各データ信号を再生する離れ
た１つ以上の受信機に送信する手段とを備えたことを特
徴とするデータ信号の多重化装置。 - 【請求項１１】 個々のデータ速度を有する複数の入
力データ信号を出力の時分割多重データ信号のフレーム
のタイム・スロットへと多重化する装置において、（ａ
）第１の入力と第２の入力との相対値に応じて出力を生
成するように構成された複数の比較器と、（ｂ）第１の
信号の値が、前記入力データ信号の特定の１つに割り当
てられた容量区分を表すものとして、前記第１の信号を
前記の各比較器のそれぞれの第１の入力に印加する手段
と、 （ｃ）第２の信号が、Ｍ回繰り返して並べ替えられた数
列における１つの数を表す値を有するものとして、前記
第２の信号を前記の各比較器のそれぞれの第２の入力に
印加する手段と、 （ｄ）前記比較器の出力に応じて、前記データ信号のう
ちの選ばれたデータ信号からのデータを前記タイム・ス
ロットの特定の１つに挿入する手段と、を備えたことを
特徴とするデータ信号の多重化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US459929 | 1990-01-02 | ||
| US07/459,929 US5062105A (en) | 1990-01-02 | 1990-01-02 | Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04211531A true JPH04211531A (ja) | 1992-08-03 |
| JPH0817354B2 JPH0817354B2 (ja) | 1996-02-21 |
Family
ID=23826732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3010316A Expired - Fee Related JPH0817354B2 (ja) | 1990-01-02 | 1991-01-04 | データ信号の多重化方法および装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5062105A (ja) |
| EP (1) | EP0436292B1 (ja) |
| JP (1) | JPH0817354B2 (ja) |
| AU (1) | AU619422B2 (ja) |
| CA (1) | CA2031055C (ja) |
| DE (1) | DE69019329T2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5065396A (en) * | 1990-01-02 | 1991-11-12 | At&T Bell Laboratories | Inverse multiplexer and demultiplexer techniques |
| US5218680A (en) * | 1990-03-15 | 1993-06-08 | International Business Machines Corporation | Data link controller with autonomous in tandem pipeline circuit elements relative to network channels for transferring multitasking data in cyclically recurrent time slots |
| FR2667748A1 (fr) * | 1990-10-09 | 1992-04-10 | Trt Telecom Radio Electr | Systeme de transmission d'informations selon un multiplex temporel presentant une structure variable. |
| US5251313A (en) * | 1990-11-19 | 1993-10-05 | Ag Communication Systems Corporation | Method of bit rate adaption using the ECMA 102 protocol |
| JPH05235885A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | 信号サイズ判定装置 |
| EP0609570A1 (en) * | 1993-01-07 | 1994-08-10 | ALCATEL BELL Naamloze Vennootschap | Randomizer and use of the same for contention resolution |
| US5784377A (en) | 1993-03-09 | 1998-07-21 | Hubbell Incorporated | Integrated digital loop carrier system with virtual tributary mapper circuit |
| JP2810617B2 (ja) * | 1993-06-23 | 1998-10-15 | 株式会社三協精機製作所 | 多重シリアル信号の伝送方法 |
| US5506904A (en) * | 1993-08-04 | 1996-04-09 | Scientific-Atlanta, Inc. | System and method for transmitting and receiving variable length authorization control for digital services |
| US5425101A (en) * | 1993-12-03 | 1995-06-13 | Scientific-Atlanta, Inc. | System and method for simultaneously authorizing multiple virtual channels |
| US5420640A (en) * | 1993-12-03 | 1995-05-30 | Scientific-Atlanta, Inc. | Memory efficient method and apparatus for sync detection |
| TW257923B (ja) * | 1993-12-03 | 1995-09-21 | Scientipic Atlanta Inc | |
| US5519780A (en) * | 1993-12-03 | 1996-05-21 | Scientific-Atlanta, Inc. | System and method for providing compressed digital teletext services and teletext support services |
| US5583562A (en) * | 1993-12-03 | 1996-12-10 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including imaging services |
| MA23381A1 (fr) * | 1993-12-03 | 1995-07-01 | Scientific Atlanta | Architecture de recepteurs de donnees multi-services |
| WO1995031054A1 (en) * | 1994-05-06 | 1995-11-16 | Circuit Path Network Systems, Corp. | Method of assigning slots by mapping channels to slots based on a one-to-one transformation |
| US6233077B1 (en) | 1995-05-11 | 2001-05-15 | Ciena Corporation | Remodulating channel selectors for WDM optical communication systems |
| US9191117B2 (en) | 1995-05-11 | 2015-11-17 | Ciena Corporation | High-speed optical transponder systems |
| GB2304502B (en) * | 1995-08-23 | 1999-10-06 | Plessey Telecomm | Multiplexing/demultiplexing method |
| US5949769A (en) * | 1995-10-10 | 1999-09-07 | Sicom, Inc. | Multirate local multipoint data distribution system |
| US5774084A (en) * | 1996-04-03 | 1998-06-30 | Sicom, Inc. | Method and apparatus for translating digital data into an analog signal |
| US5878039A (en) * | 1996-04-24 | 1999-03-02 | Nec America, Inc. | Bus rate adaptation and time slot assignment circuit for a sonet multiplex system |
| US6122281A (en) * | 1996-07-22 | 2000-09-19 | Cabletron Systems, Inc. | Method and apparatus for transmitting LAN data over a synchronous wide area network |
| US6810030B1 (en) * | 1997-10-17 | 2004-10-26 | Lucent Technology | Dynamic and smart spreading for wideband CDMA |
| US6128282A (en) * | 1997-12-18 | 2000-10-03 | Sicom, Inc. | Network node controller and method for combining circuit and packet data |
| DE19800619A1 (de) * | 1998-01-12 | 1999-07-15 | Lucent Tech Network Sys Gmbh | Schaltungsanordnung zur Übertragung plesiochroner Signale in einem SDH-Übertagungssystem |
| GB2342823B (en) | 1998-10-16 | 2000-11-29 | Marconi Comm Ltd | Communication system |
| US7051360B1 (en) * | 1998-11-30 | 2006-05-23 | United Video Properties, Inc. | Interactive television program guide with selectable languages |
| US6628656B1 (en) * | 1999-08-09 | 2003-09-30 | Cypress Semiconductor Corp. | Circuit, method and/or architecture for improving the performance of a serial communication link |
| US6513127B1 (en) * | 1999-09-24 | 2003-01-28 | Cypress Semiconductor Corp. | Frequency difference detector with programmable channel selection |
| FI112992B (fi) * | 1999-12-15 | 2004-02-13 | Nokia Corp | Menetelmä ja järjestelmä useiden käyttäjien lomittamiseksi TDMA-järjestelmän tietoliikennekanaville |
| US6538516B2 (en) * | 2001-05-17 | 2003-03-25 | Fairchild Semiconductor Corporation | System and method for synchronizing multiple phase-lock loops or other synchronizable oscillators without using a master clock signal |
| US6965737B1 (en) * | 2001-06-21 | 2005-11-15 | Lighthouse Capital Partners Iv, Lp | System and method for transporting data |
| US7006536B1 (en) * | 2001-07-12 | 2006-02-28 | Lighthouse Capital Partners Iv, Lp | System and method for transporting multiple low-bit-rate signals over a single high-bit-rate medium |
| EP2030346B1 (en) * | 2006-06-09 | 2012-07-25 | BRITISH TELECOMMUNICATIONS public limited company | Framing of analog communication |
| US7843846B1 (en) * | 2006-09-18 | 2010-11-30 | Qlogic, Corporation | Method and system for processing network information |
| US7719969B1 (en) | 2007-12-28 | 2010-05-18 | Qlogic, Corporation | System and method for assigning network device port address based on link rate |
| CN101465714B (zh) * | 2008-12-10 | 2010-10-27 | 华为技术有限公司 | 一种混合复接和解复接的方法、装置及系统 |
| US7971115B2 (en) * | 2009-01-31 | 2011-06-28 | Xilinx, Inc. | Method and apparatus for detecting and correcting errors in a parallel to serial circuit |
| DE102015209207A1 (de) * | 2014-09-02 | 2016-03-03 | Robert Bosch Gmbh | Verfahren zur seriellen Übertragung eines Rahmens über ein Bussystem von einem Sender zu mindestens einem Empfänger und Teilnehmerstation für ein Bussystem |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3632882A (en) * | 1970-05-15 | 1972-01-04 | Gen Datacomm Ind Inc | Synchronous programable mixed format time division multiplexer |
| US3982074A (en) * | 1975-04-21 | 1976-09-21 | International Telephone And Telegraph Corporation | Automatic channel assignment circuit |
| US4188665A (en) * | 1977-11-29 | 1980-02-12 | International Business Machines Corporation | Programmable communications subsystem |
| US4156796A (en) * | 1977-11-29 | 1979-05-29 | International Business Machines Corporation | Programmable data processing communications multiplexer |
| US4204093A (en) * | 1978-05-19 | 1980-05-20 | Bell Telephone Laboratories, Incorporated | Variable frame rate technique for use in a time-division multiple access (TDMA) communication system |
| US4322844A (en) * | 1979-09-20 | 1982-03-30 | International Telephone And Telegraph Corporation | Transmitter-receiver synchronizer |
| DE3001417C2 (de) * | 1980-01-16 | 1982-01-28 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Belegung von Zeitschlitzen eines Zeitmultiplexsystems mit dynamischen Multiplexern |
| US4330689A (en) * | 1980-01-28 | 1982-05-18 | The United States Of America As Represented By The Secretary Of The Navy | Multirate digital voice communication processor |
| US4383316A (en) * | 1980-04-14 | 1983-05-10 | Bell Telephone Laboratories, Incorporated | Apparatus for and method of collating partitioned time disordered synchronous data streams |
| US4409683A (en) * | 1981-11-18 | 1983-10-11 | Burroughs Corporation | Programmable multiplexer |
| JPS58153434A (ja) * | 1982-03-09 | 1983-09-12 | Nec Corp | 多重変換方式 |
| GB2151437B (en) * | 1983-12-13 | 1987-04-29 | Plessey Co Plc | Frame aligner for use in telecommunication exchange systems |
| US4558445A (en) * | 1984-04-18 | 1985-12-10 | The United States Of America As Represented By The Secretary Of The Air Force | Applique rate converter |
| US5058104A (en) * | 1988-07-26 | 1991-10-15 | Nec Corporation | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits |
| US4855996A (en) * | 1988-08-03 | 1989-08-08 | American Telephone And Telegraph Company | Time division multiplex arrangement |
| US4885745A (en) * | 1988-10-19 | 1989-12-05 | General Datacomm, Inc. | Algorithm for minimizing excursion in placement of channel selects into multiplexer frame |
| US4881224A (en) * | 1988-10-19 | 1989-11-14 | General Datacomm, Inc. | Framing algorithm for bit interleaved time division multiplexer |
| US5065396A (en) * | 1990-01-02 | 1991-11-12 | At&T Bell Laboratories | Inverse multiplexer and demultiplexer techniques |
-
1990
- 1990-01-02 US US07/459,929 patent/US5062105A/en not_active Expired - Lifetime
- 1990-11-22 EP EP90312743A patent/EP0436292B1/en not_active Expired - Lifetime
- 1990-11-22 DE DE69019329T patent/DE69019329T2/de not_active Expired - Fee Related
- 1990-11-28 CA CA002031055A patent/CA2031055C/en not_active Expired - Lifetime
- 1990-12-11 AU AU67959/90A patent/AU619422B2/en not_active Ceased
-
1991
- 1991-01-04 JP JP3010316A patent/JPH0817354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5062105A (en) | 1991-10-29 |
| DE69019329T2 (de) | 1995-11-09 |
| DE69019329D1 (de) | 1995-06-14 |
| AU6795990A (en) | 1991-07-04 |
| AU619422B2 (en) | 1992-01-23 |
| CA2031055A1 (en) | 1991-07-03 |
| EP0436292A2 (en) | 1991-07-10 |
| CA2031055C (en) | 1994-05-31 |
| EP0436292A3 (en) | 1991-11-06 |
| EP0436292B1 (en) | 1995-05-10 |
| JPH0817354B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211531A (ja) | データ信号の多重化方法および装置 | |
| CA2031054C (en) | Inverse multiplexer and demultiplexer techniques | |
| CA1232693A (en) | Network multiplex structure | |
| JP3429308B2 (ja) | ポインタを含むフレーム構造を分解及び組立する方法 | |
| EP0251587B1 (en) | Variable control and data rates in highly efficient multiplexer | |
| US4151373A (en) | Data transmission system | |
| US3982074A (en) | Automatic channel assignment circuit | |
| CA1055171A (en) | Digital time-division multiplexing system | |
| CA1229184A (en) | Frame arrangement for multiplexing a plurality of subchannels onto a fixed rate channel | |
| JPH0654901B2 (ja) | フォーマット変換制御方式 | |
| JPH0691505B2 (ja) | 時分割多重化装置及び時分割多重化法 | |
| US8761236B2 (en) | Serial protocol for agile sample rate switching | |
| JP3000765B2 (ja) | マルチレイトディジタル多重化−多重分離化法および多重化−多重分離化装置 | |
| JPH077956B2 (ja) | データ通信装置 | |
| JP2008527923A (ja) | Ｐｄｈおよびパケット・データを多重化するためのシステムおよび方法 | |
| US4122309A (en) | Sequence generation by reading from different memories at different times | |
| US6621830B1 (en) | Variable rate subscriber bus | |
| JP2002118530A (ja) | 伝送システム、伝送方法 | |
| JP3667458B2 (ja) | 時分割多重化装置 | |
| JP2752635B2 (ja) | マルチプレクス用大規模集積回路 | |
| JPS6318904B2 (ja) | ||
| JPH01208929A (ja) | 時分割多重分離化装置 | |
| JPH0629939A (ja) | Ｉｓｄｎの多重化方式 | |
| JPH06261064A (ja) | Ａｔｍセル組立方法 | |
| WO2007001930A2 (en) | Serial protocol for agile sample rate switching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960903 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |