JPH077956B2

JPH077956B2 - データ通信装置

Info

Publication number: JPH077956B2
Application number: JP1200455A
Authority: JP
Inventors: ドゥスカリスウィリアム
Original assignee: アメリカンテレフォンアンドテレグラフカムパニー
Priority date: 1988-08-03
Filing date: 1989-08-03
Publication date: 1995-01-30
Anticipated expiration: 2010-01-30
Also published as: US4885741A; EP0353946B1; EP0353946A3; JPH0275245A; EP0353946A2

Description

【発明の詳細な説明】「発明の属する技術分野」本発明は、例えば、音声帯域モデム及びデータサービス
ユニットを含むデータ通信装置に関する。

［従来技術の説明］歴史的には、音声帯域電話ネットワーク等によるデジタ
ル情報通信に用いられた装置は、最も基本的な機能−原
理的に、外部に向かうデータを変調して出力回線信号を
生成し、入力データを回復するために入力回線信号を復
調する−のみを実行するものであった。事実、そのよう
な早い時期に“モデム”（モジュレータ／デモジュレー
タ）という術語が造られたのである。技術が進展するに
つれ、モデム−及び、そのデジタル伝送対応型である、
“データサービスユニット”即ちDSUと呼称されるもの
−の能力が拡張され、アダプティブイイコーリゼイショ
ン、マルチディメンジョナルモジュレーション及び、ト
レリスコーディング等の、より高度化された機能を有す
るようになった。いわゆる“データ通信装置”（DCE）
に関する、現時点においても継続中の発展は、モデム設
計者が、より高いビット転送速度で動作することが可能
なデバイスを供給することを可能にした。さらに、マイ
クロプロセッサ技術の出現は、モデム設計者がその製
品、特に高性能モデム及びネットワーク診断機器に、よ
り多くの機能を搭載することを可能にした。

上述のような、現在も進行中のDCE機能の進展にも拘ら
ず、DCEを、同時に設置されているるデータ端末装置、
例えば、メインフレーム、データ端末、パーソナルコン
ピュータ等、と、エンクリプタ、コンプレッサ及びマル
チプレクサ等の、同時に設置されている付属あるいは応
用デバイスと相互に接続するために用いられる技術は殆
ど進展していない。例えば、依然として広範に用いられ
ている方法の１つは、各点間固定配線接続の利用であ
る。しかしながら、不利なことに、この方法において
は、少なくとも相当な量の装置の設置に関しては、処理
するのが困難かつ高価であるような配置が生じてしま
う。例えば、床下の、あるいは密集したケーブル群のケ
ーブルを、所定の相互接続の変更を行なう、あるいはト
ラブルシューティングを行なうために追跡することは、
時間を消費し、かつ、労働集約的である。さらに、人員
が24時間体制で部署に配備されていない限り、著しい量
のダウンタイム（中断時間）が必要となる。いくらか高
度化された方法であるパッチパネルの使用は、ケーブル
追跡問題を解決するが、やはり人員集約的である。

上述の欠点は、例えば、中央制御地点から制御可能なス
タンドアローンマトリックススイッチを用いることによ
って実質的に克服されうる。しかしながらマトリックス
スイッチは、巨大であり非常に高価である。今日の、時
分割多重化バスに基づくデジタルPBX−その多くは、音
声だけでなくデータ信号をもスイッチングすることが可
能である−は、ユーザによって購入され、DTEとDCEとを
相互接続する方法として、殆どデータモードで使用され
ている。しかしながら、この数年デジタルPBX技術が利
用可能となっているが、DCEの販売者−特に音声帯域モ
デムの販売者−は、概して、その製品の回線にPBXある
いはPBXと同様の相互接続アーキテクチャを利用してい
ない。

（発明の概要）本発明は、DCEの共に用いられる埋め込み型のマトリッ
クススイッチに係るものである。本発明の重要な特徴に
従い、本発明に係る埋め込み型マトリックススイッチ
は、一方が他方の整数倍ではない少なくとも一対のデー
タワード転送レートを含む、データワード転送レート群
をサポートすることが可能である。このような特徴をDC
E埋め込み型マトリックススイッチに持たせることは、
今日のDCE環境における要求を充足する装置を実現する
鍵となる。

当該埋め込み型マトリックススイッチは、具体的には、
上述のデータワード転送レート群をサポートすることが
可能な時分割多重化バス装置として実現される。

（実施例の説明）第１図は、本発明の原理を具体化する回路を有するイク
イップメントキャビネット10の正面を描いたものであ
る。キャビネット10には、イクイップメントキャリア11
がマウントされており、その後方からの透視図が第２図
に、及びその電気的ブロック図が第３図に、それぞれ示
されている。キャリア11は、当該キャリの正面から挿入
される17枚の回路カード−“正面回路カード”と呼称さ
れる−を受容することができるスロット及び当該キャリ
アの後部から挿入される17枚の別のカード−“後部回路
カード”と呼称される−を受容することが可能なスロッ
トを有している。正面及び後部回路カードは対応するコ
ネクタ149で向い合うようになっており、当該コネクタ
のそれぞれのピンは、当該コネクタがマウントされてい
る固定回路基板、すなわち、“中間面"150によって相互
接続されている。

全てのスロットが回路カードを有する必要はない。より
詳細に述べれば、第１図−第３図からわかるように、キ
ャリア11は、（ａ）16枚の正面回路カード100−104及び
106−116、及び、（ｂ）10枚の後部回路カード120、122
−126、129−131及び133を有している。正面回路カード
には、（ａ）出力２進データあるいはビットストリーム
を特定の型の伝送チャネルを通じての伝送に適した信号
に変換すること、及び、（ｂ）この種の信号を当該チャ
ネルから受信し、それによって表現されたデータを回復
すること、が可能なデータ通信ユニットを有するカード
が含まれている。この範疇に含まれる回路カードは、2.
4Kb/s（キロビット毎秒）のアナログスイッチトネット
ワークモデム102、３枚の19.2Kb/sアナログ私用回線モ
デム103、104、106、２枚の56Kb/sデジタルモデム109、
110（通常データサービスユニットDSUと呼称される）、
9.6Kb/sDSU111、及び9.6Kb/sアナログ私用回線モデム11
3が含まれる。本明細書においては、モデム及びDSUは、
集合的に“データセット”と呼称される。

正面カードの他のものは、いわゆるアプリケーションモ
ジュール、すなわちAPMであり、各々、入力及び出力ビ
ットストリームに対して、それぞれ、一方の伝送方向に
関する所定の処理アルゴリズム及び他方の伝送方向に対
する逆のアルゴリズムに従って機能する。これらは、具
体的には、スタティスティカルマルチプレクサ／デマル
チプレクサ108、エンクリプタ／デクリプタ107、112、1
14、及びコンプレッサ／デコンプレッサ101、115を有し
ている。

その他の正面カードは、Ｍバスコントローラ100であ
り、以下に述べる。

後部カード120はバスターミネータカードであり、以下
に議論されるＭバスに対する電気的ターミネーションを
行なう回路を有している。その他の後部カードは、いわ
ゆるアクセスモジュールACMであり、４個以下のポート
を有している。2.4Kb/sから56Kb/sにわたる種々のビッ
トレートのデータ信号は、種々のアクセスモジュールの
ポートによってCRT端末、パーソナルコンピュータ等の
データ端末装置から受信され、及びそれらに与えられ
る。より詳細に述べれば、端末装置の各々−具体的に
は、パーソナルコンピュータ191、192、194−からの信
号は、対応するケーブル145及びコネクタ143によって、
特定のアクセスモジュールの特定のポートヘ導かれる。
各々のコネクタは、オスの部分がケーブルに接着されて
おり、メスの部分がアクセスモジュールに接着されてい
る。コネクタ143は、具体的には、EIA標準RS−232及び
／あるいはCCITT標準V.35に規定された標準コネクタで
ある。

キャリア11は、さらに、その背面に、標準的な電話レセ
プタクル148を有している。これらのレセプタクルは、
診断及び制御情報を種々の正面回路カードへ及び当該カ
ードから導くために用いられる。

動作に関して、種々のデータ端末装置からのデータ信号
は、関連したケーブル145及びコネクタ143から、任意の
必要数（ゼロを含む）のアプリケーションモジュールを
有し、その端部に所定のデータセット、すなわちモデム
あるいはDSUを有する経路上を導かれる。データセット
によって生成された出力回線信号は、多ピン電話コネク
タ161−164及び対応するケーブル165−168のうちの１組
によって、関連する通信チャネルへ導かれる。同時に、
種々の通信チャネルから受信された入力回線信号によっ
て搬送されてきたデータ信号は、逆の経路を通じてデー
タ端末装置に導かれる。

例えば、アクセスモジュール122のあるポートに対して
与えられた2.4Kb/s送信ビットストリームは、直接スイ
ッチネットワークモデム102に導かれ、逆に、モデム102
によって回復された2.4Kb/s入力ビットストリームは、
2.4Kb/s受信ビットストリームとして直接当該ポートへ
導かれる。この場合には、モデム102に与えられた（モ
デム102によって回復された）出力（入力）ビットスト
リーは、アクセスモジュール122へ（から）関連するデ
ータ端末装置（へ）与えられた送信（受信）ビットスト
リームと同一のものである。

第２の、より複雑な例は、第３図の点線によって図示さ
れている。この例では、アクセスモジュール133の１ポ
ートで生成された19.2Kb/sビットストリームがコンプレ
ッサ／デコンプレッサ115に導かれ、当該コンプレッサ
／デコンプレッサ9.6Kb/s圧縮ビットストリームを生成
する。当該9.6Kb/sビットストリームはエンクリプタ／
デクリプタ114によって暗号化され、アナログ私用回線
モデム113に加えられる。当該モデムは、暗号化された
9.6Kb/sビットストリームを表現するアナログ回線信号
を生成し、当該信号をコネクタ164及びケーブル168を通
じてアナログ私用回線に印加する。同時に、逆方向の伝
送に関して、暗号化／多重化されたビットストリームを
表現しているアナログ回線信号がモデム113に至るアナ
ログ私用回線へ、ケーブル168及びコネクタ164を通じて
導かれる。モデム113は、受信した回線信号から、当該
信号中に埋め込まれていた、伝送されてきたデータスト
リームを回復し、当該データストリームはエンクリプタ
／デクリプタ112によって複合化され、コンプレッサ／
デコンプレッサ115によって伸長されてアクセスモジュ
ール133へ導かれる。

第３の例として、アクセスモジュール123の１コネクタ
に与えられた4.8Kb/sビットストリームは、エンクリプ
タ107に導かれ、次いでアナログ私用回線モデム103へ導
かれる。当該モデム103においては、前記4.8Kb/sビット
ストリームは、アクセスモジュール123の他の３つのポ
ートの各々に対応する、他の３つの4.8Kb/sビットスト
リームと多重化される。その結果19.2Kb/s複合ビットス
トリームを表現している回線信号が当該アナログ私用回
線モデム103において生成され、対応するアナログ私用
回線に印加される。逆方向の伝送に関しては、４群の第
１のものが暗号化されている、個別の4.8Kb/sストリー
ムを表現しているアナログ回線信号がモデム103によっ
て回復され、４群の構成要素4.8Kb/sビットストリーム
に分割される。３群の、暗号化されていないストリーム
は、直接アクセスモジュール123の対応するポートに導
かれるが、暗号化されたストリームは、まずエンクリプ
タ／デクリプタ107に導かれ、複合化されたビットスト
リームが対応するアクセスモジュールポートに導かれ
る。（モデム103によって実行される多重化／分割は、
アクセスモジュール123内部で実行されてもよい。その
場合には、例えば、アクセスモジュール123の特定のポ
ートにおける4.8Kb/sビットストリームは、当該アクセ
スモジュールからエンクリプタ／デクリプタ107に導か
れ、その後、他の３群のビットストリームと多重化する
ためにアクセスモジュール123へ返送される。結果とし
て生じた19.2Kb/sストリームがモデム103に導かれ
る。）キャリア15、16は、具体的にはキャリア11と同一である
が、各々のキャリアは、総じて151、161として示されて
いるように、データセット、アプリケーションモジュー
ル及びアクセスモジュールよりなる相異なった配置を取
付けるように設定されている。コネクタ143の個々のも
のから、及び個々のものへのデータ経路が、３つのキャ
リア11、15、16いずれにおいてもアプリケーションモジ
ュール及びデータセットを有することが可能であること
が望ましい。

キャリア18は、具体的には、他のものと若干相異なった
デザインであり、実際に相異なった機能を実行する。よ
り詳細に述べれば、キャリア18は、いわゆるダイアルバ
ックアップユニット181を含む回路カードを受容するよ
うにされている。例えば、アナログ私用回線モデムに対
する回線信号を伝播する、ケーブル165−168内のリード
線は、当該ダイアルバックアップユニット及びリード線
183によって電話ネットワークに接続されており、モデ
ムに係る私用回線が故障すなわち利用不能の場合に、バ
ックアップ接続が当該転換された電話ネットワークを通
じて行なわれるようになっている。

本発明に従い、種々のデバイス、すなわちアクセスモジ
ュール、アプリケーションモジュール、及びデータセッ
ト、間の相互通信は、埋め込み型マトリックススイッチ
−具体的には時分割多重化（TDM）バス300（以下、Ｍバ
スと呼称される）−を用いて実行される。“埋め込み型
マトリックススイッチ”という術語は、本明細書におい
ては、通信中のデバイス間のデータ及び制御情報伝送用
の論理データ経路が、各々対応する１つのデバイスに接
続されたインターフェース回路−具体的には、以下に議
論される、インターフェース回路201、202、…、233−
によって設定されているような装置を意味するものとし
て用いられる。

あらゆるTDMバス配置におけるのと同様、Ｍバス300を通
じて通信するデバイスは、１つあるいはそれ以上の時間
スロットに割当てられる。特定の時間スロットの発生
は、当該具体例においては、当該目的のために与えられ
たＭバスアドレスリードの一群上の、関連する時間スロ
ットアドレスすなわちTSAの出現によって知らされる。
当該バス上で通信を行なうデバイスは、これらのアドレ
スリードをモニターし、それらの割当てられた時間スロ
ットのアドレスを認識してデータ出力のためにバスをア
クセスすることが可能となる。

Ｍバス300の動作は、前述のように、キャリア11内の正
面回路カードであるＭバスコントローラ100によって管
理されている。Ｍバスコントローラ100は、人間のユー
ザからの−Ｍバスコントローラフロントパネル（図示せ
ず）であるいはネットワーク管理デバイス（図示せず）
によって入力される−所定のデータフロー経路の各々、
すなわち、ある特定のアクセスモジュールから特定の
（もしあれば）アプリケーションモジュールを経て最終
的に特定のデータセット、すなわちモデムあるいはDSU
へ、を規定する情報を受信する。当該情報に応じて、コ
ントローラ100は制御信号−具体的には、以下に論議さ
れる“時間スロット割当て”コード−を生成する。当該
制御信号は、データフローに係る全てのデバイスに時間
スロットを割当て、個別のアクセスモジュールの各々に
対応するアプリケーションモジュール及び／あるいはデ
ータセットを関連させる。

第３図に示されているように、当該具体例においては、
Ｍバス300はキャリア11、15、16の各々に亘るように形
成されており、Ｍバスコントローラ100は当該Ｍバスを
３個のキャリア全てに亘って管理している。あるいは、
個別のＭバスコントローラが各キャリアの最左端スロッ
トに設置され、対応するキャリア内のＭバスを管理する
ために用いられる。Ｍバスコントローラ100は３個のキ
ャリア全てに亘るＭバスを管理するために用いられる
が、例えばキャリア15内のＭバスコントローラは、バッ
クアップとして機能する。

各々の時間スロットは、特定のビットストリームのみに
関連している。それゆえ、例えば、相異なった時間スロ
ットは、各々のアクセスモジュールの各“現時点で使用
中”のポートに割当てられる。モデム及びDSUも複数個
のポートを有し、相異なった時間スロットがこれらのポ
ートの“現時点で使用中”のものにも同様に割当てられ
る。（例えば、当該具体例においては、モデムは、８群
までの相異なったビットストリームを多重化できる。）
アプリケーションモジュールも複数のポート−実際には
最大32個である−を有し、一般に、以下に記述されてい
るように、各ポートに対して２つの時間スロットが割当
てられる。よって、キャリア11、15、16のいずれかある
いは複数を通じての特定のデータフローの設定において
は、ユーザは、種々のアクセスモジュールからポートを
選択し、個別のビットストリームを１つあるいは複数の
アプリケーションモジュールの希望のポートへ導き、そ
の結果生じたビットストリームをモデムあるいはDSUの
希望するポートへ導く自由度を完全に決定しておかなけ
ればならない。

第３図に示されているように、Ｍバス300は、２組の多
線デュープレックスデータ経路、受信経路RB及び送信経
路SB、を有している。これらの経路は、Ｍバスコントロ
ーラ及びＭバス上で通信を行なう種々のデバイス間の情
報伝達に用いられる。例えば、通常のデータ転送におい
ては、これらの経路は、コネクタ143を介して、一端の
データ端末装置と他端のモデム及びDSUとの間で伝達さ
れる必要があるEIA信号を伝達する。これらの信号に
は、例えば、送出データ（SD）及び受信データ（RD）線
上のいわゆる顧客データ、送出要求（RTS）、送出クリ
ア（CTS）、データセットレディ（DSR）等が含まれる。

Ｍバスは、さらに、時間スロットアドレスフィールドリ
ードTSA、TYPEと名付けられたＭバスオペレーションフ
ィールドリード、及び種々の制御及びタイミングリード
（図示せず）を含んでいる。一般に、単一の時間スロッ
トは、現時点で用いられている各アクセスモジュールポ
ート及びデータセットポートに割当てられる。情報伝達
を実行するためには、アクセスモジュールのポートは、
割当てられた時間スロット間に、情報を送出経路SB上に
書出し、同時に受信経路RBから情報を取り込む。これ
は、ネットワーク側時間スロットと呼称される。逆に、
データセットは、それらの種々のポートに割当てられた
時間スロット間に、情報を受信経路RB上に書出し、送出
経路SB上の情報を取り込む。このことは、ユーザ側時間
スロットと呼称される。（通常のデータ転送以外の機
能、例えば、以下に記述されるような“限定オプション
表示”機能あるいは維持機能が実行される場合には、経
路RB及びSB上のデータフローは、当該機能によって要求
される方向となる。）さらに、ネットワーク側及びユー
ザ側時間スロットは、一般には、各アプリケーションモ
ジュールの各ポートに対して割当てられる。

上述のことは、第４図を参照することによって、より明
瞭に理解されうる。第４図は、アクセスモジュール122
のポート、エンクリプタ／デクリプタアプリケーション
モジュール107、及びモデム102のポート間での具体的な
論理接続を示したものである。ネットワーク側時間スロ
ットの間に、アクセスモジュール122は、その入力に現
れる出力情報を送出経路SBに書出し、同時に、受信経路
RBから入力情報を取込む。しかしながら当該同一時間ス
ロットは、エンクリプタ／デクリプタ107側から見れば
ユーザ側時間スロットである。なぜなら、エンクリプタ
／デクリプタ107は、同時に送出経路SB上の情報を取り
込み、受信経路RB上に情報を書出すからである。ネット
ワーク側及びユーザ側時間スロットの逆の関係は、エン
クリプタ／デクリプタ107とモデム102との間の通信に関
しても得られる。

ＭバスリードTSAは、さらに、Ｍバス300の時間スロット
を識別するアドレスの形態の制御信号を伝達する。より
詳細に述べれば、各時間スロットに対して、各々相異な
ったアドレスが割当てられている。Ｍバスに接続された
ポートは、（ａ）当該ポートに対して割当てられた時間
スロットアドレス及び／あるいは（ｂ）キャリア内の当
該ロケーションに関連したデフォルトアドレス、に対す
るTSAリードバスをモニターする。このような時間スロ
ットあるいはデフォルトアドレスが現れると、当該ポー
トは、アドレスと同時にＭバスコントローラ100のTYPE
リードによって与えられたコードにより規定された機能
を実行する。起動された機能がバスを通じての情報伝送
を要求する場合には、この種の情報が経路RB及びSBの一
方あるいは双方を通じて伝達される。具体的には５本の
TYPEリードがあり、最大32の機能コードがサポートされ
うる。例えば、Ｍバスノーマルサイクルと呼称される機
能に対応するコード00001は、第４図に関して議論され
たように、Ｍバス上の通信機器間での情報伝送を実行す
る。別な例として、コード00100、00101は、特定の時間
スロットアドレスが特定のデバイスに対して割当てられ
るべき場合に用いられる。ここで、当該アドレスは、経
路RB及びSBを介して当該デバイスによって識別される。

さらに、別なコード対01000、01001は、アドレス指定さ
れたポートに、経路RB及び／あるいはSBを通じて、当該
ポートが属している型（アクセスモジュール、アプリケ
ーションモジュール、データセット）及び当該ポートが
動作するデータ速度に関する情報を伝達させる。32の機
能コードの完全なリストは、以下に議論される第III表
に示されている。

Ｍバスに接続された種々のデバイス101、102、…、133
は、対応するＭバスインターフェース201、202、…、23
3を有している。当該インターフェース回路は、例えばT
YPEコード及びアドレスを識別し、Ｍバス上へのデータ
書出し及びＭバス上からのデータ取り込みを行なう直截
的な回路よりなる。

代表的な従来技術に係るTDM装置の中心は、所定の数の
時間スロットに分割される“フレーム”の概念である。
フレームは、所定の固定持続時間を有している。よっ
て、各時間スロットは、本発明書において、“フレーム
レート”と呼称される、固定された周期、すなわちレー
ト、で反復さる。例えば、フレームが125マイクロ秒の
持続時間を有する場合には、各時間スロットは、1/125
×10^-6秒＝8kHzの周期で反復される。Ｍバス上で通信す
るデバイスは、各々、１つあるいは複数の時間スロット
に割当てられており、対応する時間スロットが発生する
と、当該デバイスは、バス上にデータを書出す及び／あ
るいはバス上のデータを取り込むことが可能となる。

TDMバス上で通信するデバイスが、当該バスを、当該フ
レームレート整数倍のレートでアクセスすることを必要
とする−よって、各々のバスアクセスレートは、他の全
てのものの整数倍あるいは約数となっている−場合に
は、特定のデバイスに対する時間スロットの割当て及び
当該バスを介しての実験のデータ通信は直截的である。
例えば、当該バスを8kHzのレートでアクセスすることを
必要とするデバイスには、当該バス上の特定の１時間ス
ロットが割当てられる。さらに、当該バスを例えば16kH
zのレートでアクセスすることを必要とするデバイスに
は、特定の２スロットが割当てられる等である。実際、
当該バスをフレームレートのある約数となるレートで、
例えば2kHzでアクセスすることを必要とするデバイス
も、当該デバイスに対して１タイムスロットを割当て、
当該タイムスロットを必要とするように、例えば、2kHz
の場合には、４フレーム毎に１フレーム、使用させるこ
とによって、適応させられうる。この種のデバイスに１
タイムスロットを時分割使用させることも可能であり、
バス能力が最大限に活用されることになる。

しかしながら、当該バスが、一方が他方の整数倍でな
い、例えば9.6Kb/sと64Kb/sのようなレートが少なくと
も一対存在することになるようなバスアクセスレートを
有するデバイスを適応させる必要がある場合に問題が生
ずる。この状況を適応させる一方法は、１つあるいは複
数のデバイスを、当該デバイスがそれ自体に係るデータ
をあらかじめ規定された量のデータが蓄積されるまで蓄
積し続けることになる、非同期モードで動作させるよう
にすることである。蓄積されたデータは、当該デバイス
に対して割当てられたタイムスロットが次に発生した時
点で当該バスに対して与えられる。例えば8kHzバス上
の、9.6Kb/sでデータを書出すことを必要とするデバイ
スには、単一のタイムスロットが割当てられ、自らのデ
ータを８ビットのブロックとして蓄積することが要求さ
れる。当該ブロックは、各々、割当てられたタイムスロ
ットが次に発生した時点でバス上に書出される。

この問題に対する別な方法も既知である。しかしなが
ら、それら全てに共通なのは、データが非同期で通信さ
れるということである。よって、このために、例えば、
フェーズ・ロークト・ループ（PLL）あるいは他の回路
方式を用いるデータに対するクロック信号を再生するた
めに、データの受容装置が必要となる。不利なことに、
この種の回路は比較的高価である。さらに、既知の方法
は、当該バスの能力を浪費している。なぜなら、用いら
れた方法に依存するが、割当てられた時間スロットは、
（ａ）冗長な情報あるいは（ｂ）無情報を、大部分では
ないにせよ、多くのフレームの間に伝達することになる
からである。

従来技術に係るTDM装置の、上述の、及び他の制限は、
本発明に係る、（ａ）双方とも、一方のレートが他方の
整数倍ではないような、少なくとも一対のレートが存在
する場合であっても、あらゆる種類の必要とされる混合
バスアクセスレートで動作するデバイスに対して時間ス
ロットを割当てること、及び、（ｂ）各デバイスに対し
て割当てられた時間スロットを、当該デバイスが正に必
要とするがアクセスレートで発生させること、が可能な
TDM装置によって克服される。よって、有利なことに、
データが当該バスを同期して通過することになる。さら
に、バスの能力がより効率的に用いられる。

より詳細に述べれば、第１図−第３図のシステムは、以
下に示すバスアクセスレートをサポートしている:120
0、2400、4800、9600、12,000、14,000、16,000、16,80
0、19,200、56,000、64,000（バスアクセス／秒で表示
されている）。同時出願されている特許明細書に記述さ
れている型のTDMバスは有利に用いられる。なぜなら、
これらのレートによる多くのレート対、例えば4800と5
6,000、に対して、一方は他方の整数倍でないからであ
る。

前述のTDM法の中心をなすのは、TDM“フレーム”の概念
の再定義である。第５図の単純化された例によって示さ
れているように、本発明に係る装置におけるTDMフレー
ムは、“アクセスピリオド”と呼称されるものの連続よ
り成り立っている。一般に、各時間スロットは、対応す
るデバイスのバスアクセスレートで、フレーム全体を通
じて一定間隔で配置された、“ウォークタイム”と呼称
される複数個のアクセスピリオドにおいて繰り返され、
時間スロットに対するアクセスピリオド割当てのパター
ンは、連続したフレームの各々において反復される。よ
って、特定の時間スロット、最終的には特定のデバイス
に対して、個々のフレームに関するアクセスピリオドよ
りなる組及び当該フレームに引続いたフレームにおけ
る、対応するアクセスピリオドの組が存在する。この様
子は、第５図において、“A"及び“B"と名付けられた２
時間スロットに対して示されている。時間スロット“A"
は、各フレームにおける第３、第17及び第31アクセスピ
リオドにおいて発生し、一方時間スロット“B"は、各フ
レームの第４、第10、第16、第22、第28、第34、第40ア
クセスピリオドにおいて発生することに留意されたい。
本発明に係る型のTDM装置を設計する際に選択されなけ
ればならないこの重要なパラメータの１つは、アクセス
ピリオド発生レートである。このパラメータは、ウォー
クタイム−アクセスピリオドレートのバスアクセスレー
トに対する比で与えられる−が、各々の希望されている
バスアクセスレートに対するアクセスピリオドの数のあ
る整数倍であることが保証されるように選択される。よ
って、第５図の例においては、時間スロット“A"及び
“B"に対するウォークタイムは、それぞれ、アクセスピ
リオドの14倍及び６倍である。一般の場合には、最小の
アグスピリオドレートは、希望するバスアクセスレート
の最小公倍数（LCM）を作ることによって得られる。前
述のバスアクセスレート群に対しては、LCMは2⁹×３×5
³×７＝1.344×10⁶によって与えられる。このことは第
１表により確かめられる。

このアクセスピリオドは、素因数が２×^Ｗ×3^X×5^Y×7^Z
（但し、Ｗ≦９、Ｘ≦１、Ｙ≦３、Ｚ≦１）であるよう
なバスアクセスレートをサポートする。

加えて、最小アクセスピリオドレートと全ての整数、Ｎ
＝１、２、３、…倍もアクセスレートとして用いられう
る；最小アクセスピリオドレートをＮ倍することは、あ
る時間スロットの各々の発生の間にＮ倍のアクセスピリ
オドレートが存在することを意味する。しかしながら、
有利なことには、アクセスピリオドレートをＮ倍するこ
とは、あるフレームにおけるアクセスピリオド数をＮ倍
に増加させ、それによって、当該バスが約Ｎ倍のデバイ
スを適応させることが可能となる（種々のバスアクセス
レートで動作するデバイス数の比を同一と仮定した場
合）。当該具体例においては、特に、Ｎ＝２である。よ
って、アクセスピリオドレートは、2.688MHzである。

（実際的な関心を引くような問題ではないが、希望する
バスアクセスレートの最大公約数が１である場合、最小
バスアクセスレートとして用いられるLCMは、全てのバ
スアクセスレートを、まず、ある係数、例えば２、でス
ケーリングした後に得た最小公倍数である。よって、希
望するアクセスレートが３及び７バスアクセス／秒の場
合には、最小アクセスピリオドレートを達成するために
用いられるLCMは、６、14のLCMであり、２×３×７＝42
となる。事実、これに基づいて第５図の例が示されてい
る。）本発明に係るTDM装置を設計する際に選択されなければ
ならない別の重要なパラメータは、本明細書においてフ
レーム長Ｆと呼称されている、各フレームを構成してい
るアクセスピリオドの総数である。詳細に述べれば、フ
レーム長Ｆは、２つの基準が充足されることが保障され
るように選択される。第１の基準は、サポートされるア
クセスレートの各々に対して、アクセスピリオド間の正
常間隔がフレーム間の境界を越えて次フレームに亘って
いることである。すなわち、１フレームに於ける個別の
組の間隔及び次のフレームにおける対応する組の間隔
が、当該個別の組に関連するウォークタイムと等しい。
第２の基準は、サポートされたバスアクセスレートの可
能な対の各々に対して、アクセスピリオドの組を時間ス
ロットに対して、割当てられたアクセスピリオドが相互
に排他的であるように、割当てることが可能であること
である。（反例として、２種のバスアクセスレート３及
び７バスアクセス／秒の場合に対しては、長さ21のフレ
ームは、第１の基準を充足するが、第２のものは充足し
ないことに留意されたい。すなわち、21アクセスピリオ
ドよりなるフレームのアクセスピリオドの組を、フレー
ム中のアクセスピリオドの１つを双方の時間スロットに
対して割当てることなしに、前記２種のレートで時間ス
ロットに割当てる方法は存在しない、ということであ
る。）フレーム長Ｆの値は、希望するバスアクセスレートの各
々に関連したウォークタイム（アクセスピリオドで表わ
されたもの）の最小公倍数（LCM）を作ることによって
得られる。よって、前述の基準（ａ）は保証される。な
ぜなら、フレーム長Ｆは全てのウォークタイムで正確に
割切れるからである。さらに、フレーム長Ｆをウォーク
タイムのLCMとすることが、前述の基準（ｂ）を保証す
ることが、以下により適切なポイントで示されている。

第５図の例に対するフレーム長Ｆを決定に関しては３バ
スアクセス／秒及び、７バスアクセス／秒のバスアクセ
スレートに対するウォークタイムは、それぞれ42/3＝1
4、42/7＝６である。これらのウォークタイムのLCMはや
はり42である。よって、第５図より判るように、各フレ
ームは42のアクセスピリオドを含んでいる。しかしなが
ら、一般には、フレーム長Ｆと最小バスアクセスレート
は等しくない。

第II表は、第１図から第３図の具体例において、仮定さ
れたデバイスの組によって用いられるバスアクセスレー
ト群に対するフレーム長Ｆがいかにして得られるかを示
している。第II表よりわかるように、Ｍバス300は、各
バスアクセス間の単一ビットスリームの伝達のみに制限
されているのではない。むしろ、各バスアクセス間に１
−４データビットの全てからの一定数を伝達することが
可能である。よって、19.2Kb/sのデータレートは、具体
的には9600バスアクセス／秒の時間スロットを用い、ア
クセス毎に２ビットを伝達することによって実現され
る。このことは、２ビット潜伏（2-bit-latency）と呼
称される。加えて、1.2Kb/sのデータレートは、具体的
には、4800バスアクセス／秒の時間スロットを用い、各
ビットを４つの連続する時間スロット発生において反復
することによって実現される。これは1/4ビット潜伏と
呼称される。各バスアクセスを通じて一定数のビットが
伝送されることに関して、双方とも、一方が他方の整数
倍でないような、少なくとも一対のバスアクセスレート
が存在する場合のみならず、前記基準を充足する少なく
とも一対のビットレートが存在する場合もあることに留
意されたい。

（術語の定義に係る問題として、各バスアクセスの間に
伝達されるビットを“ワード”と呼称し、特定のビット
ストリームのワードがバスをアクセスするレートのこと
を“ワード伝達レート”と呼称する。）ウォークタイムのスケーリングを実行し、その結果得ら
れる素数のLCMをとることによって、フレーム長Ｆは、
第II表より明らかなように、Ｆ＝2⁶×３×５×７＝6720アクセスピリオド／フレーム
で与えられる。

第２表−ウォークタイム因数分解ひとたび、（ａ）ア
クセスピリオドが反復されるレート、（ｂ）各フレーム
におけるアクセスピリオド数が設定されると、各々相異
なったレートで通信を行なうデバイス数と、それらのデ
バイスによって要求されるバスアクセスレートを考慮し
ながら、アクセスピリオドの組を、次フレームに亘る各
時間スロット発生に対して割当てることによって時間ス
ロットを“インストール”するという仕事が残る。当然
この割当ては、各アクセスピリオドが２つ以上の時間ス
ロットに割当てられることがないことを保証するように
実行されなければならない。

（どのように問題が生ずるかを見るには、第５図の時間
スロット“B"が１ピリオド分“右”にずれた場合、フレ
ーム内の第３番目の時間スロット“B"の発生が、第２番
目の時間スロット“A"の発生と抵触する、ということを
考えれば良い。）第１時間スロットが、フレーム内のある選択されたアク
セスピリオドより開始されるようにインストールされる
と、その他の各時間スロットのインストレーションが以
下のように実行される：（ａ）まだ割当てられていないアクセスピリオドを、イ
ンストールされるべき時間スロットの第１発生位置とし
て、選択する；（ｂ）前記アクセスピリオドより開始する時間スロット
をインストールすることが、既にインストールされた他
のあらゆる時間スロットと、当該フレーム内で抵触する
か否かを決定する；（ｃ）前述のように抵触する場合には、相異なる、また
割当てられていないアクセスピリオドを、インストール
されるべき時間スロットの第１発生位置として、用いて
当該プロセスを再び開始する；（ｄ）抵触しない場合には、新たな時間スロットをイン
ストールする。有利なことには、２つの時間スロットが
抵触するか否かを決定する前記プロセス（前記ステップ
（ｂ））が、当該問題を線型ディオフォントス方程式と
してモデル化し、その解を識別するために公知のまだ割
当てられていないアクセスピリオドを、インストールさ
れるべき時間スロットの第１発生位置として用いること
によって実行されうることが見出されている。

具体的に述べれば、それぞれウオークタイムW₁、W₂を有
する２つの時間スロットが与えられると、線型ディオフ
ァントス方程式 λ×W₂＝μ×W₁＋ｋ（１）に、λ及びμに対する０からＦの範囲内の整数解が存在
する場合には、フレーム内で少なくとも一ケ所抵触する
場所があることが示される。ここで、ｋは、第１時間ス
ロットの発生と第２時間スロットの発生の間の、アクセ
スピリオド数で数えた間隔である。よって、当該方程式
に解が存在する場合には、双方の時間スロットを適応さ
せるためには、一方の時間スロットが、別な開始点−０
からＦの範囲内のλ及びμに対する整数解が存在しない
点−にインストールされなければならない。有利なこと
には、（１）式が実際、与えられたW₁、W2及びｋの値に
対して、λ及びμに対する０からＦの範囲内の整数解が
存在するか否かを決定する作業は、整数論に係る、この
型の方程式がλ及びμに対する整数解を持つのは、W₁及
びW₂の最大公約数（GCD）がｋを正確に割り切る場合の
みであるという補題を用いて非常に容易に実行されう
る。よって、より望ましい具体例においては、解が存在
するか否かを決定する作業は、W₁及びW₂のGCDを得て、
ｋ現時点での値が当該GCDで割り切れるか否かを決定す
る、という容易にインプリメントされうる段階よりな
る。以下、前述のようにフレーム長Ｆをウォークタイム
の最小公倍数となるように選択することが、サポートさ
れた２種のバスアクセスレートの可能な組み合わせの各
々に対して、時間スロットを、当該時間スロットに対し
て割当てられたアクセスピリオドが相互に排他的である
ようにインストールすることが可能であるということを
保証する、ということが示される。詳細に述べれば、前
述の補題を、ウォークタイムW₁及びW₂が互いに素である
場合のみ、ディオファントス方程式に整数解が存在する
（よって、フレーム内で抵触が起こる）、というように
言い換えることも可能である。しかしながら、既に議論
されるように、フレーム長Ｆはウォークタイムの最小公
倍数であるように選択されているため、W₁及びW₂はその
GCDとして１以外の数を有し、当該GCDが割り切ることが
できない値ｋを常に見出すことが可能であるゆえ、全て
のウォークタイム対が適応されうる。前述のように、Ｍ
バス300の動作はＭバスコントローラ100によって管理さ
れており、以下にその全体としての動作が記述される。

まず、電源が投入されると、Ｍバスコントローラ100
は、２つの基本的な初期動作を行なう。その第１は、ル
ーチン形式のハードウェアチェックを行なうことであ
る。他の動作は、現時点でキャリア内に保持されている
デバイスの明細を作ることである。このことは、各々が
特定のキャリア内の特定のスロットに対する特定のポー
ト番号を唯１つだけ識別するデフォールトアドレスの組
を巡回させ、以下に記述されるTYPEコード01000、01001
を用いて、各ポート毎にその属するデバイス型式（アク
セスモジュール、アプリケーションモジュール、あるい
はデータセット）及びポートデータレートを決定するこ
とにより実現される。

前記２種類の初期動作を実行すると、Ｍバスコントロー
ラは希望するデータフロー及びそれに関する属性に関す
るユーザからの指示を待つ。当該属性に関する指示は、
例えば、特定のデータセットが内部あるいは外部タイミ
ングのいずれを用いるか；時間スロット発生毎に伝達さ
れるべきビット数（潜伏）；“フロッキング”と呼称さ
れる、種々のEIAリードの反転が希望されているか否
か；あるいは、当該デバイスが、デジタルブリッジの一
部であるか；等を含んでいる。この種の全ての情報を受
信した後、Ｍバスコントローラは、現時点で利用中の全
てのポートに対して時間スロットをインストールする。
より詳細に述べれば、時間スロットのインストールに
は、（ａ）当該時間スロットに対して割当てられるべき
等間隔に配置されたアクセスピリオドの組を識別する段
階、（ｂ）Ｍバス上の、当該時間スロットに対する時間
スロットアドレスとして用いられうる２進数を選択する
段階、及び（ｃ）選択された時間スロットアドレスを考
慮中のポートへ伝達し、当該ポートに対して割当てられ
た時間スロットアドレスを知らせる段階、を含んでい
る。時間スロットがインストールされると、Ｍバスコン
トローラは、時間スロットを実際に時間スロットアドレ
スをＭバスコントローラへ出力することによって活性化
し、それによって、当該時間スロットに対して割当てら
れたデバイスが、当該Ｍバス上で通信可能となる。

現時点で利用される全てのポートに対する時間スロット
のインストールが終了すると、Ｍバスコントローラは背
景モードに入る。当該モードにおいては、当該コントロ
ーラは、周期的にデバイスの明細表をチェックして、回
路ガードが除去されたあるいは新たなカードが挿入され
た場合にユーザに対して報告し、周期的に種々の完全性
チェックを行なう。加えて、Ｍバスコントローラは、ユ
ーザによって入力された、例えば、新たなデータフロー
経路を設定する、あるいは元の経路を遮断するといった
指示に対して応答可能な情報でいつづける。これらの機
能は、本質的に新たな時間スロットのインストール及び
既存のものの廃棄を含んでいる。

第６図の流れ図は、ある特定のデバイス（“新たなデバ
イス”と呼称される）に時間スロット（“新たな時間ス
ロット”と呼称される）をインストールする際にＭバス
コントローラ300によって実行される手続きを示してい
る。

第６図の手続きは、ブロック804で開始され、変数Λが
新たなデバイスに対するウォークタイムに設定される。
その後、変数LOC及びＫは806でクリアされる。変数LOC
は、０から6719の間の値を取りうる数であり、インスト
ールされつつある時間スロットの第１アクセスピリオド
として現時点で考慮中のアクセスピリオドのフレーム内
での順位、すなわち“フレームロケーション”、を識別
している。当該アクセスピリオドは、簡潔に、“アクセ
スピリオドLOC"と呼称される。変数Ｋも０から6719の間
の値を取りうる数であり、インストールされつつある時
間スロットに係る抵触を現時点で調べられつつあるアク
セスピリオドのフレームロケーションを識別している。
当該アクセスピリオドは、簡潔に、“アクセスピリオド
“K"と呼称される。

その後、第６図の手続きは、ブロック807で開始される
ループに入る。当該ループにおいては、アクセスピリオ
ドLOCが既に他の時間スロットに割当てられているか否
かが決定される。既に割当てられている場合には、ブロ
ック808でLOCが１だけ増加させられ、その後ブロック81
4で6720と比較される。現在LOCが6720と等しい場合に
は、当該フレームの6720個のアクセスピリオドの全てが
既に考慮され、新たな時間スロットの第１アクセスピリ
オドとして使用可能なものは１つも見出されなかったこ
とを意味する。この場合には、当該手続きは、時間スロ
ットのインストールをなすことなく、ブロック817にお
いて終了する。LOCが6720と等しくない場合には、ブロ
ック807が再びループに入る。

未だ割当てられていないアクセスピリオドが見出される
と、当該手続きは、ブロック810より開始されるように
内側のループに入る。当該ループにおいては、アクセス
ピリオドLOCより開始されるようにインストールされた
場合、新たな時間スロットがアクセスピリオドＫと抵触
するか否かが決定さる。抵触が起こらないことを即時に
決定するための条件が３つ存在する。その第１は、ブロ
ック810で考慮される、Ｋ＝LOCである。なぜなら、アク
セスピリオドは自分自身と抵触し得ないからである。ブ
ロック815で考慮される第２の条件は、アクセスピリオ
ドＫが未だあらゆる時間スロットに対して割当てられて
いないことである。ブロック819で考慮される第３の条
件は、アクセスピリオドＫが別な時間スロットに対して
割当てられるが、直前のループ通過の際に、当該別の時
間スロットに割当てられた別のアクセスピリオドと抵触
しないため、抵触は起こらないと決定されていることで
ある。これらいずれの場合においても、ブロック827で
Ｋが１だけ増加させられ、ブロック830で6720と比較さ
れる。

ここで、Ｋが現在6720と等しくないと仮定する。このこ
とは、当該フレーム内の6720個のアクセスピリオドの全
てがアクセスピリオドLOCと低触しうるものとして考慮
されてしまったのではないことを意味し、当該手続きは
ブロック810へ戻って（Ｋ＋１）番目のアクセスピリオ
ドとの低触の可能性を考慮する。

ブロック810、815あるいは819において考慮されるテス
トのいずれもが低触が起こらない状況であることを示し
ていない場合は、アクセスピリオドＫが、アクセスピリ
オドLOCに対する低触をチェックされていない時間スロ
ットに割当てられていることを意味している。この場合
には、当該手続きは、ブロック819からブロック823、82
4へと進行する。ブロック823においては、変数Ｍが、ア
クセスピリオドＫが割当てられた時間スロットに対する
ウォークタイムに設定される。前述の補題に従って、ブ
ロック824において、Λ及びＭの最大公約数（GCD）が、
アクセスピリオドLOCとＫとの間隔|LOC−K|を割り切れ
るか否かが決定される。

当該GCDが|LOC−K|を割り切れない場合には、抵触は起
こらず、この場合には、ブロック827でＫが１だけ増加
させられ、ブロック810へ戻って（Ｋ＋１）番目のアク
セスピリオドとの起こりうる抵触について考慮される
る。逆に、ブロック824における決定で抵触が生ずるこ
とを示された場合には、アクセスピリオドLOCから開始
する新たな時間スロットはインストールされ得ない。こ
の場合には、当該手続きは、ブロック826、828へ進み、
LOCが１だけ増加させられ、Ｋが０にリセットされる。
その後、LOCは、ブロック831において、6720と比較され
る。ブロック814におけるテストと同様、LOCが現時点で
の6720に等しい場合には、当該フレーム6720個のアクセ
スピリオド全てが考慮され、新たな時間スロットの第１
アクセスピリオドとして用いられうるものが存在しない
ことを意味する。この場合には、当該手続きはブロック
834で、時間スロットの割当てがなされずに終了する。L
OCが6720と等しくない場合には、ブロック807から再び
ループに入る。

ブロック830に戻って、Ｋが6720に等しいと見出された
と仮定する。このことは、アクセスピリオドLOCが他の
全てのアクセスピリオドに対してチェックされて、抵触
が起こらなかったことを示している。よって、当該新た
な時間スロットは、アクセスピリオドLOCから開始され
るようにインストールされうる。この場合には、当該手
続きはブロック833へ進み、指数Ｎが０にクリアされ
る。その後、ブロック833、836、839、841よりなるルー
プに入り、当該新たな時間スロットに対して割当てられ
るべきアクセスピリオドのフレーム位置がＮ×ΛをLOC
に対して加えることによって計算される。ここで、Ｎ
は、０から6720/Λの範囲で変化する。

第６図のて手続きは、当然、Ｍバス上でそれに対する時
間スロットがインストールさるべき各デバイスに対して
実行される。時間スロットを最大限効率的にインストー
ルするためには、56Kb/sデバイスに対する時間スロット
をまずインストールすることが望ましい。この理由は、
14,000バスアクセス／秒（潜伏を４として56Kb/s）の時
間スロットに対して割当てられた連続するアクセスピリ
オド間の８アクセスピリオド毎に、時間スロットをより
遅いレートで割当てることが、当該フレーム内でこれら
の２時間スロット間の抵触が起こる故に、不可能である
からである。例えば、4800、14,000バスアクセス／秒の
バスアクセスレートを考える。この場合のディオファン
トス方程式は、 λ×280＝μ×192＋ｋである。192と280のGCDは８であるため、λ及びμは、
８の倍数である全てのｋに対して整数解を有する。よっ
て、時間スロットをより遅い速度のデバイスにまず割当
てることは、割当てられていないアクセスピリオドが多
数存在したとしても、56Kb/sデバイスに対して時間スロ
ットをインストールすることが可能な余地がない、とい
う状況を引き起こす。（64Kb/sデバイスの場合には、抵
触は56ピリオド毎に生じないので、一般には、この様な
問題は生じない。）しかしながら、個別の56Kb/sデバイスに割当てられた時
間スロットは、互いに抵触しない。それゆえ、効率的に
時間スロット割当てを行なうためには、８アクセスピリ
オド毎に開始するようにまず56Kb/sデバイスに時間スロ
ットを割当て、その後、より遅い速度のデバイス、64Kb
/sのデバイスに時間スロットを割当てることが必要とな
る。

時間スロットがインストールされると、これらの時間ス
ロットに対して時間スロットアドレスを割当て、時間ス
ロット間に当該バスアクセスするべきデバイスに対して
当該アドレスを知らせることが必要となる。その後、時
間スロットアドレスは、前述のTYPEコード00001と共
に、当該時間スロットに対して割当てられたアクセスピ
リオドの各々の間にTSAリードに出力され、これによっ
て、デバイス間のデータ伝達が実現する。

第III表は、ＭバスのTYPEリードに出力されうる32のコ
ードを示したものであり、各々実行されるべき相異なっ
た機能に対応している。これらのコードの機能は、以下
に示すようなものである： “アイドル”コード00000は、あらゆるデバイスに対し
て何ら動作を起こさせない。当該コードは、電源投入手
続きの結果としてＭバス上に出力され、Ｍバスコントロ
ーラが時間スロットをインストールし、通常のデータ活
動を開始するまでＭバス上に存在する。

“Ｍバス通常サイクル”コード00001は、第４図に関し
て既に記述されたようにＭバス上で通信を行なう実体間
の情報伝達を行なわせる。

“Ｍバス完全性チェック−ネットワーク側−”コード00
010及び“Ｍバス完全性チェック−ユーザ側−”コード0
0011は、診断の目的で用いられる。これらのコマンド
は、アドレスか割当てられた実体に対して、それぞれ、
ネットワーク側及びユーザ側の所定のデータパターンの
伝達を行なう。

“時間スロット割当て−ネットワーク側−”コード0010
0及び“時間スロット割当−ユーザ側−”コード00101
は、それぞれネットワーク側及びユーザ側時間スロット
アドレスを、当該バスを通じて通信する種々のポートに
対して割当てられるために用いられる。時間スロット割
当て機能が実行される場合には、ポートは、そのデフォ
ールトアドレスを用いてアドレス指定され、前記コード
に応答して、当該アドレス指定されたポートがＭバスか
ら、当該ポートに対して割当てられたアドレスを読み込
む。時間スロット割当てに関しては、デバイスのデフォ
ールトアドレスは、当該デバイスに対する、ユーザ側で
の割当てられたアドレスとして用いられる。この方法
は、２つの利点を有している。まず、デフォールトアド
レスが再利用されない場合に比べて、アドレス空間をよ
り効率的に用いることが可能となる。加えて、当該方法
が決定論的方法である故に、Ｍバスコントローラ100が
アドレス割当てに係るデータベースを管理する必要がな
くなる。

“時間スロット修正”コード00110は、バスSB上に出力
された修正コードに従って、あるデバイスと他のデバイ
スとの間の既存の接続を修正するために、当該デバイス
に対して出力される。当該修正コードは、例えば、
（ａ）種々のEIAリードを反転することを含むいわゆる
“フロッギィング”オプションの設定；（ｂ）多点ネッ
トワークのデジタルブリッジング；及び、（ｃ）各時間
スロット発生間に伝達されるビット数、を制御する。

“維持”コード00111、10011、11001、11100、11111
は、種々の故障及びエラー条件の場合に、種々の維持機
能を実行するために用いられる。

“限定オプション表示−ネットワーク側−”コード0100
0及び“限定オプション表示−ユーザ側−”コード01001
は、アドレス指定されたデバイスに、当該デバイスの種
類、例えば、データセット、アプリケーションモジュー
ル、Ｍバスコントローラを表わす情報及びその動作レー
ト等の、デバイス独立情報をＭバス上に出力させる。ネ
ットワーク側及びユーザ側コードの双方が必要とされ
る。なぜなら、デバイスは、当該２種の相異なっ側で、
相異なったデータレートで動作することがあるからであ
る。（コンプレッサ／デコンプレッサが代表的な例であ
る。）これらのコードは、キャリア内のデバイスの明細
を確認するために、Ｍバスコントローラによって実行さ
れる、周期的な背景診断の際にも用いられうる。

“クロック位相−ネットワーク側−”コード01010は、
ユーザが要求可能な、当該システムが、Ｍバスコントロ
ーラのクロックと、データ端末装置によってアクセスモ
ジュールに与えられた送信データタイミング（いわゆる
外部タイミングモード）との間の差異を受容することを
可能とする機能を実行する。詳細に述べれば、アクセス
モジュールは、外部クロックのエッジ間Ｍバスクロック
周期をカウントし、当該コードがＭバス上に現れた時点
でのカウント数を報告するように配置されうる。具体的
には、初期に報告されたカウント数−RB及びSBリード上
に現れる−当該アクセスモジュールと当該データセット
との間の全ての中間モジュールによって更新し続けら
れ、データセットによって最終的に受信されたカウント
は、外部クロックの位相を当該データセットによって再
生されたクロックに正確に合わせるように用いられう
る。一般には、当該カウントは長い期間一定値にとどま
っているが、（非常に小さいのではあるが）不可避なタ
イミング差故に次第に１カウントだけずれることにな
る。この種の変化の発生は、当該データセットによっ
て、その再生したタイミングをデータ端末装置のものに
一致させるように調節させるために用いられる。

“クロック位相−ユーザ側−”コード01011は、前記の
ものと同様の機能を実行するが、データ端末装置ではな
くデータセットが送信データタイミングを与える場合
（いわゆる内部あるいはスレーブタイミングモード）に
用いられる。

“モニタ時間スロット”コード01110は、プロトコルモ
ニタアプリケーションモジュール等のデバイスに、特定
の時間スロットアドレスに対するWC及びRBリードに、い
ずれのバスをも駆動することなく現れるデータをラッチ
させる。

“リード”コード01111は、マルチビットモード、すな
わち１より大きい潜伏を有するデータセットと識別され
たデバイスに対して出力され、アクセスされたデバイス
に、種々のEIAリードの状態を与えさせる。このコード
が必要とされる理由は、マルチビットモードにおいて
は、バス上を伝達されるデータは、SB及びRB上の最大５
本のリードにエンコードされるため、Ｍバスの通常サイ
クルの間は他のEIA信号に対して充分なリードが利用で
きないからである。

結果として、通常のサイクルの間は、EIAリード情報を
伝達するSB及びRBの利用が占有される。従って、この目
的のための個別のコードが用いられる。

“TSA割当てオルタネートデータイン”コード10000及び
“TSA割当てオルタネートデータアウト”コード10001
は、各ポートに、“通常”及び“オルタネート”時間ス
ロットアドレスを認識させることによって、利用可能な
TSAアドレス空間を倍増するために用いられる。

“Ｍバスオルタネートサイクル”コード10010は、それ
がアドレス指定されているデバイスのオルタネート時間
スロットアドレスを示す点を除いて、コード00001と同
様に用いられる。

“クロック周波数−ネットワーク側−”コード10100
は、“クロック位相−ネットワーク側−”コード01010
と共に用いられ、多部クロックエッジ間のＭバスクロッ
ク期間数を通過することを許可する。

“クロック周波数−ユーザ側−”コード10101は、モデ
ムによって導入されたクロックのエッジ間のＭバスクロ
ック期間数に関して同様の機能を実行する。

“配置オプション表示”コード10110は、デバイスがデ
バイス相互に、例えば、コンプレッサ／デコンプレッサ
等の特定のデバイスの型等のデバイスに依存した配置情
報を通過させる。

“リセット”コード11011は、あるデバイスのそのデフ
ォルト時間スロットアドレスによってアドレス指定され
たポートを、当該デフォルトアドレスのみに応答させ、
時間スロットアドレスの全ての属性をデフォルト値に戻
させる。

２種類のTYPEコード00001、10010は、常にインストール
された時間スロットに関して、すなわち、フレーム全体
を通して等間隔に配置された点で反復して用いられる。
TYPEコードの他のものは、その性質から、この種の用法
にはなじまない。むしろ、これらのコードは、特定のデ
バイスに対して“１ショット”的に、必要に応じて割当
てられていないアクセスピリオドの間に出力される。当
該コードは、00010、00011、00100、00101、00110、001
11、01000、01001、01110、10000、10001、10011、1100
1、11010、11110、11100、11111である。その他のコー
ドは、反復的に維持機能等の機能を起動することあるい
は必要になった場合に非同期的に起動することのいずれ
が望まれているかに依存して、いずれのモードにおいて
も用いられる。

第７図は、関係したデータバス714及びアドレスバス715
を有するマイクロプロセッサ710によって制御されるＭ
バスコントローラ100のブロック図である。データ、ア
ドレスバスに接続された素子には、RAM及びROMの双方が
含まれるメモリ711;“外界”、すなわちＭバスフンロン
トパネル及び種々の外部診断制御システム、と通信する
ために用いられるUARTS713;Mバスステートマシン720;及
び、３群のデュアルポートメモリ731、732、734が含ま
れている。Ｍバスコントローラ100は、制御リード、デ
コーダチップ等の、マイクロコンピュータに基づく配置
において標準的な種々の素子及びリードを有している
が、そのシステム内における存在及びその理由は当業者
にとって明らかであるために、詳細については触れな
い。

ステートマシン720内では、タイミング回路721が2.688M
Hzのアクセスピリオドレートでタイミングパルスを発生
する。このタイミングパルスは、バッファ746及び種々
のＭバスクロックリード（図示せず）を介してＭバス全
体に分配される。回路721からのタイミングパルスは、
なかんずく、カウンタ725にも与えられ、当該カウンタ7
25は、０から10進法による6719の間の２進アドレスをデ
ュアルポートメモリ731の“右側”のポートのアドレス
入力に、アクセスピリオドレートで与える。メモリ731
は、6720のメモリロケーションを有しており、その各々
が、特定のバスアクセスピリオドのTDMフレーム内での
順位によって指し示されている。当該メモリは、その中
のｉ番目の位置に、２種類のデータ、すなわち、問題と
しているｉ番目のアクセスピリオドが割当てられている
あらゆる時間スロットの割り付けられたアドレス及び当
該時間スロットに関連するTYPEコード、例えば、“Ｍバ
ス通常サイクル”コード00001、“時間スロットモニ
タ”コード01110、“リード”コード01111等をストアす
るためにマイクロプロセッサ710によって“左側”のポ
ートからアクセスされる。よって、メモリ731に対して
ｉ番目のアクセスピリオドのアドレスが与えられた場
合、当該アクセスピリオドが時間スロットに対して割当
てられていると仮定すれば、関連するTYPEコード及び時
間スロットアドレスがメモリ731によってバス735上に出
力される。

特定のクロックピリオドの間にバス735上に与えられるT
SA及びTYPEコードは、その次のクロックピリオドの間に
Ｍバス上に出力される。このために、バス735上のTSAは
ラッチ741によってラッチされ、TYPEコードは、以下に
記述されているようにマルチプレクサ743を通過した
後、ラッチ744によってラッチされる。その次のクロッ
クパルスに応じて、ラッチ741、744に蓄えられたTSA及
びTYPEコードは、それぞれバッファ742及び745を介して
Ｍバス上に出力される。

第２のデュアルポートメモリ732は、2048個のメモリロ
ケーションを有し、各々、2048個の可能な時間スロット
アドレス値の対応する１つによって指示される。各ロケ
ーションには２つの１ビットフラグがストアされてお
り、その一方はいわゆる“有効”フラグＦ（０）であ
る。当該フラグは、関連する時間スロットアドレスが有
効であるか否か、すなわち、現時点で何らかのデバイス
に割当られているか否かを示す。特定のTSAが、前述の
ようにメモリ731によってバス735上に出力されると、当
該TSAはメモリ732のアドレス入力に印加され、関連する
Ｆ（０）フラグ値が、プログラマブルアレイロジック
（PAL）デコーダ747に導かれる。Ｆ（０）値が、問題の
TSAが有効であることを示している場合には、PAL747は
リード753を介してマルチプレクサ743を、その“上方”
の入力を選択するように制御し、前述のように、メモリ
731によってバス735上に出力されたTYPEコードをラッチ
744にラッチさせる。他方、Ｆ（０）の値が問題となっ
ているTSAが無効であることを示している場合には、PAL
747はリード753を通じてマルチプレクサ743を、その、
“下方”の接地されている入力を選択するように制御す
る。このことにより、実際には、“アイドル”コード00
000がラッチ744にラッチされる。よって、次のバスアク
セスピリオドの間は、何の動作もなされない。

（理論的には、上述の、“有効”フラグＦ（０）の利用
によって与えられる機能は、“アイドル”コードが、割
当てられていないバスアクセスピリオドに対応する、メ
モリ731内の各ロケーションにストアされているとを保
証することによって実現される。しかしながら、このよ
うなアプローチは、特定のTSAが、例えば時間スロット
を用いるデバイスが相異なる時間スロットに割当てられ
つつある、あるいは完全に利用されなくなりつつあるた
めに無効になった場合、メモリ731内の大量のメモリロ
ケーションがTYPEコードを“アイドル”に変更するため
にアドレス指定されなければならなくなる。これは、単
一ビット、すなわちメモリ732内にストアされている問
題となっているTSAに関する“有効”フラグ、の値を変
更することを必要として、メモリ731内のこれら特定の
ロケーションの内容を“ゴミ”としてそのまま残してお
くことに比べて非常に時間を浪費するオペレーションで
ある。

さらに、時間スロットがインストールされつつある場
合、メモリ731の大量のロケーション内に当該時間スロ
ットに対して割当てられたTSA及びTYPEコードを書き込
むことが必要であるという事実を考えてみればよい。し
かしながら、メモリ731のロケーションがカウンタ725の
出力に応じてアクセスされるスピードは、マイクロプロ
セッサ710が、メモリ731内のこれらの大量のロケーショ
ンにストアされている情報を変更しうるスピードに比べ
てはるかに速い。それゆえ、問題となっているロケーシ
ョンの内容を、それら全てが満たされるまでは作用させ
ることが望ましくないために、本質的な問題が生じる。
“有効”フラグの利用は、有利なことに、この問題が実
質的には生じないことを保証する。なぜなら、問題とな
っているTSAに関する“有効”フラグがセットされるま
では、当該TSAが現れる毎にＭバス上に“アイドル”コ
ードが出力されるからである。メモリ731内に全ての適
切なロケーションが満たされると、マイクロプロセッサ
710がメモリ732を“左側”のポートからアドレス指定し
て“有効”フラグ値を変更することは単純な作業であ
る。同様の考察が時間スロットがデインストールされる
場合についても当てはまる。）ここで、TYPEコードが特定のデバイスに対して、割当て
られた時間スロットによる反復的な方法ではなく、単一
の、すなわち、“ワンショット”方式で出力されること
が希望されている場合を考える。例えば、Ｍバスコント
ローラ100があるデバイスに対して、当該デバイスに対
して新たに割当てられたネットワーク側時間スロットに
対するTSAを通知する必要がある、と仮定する。

このことを実現するために、マイクロプロセッサ710
は、問題となっているデバイスのデフォルトアドレス及
び希望されているTYPEコード、すなわち“時間スロット
−ネットワーク側−”コード00100、をステートマシン7
20内のラッチ722に入力する。同時に、当該マイクロプ
ロセッサは、第３のデュアルポートメモリ734の“左
側”のポートをアクセスして、当該デバイスのデフォル
トアドレスによって指定されるロケーションに実行され
るべき機能にかかるデータ−ここでの例では、新たなTS
Aを識別−をストアする。これらの機能が実行される
と、マイクロプロセッサは、ステートマシン720内のフ
リップフロップ724をセットして、Ｍバスコントローラ
に、次に利用可能なアクセスピリオド間に希望する機能
を実行させる。

詳細に述べれば、PALデコーダ747は、メモリ732によっ
て出力される“有効”フラグＦ（０）、バス735上のTYP
Eコード及び、リード758上のフリップフロップ724の出
力をモニターする。フリップフロップ724がセットされ
て、（ａ）“有効”フラグの値が、メモリ731によって
出力されたTSAが現時点で利用されていないことを示
す、あるいは、（ｂ）当該TSAに対するTYPEコードが
“アイドル”コード00000である場合には、PALデコーダ
747は、リード740上のPALデコーダ748に対して、次のア
クセスピリオドが利用可能である、という指示を出力す
る。（フリップフロップ724がセットされた状態は、PAL
747が、既に述べたように、“有効”フラグＦ（０）に
応答して、マルチプレクサ743の“下側”の経路を選択
することも妨げるように機能する。）次いで、PALデコーダ748は、フリップフロップ724のセ
ットされた状態及び前述した、リード740上の信号に応
答して、種々の機能を実行する。詳細に述べれば、当該
デコーダ748は、リード736を介してメモリ731を制御
し、高インピーダンス状態にして、実質的にメモリ731
をバス735から切離す；リード755によってラッチ722を
制御し、バス735上に、前記マイクロコンピュータによ
ってラッチ722内に保持されていた前記デフォールトア
ドレス及びTYPEコードを出力させる；リード756を介し
てメモリ734の読み出し／書込み入力を制御し、当該メ
モリを“読み出し”モードにする；マルチプレクサ738
を制御してその“上方”の経路を選択させ、バス735上
に出力されている前記デフォールトアドレスをメモリ73
4のアドレス入力に印加し、当該デフォールトアドレス
に係る、それまで前記マイクロプロセッサによってメモ
リ734内にストアされていたデータをメモリ734からバス
761に出力させ、ラッチ749にラッチさせる。次のバスア
クセスピリオドの間に、問題となっているデバイスのデ
フォールトアドレス、“型コード割当て−ネットワーク
−”コード00100及び割当てらるべきTSAが、対応するラ
ッチ741、744及び749から、それぞれバッファ742、745
及び750を介してＭバス上にクロックに従って出力され
る。その後、PALデコーダ748は、リード754を介してフ
リップフロップ724をリセットし、その結果生じる、フ
リップフロップの出力での変化が、割込みリード716に
よってマイクロプロセッサ710に、希望の機能が完了し
たことを示す割込みを発生する。

Ｍバスコントローラ100の別の機能の１つは、特定の時
間スロットの間にRB及びSBリードの現時点での状態をモ
ニタできることである。より詳細に述べれば、特定の時
間スロットに対してRB及びSBリードの状態をモニタする
ことが要求されている場合、マイクロプロセッサ710
は、当該時間スロットのTSAによって指し示される。メ
モリ732内のロケーションをアクセスし、当該ロケーシ
ョンにストアされている“モニタ”フラグＦ（１）をセ
ットする。その後、当該アドレスガバス735上に現れる
毎に、セットされた“モニタ”フラグがPALデコーダ748
に与えられる。次のバスアクセスピリオドにおいては、
当該デバイスに対する時間スロットが実際に発生する間
に、PALデコーダ748は、リード756上の信号によってメ
モリ734を“書込み”モードにスイッチする；マルチプ
レクサ738を制御してその“下方”を経路を選択させ、
されによって、メモリ734を、バス764を介して現時点で
Ｍバス上に出力されているアドレスで、アドレス指定す
る；及び、バッファ751に、現時点でのRB及びSBリード
の状態を、メモリ734のデータ入力に印加させるように
する。

以上の記述は、本発明を単に説明するためのものであ
る、ということに留意されたい。よって例えば、上記具
体例においては、特定の型のTDMバスが用いられていた
が、当業者は、本発明を実施するに当たって用いること
が可能な別のTDM配置を導出することが可能である。

よって、本発明の原理を具体化する特定の配置が本明細
書において記述されているが、当業者が本発明の原理を
具体化する数多くの別の配置を導出しうる、ということ
に留意されたい。

【図面の簡単な説明】

第１図は、本発明に従う、具体的には時分割多重化（TD
M）バス装置を用いて実現された埋め込み型マトリック
ススイッチを含むデータ通信装置を有する、イクイップ
メントキャビネットの正面を描いた図；第２図は、第１図のキャビネット内のイクイップメント
キャリアを後方からの透視図；第３図は、第２図のキャリアの電気的ブロック図；第４図は、TDMバスを通じて通信中の２つのデバイスの
論理的接続の一例を示す図；第５図は、TDMバス装置の動作説明に有用なグラフ；第６図は、TDMバス装置において、特定の時間スロット
に対するアクセス期間を割当てるために実行されるフロ
ージャを示す流れ図；及び第７図は、TDM装置に対するコントローラのブロック図
である。

Claims

【特許請求の範囲】

【請求項１】データ端末装置と共に用いられるデータ通
信装置において、当該装置が、バス；前記バスに直接接続される複数個のデータセット手段；前記バスに直接接続され、各々、前記データ端末装置か
らデータを受信及び当該端末装置へデータを送信するた
めの、前記データセット手段から独立した手段を有する、複数
個のアクセス手段；前記バスを介しての、前記アクセス手段の１つと対応す
る前記データセット手段の１つとの間のデータフロー経
路を規定する手段；及び、前記アクセス手段及び前記データセット手段に対して、
前記バスを、前記データ端末装置の個々のものと対応す
る前記データセット手段の個々のものとの間のデータフ
ロー経路を設定するようにに、同期して対応するバスア
クセスレートでアクセスさせ、それによって、前記レー
トのうち、双方とも他方のレートの倍数ではないような
レートが少なくとも一対存在するようにするデバイス相
互通信手段；を有することを特徴とするデータ通信手段。
【請求項２】複数個のデータ端末装置と共に用いられる
データ通信装置において、当該装置が、バス；前記バスに直接接続される複数個のデータセット手段；前記バスに直接接続され、各々、印加されたビットスト
リームを処理して、所定の処理アルゴリズムに従って出
力ストリームを生成する、複数個のアプリケーションモ
ジュール；前記バスに直接接続され、各々、前記データ端末装置か
らデータを受信及び当該端末装置へデータを送信するた
めの、前記データセット手段から独立した手段を有する、複数
個のアクセス手段；及び、前記データセット手段、前記アプリケーションモジュー
ル及び前記アクセス手段に対して、前記バスを、各々、
前記データ端末装置の個別の１つ、前記アプリケーショ
ンモジュールの少なくとも第１のもの、及び前記データ
セット手段の個別の１つを含む、複数のデータフロー経
路を設定するように、同期して対応するバスアクセスレ
ートでアクセスさせ、それによって、前記レートのう
ち、双方とも他方のレートの倍数ではないようなレート
が少なくとも一対存在するようにする手段；を有することを特徴とするデータ通信装置。
【請求項３】各々が、対応する送信ビットストリームを
対応するデータ端末装置から受信し、対応する受信ビッ
トストリームを前記対応するデータ端末装置に与える手
段よりなる、複数個のアクセス手段；各々が、印加された出力ビットストリームに応答して当
該ビットストリームを表現する出力回線信号を生成し、
さらに、入力回線信号に応答してそれから入力ビットス
トリームを回復し、かつ、前記アクセス手段から独立し
ている、複数個のデータセット手段；前記アクセス手段の個々を、対応する前記データセット
手段の個々に関連付ける制御信号を生成するコントロー
ラ手段；及び、各々、対応する前記アクセス手段あるいはデータセット
手段の１つに接続され、前記コントローラ手段によって
生成された前記制御信号あるいは他の制御信号に応答し
て前記個別のアクセス手段の各々に、対応するワード転
送レートで、各々前記送信ビットストリームの関数であ
る、出力ビットストリーム中の特定の個数のビットより
なるワードを、関連するデータセット手段に同期して与
えさせ、前記個々のデータセット手段に、前記特定のワ
ード転送レートで、前記個々のデータセット手段の各々
で回復された入力ビットストリームの関数である、受信
ビットストリーム中の所定数のビットよりなるワード
を、関連するアクセス手段に同期して与えさせる、複数
個のインターフェース手段よりなるデバイス相互通信手
段；よりなることを特徴とするデータ通信装置。
【請求項４】前記関連するデータセット手段に与えられ
る前記出力ビッストリームが、前記送信ビットストリー
ムと同一であり、前記関連するアクセス手段に与えられ
る前記受信ビットストリームが、前記回復された入力ビ
ットストリームと同一であることを特徴とする請求項３
記載のデータ通信装置。
【請求項５】前記デバイス相互通信手段が、時分割多重
化バスを有することを特徴とする請求項３記載のデータ
通信装置。
【請求項６】前記制御信号が、前記アクセス手段及び前
記データセット手段が前記バスをアクセスすることにな
る時間スロットのアドレスを識別する信号を含むことを
特徴とする請求項５記載のデータ通信装置。
【請求項７】バス；前記バス上の、前記アクセス手段のうちの選択された個
々のものと、前記データセット手段のうちの選択された
対応するものとの間のデータ経路を規定する手段；及
び、前記アクセスモジュールのうちの個々のものから対応す
るデータセット手段へ、特定のワード転送レートで、各
々前記送信ビットストリームの関数である、出力ビット
ストリーム中の所定数のビットよりなるワードを前記経
路を介して同期して通信し、前記特定のワード転送レー
トで、各々、回復された入力ビットストリームの関数で
ある、受信ビットストリーム中の所定数のビットよりな
るワードを前記経路を介して同期して通信する手段；を有することを特徴とするデータ通信装置。