JPH0870492A - 切換え機能を有する集中ネットワーク交換機 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は適用範囲が拡大された改良された集
中ネットワーク交換機の提供を目的とする。 【構成】 本発明の集中交換機は、周辺装置を接続する
ポートと、各々が固定したタイムスロットを占有するポ
ート間でフレームのフォーマットで選択的に切換えるス
イッチング装置とを有する。信号は全又は半フレームフ
ォーマットである。各タイムスロットは、メモリ場所に
メモリセルを備えた多数のフレーム情報メモリ内にメモ
リアドレスを有する。書込みポインタはメモリ場所を指
定する。グループに割り当てられたポートは周辺装置と
関連付けられる。複数のプロセッサは、多数のグループ
を含むバックプレーンを有するシステムに関連付けられ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集中ネットワーク交換
機に係り、特に、広範囲のデータ機能をサポートする集
中ネットワーク交換機に関する。

【０００２】

【従来の技術】従来の集中ネットワーク交換機の一つ
は、ハリス社製の２０−２０形集中ネットワーク交換機
によって代表される。この集中ネットワーク交換機は、
米国特許第4,688,212 号明細書に開示され、北米（μ−
法）及び欧州（Ａ−法）の両方の多重方式装置に適合す
るが、同期及び非同期双方の回路及びパケット切換えさ
れた２メガビット／秒までのデータを処理する。

【０００３】以下に説明する本発明を完全に理解するた
めに、上記２０−２０形集中交換機の構成及び動作の説
明が役立つであろう。マイクロプロセッサベース形シス
テムのハードウェアは、ライン、トランク及びサービス
ユニット用の回路を内蔵する電話機インタフェースユニ
ットを備えた周辺機器カードを含む。サービスユニット
は、ＤＴＭＦ受信器、ＭＦ受信器、シリアルインタフェ
ースユニット等であればよい。共通制御部は、電話機バ
スを介して周辺機器カードと相互に連結する。共通制御
部は、ＴＣＵ（電話機制御ユニット）とＣＰＵ（呼処理
ユニット）とにより構成される。

【０００４】集中ネットワーク交換機は、以下に説明す
る如くポートグループに分類された最大で２０４８個の
ポートを提供し、電話機、プリンタ、モデム、テープド
ライブ装置、データ装置等の１９２０台までの非ブロッ
ク化周辺装置を収容する。各ポートグループは、最大で
３２台の周辺機器インタフェースユニットを含み、電話
機バスの一部分を形成するポートグループのバスに関係
付けられている。かくして、６０本のポートグループの
バスが、１９２０台（３２×６０＝１９２０）の周辺装
置を収容するよう設けられている。４組の補助ポートグ
ループに対応する残りの１２８台のポートは、トーン機
能及びコンファレンス（会議）機能に割り当てられる。

【０００５】周辺回路は、以下により詳細に説明する如
く、実際的には多重化ツリーの一部分を形成する小さい
バスからなる大きいセットである電話機バスを介してＴ
ＣＵ（電話機制御ユニット）に結合される。電話機バス
は、全てのライン、トランク、他の電話機、及び、デー
タ特性ユニットを電話機制御部に接続し、コーデック(C
ODEC) 及び同様の装置にタイミングを提供する。電話機
制御ユニットは、周辺機器と共通制御部の呼処理ユニッ
トの間で全ての通信を調停する。かくして、呼処理ユニ
ットは電話機制御ユニットと共に周辺機器用の共通制御
部を構成する。従って、集中ネットワークは、（１）電
話機周辺機器、（２）電話機バスツリー、（３）電話機
制御ユニット及び呼処理ユニットを含む共通制御部とか
らなると見なし得る。周辺機器は、電話機バスツリーを
介して電話機制御ユニットと通信し、次いで、電話機制
御ユニットを介して呼処理ユニットと通信する。

【０００６】電話機制御ユニットは、呼処理ユニットと
周辺機器の間の全ての通信を調停するだけではなく、サ
ービス要求のある周辺機器を走査し、切換え式の音声／
データ接続を機器に提供し、ＰＣＭ、コーデック及びデ
ータにタイミングを与える。電話機制御ユニットは、１
６バイト毎の２０４８ブロックに分割された３２キロバ
イトのメモリとして呼処理ユニットに現われる。１ブロ
ックには各々のアドレスが与えられる。所定の周辺機器
に関連付けられた全ての機能は、周辺機器に割り当てら
れた１６バイトのブロックに現われる。

【０００７】呼処理ユニットは、バス制御方式のマイク
ロプロセッサ連合体である。典型的に、呼処理ユニット
は、サービスユニットと、多数のマイクロプロセッサ
と、デュアルポートＤＲＡＭと、ディスクサブシステム
とからなる。より詳細には、デュアルポートＤＲＡＭ
は、各マイクロプロセッサに関連付けられ、ディスクか
らロードされたコードを格納し、関連するプロセッサに
命令を供給するよう作動される。その上、サービスユニ
ットは、バス用のクロック及び優先度解析器と、動作状
態／スタンバイ状態及びスイッチ切換え制御用のクロス
カップリングされた状態レジスタ及び割り込みと、電話
機制御ユニットへのインタフェースと、周辺機器との通
信用のＳＰＴ（信号送出パケット搬送）機能とが設けら
れている。

【０００８】電話機バスツリーは、周辺機器と共通制御
部の間に多重化ツリーを形成する一組のバスからなる。
１９２０台の周辺機器を伴う集中交換機ネットワークに
おいて、６０本のバスは、各々が３２台のポートからな
るポートグループに割り当てられる。各バスは、標準の
２．０４８ＭＨｚレートで動作するので、３２バイトの
ＰＣＭデータは、３２個のタイムスロットに分割された
１２５μｓのフレーム中に伝送される。上述の配置によ
って、１９２０台の周辺装置の各々は、各フレーム間隔
中に１バイトのＰＣＭデータを伝送することが明らかで
ある。即ち、全ての周辺機器はフレーム毎に伝送し得
る。

【０００９】ＰＣＭ音声情報を含まない信号送出情報
は、１６フレームの副多重化サイクル又はスーパーフレ
ームを利用して伝送される。従来技術により周知の如
く、信号送出情報とＰＣＭ音声情報は、周辺機器と共通
制御部の間の別個のワイヤを介して伝送される。即ち、
周辺機器へのバスは１本のワイヤではなく、各々が別の
形の情報を搬送するため接続された複数のワイヤであ
る。例えば、適当なバスは、７本のワイヤにより構成さ
れる。ＰＣＭデータには、一方はＰＣＭ送信用であり、
もう一方はＰＣＭ受信用である２本のワイヤが割り当て
られる。別の２本のワイヤが信号送出情報を搬送するた
め割り当てられ、一方は信号送出情報の送信用であり、
もう一方は信号送出情報の受信用である。６本目のワイ
ヤは、クロック信号を搬送するため設けられ、７本目の
ラインはグランドラインである。かくして、全てのタイ
ムスロットの中の全てのビットは、ＰＣＭ及びデータの
ため利用可能である。

【００１０】集中ネットワーク交換機は良好に動作し、
経済性に優れ、容易に拡張し得る交換機を提供する。し
かし、上記集中ネットワーク交換機には、その適用性を
制限する拘束条件がある。一例として、その構造的な設
計により、周辺機器カードが共通制御回路から離れる距
離が制限される。その上、ポートの数は２０４８台に制
限されている。

【００１１】

【発明が解決しようとする課題】本発明の目的は、従来
の集積回路ネットワーク交換機の制限を解決し、従来の
集積回路ネットワーク交換機の利点を維持し互換性を有
すると共に、より広い適用範囲を有する交換機を提供す
ることである。

【００１２】

【課題を解決するための手段】本発明は、周辺装置を接
続するポートと、各々がフレーム内の固定したタイムス
ロットを占有するポート間で上記フレームのフォーマッ
トで形成された信号を選択的に切換えるスイッチング装
置とを有し、全フレーム又は半フレームのいずれかのフ
ォーマットで該信号を選択的に切換える装置は、該ポー
トからのソースデータを格納する情報メモリと、ポート
−ポート接続データを格納する接続メモリと、各タイム
スロットに関連付けられた少なくとも二つのメモリセル
を有する上記情報メモリのメモリアドレスにその各々が
関連付けられたタイムスロットの情報を上記情報メモリ
及び上記接続メモリに供給するタイムスロットカウンタ
と、半フレーム動作モード又は全フレーム動作モードの
一方に従って上記フレームのフォーマットで形成された
該信号を選択的に切換える手段とからなる、集中ネット
ワーク交換機を含む。

【００１３】本発明は、周辺機器用の周辺機器シェルフ
に各々が関連付けられたポートグループに割り当てられ
た複数のポートと、シェルフ上の該周辺機器に対応する
ポートを別の周辺機器に対応するポートに選択的に接続
する複数の切換え手段を含む共通制御部と、上記共通制
御部と上記周辺機器シェルフの間のインタフェースとを
有し、該複数の切換え手段の各々を識別する手段と、上
記シェルフのタイプと上記シェルフに関連付けられたポ
ート数とを含む周辺機器シェルフを識別する手段と、上
記切換え手段に接続されるべき各シェルフに関連付けら
れたポートに対し使用することができる切換え手段を識
別する手段と、シェルフのポートを切換え手段に動的に
指定する手段とからなる、集中ネットワーク交換機を更
に含む。

【００１４】その上、本発明は、特定のプロセッサに対
し識別される場所がない数個の場所の中のいずれかにプ
ロセッサを収容するシステムバックプレーンに関連付け
られその中の一つが主プロセッサとして識別される複数
のプロセッサと、上記バックプレーンに接続された各プ
ロセッサを自動的に識別する手段を含み、該自動的な識
別手段は、選択されたプロセッサに関連付けられそのプ
ロセッサに識別子を与える手段と、該交換機内で該資格
の識別子を検出する手段と、資格の識別子が与えられて
いない各プロセッサ内で上記主プロセッサの場所を引受
けようとする試みを遅延させる手段とを有し、上記識別
子のあるプロセッサは上記主プロセッサとして識別さ
れ、残りのプロセッサはそれに関連付けられた遅延に基
づいてプロセッサの場所を引受ける、集中ネットワーク
交換機を含む。

【００１５】改良された集中ネットワーク交換機は、従
来の交換機の利点を維持し、一方、１００００ポート以
上の非ブロック化交換機を提供し得る大容量の交換機を
提供する。このサイズの拡大は、時間的なスイッチメモ
リにモジュール構造を設けることによって部分的に実現
される。上記モジュール構造は、以下では、ＭＸＵ（マ
トリックススイッチングユニット）と呼ぶ各々が非常に
多数のポートをスイッチングする複数のタイムスイッチ
メモリによって構成してもよい。

【００１６】一実施例において、１０台のＭＸＵカード
が設けられ、各ＭＸＵは１０２４ポートをスイッチング
する。その上、例えば、２０４８ポートをスイッチング
するより大形のＭＸＵカードが本発明のＭＸＵの設計に
よって実現され得る。他の特徴の中には、汎用的なタイ
ムスロット構造に加えて、汎用的なシェルフ(shelf) ア
ーキテクチャと、効率と融通性を向上させるための全フ
レーム、半フレームの選択可能な切換えと、銅と光ファ
イバーを含む搬送媒体の多数の異なる形と長さとに適合
するシェルフ搬送インタフェースに対し融通性のある交
換機と、チャンネルの集合が１６、３２及び６４キロビ
ット／秒のチャンネルを形成することを可能にさせるパ
ケット信号送出機構の装備とが含まれる。

【００１７】一般的なシェルフアーキテクチャの場合、
交換機は、サイズの異なる６及び８段の両方の電話機シ
ェルフを同時に維持するよう構成することができるの
で、融通性のある構造と拡張が可能になる。６及び８段
の電話機シェルフは、各々が６４のポート、或いは、各
々が３２ポートである従来の二つのポートグループと、
独自のインタフェースユニットに対応するポートグルー
プのケーブルを介して共通制御部に接続される。独自の
インタフェースは、周辺機器カードにあるＰＳＬＩ（周
辺機器シェルフリンクインタフェースユニット）と、共
通制御部にあるＰＩＵ（周辺機器インタフェースユニッ
ト）を含む。少なくとも一台のＰＳＬＩは各ＰＩＵとイ
ンタフェースで連結し、多数の周辺機器カードと一台の
マトリックススイッチングユニット（ＭＸＵ）の間に一
つだけのループを設けるよう機能する。その上、上記の
インタフェースは、６及び８段のシェルフのような種々
の形の周辺機器シェルフが共通ＭＸＵに連結することを
可能にする。さらに、周辺機器シェルフと共通制御部シ
ェルフの間の別の搬送媒体は、電話機シェルフに関連付
けられた周辺機器シェルフラインインタフェースユニッ
ト（ＰＳＬＩ）として使用することができ、共通制御部
に関連付けられた対応する周辺機器インタフェースユニ
ット（ＰＩＵ）は、この特徴を容易に実現する。ＰＳＬ
ＩとＰＩＵは、使用される搬送媒体に依存して様々に変
形される。

【００１８】その上、ポートグループのシェルフマップ
は、挿入されたシェルフの内容から動的に作成される。
シェルフのグルーピングを支える論理データ構造を作成
することにより、ソフトウェアによって並置形及び遠隔
形の両方のシェルフを管理することができる。全てのタ
イムスロットは同一に作られるので、いずれのタイムス
ロットも周辺機器、コンファレンス又はトーン用タイム
スロットとして使用することが可能である。この特徴
は、ＭＸＵカードにコンファレンス及び時間的回路を実
装することにより容易に実現される。

【００１９】改良された集中ネットワーク交換機は、混
成モードのスイッチングを行う。即ち、回路毎に基づい
て全フレーム及び半フレームのスイッチングモードが設
けられる。これにより、音声処理用の半フレームのスイ
ッチングに本質的なループ遅延は短縮され、ＮＸ６４
（即ち、ビデオ）接続用のフレームの一貫性が保証され
る。

【００２０】本発明による他の集積回路交換機は、信号
送出情報用の改良されたＳＰＴ（シリアルパケット搬送
システム）を提供する。改良されたＳＰＴシステムは、
電話機インタフェースユニットと共通制御部の間で信号
送出データを搬送する融通性のある手段を提供する。こ
の改良されたシステムは、搬送レートとは無関係に全て
のチャンネルに対し適応性のある格納場所、例えば、二
つの別の格納場所を提供し、一方、２、４又は８個の８
キロビット／秒（１キロバイト／秒）のチャンネルが１
６、３２、又は６４キロビット／秒の搬送チャンネルを
形成するため統合されることを許容する。搬送チャンネ
ルをよりレートの高いチャンネルに統合することは、ホ
ストプロセッサの制御下でプログラムすることが可能で
ある。

【００２１】その上、本発明は、相対的な位置情報（即
ち、スロット番号）が得られないバス上のプロセッサを
一つだけ矛盾なく識別する装置により構成される。この
装置は、一貫性のあるパターンに基づくプロセッサの識
別子を動的に再割り当てすることを可能にする。これに
よって、ハードウェア的に符号化された構造を用いるこ
となく、プロセッサボードをバスから取外し、及び、取
り付けることが可能になり、一般的なタイムスロットの
特徴が容易に得られる。さらに、多数のプロセッサが設
けられ、その中の少なくとも一台が故障又は取り外され
た場合、この装置によれば、残りのプロセッサが次の初
期化時に動作しないプロセッサを補うことが可能であ
る。

【００２２】

【実施例】以下にその例に限定されることのない添付図
面を参照して本発明をより詳細に説明する。１９２０台
の周辺機器回路と、１２８個のトーン／コンファレンス
ポートを収容する従来の集中ネットワーク交換機の物理
的なキャビネット構造を図１に示す。図示した実施例に
おいて、共通制御機器は冗長的信頼性のため２重化され
ている。即ち、キャビネット１のシェルフ１及び２の共
通制御機器は同一であり、シェルフ２の機器は、シェル
フ１の共通制御機器が故障或いは取り外されたときに使
用される。

【００２３】より詳細には、交換機は、非冗長又は冗長
構造の何れでもよい。非冗長構造の場合、シェルフ１は
共通機器で占められる。シェルフは、２０カ所の印刷回
路基板カードスロットと、ハード及びフロッピーディス
クを組み込むディスクドライブ組立体と、共通機器ＭＸ
Ｕｅｒ電源を有する。シェルフ２は、非冗長構造では空
いている場合がある。

【００２４】冗長構造の場合、共通機器のあらゆる素子
は２重化されている。即ち、共通機器の完全なセットは
上段のシェルフにあり、そのミラーイメージが中段のシ
ェルフにある。装置は、何れかの共通制御機器のセット
を用いて最大の能力で動作する。自動的な切換えは、動
作中のシェルフ内の共通制御機器に故障がある場合に起
きる。冗長又は非冗長構造の何れの場合でも、下段又は
シェルフ３が電話機インタフェースユニットとして使用
される。

【００２５】周辺機器、即ち、適当なキャビネットに含
まれるシェルフに取り付けられたカード上の電話機イン
タフェース回路をパッケージングすることは利点があ
る。上記の例において、カード毎に８台の電話機回路を
取り付け、シェルフ毎に２４枚のカードを設けることが
適当であると分かった。従って、１９２０の回路を維持
するために必要なシェルフの数は１０に過ぎない。

【００２６】キャビネット１のシェルフ３を参照する
に、それは、電話機インタフェース回路ボードを収容
し、各ボードは、上述の如く、通常８台の電話機又は周
辺機器インタフェース回路を有する。各シェルフは、時
折説明した如く、２４枚のボード又はカードを収容する
ことができる。従って、各シェルフは、各々が８台の電
話機インタフェース回路を含む２４枚のボード、又は、
全部で１９２台の電話機インタフェース回路を有する。

【００２７】残りの１７２８台の電話機インタフェース
回路を収容するために、９段の別の物理的なシェルフが
必要とされる。これらのシェルフは、１台毎に３段のシ
ェルフを備えた３台の補助キャビネットに設けられる。
各キャビネットはそれ自体のＭＸＵｅｒ電源を更に有す
る。電話機インタフェース回路は、以下に説明する電話
機バスツリーによって共通制御設備に接続される。

【００２８】電話設備のシェルフに取付けられた電話機
インタフェースユニットは、ライン、トランク、及び、
サービスユニット用の回路を含む。電話機インタフェー
スユニットと適合性のあるラインユニットの例は、
（１）アナログラインユニット、（２）長距離ループ
（構外）ラインユニット、（３）ディジタルラインユニ
ットである。

【００２９】アナログラインユニットは、標準的なロー
タリー又はトーンダイヤルアナログ電話機への局サービ
スに使用される。長距離ループラインユニットはアナロ
グラインユニットと類似している。それは、ロータリー
又はトーンダイヤル式アナログ電話機への局サービスと
して機能し、構外局の内線へのサービスを更に提供す
る。ディジタルラインユニットは、送受信機能を備えた
高機能電話機セットと共に使用される。ディジタルライ
ンユニットは、内部のＰＣＭを最大５０００フィートま
でのループ距離用の標準的な電話機のツイストペア式ワ
イヤを介して伝送し得る選択されたディジタルデータ信
号送出フォーマットに変換する。ディジタルラインユニ
ットは、１６キロビットの信号を各ポートで６４キロビ
ットのＰＣＭ音声／データと結合する。この８０キロビ
ットの信号は、ＴＣＭ（時間圧縮多重化）法を用いてデ
ィジタルループに伝送される。ＴＣＭバーストは２５６
キロビットで伝送される。

【００３０】従って、ＴＣＵ（電話機制御ユニット）
は、各々の方向に、二つの別個の毎秒５００バイト（即
ち、毎秒４０００ビット）と、毎秒８０００ビットのシ
リアルチャンネルをサポートすることができる。残りの
毎秒４８０００ビットは将来の使用のため確保される。
電話機インタフェースユニットと適合性のあるトランク
ユニットの例は、（１）地上スタート／ループスタート
トランクユニット、（２）２線式Ｅ＆Ｍトランクユニッ
ト、（３）４線式Ｅ＆Ｍトランクユニット、（４）直接
内部ダイヤル(direct inward dial)トランクユニット、
（５）ディジタルトランクユニット、（６）ＣＣＩＴＴ
勧告２．０４８Ｍｂディジタルトランクユニットであ
る。

【００３１】上記地上スタート／ループスタートトラン
クユニットは、二つの基地の間でオーディオ情報と管理
信号を伝送するＣＯ（中央オフィス）に集中ネットワー
クスイッチを直接的に連結する。２線式Ｅ＆Ｍトランク
ユニットと、４線式Ｅ＆Ｍトランクユニットは、ＭＦ、
ＤＴＭＦ及びダイヤルパルスフォーマットでディジタル
情報の送信と受信の両方を行うことができる。ダイレク
トインワードダイヤルトランクユニットは、公衆切換え
ネットワークからＰＢＸ（構内交換電話）局へのＤＩＤ
アクセスを提供し、ダイヤル情報をＤＴＭＦ、ＭＦ及び
ダイヤルパルスフォーマットで受けることができる。Ｔ
１−Ｄ４のディジタルトランクユニットは、標準的な２
４チャンネルのＰＣＭトランク器を集中ネットワーク交
換機に直接的に連結させ得る。Ｔ１−Ｄ４のディジタル
トランクユニットは、毎秒１．５４４メガビットで作動
する標準的なＴ１−Ｄ４フォーマットを交換機の信号に
変換するよう機能する。上述のライン及びトランクユニ
ットの各々は通常のものであるので、ここに説明にする
本発明の全体の完全な理解のためにその構造及び動作に
ついてこれ以上説明する必要はないであろう。

【００３２】集中ネットワーク交換機と共に使用される
サービスユニットも従来のものである。サービスユニッ
トには、（１）ＤＴＭＦ（デュアルトーン多重周波数）
受信ユニット、（２）ＣＰＤ（呼処理検出）ユニット、
（３）ＢＤＴＤ（広域ダイヤルトーン検出）ユニット、
（４）ＭＦＲＵ（多重周波数受信）ユニット、（５）Ｍ
ＦＲ２ＲＵ（多重周波数Ｒ２受信）ユニット、（６）Ｓ
ＩＵ（シリアルインタフェースユニット）、（７）ＲＴ
Ｕ（基準タイミングユニット）が含まれる。

【００３３】ＤＴＭＦ受信器は、ＤＴＭＦダイヤルを受
け、ＤＴＭＦコードをディジタルフォーマットに変換す
る。ＣＰＤにより、電気的応答信号を生じないトランク
回路上に応答が得られる。ＢＤＴＤは、国際的な応用の
ためのトーン検出を提供する。ＭＦＲＵは、オフィス間
の信号送出、公衆電話、対等なアクセス、特殊なネット
ワーク応用のため使用される。ＭＦＲＵは、特定の呼の
オーディオチャンネルを監視し、ＭＦコードをディジタ
ルフォーマットに変換する。ＭＦＲ２ＲＵは、国際的な
ツーオブシックス周波数符号化信号Ｒ２を復号化する。
ＳＩＵは、例えば、装置管理用のＲＳ２３２Ｃポートの
ようなシリアルポートを含む。ＳＩＵは、装置管理情報
を標準的な内部フォーマットに変換し処理するため共通
制御部に送る。装置からの情報は、ＳＩＵに伝送され、
そこで標準的なアスキーフォーマットに変換され、デー
タボートから送出される。ＳＩＵは、データポートがＲ
Ｓ２３２Ｃ信号に変換される装置周辺機器インタフェー
スパネルに接続する。端末、プリンタ、モデム、９トラ
ックテープ、又は、あらゆるＲＳ２３２Ｃ装置は、ＳＩ
Ｕと共に使用することが可能である。いずれかの電話機
シェルフに差し込まれるＲＴＵは、交換機に局部タイミ
ング基準を与える。この局部タイミング基準は、ディジ
タル中継用の別の基準源（毎秒１．５４４メガビット及
び毎秒２．０４８メガビット）として使用することが可
能である。

【００３４】共通制御部は二つのサブシステム；共通制
御サブシステム又はＣＰＵ（呼処理ユニット）と、電話
機制御サブシステム又はＴＣＵ（電話機制御ユニット）
に分割される。上記ＣＰＵは装置の中枢部を含む。ＣＰ
Ｕには、ＶＣＰＵ（仮想集中処理ユニット）と呼ばれる
中央処理ユニットと、関連するメモリユニットが含まれ
る。ＣＰＵは、ハード及びフロッピーディスクドライブ
装置を関連する制御装置及びインタフェースユニットと
共に更に有する。

【００３５】ＴＣＵは、ＣＰＵと電話機インタフェース
ユニット／ポート（即ち、ライン、トランク、及びサー
ビスユニット）の間のすべての通信を調停する。ＴＣＵ
は、サービス要求を求めてポートを走査し、全ての切換
えられたＰＣＭ音声及び／又は信号送出データ接続のた
めの機構を提供する。ＴＣＵは、トーン発生器及びコン
ファレンス機能を更に有し、ＰＣＭ、コーデック及びデ
ータのタイミングを提供する。図２は共通機器シェルフ
の詳細を示す図である。上述の如く、共通機器シェルフ
は、２０の印刷回路基板スロットと、ディスクドライブ
装置組立体と、共通制御ＭＸＵｅｒ電源とを有する。デ
ィスクドライブ装置は、図２に符号２４で示され、ＭＸ
Ｕｅｒ電源は符号２５で示されている。特に、ＣＰＵは
印刷回路基板スロット１−１０に存在し、ＴＣＵは印刷
回路基板スロット１１−２０に存在する。

【００３６】スロット１は、ＰＣＩＵ又は周辺制御機器
インタフェースユニットを収容する。ＰＣＩＵは、シス
テムのハード及びフロッピーディスクドライブ装置のフ
ァイル制御装置として機能する。ＰＣＩＵは、ディスク
ドライブ装置とＶＣＰＵの間に通信インタフェースを更
に提供する。スロット３はＶＣＰＵを収容する。ＶＣＰ
Ｕはシングルボードコンピュータである。１台、２台又
は３台のいずれかのＶＣＰＵが、装置の寸法と、処理さ
れる呼のトラヒックの量の関数として使用される場合が
ある。第２のＶＣＰＵは、使用される場合、スロット５
に取付けられ、第３のＶＣＰＵはスロット７に取り付け
られる。各共通機器シェルフ内のＶＣＰＵは、マルチタ
スクオペレーティングシステムの制御の下で共に稼働す
る。各ＶＣＰＵは、ボードに搭載されたＲＡＭメモリを
有する。補助メモリがスロット６に設けられる。ＡＭＵ
（アドバンストメモリユニット）と呼ばれるこのメモリ
は、補助データベース記憶用の補助ＲＡＭが得られるよ
うＶＣＰＵに接続される。

【００３７】スロット９は、冗長構成用のＲＭＵ（冗長
メモリユニット）を収容する。ＲＭＵの目的は、稼働中
のデータベースの更新が両方の共通機器シェルフに書き
込まれることを保証することである。冗長な装置は、専
用バスを介して互いに接続され、共通機器シェルフに一
つずつの少なくとも二つのＲＭＵを有する。共通機器の
故障がある場合、装置は既に接続されている全ての呼を
維持すると共に、スタンバイ状態の共通機器シェルフに
自動的に切り替わる。

【００３８】ＶＣＳＵ（仮想Ｃ−バスサービスユニッ
ト）はスロット１０を占有する。ＶＣＳＵは、ＣＰＵ
（呼処理プロセッサ）とＴＣＵ（電話機制御ユニット）
の間に通信インタフェースを提供する。スロット１１は
ＴＴＵ（電話機タイミングユニット）を収容する。ＴＴ
Ｕは装置のタイミングと同期を提供する。ＴＴＵは電話
機制御ユニットのハードウェアへのインタフェース点を
提供する。

【００３９】ＣＴＵ（コンファレンス及びトーンユニッ
ト）は、スロット１２に収容される。ＣＴＵは６４ポー
トのコンファレンスユニットを支え、６４の装置トーン
を記憶、発生させる。従って、ＣＴＵはＴＣＵへの１２
８ポートとして見える。コンファレンスの呼は、最小限
の３人から最大限の６４人までの間で発生させることが
可能である。コンファレンスに係るポートの総数が６４
を超えない限り、多数のコンファレンスを同時に作動さ
せてもよい。

【００４０】より詳細には、トーン発生器は、各々は固
有のポート番号を有する６４種類のの別個の連続的なＰ
ＣＭシーケンスを発生する。トーンのポート番号を装置
のソース（発信側）ポインタに書込むことにより、あら
ゆる数の電話装置をあらゆるトーンに接続することが可
能である。各トーンは、ＥＰＲＯＭから選択されたＰＣ
Ｍサンプルのシーケンスを読み出し、そのシーケンスを
無限に繰り返すことすことによって発生される。

【００４１】コンファレンスユニットは、３２台のアナ
ログマルチポートのハイブリッドのセットと機能的に等
価である。コンファレンスユニットは、ＣＰＵ（呼処理
ユニット）に対し６４台の別個の装置として見える６４
のポートを有する。各ポートは、それ自体の装置アドレ
スと、発信側ポインタと、制御レジスタとを有する。す
べてのポートは、任意の組合せで３２台のハイブリッド
の何れと接続してもよい。コンファレンスユニットは、
３２台の２入力ミキサー、２０台の３ポートコンファレ
ンス等から、１台の６４入力コンファレンスまでの多数
の変形された構成をとることが可能である。

【００４２】スロット１３−２０は、ＴＳＵ（時間的切
換えユニット）と、ＳＳＵ（スキャン及び信号送出ユニ
ット）を交互に収容する。ＴＳＵ／ＳＳＵの各ペアは、
５１２ポートを備えている。従って、４つのＴＳＵ／Ｓ
ＳＵペアは、１９２０の周辺機器ポートと１２８のコン
ファレンス／トーンポート、或いは、全体で２０４８ポ
ートを備えた装置を必要とする。

【００４３】ＴＳＵの機能は、最大で５１２ポートの間
でＰＣＭ（パルス符号変調）音声又は信号送出データを
切換えることである。ＳＳＵの機能は、最大で５１２ポ
ートとの間で信号送出情報を送信、受信することであ
る。周知の如くのＴＳＵの場合、５１２ポートを一つ増
加させるためには、対応するＴＳＵとペアにされた補助
ＳＳＵが必要である。

【００４４】冗長に構成された装置における共通制御部
のアーキテクチャは、図３に示されている。このアーキ
テクチャは、米国特許第4,688,212 号明細書に開示され
ている。ＴＣＵ（電話機制御ユニット）の動作は、入力
の時間的位置が出力の場所と一致するようＴＳＵを介し
てタイムスイッチマトリックスを生ずる。タイムスイッ
チマトリックスは非ブロック化されているので、全ての
実装された電話装置は、同時に会話に関与し、かつ、あ
らゆる構造に係ることが可能である。換言すると、タイ
ムスイッチは、タイムスロット交換器として作用する。
全てのポートからのＰＣＭ及びデータ特性は、互いに多
重化され、サンプルメモリに格納され、アドレスメモリ
の内容に従ってサンプルメモリから取り出され、元のポ
ートにデマルチプレキシングされる。

【００４５】アドレスレジスタは、発信側ポインタレジ
スタの配列として作用し、ＣＰＵによってアクセスされ
る。全ての接続に対し、ＣＰＵは、発信側のポート番号
を着信側の発信側ポインタレジスタに書き込むことによ
ってスイッチを各方向に制御する。この方法において、
サンプルメモリはＣＰＵからアクセスし得る必要はな
い。

【００４６】２０４８個のポートスイッチが、並行に動
作する４つのモジュールのセットとして実装され、その
各々は上述の如く５１２ポートの機能を果たす。サンプ
ルメモリとアドレスメモリは、各モジュールに設けら
れ、８．１９２ＭＨｚ、即ち、１フレーム当たり１０２
４サイクルを生ずる１サイクル当たり１２２ｎｓで動作
する。４つのモジュール構造を実装するため、各サンプ
ルＲＡＭは３２ビット幅を有するので、４つのサンプル
を同時に書き込むことができ、２０４８ポートの各々か
らの１サンプルは５１２サイクルで書き込むことが可能
である。

【００４７】周辺ユニットの状態は、呼プロセッサから
アクセスし得る高速ＲＡＭに格納され、上述のＳＳＵ
（走査及び信号送出ユニット）によって維持される。リ
フレッシュは、２ｍｓ毎に（即ち、スーパーフレーム当
たり１回）電話機バスを介して行われる。信号送出装置
の全ての部分は、５００Ｈｚで連続的に動作し、全ての
機能は各サイクルで各ポートに対し一回実行される。

【００４８】信号送出及びＰＣＭチャンネルは、多重化
のための同一機構を使用するので、周辺機器からの信号
送出方向と、周辺機器への信号送出方向の二方向に、ポ
ート毎に６４Ｋｂｉｔ／ｓの容量がある。スーパーフレ
ームの副多重化によって、この容量は１６個の別個の機
能に分割される。周辺機器からの２バイトは、装置識別
バイトと、イベントスキャナによって監視される１ビッ
トの「サービス要求」表示とその他の状態の７ビットを
含む状態バイトとに分割される。周辺機器に送られる２
バイトは、１ビットのビジー／フリー表示ビットと、パ
ルス又は呼の送出用の１ビットと、他の制御の１４ビッ
トに分割される。信号送出レジスタのセットには各装置
アドレスが設けられ、トーン及びコンファレンス機能に
割り当てられた信号送出レジスタが含まれる。

【００４９】かかる従来の集中ネットワーク交換機の特
徴は、ＳＰＴ（信号パケット搬送）機構である。ＳＰＴ
はそれ自体の３２Ｋｂｙｔｅのバッファメモリを備えた
６４チャンネルの直接メモリアクセスコントローラであ
る。イネーブル状態にされた各チャンネルは、バッファ
内のメッセージパケットから出力バイト、或いは、入力
バイトからバッファ内のパケットのいずれかに１０００
ｂｙｔｅ／ｓで伝送する。ＳＰＴは信号送出マルチプレ
クサに同期をさせられるので、バッファ内のバイトのシ
ーケンスは、周辺機器によって受信又は送信されたバイ
トのシーケンスと完全に一致する。各ＳＰＴチャンネル
は、機能制御用のレジスタと、ポート番号と、バッファ
アドレスと、バイトカウントとを有する。バッファＲＡ
Ｍとチャンネル制御レジスタは、呼処理ユニットのバス
上にメモリとして見える。

【００５０】電話機バスは、単独のバスではなく、１９
２０台の周辺機器インタフェース回路から受信されたシ
リアル信号を多重化する多重化ツリーを構成する多数の
小さいバスの結合である。前述の如く、周辺機器は、３
２の周辺機器（即ち、電話機）インタフェース回路毎の
ポートグループに分類される。各ポートグループは、専
用のポートグループバスが割り当てられ、３２タイムス
ロット、即ち、１２５μｓ長のフレーム中に２．０４８
Ｍｂｉｔｓ／ｓで３２台の各周辺機器からのＰＣＭ音声
／データを伝送する。各周辺機器インタフェース回路、
従って、各周辺機器は、専用のポートグループバス上で
伝送されたフレーム内の専用タイムスロットが割り当て
られる。

【００５１】即ち、１２５μｓのフレーム間隔のタイム
スロットは、必要に応じて割り当てられるのではない。
むしろ、各タイムスロットは、特定の電話装置、即ち、
特定のポートに専有される。従って、各ポートは、特定
のポートグループバスによって搬送される特定のタイム
スロットと個別に関連付けられる。その上、信号送出情
報は、ＣＰＵの要求に基づいて送信又は受信されること
はない。むしろ、信号送出情報は、規則的な２ｍｓのス
ーパーフレーム（１２５μｓのフレームの１６個分）に
連続的に送信される。

【００５２】システム内の全ての周辺装置からのＰＣＭ
及び信号送出データは、図４に示す固定同期式の４レベ
ル多重化電話機バスツリーによって、ＴＣＵ（電話機制
御ユニット）に共に多重化される。ＴＣＵから周辺機器
への情報は、反転した対称的な形式でデマルチプレキシ
ングされる。図４を参照するに、電話機バスツリーの第
１及び第２のレベル４１，４２は、電話機周辺ユニット
４３を備えた周辺機器インタフェースカードを携える電
話機シェルフ上に実装され、周辺機器からのＰＣＭ及び
信号送出情報を電話機バスの２．０４８Ｍｂｉｔ／ｓの
ストリームに結合する。多重化ツリーの上位の２レベル
４４，４５、即ち、第３及び第４のレベルは、電話機制
御ユニットを携えるシェルフに実装される。第３及び第
４のレベルは、６４のポートグループを一つのシステム
に結合するよう機能する。

【００５３】一実施例において、ＰＣＭデータ用の第１
レベルの多重化４１は、ＣＯＤＥＣ（コーデック）チッ
プ４６を用いてライン及びトランクユニット上で行うこ
とができる。第２レベルの多重化は、トリステートドラ
イバを使用する電話機バスへの周辺機器カードのインタ
フェースで行ってもよい。第３レベルの多重化４４は、
８本のシリアル２．０４８Ｍｂｉｔ／ｓポートバスを８
ビット幅の２．０４８Ｍｂｙｔｅ／ｓの一つのストリー
ムに結合する。かくして、第３レベルの多重化はシリア
ルからパラレルへの変換を行う。最後に、最上位レベル
は、ＣＰＵに給電する４バイト幅の４．０９６Ｍワード
／ｓの内部ＰＣＭバスを生成するためトリステートドラ
イバを使用する。

【００５４】電話機バスツリーの第３レベルは、入力時
のシリアル−パラレル変換及び時分割多重化と、出力時
のパラレル−シリアル変換及び時間的デマルチプレキシ
ングの両方を実行する。上述のハードウェアを支えるシ
ステムソフトウェアは、マルチタスクオペレーティング
システムと６個の独立したサブシステムに分割される。
各サブシステムは、オペレーティングシステムの指令の
下で少なくとも一つのタスクを実行する。サブシステム
間の通信は、オペレーティングシステムを介してメッセ
ージを伝達することによって実現される。サブシステム
は、全てが同一のプロセッサで動作し、或いは、多数の
プロセッサに分散させられる場合があるので、各サブシ
ステムのメモリ空間は分離している。

【００５５】上記ソフトウェアの主要なサブシステム
は、（１）初期化、（２）オペレーティングシステム、
（３）ＴＩＳ（電話機インタフェースサブシステム）、
（４）ＣＡＰ（呼動作処理サブシステム）、（５）ＭＡ
Ｐ（保守処理サブシステム）、（６）構造エディタサブ
システムとから構成される。本発明の改良された集中ネ
ットワーク交換機は、従来の交換機の利点を全て維持す
ると共に、（１）１００００ポートを越える非ブロック
化切換えを提供し得る非常に大容量のスイッチと、
（２）汎用的なシェルフアーキテクチャと、（３）汎用
的なタイムスロット構造と、（４）効率的で融通性のあ
る切換えのための選択可能な全フレーム、半フレームの
切換えと、（５）銅及び光ファイバーを含む多数の搬送
媒体を収容する周辺機器シェルフ搬送インタフェースに
対する融通性のある切換えと、（６）１６、３２及び６
４Ｋｂｉｔｓ／ｓの信号送出チャンネルのための統合さ
れたチャンネルを提供し得るパケット信号送出機構と、
（７）相対的な位置情報（即ち、スロット番号）を提供
しないバス上のプロセッサを個別に矛盾なく識別するた
めの装置を提供する。

【００５６】（１）大容量非ブロック化交換機アーキテ
クチャ 大容量の非ブロック化交換機アーキテクチャ
は、全ての周辺機器のタイムスロットに対し同時に存在
するスイッチングタイムスロットを以下に説明する方法
で提供する。好ましい一実施例において、１０２４０の
タイムスロットが９０００を越える周辺機器ポートを収
容するため設けられている。この特性は、従来の交換機
のＴＳＵ／ＳＳＵの組合せを置き換えるＭＸＵ（マトリ
ックススイッチングユニット）を導入することにより実
現される。

【００５７】（２）汎用シェルフアーキテクチャ 改良
されたシステムは、異種の周辺機器シェルフ（例えば、
６段と８段のシェルフ）を同時に収容し得る。この特性
は、周辺機器シェルフ上にＰＳＬＩ、ＭＸＵ上に対応す
るＰＩＵを設けること、及び、入力されたシェルフの内
容からポートグループの動的なシェルフマッピングを設
けることによる影響を受ける。シェルフのグループ化を
助けるため論理データ構造を作成することにより、ソフ
トウェアは並置形及び遠隔形シェルフの両方を管理する
ことができる。

【００５８】（３）汎用タイムスロット構造 全てのタ
イムスロットは同一に形成されているので、いずれのタ
イムスロットを周辺機器、コンファレンス又はトーンタ
イムスロットとして使用しても構わない。これは、トー
ン及びコンファレンスアドレスが特定のタイムスロット
に割り当てられている従来の装置と対照的である。換言
すれば、ここに開示する改良された集中ネットワーク交
換機は、従来の交換機の固定したマッピングを排除し、
一方、あらゆるトーン又はコンファレンスポートがあら
ゆるＭＸＵに通じていても構わない。これは、トーン又
はコンファレンス機能をＭＸＵカード上に実装すること
によって実現される。この結果、いずれのポートもトー
ン又はコンファレンス機能には割り当てられないので、
全てのポートは電話機ポートとして利用可能である。ト
ーン又はコンファレンス機能が必要である場合、この機
能はＭＸＵカードから直接得ることができ、ポートを従
来のトーン発生器又はコンファレンス回路に接続する必
要性はない。

【００５９】（４）全フレーム、半フレーム切換え シ
ステムは全フレーム及び半フレームの両方の切換えの同
時使用を助ける。全フレーム切換えは、ＮＸ６４接続用
のフレームの一貫性を保証する。半フレームの切換えに
より、最小のループ遅延が得られる。 （５）周辺機器用伝送に対する融通性のある切換え シ
ステム設計は、周辺機器用伝送に対するタイムスロット
が基本の交換機アーキテクチャを変えることなく多数の
技術形態を採ることを可能にさせる。７５フットの器具
半径(75 foot equipment radii) に適するポイントツウ
ポイントの銅形ＵＴＰインタフェースは、器具半径がよ
り拡大された光ファイバーのループと同様に使用するこ
とができる。かかる伝送は、ＤＳ３／Ｅ３、ＯＣＩ、及
び４５／５０Ｍｂｉｔｓ／ｓのＡＴＭの如くの他のイン
タフェースにも適合する。

【００６０】（６）改良されたＳＰＴパケット信号送出
パケット信号送出チャンネルは、以下に説明する方法
で各スイッチングタイムスロットと対にされる。別個の
入力及び出力の８Ｋｂｉｔｓ／ｓのシリアルチャンネル
がシステムのタイムスロット毎に存在する。その上、
２、４、又は８チャンネルは、１６、３２、又は６４Ｋ
ｂｉｔｓ／ｓのチャンネルを形成するよう統合される。

【００６１】（７）プロセッサ識別 システムは、識別
すべき相対的な位置情報（即ち、スロット番号）が得ら
れない共通バス上のプロセッサを識別する。システム
は、矛盾がないパターンに基づいてプロセッサの識別子
の動的な再割り当てを可能にする。これにより、ハード
ウェア的に符号化された構造を用いることなく、プロセ
ッサのボードをバスから取外し、及び、取付けることが
可能になり、汎用タイムスロットの特性が容易に得られ
る。その上、多数のプロセッサが設けられ、少なくとも
一つの故障品が取り除かれたとき、このシステムは、次
の初期化時に残りのプロセッサが取り除かれたプロセッ
サを補うことを可能にさせる。

【００６２】図５は本発明の集中ネットワーク交換機の
好ましい一実施例のブロック系統図である。図１乃至４
と図５において類似した素子は、共通の参照符号が付け
られている。周辺機器カード５１は、周辺機器バックプ
レーンのエッチングによってポートグループケーブル５
４を形成するよう結合されたポートグループバス５２に
接続される。各ポートグループケーブルは、搬送媒体に
融通性を与え、汎用シェルフアーキテクチャを容易化さ
せるＰＳＬＩ（周辺機器シェルフリンクインタフェース
ユニット）５５に接続される。各ＰＳＬＩは、選択され
た媒体を介して、共通コントローラに置かれた整合する
ＰＩＵ（周辺機器インタフェースユニット）５６と連結
される。適当な搬送媒体には、その例に限定されること
のない銅形ＵＴＰ及び光ファイバーケーブルが含まれ
る。

【００６３】ＰＳＬＩ５５によって、搬送媒体における
融通性を促進するだけではなく、６４ポートの差し込み
式挿入性能、冗長ループ性能、及び上述の従来の電話機
インタフェースユニットカードシェルフとの完全な互換
性が得られる。図６は集中ネットワーク交換機ハードウ
ェアの一つの構成をより詳細に示す図である。ＰＳＬＩ
は電話機シェルフに連結し、シェルフ上の全ポート数は
６４の倍数であることを理解する必要がある。例えば、
このシステムは、上述の従来の電話機シェルフの配置で
ある１９２（３×６４）ポートを含む電話機シェルフに
適合する。

【００６４】種々の搬送媒体に対し種々のＰＳＬＩの形
を設けることができる。従って、銅用の形と、光ファイ
バーケーブル用の形を設けることができ、一台の交換機
に多数の形を設けることが可能である。即ち、交換機は
多数の異種の搬送媒体を収容することが可能である。上
記の形とは無関係に、ここに開示された実施例中のＰＳ
ＬＩは、５１２までのポートを対応するＰＩＵに接続
し、それが接続されたシェルフに局部的に搭載される場
合がある。例えば、光ファイバー版の一変形は、６４ポ
ートの増分量で５１２よりも少ないポートを選択的に接
続し、それが接続されたシェルフから離れて配置される
性能を有する能力が追加されている。ファイバー形のＰ
ＳＬＩは、１本のファイバーに多重化してもよい。現時
点では、最大で８本のファイバー形ＰＳＬＩが１本の光
ファイバーケーブルに多重化される場合がある。

【００６５】従って、各々がケーブルに割り当てられた
６４ポート毎のポートのグループ化が予定され、８個の
上記ポートグループは、図５に示す如く、共通ＰＳＬＩ
に割り当てられる。即ち、各ＰＳＬＩは、各々が６４ポ
ートに対する信号を搬送する８本のポートグループケー
ブルを受容する。換言すれば、本発明の各ポートグルー
プケーブルは、従来の交換機の二つのポートグループバ
スに対応する。

【００６６】図６を再び参照し、電話機シェルフ６１
は、各々が８台の電話機インタフェースユニットを有す
る１６枚のカード上に１２８台の電話機インタフェース
ユニットを有すると想定する。各シェルフは２本のポー
トグループケーブル６２（６４×２）に関連付けられ、
最大で４段のシェルフがＰＳＬＩ６３に関連付けられ
る。

【００６７】送信バス６４及び受信バス６５からなる２
本のバスを含むＰＳＬＩ６３の出力は、対応するＰＩＵ
６７と接続される。ＰＳＬＩは、以下に説明する如く、
２ＭＨｚのシリアル入力信号を８ＭＨｚレートで伝送さ
れる８ビットパラレル信号に変換する。ＰＩＵはペアで
配置してもよい。即ち、２台のＰＩＵ（ＰＩＵ Ａ及び
ＰＩＵＢ）が１枚のボード６８に設けられ、各々は５１
２ポートに関連付けられた信号を受信する場合がある。
ＰＩＵペア６８の各々は、従来のＴＣＵ（電話機制御ユ
ニット）を置き換えるＭＸＵ（マトリックススイッチン
グユニット）６９に接続される。

【００６８】一実施例において、各ＭＸＵは１０２４ポ
ートに対し機能する。かかる一実施例において、１０台
のＭＸＵが１０２４０ポートに対し設けられる。ポート
０−１０２３に対する第１のＭＸＵ６９₁ は、コンファ
レンス及びトーンポート用に配置してもよい。この実施
例の場合、２５６のトーンポートと７６８のコンファレ
ンスポートがある。ＭＸＵ６９₂ は、ポート１０２４−
２０４７を収容し、図６に示す如く、後に続く各ＭＸＵ
は次の１０２４ポートを収容し、１０番目のＭＸＵ６９
₁₀はポート９２１６−１０２３９を収容する。

【００６９】ＭＸＵは、各々が１０２４のタイムスロッ
トの切換えを命じるよう作用する共通制御部内に設置さ
れる。１０２４のトーン及びコンファレンスポートがあ
る場合、この例のシステムは９２１６の電話機ポートを
サポートする。ＭＸＵと同様に、ＰＩＵは共通制御部内
に設置される。上述の如く、各ＰＩＵは、ＭＸＵと２台
のＰＳＬＩの間のインタフェースとして機能する。ＰＳ
ＬＩの場合、搬送媒体に基づいて多数のＰＩＵの変形が
可能である。従って、搬送媒体として銅のケーブルを使
用する銅形式のシステムと、搬送媒体として光ファイバ
ーを使用する光ファイバー形式のシステムとが存在する
場合がある。しかし、ＰＩＵのペア（ＰＩＵ Ａ 及び
ＰＩＵ Ｂ）は、一対一で対応するＭＸＵと連結され
るので、１台のＭＸＵに銅及びファイバーの両方のＰＩ
Ｕが接続されることはない。

【００７０】光ファイバー搬送媒体が使用される場合、
各ＰＳＬＩは、選択的に６４ポートだけのために機能す
るので、１台のＰＩＵに最大で８台のＰＳＬＩが接続さ
れる。ＰＳＬＩが多数の異種シェルフのために機能する
電話器シェルフ／ＰＳＬＩ／ＰＳＩ／ＭＸＵの配置の一
例を図７に示す。特に、ＰＳＬＩ７１は、二つの「Ｊ
形」（即ち、６段式）シェルフ７２，７３と、「Ｈ形」
（即ち、８段式）シェルフ７４の一部分のために機能す
る。「Ｈ形」シェルフの残りは、別のＰＳＬＩ７５によ
ってサポートされる。上記「Ｊ形」シェルフは、前述の
従来の集中ネットワーク交換機と共に作動させ得る「Ｊ
形」シェルフでもよいことに注意が必要である。従っ
て、「Ｊ形」シェルフの各々は、夫々が８台の電話機イ
ンタフェースユニットを搭載する２４枚のボードに収め
られた１９２台の電話機インタフェースユニットからな
る。「Ｈ形」シェルフは３８４台、即ち、「Ｊ形」シェ
ルフに収められたユニット数の２倍の電話機インタフェ
ースユニットを収容する。

【００７１】図７に示す如く、ＰＳＬＩは、５１２ポー
トと、３８４ポートを表わす二つの「Ｊ形」シェルフだ
けを収容することができるので、「Ｈ形」シェルフの中
の１２８ポートだけがＰＳＬＩ７１によって受け入れら
れる。従って、ＰＳＬＩ７５は、「Ｈ形」シェルフ７４
の残りの２５６ポートを受容する。シェルフが並置さ
れ、銅の搬送媒体を間に備えた銅のＰＳＬＩ−ＰＩＵが
使用されるとき、図７の配置は有用である。しかし、光
ファイバーケーブルを使用する場合に、図７の構成をと
ることが可能ではあるが、２本の光ファイバーケーブル
を同一の遠隔地に送るコストが掛かるため効率的ではな
い。

【００７２】図８は、本発明のＰＳＬＩ／ＰＩＵの概念
によって、共通制御部シェルフに対し単一のループを使
用すると共に、少数のポートが離れた位置に差し込み式
に挿入することを可能にさせる方法を示す図である。即
ち、単一のループ、例えば、１本のファイバーループ
は、３台のＰＳＬＩ８４，８５，８６を使用する共通制
御部から離れた３位置８１，８２，８３に配設されてい
る。これは、各ＰＳＬＩがカード上のビットスイッチを
介してループ上でサポートするポートを選択的にフィル
タリングすることができるので実現できる。

【００７３】より詳細には、上述の配置に対し、ＰＳＬ
ＩがＭＸＵｎを６４のポート境界上で６４ポートの分解
能に低下するまでフィルタリングさせることができる８
ビットスイッチ（図示せず）がＰＳＬＩカード上に設け
られている。図８において、遠隔位置「Ａ」８１の第１
のＰＳＬＩは、各々が「Ｊ形」シェルフと、「Ｈ形」シ
ェルフの一部をサポートするため６４ポートに対応する
第１の４ポートグループのケーブルを使用する。かくし
て、ＰＳＬＩ８４は、第１の４ビットスイッチを「１」
に設定させることにより、第１の４ポートケーブル（即
ち、タイムスロット０−２５５）に対しタイムスロット
情報だけをフィルタ出力するよう構成される。遠隔位置
「Ｂ」８２の第２のＰＳＬＩ８５は、シェルフ上で６４
ポートだけが作動状態にある「Ｈ形」シェルフをサポー
トするため１ポートグループケーブルだけを使用する。
第５の位置にある１ビットスイッチは、遠隔位置Ｂで動
作状態にある６４ポートに対しタイムスロット２５５−
３１９をフィルタ出力する。

【００７４】遠隔位置「Ｃ」の第３のＰＳＬＩ８６は、
１２８ポートをサポートするので、二つの６４チャンネ
ルポートグループケーブルが必要とされる。従って、ス
イッチ位置６及び７は、３２０と４４７の間のタイムス
ロットをフィルタ出力するため「１」に設定される。６
４の補助ポートを収容し得ることに注意する必要があ
る。ＰＳＬＩは連続的なポートをフィルタリングする必
要はないので、割り当てられていないポートは、遠隔位
置Ａ−Ｃのいずれか、或いは、補助遠隔位置に後で割り
当てることが可能である。例えば、補助的な６４ポート
シェルフが後で位置Ａに追加される場合、そのシェルフ
はその位置に既に関連付けられたＰＳＬＩに接続するこ
とが可能であり、最後の、即ち、８番目のビットスイッ
チがその追加されたシェルフをサポートするため「１」
に設定される。

【００７５】銅形の搬送媒体用のＰＳＬＩのブロック系
統図が図９に示されている。ファイバー搬送媒体用のＰ
ＳＬＩも同様である。相違点は、ＰＬＳＩ回路が銅のリ
ンクではなく、光ファイバーのリンクに連結する点があ
る。同様の相違点は、銅のリンク用のＰＩＵと光ファイ
バー用のＰＩＵの間に見い出される。ＰＳＬＩは既存の
ラックに取り付けられる。外部接続には、（冗長又は非
冗長のいずれかのポートグループバッファケーブル処理
がなされた）８台のポートグループバッファインタフェ
ース９００と、１台のＭＸＵｅｒ電源及びアラームイン
タフェースと、ＰＩＵへの２５対ケーブルの高速リンク
９０５と、デバッグコネクタと、ＭＸＵｅｒ電源コネク
タとが含まれる。２枚のＰＳＬＩカードは、上記２５の
ツイストペア式周辺機器リンクケーブル９０５（Ｐ−リ
ンク）を介して１台のＰＩＵに接続される。各Ｐ−リン
クケーブルは、５１２の周辺機器ポートに対しＰＣＭ及
び信号送出情報を搬送する。その上、Ｐ−リンクは、リ
ンク保守と、キャビネットＰＡＢ（ＭＸＵｅｒ電源及び
アラーム）のオーバーヘッドデータを搬送する。全ての
高速信号は、差動的であり、かつ、バランスがとられて
いる。

【００７６】ＰＳＬＩはポイントツウポイントの位相関
係で配置されている。各ＰＳＬＩは、８台のポートグル
ープインタフェースとその関連するＰＩＵカードとの間
で全２重ＰＣＭ及び信号送出の５１２ポートを搬送す
る。１台のＰＩＵが全体で１０２４ポートの２台のＰＳ
ＬＩと連結する。作動中の信号送出チャンネルと作動中
のＰＣＭチャンネルの比が１対４であり、作動中のオー
バーヘッドチャンネルと作動中のＰＣＭチャンネルの比
が１対１６であるので、５１２のＰＣＭＰＣＭスロット
を搬送するため必要とされる作動中のスロットは、各方
向の周辺機器リンク毎に全部で１０２４のスロットの中
の６７２スロットである。

【００７７】ＰＳＬＩは、連結されているＰ−リンクか
らタイムスロット及び信号送出情報を再生する。データ
再生セクションは、周辺機器受信クロック再生と、周辺
機器受信データ再生と、周辺機器受信データフレーム／
スーパーフレーム再生とを実行する。受信パス情報は、
伸縮性のあるバッファに置かれる。データ再生セクショ
ンは、バッファの先頭を配置するため再生されたスーパ
ーフレームデータを使用する。

【００７８】各Ｐ−リンクインタフェースは、８対の送
信ペアと８対の受信ペアを有する。１６対のワイヤによ
って、５１２の周辺機器ポートデータ及び信号送出チャ
ンネルに双方向のバランスがとられた搬送が得られる。
その上、クロック、ＳＳＦＸ（スーパーフレーム同
期）、テスト同期信号ペア、非平衡終端オーム接続は、
双方向である。

【００７９】Ｐ−リンクバス上のデータは、ＰＨ１クロ
ックの立ち上がりエッジでサンプリングされる。Ｐ−リ
ンクバスへのデータは、ＰＨ１クロックの立ち下がりエ
ッジで更新される。オンラインシェルフとオフラインシ
ェルフの間の最大許容データスキューは、＋／−５０ｎ
ｓである。ＰＣＭは、Ｐ−リンクＡ上にＳＳＦＸに関し
て偶数の８．１９２ＭＨｚクロック周期に発生し、信号
送出と、オーバーヘッドと、未使用バイトは、奇数周期
に現われる。Ｐ−リンクＢの場合、ＰＣＭは、ＳＳＦＸ
に関して奇数クロック周期に発生し、信号送出と、オー
バーヘッドと、未使用バイトは、偶数周期に現れる。

【００８０】基本受信同期は、ＰＳＬＩクロック再生ロ
ジック９０７によって得られる。Ｐ−リンクバイトクロ
ックはリンクによって搬送され、フェーズロックループ
を用いて８．１９２ＭＨｚの基本システムクロックに再
生される。その上、各ポートグループ毎の１６個の別々
のモード信号が、Ｐ−リンクの搬送されたＳＳＦＸ（ス
ーパーフレーム同期）から発生される。

【００８１】アセンブリバッファ９０４は、バイトパラ
レルデータを集め、伸縮性の格納バッファとして機能す
る。このバッファの書込みポインタは、再生されたバイ
トクロックによって制御される。読み出しポインタは、
再生された周辺機器クロックに同期させられる。リンク
保守に特有のオーバーヘッドバイトは、バッファ出力デ
ータストリームから読み出される。

【００８２】ＰＳＬＩ診断／制御マイクロコントローラ
は、時間合わせされたデータバッファ９８を介してＰ−
リンクの受信されたバイトストリームにアクセスする。
マイクロコントローラは、タイムスロットカウンタと比
較されるタイムスロットアドレスレジスタをロードす
る。この機構は、Ｐ−リンクのタイムスロットからバッ
ファへの書込みを制御する。バッファはマイクロコント
ローラの直接的な制御の下で読まれる。

【００８３】マイクロコントローラは、ＰＩＵマイクロ
コントローラとの通信用の「予備」オーバーヘッド帯域
にリード／ライトアクセスを行う。「生の」ＰＣＭ及び
信号送出の受信データと、ＰＡＢデータタイムスロット
のリードアクセスは、診断データ監視機能のため設けら
れている。各ＰＳＬＩの電話機周辺機器バス側は、マス
ターＰＬＬ再生クロックでドライブされる。ＰＬＬは、
８．１９２ＭＨｚのバイトクロックと、Ｐ−リンクのＳ
ＳＦＸ（スーパーフレーム同期）にロックする。

【００８４】スイッチの切換え後、ＳＳＦＸとＰＳＬＩ
電話機同期の位相は、誤調整されている可能性がある。
これは、冗長リンクが異なる経路長を有する場合に生じ
る。ＰＬＬは、バイトクロックから１０ｐｐｍ未満の周
波数偏移でＳＳＦＸとＰＳＬＩ電話機同期の位相調整を
訂正する。ケーブル長の差は、最大の時間差が１５ｎｓ
となるよう１０フィートに制限される。スイッチ切換え
後の１秒未満に再調整がなされることが保証されてい
る。

【００８５】ＰＬＬの出力は、ポートグループ毎にＣＬ
ＯＣＫ（クロック）、ＳＹＮＣ（同期）、ＦＲＡＭＥ
（フレーム）、ＭＯＤＥ（モード）、及びＯＨ（オーバ
ーヘッド）のタイミングを発生する電話機周辺機器バス
カウンタをドライブする。受信アセンブリバッファ９０
４からのデータは、６個のラッチ入力シフトレジスタ９
０３、即ち、四つのＰＣＭと、一つの信号送出と、一つ
のオーバーヘッド／ＰＡＢに供給されている。各ＰＣＭ
及び信号送出シフトレジスタは、受信インターリーブ形
成器の単独のビットラインに入力を与える。オーバーヘ
ッド／ＰＡＢレジスタからの出力は、ＰＡＢの出力を直
接ドライブする。

【００８６】受信インターリーブ形成器９０２は、４個
のＰＣＭオクテットと、１個の信号送出オクテットを５
個の別個のビットインターリーブされたリンクに変換す
る。この５ビットメモリは、６４ビットの有効な深さ；
即ち、３２ビット毎の２ページからなる。４本のＰＣＭ
受信インターリーブ形成器のラインからのインターリー
ブされたＰＣＭは、ＰＣＭＲバス毎に１個ずつの１６個
のアドレス指定可能なラッチ９０１にデマルチプレキシ
ングされる。１本の信号送出データラインからのデータ
は、ＳＩＧＲバス毎に１個ずつの１６個のアドレス指定
可能なラッチにデマルチプレキシングされる。

【００８７】１６本のＰＣＭＸラインからのＰＣＭデー
タは、４台の４：１マルチプレクサ９３の各々に入力を
与える。これらのマルチプレクサはチャンネルフォーマ
ットメモリ９０に入力を供給する。１６本の信号送出ラ
インは、ストリームを圧縮するため４：１マルチプレク
サの二つの層９３，９５を通って多重化される。第１の
マルチプレクサ層９３は、２．０４８ＭＨｚのストリー
ムを単一の８．１９２ＭＨｚの経路に結合する。第２の
層９５は、１２個の未使用信号送出フレームの搬送を抑
制する。残りのラインはチャンネルフォーマットメモリ
９０に入力される。

【００８８】伝送ＰＣＭ及び信号送出マルチプレクサか
らのデータは、チャンネルフォーマットメモリの５本の
ラインに入力を供給する。バイトクロック毎に、４ポー
トからのＰＣＭ４ビット及び信号送出１ビットがチャン
ネルフォーマットメモリに書き込まれる。この書込み
は、１フレーム当たり全２５６回のアクセスの間に４ポ
ートの各々に対し３２回繰り返される。バッファは、５
個の６４ビットシリアルメモリとして機能する。入力さ
れたビットインターリーブ形のデータは、バイトインタ
ーリーブ形のデータとして読み出される。８箇所の異な
る場所からの８回の連続的な読み出しが、伝送シリアル
−パラレル変換器９２へのバイトを構成するために必要
とされる。全部で１０２４回の読み出しがフレーム毎に
必要とされる。

【００８９】ＭＯＤＥ信号はポートグループ毎に１フレ
ームずつシフトされる。これにより、ＭＸＵで信号送出
情報の偶数インターリーブが得られる。伝送シリアル−
パラレル変換器９２は、伝送チャンネルフォーマットメ
モリにより入力を供給されたラッチ出力シフトレジスタ
により構成される。次いで、パラレルデータは、伝送ア
センブリバッファの適当な位置に書き込まれる。

【００９０】ＰＳＬＩ診断／制御マイクロコントローラ
９７は、時間合わせされたデータバッファ９６を介して
Ｐ−リンク伝送ストリームにアクセスする。受信路の場
合のように、マイクロコントローラは、タイムスロット
比較器９１でタイムスロットカウンタと比較されるタイ
ムスロットレジスタをロードする。この機構は、バッフ
ァからＰ−リンクタイムスロットへの読み出しを制御す
る。バッファの書込みは、マイクロコントローラの直接
制御の下にある。

【００９１】マイクロコントローラは、ＰＩＵマイクロ
コントローラとの通信用の「予備」オーバーヘッド帯域
へのリード／ライトを行う。「生の」ＰＣＭ及び信号送
出内の受信データと、ＰＡＢデータタイムスロットの読
み出しアクセスが、診断データ監視機能に与えられてい
る。データシーケンスは、２ｍｓのスーパーフレームに
基づいている。各スーパーフレームは、周辺機器リンク
内の５１２ポートの各々に対し１６個のＰＣＭバイトの
サンプルと、４個の信号送出バイトを有する。その上、
１×５１２のオーバーヘッドバイトがスーパーフレーム
中に搬送される。これは、ポート毎に一つずつの５１２
個の単一ＰＣＭバイトのサンプルと、１２８個の信号送
出バイトと、３２個のオーバーヘッドバイトとを含む１
６個の１２５μｓフレームに分割される。このフレーム
は、３２バイト毎の３２個のタイムスロットブロックに
更に分割される。かかるブロックは、１６個のＰＣＭバ
イトのサンプルと、４個の信号送出バイトと、１個のオ
ーバーヘッドバイトと、１１個の未使用バイトとを含
む。タイミングは、他のバイトの各々にＰＣＭサンプル
が含まれるよう整備される。

【００９２】ＰＳＬＩは、最大で８個のポートグループ
バッファを介して周辺機器シェルフに連結する。ポート
グループバッファのケーブルは、０．１インチ間隔の２
０ピン、２列、リボン状ケーブルコネクタに接続する。
銅形搬送媒体用のＰＩＵのブロック系統図が図１０に示
されている。銅形のツイストペア式搬送媒体用のＰＩＵ
を以下に説明する。

【００９３】ＰＩＵは、単一スロットＴＣＢ（電話機制
御装置バス）組立体としての機械的な高さの仕様に適合
する。ＰＩＵは、カードケージの背面から１０個のＰＩ
Ｕカードスロットのいずれかに挿入される。ＰＩＵは、
２個の１６０ピンのＤＩＮバックプレーンコネクタと、
２個の５０ピンの高速Ｐ−リンク（周辺機器リンク）コ
ネクタを有する。

【００９４】ＰＩＵは、フレーム毎にＭＸＵから１０２
４個のＰＣＭバイトサンプルを受け、これらのサンプル
の中の５１２個をＰ−リンクＡを介してＰＳＬＩ（Ａ）
に分配し、別の５１２個のサンプルをＰ−リンクＢを介
してＰＳＬＩ（Ｂ）に分配する。その上、ＰＩＵは、Ｐ
ＣＭサンプルを用いてＰ−リンクＡ及びＰ−リンクＢ上
にインターリーブされたスーパーフレーム毎にＭＸＵか
ら信号送出及びオーバーヘッドデータの１０２４個のポ
ートを受ける。オーバーヘッドデータには、Ｐ−リンク
保守及びＰＡＢ（ＭＸＵｅｒ電源アラームボード）キャ
ビネット制御／状態情報と、ＰＩＵマイクロプロセッサ
への通信チャンネルが含まれる。各Ｐ−リンク上の信号
送出の搬送は、ＰＣＭがＰ−リンクＡのインタフェース
に現われるとき、信号送出及びリンクデータがＰ−リン
クＢに現れ、かつ、その逆も成り立つような搬送であ
る。その上、ＰＩＵは、冗長電話機制御装置シェルフ内
の他のＰＩＵとの対称的なＰＣＭ／信号送出クロスオー
バー経路が設けられている。

【００９５】ＰＩＵは、フレーム毎に１０２４個のＰＣ
ＭバイトのサンプルをＭＸＵに搬送する。ＰＳＬＩ Ａ
とＰＳＬＩ Ｂは、１０２４個のＰＣＭサンプルの中の
５１２個ずつを供給する。両方のＰＳＬＩからのＰＣＭ
は、電話機制御装置のＰＣＭハイウェイに配送するため
単一のバイト幅の経路にあるＭＸＵに与えられる。その
上、ＰＩＵは信号送出及びオーバーヘッドデータの１０
２４ポートをスーパーフレーム毎にＭＸＵに搬送する。
ＰＳＬＩ Ａは、ＰＣＭバイトサンプルと共にポート０
−５１１に対し信号送出及びオーバーヘッドデータをイ
ンターリーブし、ＰＳＬＩ Ｂは、そのデータをポート
５１２−１０２３に提供する。ＭＸＵによって、ＴＣバ
スを介して信号送出及びオーバーヘッドにアクセスし得
るようになる。冗長シェルフとのデータ／クロック再
生、データバッファリング、及び、対称性のＰＣＭ／信
号送出クロスオーバー経路がバックプレーンインタフェ
ースに内蔵されている。

【００９６】ＰＩＵは、連結されているＰ−リンクから
タイムスロット及び信号送出情報を受ける。データ再生
セクションは、周辺機器伝送クロック再生と、周辺機器
伝送データ再生と、周辺機器伝送データフレーム／スー
パーフレーム再生を行う。伝送路情報は伸縮性のバッフ
ァに設けられている。データ再生セクションは、バッフ
ァの先頭を配置するため再生されたスーパーフレームデ
ータを使用する。ＰＩＵはＭＸＵカードに局部的にイン
タフェースで連結する。

【００９７】各Ｐ−リンクインタフェースは、８の送信
ペア及び８の受信ペアを含む。ワイヤの１６対のペアに
よって、５１２の周辺機器ポートデータ及び信号送出チ
ャンネルに双方向のバランスされた搬送が生じる。その
上、クロック、ＳＳＦＸ（スーパーフレーム同期）、テ
ストサイン信号ペアと、非平衡終端オーム接続は、双方
向である。

【００９８】Ｐ−リンクバス上のデータは、ＢＴＵによ
ってＭＴＵを介して供給されるＰＨ１クロックの立ち上
がりエッジでサンプリングされる。Ｐ−リンクバスへの
データは、ＰＨ１クロックの立ち下がりエッジで更新さ
れる。オンラインとオフラインシェルフの間の最大許容
データスキューは、＋／−５０ｎｓである。ＰＣＭは、
Ｐ−リンクＡ上にＳＳＦＸに関して偶数の８．１９２Ｍ
Ｈｚクロック周期に発生し、信号送出と、オーバーヘッ
ドと、未使用バイトは、奇数周期に現われる。Ｐ−リン
クＢの場合、ＰＣＭは、ＳＳＦＸに関して奇数クロック
周期に発生し、信号送出と、オーバーヘッドと、未使用
バイトは、偶数周期に現れる。

【００９９】出力ＰＣＭ及び信号送出は、周辺機器ＰＣ
Ｍタイムスロットポート０−１０２３の各々に対しＭＸ
Ｕから受信され；ＰＣＭはＰＣＭＲＣＶに現れ、信号送
出はＳＩＧＲＣＶに現れる。ＰＩＵは、タイムスロット
０−５１１に対するＰＣＭ及び信号送出をＰ−リンクＡ
に割り当て、５１２−１０２３に対するＰＣＭ及び信号
送出をＰ−リンクＢに割り当てる。

【０１００】ＭＸＵからのＰＣＭ及び信号送出／オーバ
ーヘッドデータは、４本の別個のバイト幅のデータパス
上で受けられ；ＭＸＵからの一方のＰＣＭＲＣＶと一方
のＳＩＧＲＣＶは同一のシェルフで受けられ、ＭＸＵか
らのもう一方のＰＣＭＲＣＶともう一方のＳＩＧＲＣＶ
は冗長なシェルフで受けられる。データは電話機制御装
置クロックＰＨ１によって時間合わせされ、同期スーパ
ーフレーム信号ＳＳＦＸによってフレームを付けられ
る。全データは、ＰＨ１クロックの立ち上がりエッジで
サンプリングされる。

【０１０１】冗長システム構成において、ＰＩＵは、冗
長電話機制御装置シェルフの２台のＭＸＵの一方からク
ロスオーバーデータパスを介してＰＣＭ及び信号送出デ
ータを受けることができる。このパスは、電話機制御装
置のバックプレーンに実現され、オープンコレクタロジ
ックによってドライブされる。両方のＰＩＵは、作動中
のシェルフからの受信データを冗長なＰＳＬＩに送る。
伝送データＰ−リンクの４本の全部、即ち、作動状態及
びスタンバイ状態の両方のシェルフからのＡ側及びＢ側
の両方の伝送データＰ−リンクは、動作可能な状態にさ
れる。２組の冗長なＰＩＵの中で、１組の送信ドライバ
だけが作動状態である。２組の冗長なＰＳＬＩペアの中
で、１対の受信ドライバだけが作動状態である。作動中
の組は、ＰＩＵ／ＰＳＬＩ調停ロジックによって選択さ
れる。

【０１０２】受信ＰＣＭ及び信号送出／オーバーヘッド
パスは、マルチプレクサ１０２４によって２本のＰ−リ
ンクパス上で多重化される。得られたパスの各々は、Ｐ
ＣＭサンプルと、信号送出と、５１２の周辺機器ポート
とその搬送Ｐ−リンクとに関連付けられたオーバーヘッ
ドを含む。Ｐ−リンクＡは、ポート０−５１１用のデー
タを含み；Ｐ−リンクＢは、ポート５１２−１０２３の
データを搬送する。

【０１０３】ＰＩＵ診断／制御マイクロコントローラ
は、二つの別々に制御されたデータバッファを介して各
Ｐ−リンク受信バイトストリームにアクセスする。マイ
クロコントローラは、ＴＣバスを介して共通制御部との
通信用のオーバーヘッド帯域にリード／ライトアクセス
を行い、ＰＩＵマイクロコントローラは、更に各ＰＳＬ
Ｉのマイクロコントローラと通信することが可能であ
る。「生の」ＰＣＭ及び信号送出タイムスロットの受信
データのリードアクセスが、診断データ監視機能のため
に設けられている。

【０１０４】各Ｐ−リンクの受信データは、ラッチ１０
２２によってラッチされ、ＩＥＥＥ４８８形の平衡差動
ドライバ１０２０を用いてドライブされる。ドライバの
ＭＸＵｅｒ電源は、ＥＭＩエミッションを低減させるた
め電話機制御装置シェルフのＭＸＵｅｒ電源からＡＣ絶
縁されている。２台の周辺機器インタフェース、Ｐ−リ
ンクＡ及びＰ−リンクＢからの伝送Ｐｃｍ信号送出デー
タは、ＰＣＭＸＭＴ及びＳＩＧＸＭＴバス上に多重化さ
れる。ＰＩＵは、Ｐ−リンクＡからタイムスロット０−
５１１のＰＣＭ及び信号送出を受け；Ｐ−リンクＢから
タイムスロット５１２−１０２３のＰＣＭ及び信号送出
を受ける。同一シェルフのＭＸＵ用のＰＣＭＸＭＴとＳ
ＩＧＸＭＴは、常に動作可能状態である。冗長クロスオ
ーバーバス用のＰＣＭＸＭＴ及びＳＩＧＸＭＴドライバ
は、作動中のＰＩＵ側だけで動作可能状態にされる。

【０１０５】各Ｐ−リンクは、小さい、８クロックのリ
ンク同期バッファ１０１０に接続されている。かかるバ
ッファは、リンク間の４クロックまでの誤差に対しＰ−
リンクデータの時間合わせをするよう機能する。各リン
クにおける時間が訂正されたＰＣＭ及び信号送出データ
は、デマルチプレクサ１０４０でタイプによって分離さ
れ、１フレーム当たり１０２４ポートのＰｃｍストリー
ムと、１スーパーフレーム当たり１０２４ポートの信号
送出及びオーバーヘッドストリームを形成するよう再び
統合される。

【０１０６】ＰＩＵ診断／制御マイクロコントローラ
は、二つの別々に制御されたデータバッファを介して各
Ｐ−リンク送信バイトストリームにアクセスする。マイ
クロコントローラは、各ＰＳＬＩのマイクロコントロー
ラと同様にＴＣバスを介して共通制御部との通信用のオ
ーバーヘッド帯域にリード／ライトアクセスを行なう。
「生の」ＰＣＭ及び信号送出タイムスロットの受信デー
タのリードアクセスが、診断データ監視機能のために設
けられている。

【０１０７】かくして、二つのＰ−リンクパスの各々か
らの伝送ＰＣＭ及び信号送出／オーバーヘッドデータ
は、二つのパス上でデマルチプレキシングされる。一方
のパスは、両方のＰ−リンクからのフレーム毎に１０２
４ＰＣＭサンプルを含み、他方は、５１２の周辺機器ポ
ートとその搬送Ｐ−リンクに関連付けられた信号送出及
びオーバーヘッドを含む。

【０１０８】ＰＩＵは二つのフレーム同期バッファ機能
１０１２，１０１４を実行することが可能であり；その
一方はＰＣＭの伝送用であり、もう一方は信号送出及び
オーバーヘッドの伝送用である。Ｐｃｍ同期バッファは
１フレーム分の深さを有する。信号送出同期バッファ１
０１４は深さが１スーパーフレーム分である。リンク同
期バッファと結合された上記バッファは、あらゆる周辺
機器シェルフのループ伝搬遅延を補償する。

【０１０９】フレーム同期バッファ入力ポインタ（周辺
機器伝送インタフェース側）は、クロック／フレーム再
生ロジック１０１８とタイムスロットカウンタ１０１６
を使用する周辺機器リンクから再生されたスーパーフレ
ーム同期で再び同期される。出力ポインタは、ＭＸＵが
発生したＳＳＦＸスーパーフレーム同期信号から得られ
たシステムタイミングにロックされる。

【０１１０】作動中のＰＩＵは、冗長なクロスオーバー
ＰＣＭＸＭＴ上のＭＸＵへのクロスオーバー接続と、Ｓ
ＩＧＮＸＭＴパスを同時にドライブするが、何れのＰＩ
Ｕにも損傷を与えることなく同時のアクセスが発生し得
る。各ＰＩＵは、それ自体のＰＣＭＸＭＴと、その局部
ＭＸＵへのＳＩＧＸＭＴパスをドライブする。ＰＩＵ
は、クロスオーバーバスのイネーブルロジックを実装す
る。作動中のＰＩＵは、冗長なクロスオーバーバス上で
ＰＣＭＸＭＴとＳＩＧＮＸＭＴの両方をドライブするオ
ープンコレクタドライバを動作可能状態にする。

【０１１１】別個のＰＣＭ及び信号送出／オーバーヘッ
ドデータパスは、各ＰＩＵのフレーム同期メモリからそ
のＭＸＵにバイト幅フォーマットで現れる。その上、作
動中のＰＩＵは、冗長シェルフ内のＭＸＵへの共有／冗
長クロスオーバーバスをドライブする。あらゆるデータ
は、ＰＨ２クロック、即ち、電話機制御装置の８．１９
２ＭＨｚクロックの立ち上がりエッジで更新される。

【０１１２】冗長周辺機器リンクは、２台のＰＩＵと４
台のＰＳＬＩとにより構成される。各ＰＩＵにある調停
ロジック１０２８は、何れのＰ−リンクペアがポートグ
ループインタフェースを実際にドライブするかを選択す
る。共通制御装置は２台のＰＩＵの一方を作動させる。
ＰＩＵとＰＳＬＩに実装された１対のマイクロコントロ
ーラは、各Ｐ−リンクの無欠性を照合するため動的な信
号解析を行う。その上、オーム接続は、プラグが接続さ
れていないケーブルを検出する。冗長な構成において、
ＰＳＬＩに搭載されたマイクロコントローラは、ＰＳＬ
Ｉ調停制御チャンネルを介して調停プロトコルを通信す
る。冗長な配置とは、リンクの故障が、欠陥のある媒
体、或いは、周辺機器シェルフラインインタフェースの
周辺で冗長なシャーシのＰＩＵを介して迂回することが
できるような配置である。ＰＩＵは、別個に冗長性があ
る。ＰＩＵに故障がある場合、動作を保持するためシェ
ルフの切換えは命令されない。

【０１１３】作動中の電話機制御部シェルフのＰＩＵ
は、リンクの利用について常に優先権がある。リンクの
切換えは以下の三つの理由：即ち、ＰＩＵに接続された
何れかのＰ−リンクにおけるリンクの故障、ＰＩＵ又は
そのＰＳＬＩの中の一つにおける手動押しボタン式のリ
ンク切換え要求、又は、ソフトウェアで発生されたリン
ク切換え要求の何れかのために生ずる。リンクの切換え
後、電話機制御部シェルフの休止中のＰＩＵは、有効な
変化又は押しボタン式要求に対する次のエラー時に作動
状態に戻る。

【０１１４】マイクロコントローラは、テストバイトを
ラッチを介して各Ｐ−リンクの所定の送出用オーバーヘ
ッドタイムスロットに入れる。各リンクの対応するＰＳ
ＬＩは、上記バイトを戻り路の同一のタイムスロットに
戻す。ＰＩＵの伝送インタフェースで、ラッチは比較用
のテストバイトを捕らえる。マイクロコントローラは、
ＴＣＢバスを介して共通制御部にリンクの状態を通知す
る。

【０１１５】ＰＩＵは、共通ＰＩＵ機能用の二つと、二
つのＰ−リンクの各々に一つずつのＬＥＤ表示器を含む
場合がある。利用者がアクセスし易いカードのエッジに
取付けられる場合、かかるＬＥＤは、ＰＩＵ又はＰ−リ
ンクケーブル取替えのような保守作業のためのＰＩＵと
Ｐ−リンクの各々の状態を表示する。

【０１１６】

【表１】

【０１１７】利用者がアクセスすることができるＰ−リ
ンク動作禁止制御部を設けてもよい。この押しボタンス
イッチ１０４４は、リンクの動作禁止要求をＰＩＵマイ
クロプロセッサ１０３０に知らせる。冗長リンクが利用
できる場合、上記要求により、制御された、或いは、
「ソフトな」リンク切換えが生じる。Ｐ−リンク動作禁
止要求の成功は、リンク状態ＬＥＤの表示によって照合
することができる。切換えの発生後、休止中のＰＩＵは
「有効待ち」状態になる。この状態にあるとき、ＰＩＵ
は、例えば、Ｐ−リンクが切断された場合に生じるよう
なその動作状態の変化までオフライン状態を維持し、次
いで、有効動作モードに戻る。終了タイマーによって、
所定の時間が経過するまで「有効待ち」状態から抜け出
ることは許されない。

【０１１８】システムソフトウェアは、各ＰＩＵ毎に一
つのリンク制御バイトにアクセスする。ＰＩＵリンク制
御機能は、接続された全ＰＳＬＩに影響を与える。リン
ク制御レジスタは、ソフトウェアが切換え要求を発生
し、ＰＩＵ／ＰＳＬＩマイクロコントローラを強制的に
リセットすることを可能にする。ＭＸＵインタフェース ＰＣＭＸＭＴ： 周辺機器ポートからＭＸＵへのＰ
ＣＭ ＳＩＧＸＭＴ： 周辺機器ポートからＭＸＵへの信
号送出及びリンクデータ 冗長ＰＣＭＸＭＴ： 周辺機器ポートから両方のＭＸＵ
へのＰＣＭ 冗長ＳＩＧＸＭＴ： 周辺機器ポートから両方のＭＸＵ
への信号送出及びリンクデータ ＰＣＭＲＣＶ： ＭＸＵから周辺機器ポートへのＰ
ＣＭ ＳＩＧＲＣＶ： ＭＸＵから周辺機器シェルフへの
信号送出及びリンクデータ 冗長ＰＣＭＲＣＶ： ＭＸＵから両方のＰＩＵへのＰＣ
Ｍ及び周辺機器シェルフへのデータ 冗長ＳＩＧＲＣＶ： ＭＸＵから両方のＰＩＵへの信号
送出及び周辺機器シェルフへのデータ 調停バス： 二つのＰＩＵ間の通信 ＰＨ１： 電話機制御装置の８．１９２ＭＨ
ｚのクロックＰ−リンクインタフェース Ｐ−リンクは、２５のペアとして割り当てられた５０本
のワイヤから構成される。上記ペアは以下のように割り
当てられる：

【０１１９】

【表２】

【０１２０】各ＰＬＳＩは、スーパーフレーム毎に５１
２のＰ−リンクポートの各々に対しＰＩＵへの４バイト
の信号送出情報とＰＩＵからの４バイトを転送する。全
部で１０２４ポートの全２重信号送出が各ＰＩＵで統合
される。ＰＩＵへの信号送出及びＰＩＵからの信号送出
の全部はＭＸＵに格納される。ＭＸＵは、明白なデータ
位置を更に翻訳するＢＴＵ／ＶＳＵに与える信号送出デ
ータを再びフォーマット化する。

【０１２１】ここに開示された集中ネットワーク交換機
の特徴は、融通性のあるシェルフマップの配置である。
シェルフマップとは、交換機に含まれている電話機シェ
ルフの形態と、電話機シェルフの交換機への接続方法の
論理的表現である。シェルフマップが固定され、工場で
決定される従来の集中ネットワーク交換機とは異なり、
ここに開示するシステムは、利用者がシェルフマップを
構築することを可能にする。

【０１２２】電話交換機の中には、周辺機器スロットが
多数の形の周辺機器カードをサポートする「汎用ポート
アーキテクチャ」を提供するものがあるが、ここに説明
する集積回路ネットワーク交換機は、交換機の管理者が
「汎用シェルフアーキテクチャ」を構成し得るようにす
る新しい概念を導入する。これは、管理者が多数の形の
６段及び９段の電話機シェルフをサポートするため独自
の交換機を構成し得るので、融通性のある構成及び拡張
が可能になることを意味する。設計上は、（未だ承認さ
れていない場合でさえ）ポートグループケーブルを介し
て共通制御部に接続されたあらゆる形の６段及び８段の
電話機シェルフがサポートされる。

【０１２３】電話機シェルフマップを表わすために使用
されるアルゴリズム及びデータ構造は、管理者がシェル
フ毎に位置と連結の形（離れたシェルフ用のファイバー
と、並置されたシェルフ用の銅）を構成することを許容
する。その上、サポートされるポートの数を定めること
も可能である。この性能は、顧客が６４の倍数のポート
数（１本のケーブルのポート数）の間で電話機ポートを
分割することを許容する。

【０１２４】本発明の価値は、融通性及び将来の拡張の
許容度のレベルにある。顧客は、１９２−ポートのシェ
ルフを実装し、そのシェルフの何れの場所でも６４ポー
トから１９２ポートまでのポートを構成することが可能
である。顧客がシェルフ上の幾つかのポートを（例え
ば、離れた場所で）構成しないまま残すことを選択する
場合、そうしても構わない。本ソフトウェアは、全体の
構成を強制しないことにより、利用者が残りの物理的な
ポートからシステム内の他のシェルフに経路を接続する
ことを許容する。その上、かかるアーキテクチャは、顧
客が後に補助的なポートをシェルフに追加することを可
能にさせる。

【０１２５】融通性のある構成は、入力されたシェルフ
の内容からポートグループのマップを動的に作成するこ
とによって実現される。シェルフのグループ化を助ける
ため論理データ構造を作成することにより、上記ソフト
ウェアは並置及び遠隔シェルフの両方を管理することが
可能である。シェルフマップとは、交換機に含まれてい
る電話機シェルフの形態と、電話機シェルフの交換機へ
の接続方法の論理的表現である。

【０１２６】新しいシェルフマップを設計する際に以下
の要求が考慮された。「Ｍ形」、「Ｌ形」及び１９イン
チ形ラック交換機のような従来の周辺機器カードがサポ
ートされるために引き続きシェルフ構成を続ける必要が
ある。あらゆる形のシェルフが交換機でサポートされる
必要がある。この中には、「Ｍ形」、「Ｌ形」及び１９
インチ形ラック交換機によって使用されるシェルフが含
まれる。シェルフの差し込み／追加がサポートされる必
要がある。これにより、顧客は、シェルフを離し、僅か
のポートだけ、又は、全ポートが（６４ポートずつの増
分で）シェルフ毎に割り当てられるよう指定することが
可能になる。

【０１２７】新しいシェルフマップは、利用者が最終的
に構成できることが必要である。このため、顧客がシェ
ルフの位置を無関係に動かすことを許容する必要があ
る。２０４８のタイムスロットのＭＸＵ（及び、ＤＳ３
及びＡＴＭカードのような別の共通制御部ハードウェア
拡張）の最後の差し込みは、基本シェルフマップの設計
に影響を与えるべきではない。１台のＭＸＵを混成され
たトーン、コンファレンス、及び電話機ポートとして構
成する性能が与えられる必要がある。

【０１２８】以下の仮定が新しいシェルフマップを設計
する際に行われた。シェルフマップは交換機の物理的ハ
ードウェアと密接に関連付けられている。従って、シェ
ルフが「Ｍ形」、「Ｌ形」及び１９インチ形ラック交換
機に対し管理される方法は変わらない。このような交換
機用のシェルフマップの購入は不可能である。このた
め、顧客がシェルフの位置を「使用時(on-the-fly)」に
構成し得る能力が必要である。或いは、顧客は、共通制
御器のシェルフ毎に数枚のＭＸＵ（マトリックススイッ
チング）カードを購入する。シェルフ上のポートの総数
は、常に６４の倍数である。シェルフの数は９９に制限
されている。これによって、現在のｓｈ−ｓｌ−ｃｉ
（シェルフ−スロット−回路）フォーマットを変更する
ことなく、離れたシェルフを指定する顕著な融通性が得
られる。

【０１２９】シェルフマップに必要な融通性を理解する
ために、改良された交換機の実現し得るハードウェアセ
ットアップを理解する必要がある。シェルフマップが最
も関係付けられるハードウェアには、ＭＸＵと、ＰＩＵ
（周辺機器インタフェースユニット）と、ＰＳＬＩ（周
辺機器ラインインタフェース）カードが含まれる。ＭＸ
Ｕ／ＰＩＵ／ＰＳＬＩ配置の一例は、上述の図５に示さ
れている。

【０１３０】ＭＸＵは共通制御部に配設され、夫々が１
０２４個のタイムスロットの切換えを指示する。１０台
のＭＸＵが交換機内に存在する場合がある。所望される
ならば、第１のＭＸＵはコンファレンス及びトーンポー
トの用途に完全に構成されるが、そうする必要があると
いう訳ではない。残りの９台のＭＸＵは電話機の切換え
用に使用され、これにより、交換機内に最大９２１６の
電話機ポートが得られる。

【０１３１】各ＭＸＵには、夫々に５１２のタイムスロ
ットの機能が果たす２台のＰＩＵが直接連結されてい
る。ＰＩＵは共通制御部の中に置かれ、ＭＸＵと少なく
とも１台のＰＳＬＩの間のインタフェースとして機能す
る。ＰＩＵのペアは１枚のカードとして構成されている
ので、ＰＩＵカードはＭＸＵカードと１対１に連結され
る。現在のところ、ＰＩＵは銅及びファイバーが用いら
れる。銅の形のものは、共通制御部のシェルフ内に限ら
れたＰＳＬＩに接続するために使用され、一方、ファイ
バーの形のものは、共通制御部のシェルフから離れてい
るＰＳＬＩに接続するために使用される。ＰＩＵペア
は、ＭＸＵと１対１に連結されるので、１台のＭＸＵが
銅とファイバーの両方のＰＩＵに接続される場合はな
い。

【０１３２】ＰＳＬＩは、ＰＩＵと電話機シェルフ自体
の間を連結する。ＰＩＵと同様に、ＰＳＬＩにも銅及び
ファイバーの形のものがあるが、それらは、接続された
シェルフだけに限って常駐する。１台のＰＳＬＩの銅の
形とファイバーの形の双方は、それらが機能を果たす全
５１２ポートを電話機シェルフに接続する性能を有し、
ファイバーの形のものは、上述の図６に示した如く、５
１２よりは６４ポート毎に（６４ポートの境界に基づい
て）少ない数のポートのために選択的に機能する。各Ｐ
ＩＵは５１２ポートをサポートし、各ファイバーＰＳＬ
Ｉは最小で６４ポートのために選択的に機能することが
できるので、１台のＰＩＵは最大で８台（５１２／６４
＝８）のＰＳＬＩを接続し得る。

【０１３３】構造エディタの観点からは、ＭＸＵ−ＰＩ
Ｕ−ＰＳＬＩ結合は、従来の交換機と共に使用されるＴ
ＳＵ／ＳＳＵ（電話交換ユニット／副交換ユニット）ペ
アと類似している。ＴＳＵ／ＳＳＵと同様に、本発明の
交換機のシェルフは、多数のＰＳＬＩのため機能するこ
とが可能である。上述の図７に示した如く、第１のＰＳ
ＬＩは、二つの「Ｊ形」シェルフと、「Ｈ形」シェルフ
の一部をサポートする。残りの「Ｈ形」シェルフは、第
２のＰＳＬＩによってサポートされる。これは、銅形の
ＰＩＵ−ＰＳＬＩを使用する共通制御部と並置されたシ
ェルフの場合に典型的な構成である。ファイバー形のＰ
ＩＵ−ＰＳＬＩを使用する構成を実現することも可能で
はあるが、同一の遠隔地点に２本のファイバーケーブル
の経路を作るコストのため実際的ではない。

【０１３４】補助的な構成に限らず別の構成には、図８
に示す如く、離れた場所に「差し込まれた」幾つかの少
数のポートを有する単一の信号ファイバーループが含ま
れる場合がある。図８において、１本のファイバールー
プは３台のＰＳＬＩ使用して３箇所に分配されることに
注意が必要である。これが実現可能である理由は、各フ
ァイバーＰＳＬＩは、カード上のビットスイッチを用い
てループ上のサポートするポートを選択的にフィルタリ
ングするからである。ＰＳＬＩには８ビットのスイッチ
があり、ＰＳＬＩがＭＸＵｎを６４ポートの境界に基づ
く６４ポートの分解能までフィルタリングすることを可
能にする。図８において、位置「Ａ」の第１のＰＳＬＩ
は、「Ｊ形」シェルフと、「Ｈ形」シェルフの一部をサ
ポートするため第１の６４ポートのケーブルを使用す
る。ＰＳＬＩは、最初の４ビッットスイッチをオンさせ
ることにより、第１の４ポートのケーブルに対しタイム
スロット情報だけをフィルタ出力するよう構成される。
位置「Ｂ」の第２のＰＳＬＩは、シェルフ上で作動中の
６４ポートだけで「Ｈ形」シェルフをサポートするため
１ポートのケーブルだけを使用する。単一ビットスイッ
チによって、第２のＰＳＬＩが必要とする全ポートが得
られる。場所「Ｃ」の第３のＰＳＬＩは、その１２８−
ポートの「Ｊ形」をサポートするため２本のポートケー
ブルを必要とする。最後のビットスイッチがオンである
ＰＳＬＩは存在せず、これらのポートは割り当てられる
ことがなく、後でいずれかの離れた位置、又は、別の場
所の別のＰＳＬＩで使用することができることに注意が
必要である。ＰＳＬＩは、連続的な部分をフィルタリン
グする必要が点にも注意が必要である。例えば、６４−
ポートの「Ｊ形」が位置「Ａ」に後で追加される場合、
シェルフは従前その位置にあるＰＳＬＩに接続され、最
後のビットスイッチはシェルフをサポートするためター
ンオンされる。

【０１３５】エディタは、シェルフ構成の全てを全く同
一の方法で見ることができる。エディタは、並置された
シェルフがシェルフグループ内にあると想定する。何れ
のシェルフが並置されているかがエディタに分かってい
る場合、このシェルフの後に割り当てられるシェルフは
離れた位置にあるべきことを考慮することなく、単一の
シェルフがＰＩＵの境界を広げることを許容する。より
簡易に構成を作成するため、２種類のシェルフグルー
プ：銅形シェルフグループとファイバー形シェルフグル
ープが定義されている。シェルフグループの管理方法
は、シェルフグループに適用される以下の規則に基づい
て以下の如く定められる。

【０１３６】シェルフグループは、偶数ＰＩＵ境界で始
まる必要がある。ファイバーと銅のＰＩＵが同一シェル
フグループ（同構造のシェルフグループ）に入ることは
ない。シェルフ番号１及び２は、共通制御部シェルフ用
に確保される。シェルフマップを形成する第１の部分
は、ＭＸＵがファイバー形ＰＩＵと銅形ＰＩＵのいずれ
に接続されているかを特定することである。利用者は、
共通制御部の領域に限られるシェルフの段数と、離れて
いるシェルフの段数を予め計画する必要がある。利用者
は、テーブル１中のＭＸＵのタイプを指定する。

【０１３７】この例において、ＭＸＵ１は、コンファレ
ンス及びトーンユニットとして予め定められていること
に注意が必要である。利用者は、シェルフグループの構
成が継続する前に少なくとも１台のＭＸＵを構成する必
要がある。エディタは、シェルフを適当なＭＸＵに割り
当てるため上記情報を後で使用する。テーブル１ シェルフ−マップ．．．？ ｍｘｕ シェルフ−ＭＸＵ．．．？ リスト ＭＸＵ番号（１−１０）〔全部／長さ〕．．．？ ＭＸＵ番号．．．．．．１ ＭＸＵタイプ．．．．．１Ｋ トーン及びコンファレン
スユニット コメント．．．．．．．予め定義 ＭＸＵ番号．．．．．．２ ＭＸＵタイプ．．．．．１Ｋ 電話機 ＰＩＵペアタイプ．．．銅 コメント．．．．．．． ＭＸＵ番号．．．．．．３ ＭＸＵタイプ．．．．．１Ｋ 電話機 ＰＩＵペアタイプ．．．銅 コメント．．．．．．． ＭＸＵ番号．．．．．．４ ＭＸＵタイプ．．．．．１Ｋ 電話機 ＰＩＵペアタイプ．．．銅 コメント．．．．．．． ＭＸＵ番号．．．．．．５ ＭＸＵタイプ．．．．．１Ｋ トーン及びコンファレン
スユニット コメント．．．．．．．予め定義 ＭＸＵ番号．．．．．．６ ＭＸＵタイプ．．．．．１Ｋ 電話機 ＰＩＵペアタイプ．．．銅 コメント．．．．．．． ＭＸＵ番号．．．．．．７ ＭＸＵタイプ．．．．．１Ｋ 電話機 ＰＩＵペアタイプ．．．銅 コメント．．．．．．． ＭＸＵ番号．．．．．．８ ＭＸＵタイプ．．．．．１Ｋ 電話機 ＰＩＵペアタイプ．．．銅 コメント．．．．．．． ＭＸＵ番号．．．．．．９ ＭＸＵタイプ．．．．．１Ｋ 電話機 ＰＩＵペアタイプ．．．銅 コメント．．．．．．． ＭＸＵ番号．．．．．．１０ ＭＸＵタイプ．．．．．１Ｋ 電話機 ＰＩＵペアタイプ．．．銅 コメント．．．．．．． シェルフ−ＭＸＵ．．．？ ｅｘｉ シェルフ−マップ．．．？ グループ シェルフ−グループ．．？ リスト 銅形シェルフグループは、共通制御部と並置された全て
のシェルフを含む。例えば、図７を使用し、シェルフ構
成が銅形シェルフグループとして追加されるべき場合を
想定する。利用者が既にＭＸＵ情報を上記のように追加
したと仮定する。

【０１３８】最初に、利用者はシェルフグループを追加
する： シェルフ．．．？ 追加 １ タイプ．．．．？ 銅 コマンド．．．？ 追加 シェルフタイプ．．．？ Ｊ ポート数（６４−１９２）．．．？ １９２ コマンド．．．？ 追加 シェルフタイプ．．．？ Ｊ ポート数（６４−１９２）．．．？ １９２ コマンド．．．？ 追加 シェルフタイプ．．．？ Ｈ ポート数（６４−３８４）．．．？ ３８４ コマンド．．．？ 終了 コメント．．．？ 局部シェルフ用のシェルフグループ シェルフ．．．？ リスト １ シェルフグループ番号．．．．．．１ シェルフグループタイプ．．．．．銅

【０１３９】

【表３】

【０１４０】上記の例は、利用者が最初のシェルフの情
報を入力した後に、エディタがシェルフ３は未配置であ
り、シェルフ番号として３番が割り当てられていること
を検出したことを示している（エディタがシェルフ番号
の割り当てを決めることに注意する必要がある）。次い
で、エディタは銅形ＰＩＵは未だこのグループに割り当
てられていないことを検出した。ＭＸＵ構成データを使
用することによって、エディタは第１の未使用銅形ＰＩ
Ｕ（ＭＸＵ ２のＰＩＵ Ａ）を配置し、新しいシェル
フをそのＰＩＵに割り当てた。シェルフ番号と同様に、
エディタは、シェルフが何れのＭＸＵとＰＩＵに割り当
てられるかを定める。第２のシェルフ情報が入力された
後、エディタは、そのシェルフにシェルフ番号４を割り
当て、既にシェルフグループ内にあるＰＩＵがそのシェ
ルフをサポートし得ることを検出した。第３のシェルフ
が割り当てられたとき、エディタはそのシェルフにシェ
ルフ番号５を割り当てることができるが、１２８ポート
だけが既にそのグループにあるＰＩＵに割り当てられる
ことを検出した。エディタはＭＸＵ構成データから別の
未使用銅形ＰＩＵを検出し、シェルフの割り当てを終了
した。

【０１４１】ファイバー形シェルフグループの各々は、
特定の位置に並置されているか、或いは、同一のファイ
バーループに配線された全シェルフを含む。エディタ
は、何時ファイバーループが数カ所に差し込まれたかを
知るべき理由はない（これは、次の例でより明らかにな
る）。一例として図８を用いて、シェルフ構成がファイ
バーシェルフグループに追加されるべき場合を想定す
る。利用者が既にＭＸＵ情報を追加したと仮定する。

【０１４２】最初に、利用者はシェルフグループを追加
する： シェルフ．．．？ 追加 ２ タイプ．．．．？ ファイバー コマンド．．．？ 追加 シェルフタイプ．．．？ Ｊ ポート数（６４−１９２）．．．？ １９２ コマンド．．．？ 追加 シェルフタイプ．．．？ Ｈ ポート数（６４−１９２）．．．？ ６４ コマンド．．．？ 追加 シェルフタイプ．．．？ Ｈ ポート数（６４−３８４）．．．？ ６４ コマンド．．．？ 追加 シェルフタイプ．．．？ Ｊ ポート数（６４−３８４）．．．？ １２８ コマンド．．．？ 終了 コメント．．．？ 遠隔位置Ａ，Ｂ及びＣ用のシェルフ
グループ シェルフ．．．？ リスト ２ シェルフグループ番号．．．．．．２ シェルフグループタイプ．．．．．ファイバー

【０１４３】

【表４】

【０１４４】ファイバーシェルフグループの構成は、銅
形シェルフグループの構成とちょうど類似していること
に注意が必要である。その相違点は、エディタは選択す
べきＰＩＵのタイプ（ファイバー）が分かり、ターンオ
ンされるべきＰＳＬＩビットを指定したので、いずれの
シェルフがいずれのＰＳＬＩと関連するかという使用状
態が分かる点である。エディタは物理的にシェルフを配
置した使用状態には全く関知しない。

【０１４５】同一のファイバーシェルフグループを配置
する多数の別の方法を認めることができる。最大限の融
通性を許容するため、エディタはハードウェアがどのよ
うに配置されるかという点で利用者に制限を課すことは
ない。シェルフの数と、ＰＳＬＩビットが分かっている
場合、利用者は必要に応じてシェルフを配線するために
十分な情報を有する。

【０１４６】他のシェルフマッピング構成の一例をテー
ブル２に示す。シェルフグループ５はファイバーである
ため、構成により最初に利用し得るファイバー形ＭＸＵ
−ＰＩＵを探す。かかる例において、ＭＸＵ−ＰＩＵ
（１−５）は、銅形インタフェースであることが仮定さ
れている。従って、シェルフグループ５は、上記ＭＸＵ
−ＰＩＵ（１−５）の中の何れにも割り当てられない。
ＭＸＵ−ＰＩＵ６はファイバー形であると仮定する。か
くして、シェルフ５は、このＭＸＵ−ＰＩＵに割り当て
られる。シェルフ６−８もファイバーで接続されてい
る。シェルフ６−８は、その能力の範囲内でＭＸＵ−Ｐ
ＩＵ６に割り当てられる。次いで、その次のファイバー
形ＭＸＵ−ＰＩＵが設けられる。この例では、ＭＸＵ−
ＰＩＵ９である。従って、ファイバー形シェルフ８のス
ロット５−２４は、ＭＸＵ−ＰＩＵ９−Ａに割り当てら
れる。

【０１４７】 テーブル２ シェルフグループ番号．．．．．１ シェルフグループタイプ．．．．銅 シェルフ タイプ MXU-PIU スロット ポート数 ポートケーブル 1 H 2-A 01-24 384 1,2,3,4,5,6 グループコメント．．．． シェルフグループ番号．．．．．２ シェルフグループタイプ．．．．銅 シェルフ タイプ MXU-PIU スロット ポート数 ポートケーブル 2 H 2-B 01-16 256 1,2,3,4 グループコメント．．．．Ｐｉｕ−Ｂ シェルフグループ番号．．．．．３ シェルフグループタイプ．．．．銅 シェルフ タイプ MXU-PIU スロット ポート数 ポートケーブル 1 H 3-A 01-24 384 1,2,3,4,5,6 グループコメント．．．．新しいＭＸＵ シェルフグループ番号．．．．．４ シェルフグループタイプ．．．．銅 シェルフ タイプ MXU-PIU スロット ポート数 ポートケーブル 4 H 3-B 01-16 256 1,2,3,4 グループコメント．．．．ＰＩＵ Ｂを使用する試み シェルフグループ番号．．．．．５ シェルフグループタイプ．．．．ファイバー シェルフ タイプ MXU-PIU スロット ポート数 ポートケーブル 5 H 6-A 01-24 384 1,2,3,4,5,6 6 H 6-A 01-08 128 7,8 6-B 09-24 256 1,2,3,4 7 O 6-B 01-24 192 5,6,7 8 H 6-B 01-04 64 8 9-A 05-24 320 1,2,3,4,5 グループコメント．．．．ファイバーシェルフグループ シェルフ−グループ．．．？ ｅｘｉ ファイルＭＸＵ．ＬＩＢは、利用者によって入力され、
各ＭＸＵとその関連するＰＩＵのタイプを定義する構成
データを格納する。ＭＸＵ毎に１レコードを使用するこ
とができる。データは以下の如く格納される。

【０１４８】

【表５】

【０１４９】ファイルＭＸＵ．ＬＩＢは、エディタ専用
ファイル（呼処理はこのファイルを読み出すことがな
い）である。シェルフマップがデータベースに適用され
るとき、このファイルはファイルＭＸＵ．ＤＢｘに複写
される（ここで、ｘは、選択されたデータベースを表わ
す）。このファイルは特定のデータベースの作成中には
使用されないが、シェルフマップがデータベースに適用
される際にこのファイルをデータベースに複写すること
により、このファイルのマスターコピーが破壊された場
合にマスターコピーを復元する方法が残される。このフ
ァイルの最大サイズは、６７０バイトである。

【０１５０】ファイルＳＨＥＬＦ．ＬＩＢは、利用者に
よって入力されたシェルフグループ情報を格納する。Ｍ
ＸＵ．ＬＩＢファイルと同様に、このファイルは、エデ
ィタ専用ファイルである。このファイルのヘッダには、
各シェルフグループのための１レコードが含まれてい
る。

【０１５１】

【表６】

【０１５２】各シェルフグループは、偶数のＰＩＵ境界
で始まり、１０台のＭＸＵを備えた交換機内に最大で２
０台のＰＩＵが存在し、最大で２０個のシェルフグルー
プが存在する場合がある。ファイルの残りの部分は、以
下のフォーマットの特定のシェルフ情報により構成され
る：

【０１５３】

【表７】

【０１５４】上記のフィールドは以下の如く定義され
る：タイプ（バイト）： このフィールドは、このシェルフ
番号に対し構成されたシェルフのタイプを示す。シェル
フタイプ０は、シェルフが割り当てられていない場合を
示す。フィールドの残りは８のアレイである。その理由
は、最悪の場合に最大で８個の非連続的な６４−ポート
コネクタによってシェルフをサポートすることができる
からである。ＭＸＵ（バイト）： このフィールドは、シェルフが属
するＭＸＵを示す（２−１０）。ＰＩＵ（バイト）： このフィールドは、シェルフが属
するＭＸＵ上のＰＩＵを示す（０は「Ａ」側、１は
「Ｂ」側）。スタートスロット（バイト）： このフィールドは、Ｍ
ＸＵ−ＰＩＵ結合がサポートする第１のスロット番号を
示す。スロット数（バイト）： このフィールドは、（スター
トスロット番号で始まる）ＭＸＵ−ＰＩＵによって連続
的にサポートされるシェルフ上のスロットの数を示す。スタートポート（ワード）： このフィールドは、スタ
ートスロットの第１のポートをサポートする第１のポー
ト番号を示す。ポート数（ワード）： このフィールドは、このＭＸＵ
−ＰＩＵのシェルフに連続的にサポートされたポートの
数を示す。ＰＳＬＩビット（バイト）： このフィールドは、この
シェルフが接続されたＰＳＬＩで作動状態にされるべき
ビットを示す。

【０１５５】従来の交換機のポートグループ構造は、
（アレイの数を増加させる点を除いて）変更を加えるこ
となく、改良された交換機を十分にサポートすることが
できる。上記ポートグループ構造によって、エディタは
論理的なＳＨ−ＳＬ−ＣＩの名前を物理的なポートに割
り当てることが可能になる。ｐｇ−シェルフ、ｐｇ−第
１−スロット、ｐｇ−バックプレーン−タイプ、ｐｇ−
スロット、及び、平面的な旧式スロットとして周知の５
種類の主要な構造がある。

【０１５６】最初の３つの構造は、交換機のポートグル
ープ毎に一つのアレイ要素を有する。各ポートグループ
は、その中に３２ポートを有するので、改良された交換
機には３２０のポートグループがある（１０２４０／３
２＝３２０）。最初の３２のポートグループがＭＸＵ１
に存在することに注意する必要がある。上記のポートグ
ループは、ＭＸＵ１がコンファレンス及びトーンポート
に割り当てられたとき、エディタにとって非常に役に立
つという訳ではない。これによって、２８８のポートグ
ループが電話機ポート用に残される。ｐｇ−シェルフ ポートグループ毎に、ｐｇ−シェルフ構造は、ポートグ
ループが存在するシェルフ番号を記録する。古い「Ｌ
形」交換機の場合、シェルフ番号は値１２までしか到達
し得ないが、ここに開示する改良された交換機の場合、
この値は９９に達する。ｐｇ−第１−スロット ポートグループ毎に、ｐｇ−第１−スロット構造は、か
かるポートグループ内で第１のポートがサポートするス
ロット番号を記録する。改良された交換機は、「Ｍ
形」、「Ｌ形」及び１９インチ形ラック交換機と同一の
スロット番号範囲を有する。ｐｇ−バックプレーン−タイプ ポートグループ毎に、ｐｇ−バックプレーン−タイプ構
造は、このポートグループが存在するバックプレーンの
タイプ（シェルフタイプ）を記録する。改良された交換
機は、「Ｍ形」、「Ｌ形」及び１９インチ形ラック交換
機のために生産された全ての形のシェルフをサポートす
る。ｐｇ−スロット ｐｇ−スロットアレイは、交換機内に存在し得るスロッ
ト毎に一つの要素を含む。そのサイズは、すべてのスロ
ットが８段スロット（１０２４０／８＝１２８０）であ
る最悪のケースを想定して決められる。スロットはポー
トグループ順であるので、８段シェルフの最悪のケース
において、ポートグループ毎に４つのスロットが割り当
てられる。スロット毎に、スロットが利用可能であるか
どうかが記録され、利用できない場合、スロットに形成
されているボードのタイプが記録される。この情報は上
記交換機に特有の情報であり、その理由は、上記交換機
は上述の従来の交換機と同一の電話機ハードウェアをサ
ポートするからである。

【０１５７】スロットアレイは、たとえそのスロットが
購入されたハードウェアによってサポートされないシェ
ルフに存在している場合でも、交換機内に存在し得るス
ロット毎に一つの要素を有する。例えば、「Ｌ形」交換
機は、最大で２４スロットを備えた１２段のシェルフを
有する（１２×２４＝２８８）。しかし、１スロット当
たり８ポートに２８８のスロット数を掛けると、２３０
４ポートが得られる。完全に実装された「Ｌ形」交換機
は、４キャビネット交換機内の全てのスロットを使用す
る訳ではないので、上記のポート数は多い。

【０１５８】スロット構造において、スロット情報は、
シェルフ順に配置される（シェルフ１用の２４スロッ
ト、シェルフ２用の２４スロット等）。スロット毎に、
スロットが存在するポートグループ番号が格納される。
このアレイは、改良された交換機用の最大９９段のシェ
ルフをサポートするために拡張する必要があるが、或い
は、変更しないままの状態でもよい。

【０１５９】シェルフマップは、共通制御部のためにシ
ェルフ１及び２を確保する場合がある。冗長性のない交
換機において、シェルフ１は共通制御部であり、シェル
フ３は第１の電話機シェルフである。これによって、最
終的に冗長性のある交換機に改良する余地が残され、こ
の場合、シェルフ１及び２は冗長な共通制御部シェルフ
であり、シェルフ３は第１の電話機シェルフのまま残さ
れる。

【０１６０】データベースに適用され、保存された新し
いシェルフ構成は、両方の同時のリブートを必要とす
る。両方の同時のリブートは、新しいシェルフマップが
改良されるとき、既存の交換機に発生する事象に同期す
る。性能が増強された集中ネットワーク交換機は、各回
路ベースに全フレーム又は半フレームのいずれかの切換
えモードで動作する。これによって、交換機は半フレー
ム切換えの場合に本質的な短いループ遅延の利点が得ら
れると同時にＮＸ６４（ビデオ）接続のような全フレー
ム切換えを必要とする接続のためのフレームの一貫性を
保証する。

【０１６１】半フレーム切換えとは、平均的な入力から
出力への遅延がフレームの２分の１の切換え機構であ
る。切換え遅延は、接続に応じで０から１フレームの範
囲で変わる。全フレーム切換えとは、平均的な入力から
出力への遅延が完全なフレームの１．５倍の切換え機構
である。切換え遅延は、接続に応じで１から２フレーム
の範囲で変わる。

【０１６２】ここに開示する性能が増強した集中ネット
ワーク交換機は、各切換え方式の利点を有する。従っ
て、音声接続等は、通常半フレーム接続を用いて形成さ
れ、一方、ＮＸ６４接続等は、通常全フレーム接続を用
いて形成される。全フレーム又は半フレーム動作は、接
続制御レジスタワードの指定されたビット位置の定義さ
れたデフォールト条件によって各接続ベースで制御され
る。デフォールト条件は、ハードウェアによって初期化
される。即ち、周辺機器は、全フレーム又は半フレーム
動作の何れが必要であるかを制御するので、周辺機器か
らシステムへの接続の際に、周辺機器の内容により定め
られるデフォールト条件が設定される。

【０１６３】以下に半フレーム切換えをより詳細に説明
する。図１１の（Ａ）及び（Ｂ）を参照するに、矢印は
書込みポインタを示し、暗い領域は読み出し半球を示し
ている。半フレームの条件において、サンプルＰＣＭデ
ータは、到着すると直ぐに交換機の出力で得られる。実
際的に半フレームモードは、１バッファ分の記憶空間、
即ち、ポート毎に１バイトの記憶空間しかなくても情報
メモリを処理する。従って、図１１の（Ａ）に示す如
く、書込みポインタは、メモリ場所Ａ−０７００で半球
Ａにあり、読み出しは、１フレーム幅のバッファを表わ
すメモリ場所Ｂ−０７００とＡ−０６９９の間の半球を
構成するアドレス空間内で進む。換言すれば、読み出し
は、ＭＸＵに格納された最後の１０２４バイトにおいて
現在の書込みポインタ位置から逆方向に進行する。図１
１の（Ｂ）の例によれば、アドレスポインタがＢ−０３
００で半球Ｂにあるとき、読み出し動作は、Ａ−０３０
０からＢ−０２９９までの半球で行われる。

【０１６４】一方、全フレーム切換えの場合、所定のサ
ンプルが交換機に到着した時から交換機の出力に得られ
る時までに０乃至１フレームの遅延がある。このこと
は、図１２の（Ａ）及び（Ｂ）に示す如く、書込みポイ
ンタと、読み出し半球の前縁間のギャップで表わされて
いる。従って、図１２の（Ａ）に示す如く、アドレスポ
インタが例えばＡ−０７００にあるとき、読み出しは、
前のフレームに受信された情報を格納するメモリ空間を
表わす反対側の半球、即ち、Ｂ−００００からＢ−１０
２３を構成するアドレス空間だけに生じる。従って、読
み出しは、ＰＣＭデータの全フレームが受信されるまで
始まらない。同様に、アドレスポインタが半球Ｂを構成
するフレームにある場合の図１２の（Ｂ）の例におい
て、読み出しは、フレームがメモリに完全に書き込まれ
るまで始まらないので、読み出しは、アドレスＡ−００
００からＡ−１０２３として指定された前のフレームで
始まる。

【０１６５】従来の交換機は半フレーム又は全フレーム
構成の一方だけを使用する。上述の従来の交換機では、
半フレームの切換えが使用されている。この構成は、短
い遅延特性と、情報メモリ入力と接続メモリ出力の間の
スキューによる転送及び処理の遅延を補償する。しか
し、従来の交換機は、広帯域の基本的性能が得られない
という欠点がある。

【０１６６】広帯域の基本的性能を実現するため、上述
の混成モード動作が実装されている。ＮＸ６４及び全フ
レーム動作を必要とする他の性能を得るため、ここに開
示する集中ネットワーク交換機は、二つのフレームを許
容する。即ち、各ポートのＰＣＭデータに対し、夫々が
１フレーム分の長さの二つの専用記憶場所がある。バッ
ファ記憶は、半フレームだけのシステムの如くポート資
源毎に１サンプルではなく、ポート資源毎に２サンプル
を格納し得るので、半フレーム又は全フレーム動作の何
れか選択されているか、即ち、読み出される周辺機器に
基づいて、格納されたサンプルの中の何れを読み出すか
を識別することが必要である。従って、以下の規則が考
えられた。

【０１６７】ソースアドレスは、読み出される情報源と
して定義される。書込みポインタは、書き込まれるメモ
リ内の位置である。アドレスのＭＳＢ（最上位ビット）
は、半球、即ち、二つのフレームバッファの中の第１又
は第２のフレーム；つまり、アドレスが、第１の１０２
４バイト（１フレーム長）、或いは、第２の１０２４バ
イト（１フレーム長）の何れのメモリ空間内にあるかを
指定する。換言すれば、アドレス0000000000 - 0111111
1111 は、第１のメモリ位置、即ち、０から１０２３を
表わす。アドレス 1000000000 は、メモリ位置１０２４
と、第２のフレーム長バッファの先頭を表わす。かくし
て、第１及び第２のフレーム長バッファの何れかをとる
には、ＭＳＢを変えるだけでよい。従って、ソースアド
レスが書込みポインタより小さいとき、現在の書込み半
球の中の最新のサンプルを読み出すことができる。書き
込まれた半球とは反対側の半球のサンプルを読み出すた
めには、ソースポインタのＭＳＢを変えるだけでよい。

【０１６８】メモリバッファは、２フレーム、従って、
ソースアドレス毎に２サンプルを格納するよう設計され
ているので、半フレーム動作が選択されたとき、適当
な、即ち、書込み半球内のソースアドレスに対応する最
新に受信されたサンプルを選択することが必要である。
上記の動作を確実に行うため、集中ネットワーク交換機
は、以下の規則に従って動作するよう構成されている。

【０１６９】半フレームモードで動作しているとき、書
込みポインタの最上位ビットの現在の値は、ＭＳＢを除
いたソースアドレスが、ＭＳＢを考慮しない書込みポイ
ンタよりも小さいとき、かつ、そのときに限り、ソース
アドレスとして使用される（即ち、ソースポインタは書
込み半球から選択される）。しかし、ＭＳＢを除いたソ
ースアドレスの現在の値がＭＳＢを考慮しない書込みポ
インタよりも大きいとき、ＭＳＢは切換えられる。

【０１７０】従って、書込みポインタがＡ−７００であ
る場合の図１１の（Ａ）をもう一度参照するに、ソース
アドレスがＡ−６９９とＡ−００００の間にあるとき、
ＭＳＢの現在の値が使用される。しかし、書込みポイン
タがＡ−７００である場合、ソースアドレスがＢ−１０
２３とＢ−７００の間にあるとき、ＭＳＢは切換えられ
る。

【０１７１】上記の実施例を図１３及び１４を参照して
以下に説明する。図１３は本発明の教示に従うタイムス
ロット交換器の略系統図である。タイムスロット交換器
は、専用ポートに出力されるべき各ポートからのソース
データを格納する情報メモリ１２１を含む。タイムスロ
ット交換器は、ポート−ポート接続データを格納する接
続又はアドレスメモリ１２３を更に有する。タイムスロ
ットカウンタ１２５がメモリにタイムスロット情報を供
給するため設けられている。

【０１７２】各ソースポートは、切換えフレーム内の固
定タイムスロットを占有することに注意が必要である。
各タイムスロットは、固有のメモリアドレスに関連す
る。従って、タイムスロットはメモリアドレスにマップ
され、タイムスロットカウンタはこの目的のために使用
される。１フレームの進行中に、各ソースポートは、情
報メモリ１２１内の固有のアドレスに書込む。情報メモ
リは、各フレームにポート毎に、情報サンプルの書込み
及び情報サンプルの読み出しの両方で利用できるように
設計されている。

【０１７３】同様に、ディスタネーションポートの各出
力は、固有のタイムスロットを占有する。出力タイムス
ロットは、出力接続ルックアップメモリ内の物理アドレ
スに関連する。タイムスロットカウンタは、出力タイム
スロットを接続メモリセルにマップする。情報メモリは
ソースポートからのデータサンプルを含むが、接続メモ
リは出力ポート用のソースアドレスを含む。１フレーム
の進行中に、接続メモリの出力データは、アドレスとし
て情報メモリに供給される。接続メモリへの入力は、ホ
スト呼プロセッサによって確定される。

【０１７４】例えば、タイムスロット１２及び２５に割
り当てられたポートがその間の通信を可能にするため相
互接続されていると想定する。従って、タイムスロット
１２の間に、タイムスロット１２のポートからの情報が
情報メモリに書き込まれ、接続メモリはタイムスロット
２５にマップされたアドレスに格納された情報を情報メ
モリの読み出しアドレスとして指定する。

【０１７５】別の説明をすると、タイムスロット１２
で、接続メモリは、そのメモリセル１２の内容を読み出
しアドレスとして情報メモリに与える。この場合、その
読み出しアドレスはアドレス２５である。かくして、情
報メモリはそのメモリセル２５の内容をタイムスロット
１２で発生する出力データストリームに読み出す。タイ
ムスロット２５で、接続データが１２である点を除いて
上記の処理が繰り返される。この方法によって、タイム
スロット１２はタイムスロット２５からソースデータを
受け、タイムスロット２５はタイムスロット１２からソ
ースデータを受ける。

【０１７６】半フレーム切換えには、各ソースタイムス
ロットに対し情報メモリ内に一つのメモリセルだけが必
要とされるので、メモリ場所は、フレーム毎に新しいデ
ータで上書され、出力接続は、各ソースから最新のデー
タを常に受ける。全フレーム切換えには、各ソースタイ
ムスロットに対し情報メモリ内に少なくとも二つのセル
が必要とされるので、メモリセルはタイムスロット当た
り二つのバッファにグループ化される。情報サンプルが
一方のバッファに書き込むと同時に、出力接続はもう一
方のバッファを読み出す。フレームの最新のタイムスロ
ットの入力の到達と、次のフレームからの最初のタイム
スロットの間の境界で、入力データと出力データのため
に機能するバッファが切換えられる。

【０１７７】全フレーム切換え配置の効果は、１フレー
ムに発生された全てのソースデータを単一の個別のユニ
ットとして出力接続機構に与えることである。従って、
Ｎがソース及びディスタネーションのタイムスロットの
数を表わす場合に、交換機のデータは、６４Ｋ帯域幅毎
のＮ個のチャンネルからＮ×６４Ｋ帯域幅の単一チャン
ネル、又は、それらのあらゆる結合に与えられると見な
される。この属性は、多数のタイムスロットからなり、
種々の多重化レートの端末装置から至るチャンネルを使
用する応用に必要である。即ち、全フレームモードは、
種々の多重化レートを使用し、少なくとも一つのタイム
スロットを単一の論理的な識別子として接続する装置を
含むあらゆる接続に対しても使用される。

【０１７８】本発明の集中ネットワーク交換機は、半フ
レーム又は全フレームモードのいずれのモードでも動作
する能力を有するので、図１４の回路は、半フレームモ
ードの際に最新のサンプルの読み出しを保証するよう接
続アドレスのＭＳＢを適切に設定するために使用するこ
とが可能である。図１４は接続メモリ１２３と情報メモ
リ１２１の相互接続回路を詳細に示す図である。接続メ
モリの各ソースアドレスの１ビットは、動作モードフラ
グビットを構成する。例えば、「０」ビットは半フレー
ムモードを指定し、一方、「１」ビットは全フレームモ
ードを指定する。全体で、ソースアドレスは１０ビット
からなり、１ビットは動作モードポインタである。動作
モードポインタＸは、関数レジスタ１３１に入力され
る。関数レジスタは大小比較器１３３からの出力Ｙと、
書込みポインタ１３５から書込みアドレスのＭＳＢであ
るＺを受ける。関数レジスタは、以下の関数テーブルに
基づいて出力Ｆを生ずる。

【０１７９】

【表８】

【０１８０】かくして、半フレームモードが論理状態
「０」である動作モードビットＸによって指令され、読
み出しソースポインタがＹビットを論理「１」に設定す
る書込みポインタアドレスよりも大きい場合、関数ビッ
トＦは書込みポインタのＭＳＢのインバースである。関
数ビットＦは、情報メモリの読み出しアドレスのＭＳＢ
になる。従って、書込みポインタのＭＳＢのインバース
への関数ビットの設定によって、読み出しポインタが存
在する半球とは反対側の半球に読み出しアドレスが置か
れる。

【０１８１】論理状態「１」を仮定する動作モードポイ
ンタにより指令された全フレームモードにおいて、関数
ビットＦは、常に、書込みポインタのＭＳＢであるＺの
インバースである。このことは、全フレームモードの場
合に、読み出しフレームは、常に、書き込まれていない
フレーム幅バッファ内にあることから明らかであろう。 融通性のあるシリアルパケット転送 上述の如く、ＰＣＭの信号送出に加え、集中ネットワー
ク交換機は、ディジタルチャンネルを介してディジタル
データを伝送する。ディジタルデータには、適当なシス
テムの動作に必要とされる制御情報及びその他のデータ
が含まれている。一例において、周辺装置は、利用者に
英数字情報の可視表示を提供するＬＣＤディスプレイを
含む。従来の交換機において、ディジタルデータの転送
は、固定的なＳＰＴ（シリアルパケット転送）チャンネ
ルを介して行われる。

【０１８２】本発明の特徴によれば、ポートに一つずつ
のＳＰＴチャンネルは伸縮性がある。より詳細には、従
来の配置の場合、各チャンネルは同期しているので、即
ち、メッセージストリームは中断することはない。その
上、バッファサイズは、最大のメッセージ長を保持する
よう予め定められている。このバッファサイズは、最大
のメッセージ長を定める周辺機器タイプに基づいて動作
中の処理ユニットよって設定される。かかる従来のシス
テムの欠点は、当業者には明らかである。

【０１８３】本発明の改良されたＳＰＴデータ伝送シス
テムは、図１５の（Ａ）及び（Ｂ）と図１６を参照して
以下の説明によって理解されるであろう。本発明の集中
ネットワーク交換機の改良されたＳＰＴシステムは、周
辺装置へ、及び、周辺装置から中央処理装置へのデータ
転送のための融通性のある手段を提供する。より詳細に
は、以下に説明される改良されたＳＰＴ機構は、交換機
の中央処理ユニットと周辺装置の間でメッセージベース
情報を転送することができるシステムを提供する。この
機構は、統計的に分散したメッセージを転送するため毎
秒８キロビットの固定レート搬送チャンネルを採用す
る。２、４又は８チャンネルのグループが毎秒１６、３
２、又は６４キロビットの搬送チャンネルを形成するた
め統合される。

【０１８４】上記の効果を得るために、搬送レートとは
無関係に、二つの第２の伸縮性記憶装置を提供するバッ
ファ装置が各チャンネルに設けられている。高いレート
のチャンネルへの搬送チャンネルの統合は、中央処理装
置の制御下でプログラマブルに登録される。従って、改
良されたＳＰＴシステムは、複数の端末装置から可変性
データレートで統計的に発生するデータを転送、バッフ
ァリングすると共に、所定の論理チャンネルに帯域をプ
ログラマブルに割り当てることが可能な機構を提供す
る。

【０１８５】伸縮性のある記憶装置は環状バッファと見
なされる。多数のかかる環状バッファは、図１５の
（Ａ）及び（Ｂ）に図的に表わされたより長いラインバ
ッファ内にある。バッファは組に分類される。各バッフ
ァの組は、バッファサイズにメンバーのバッファ数を乗
算した一定の積を有する。組の中の各論理バッファは、
実際に採用された物理バッファの２倍のサイズとして見
なされる。このことは、図１５の（Ａ）及び（Ｂ）を参
照してより良く理解できる。

【０１８６】図１５の（Ａ）及び（Ｂ）では、バッファ
にデータを書き込むためのハードウェアによって使用さ
れる現在位置として書込みポインタが定義されている。
ヘッドポインタは、ハードウェアによって受信された最
後の完全なメッセージの終わりに対応するバッファ内の
位置である。テールポインタは、中央処理ユニットによ
って読まれた最後の位置に対応するバッファ内の位置で
ある。バッファは、図１５の（Ａ）に閉じたループとし
て示されている。

【０１８７】図１５の（Ａ）に示された初期条件におい
て、ヘッドポインタ及びテールポインタは同じ位置にあ
り、書込みポインタは次のバッファメモリセルにある。
メッセージが受信されると、書込みポインタはループに
沿って動く。図１５の（Ａ）において、このことが反時
計回りの矢印で示されている。メッセージが完全に受け
られると、書込みポインタは受信した最後のメッセージ
の終わりの時点で図１５の（Ｂ）に示された位置にある
ので、ヘッドポインタがその書込みポインタの位置に設
定される。中央処理ユニットはかかる事象を通知され
る。

【０１８８】メッセージにはメッセージ長フィールドが
含まれる。図１６を参照するに、周辺機器はスタートフ
ラグを送出した後（ステップ１４１）、中央処理ユニッ
トにメッセージの長さを示す信号を送出する（ステップ
１４２）。メッセージ長が許容できるならば（ステップ
１４３）、メッセージはバッファに送られる（ステップ
１４４）。全メッセージが受信された後（ステップ１４
５）、ヘッドポインタは、上述の如く、書込みポインタ
の位置に更新され（ステップ１４６）、中央処理ユニッ
トは通知される（ステップ１４７）。通知の認識後（ス
テップ１４８）、中央処理ユニットは現在のヘッドポイ
ンタ、即ち、最後に受信されたメッセージの終わりに対
応するバッファ内のポイントまでバッファを読む（ステ
ップ１４９）。この処理が進行するのに従って、テール
ポインタは中央処理ユニットで更新される。

【０１８９】システムは、中央処理ユニットが周辺機器
と通信するとき、同様の方法で動作する。この場合のヘ
ッドポインタは、中央処理ユニットによって書かれた完
全なメッセージの最後のポイントである。テールポイン
タは、バッファから周辺機器に読み出された最後の位置
である。かくして、バッファは効率的に伸縮する。即
ち、従来の集中交換機の場合のように、読み出し動作が
開始できる前に全バッファを充填するのに十分な時間を
待機する必要はない。これは、完全なメッセージが受信
されると即座にヘッドポインタを書込みポインタに更新
させ、かつ、ヘッドポインタが更新されると即座に更新
されたことを中央処理装置に通知することによって実現
される。中央処理ユニットは、ヘッドポインタの更新の
通知を受けると即座にメッセージを読み出し始める。多
数のメッセージを各環状バッファに格納することがで
き、伝送は読み出しと同時に行われる場合がある。この
ことは、従来の交換機の場合には、不可能である。

【０１９０】上述の如く、バッファは可変バッファ長に
影響を与えるため組に分類される。バッファの長さは、
少なくともチャンネルの伝送レートの２．０４８秒倍に
対応するよう初期設定される。かくして、毎秒１キロバ
イトのチャンネルに対し、バッファ長は少なくとも２．
０４８Ｋバイトである。毎秒２キロバイトのデータレー
トに対し、バッファ長は少なくとも４．０９６Ｋバイト
に設定される。同様に、毎秒４Ｋバイトのデータレート
に対し、バッファ長は少なくとも８．１９２キロバイト
であり、一方、毎秒８Ｋバイトのデータレートに対し、
バッファ長は少なくとも１６．３８４キロバイトであ
る。

【０１９１】その上、バッファの組は、３２ポートから
なるポートのグループ化に基づいている場合がある。デ
ータレートが毎秒１．０２４キロバイトの場合、各々が
２．０４８Ｋバイトの長さを有するバッファが存在す
る。組のデータレートが２倍された毎秒２．０４８キロ
バイトであると仮定すると、この組は、各々が４０９６
Ｋバイトからなる１６のバッファとして再構成される。
同様に、データレートが毎秒４．０９６キロバイトの場
合、バッファの組は、各々が８１９２Ｋバイトの長さの
８個のバッファとして構成される。データレートが毎秒
８．１９２キロバイトまで増加されたと仮定すると、こ
の組のバッファは各々が１６３８４Ｋバイトの長さの４
個のバッファと見なされる。

【０１９２】上記からバッファの伸縮性によって、バッ
ファは入力するデータのデータレートに依存する可変長
のバッファに再構成され得ることが分かる。本発明の改
良されたＳＰＴシステムの他の特徴により、バッファは
ファントムな形に見える。即ち、２Ｋバッファは２つの
２Ｋバッファとして現われ、４Ｋバッファは二つの４Ｋ
バッファとして現われる等である。これによって得られ
る特徴と利点は、以下に説明する通りである。

【０１９３】２５０バイトのメッセージを想定する。更
に、２０４８バイトのメッセージを想定する。書込みポ
インタは、チャンネルに割り当てられたバッファのメモ
リセルアドレス２０００にあると想定する。バッファは
２０４８バイト幅であり、アドレス２０００を含むバッ
ファに４８バイトを書込み得ることに注意が必要であ
る。ここに開示された改良された集中ネットワーク交換
機の以下の特徴に対し、残りの２０２バイトは、バッフ
ァのアドレス０から２０１にラップアラウンドされる。
この動作はコンピュータが境界を認識することを必要と
するので、コンピュータの作業を増加させ、コンピュー
タの処理を低下させる。

【０１９４】この問題を解決するため、集中交換機に
は、コンピュータがアドレス２０４８−４０９５をメモ
リセル位置０−２０４７として認識する機構が含まれて
いる。この機構は以下の如く動作する。全てのアドレス
に対し、上位１ビットがバッファサイズに依存して無視
される。例えば、アドレス０−２０４７を表わす２０４
８バイトバッファを想定する。０から２０４７のアドレ
スと、２０４８から４０９５のアドレスの２進表現にお
ける相違は、アドレスのＡ１１位置におけるビットの値
である。ビットＡ１１が０であるとき、そのアドレス
は、アドレス０−２０４７を指定する。しかし、ビット
Ａ１１が１であるとき、そのアドレスは、アドレス２０
４８−４０９５を指定する。

【０１９５】従って、かかる集中ネットワーク交換機の
システムは、データアドレスの最上位ビットを無視する
よう動作する。換言すれば、中央処理装置によって境界
は認識されない。上記の例において、２５０バイトのメ
ッセージが２０４８バイトバッファに書き込まれると
き、アドレス２０００−２２５０が与えられる。しか
し、ハードウェアは書込みポインタのビットＡ１１を無
視する。

【０１９６】従って、アドレスが２進で（ＬＳＢ）0000
00000001（ＭＳＢ）である２０４８に達するとき、ＭＳ
Ｂの「１」は無視される。直接的な影響として、書込み
ポインタは、中央処理装置が境界を認識する必要性に伴
って効率的にラップアラウンドを発生させるアドレス０
を指定する。即ち、２０４８バイトバッファは、システ
ムに対しそのサイズの２倍のバッファとして見なされ
る。

【０１９７】バッファが４０９６バイトのメモリとして
構成されるとき、アドレスのビットＡ１２はシステムに
よって無視される。同様に、バッファが８１９２バイト
のメモリとして見なされるとき、アドレスのビットＡ１
３は無視される。１６３８４バイトバッファの場合、ビ
ットＡ１４は無視される。上記の配置により、長さ６４
Ｋバイトのバッファの組は、データレートに基づいて２
Ｋ、４Ｋ、８Ｋ又は１６Ｋのいずれかのバッファとして
構成することが可能になり、中央処理装置は効率的、か
つ、バッファの境界とは無関係に動作し得るようになる
ので、入力するメッセージは、そのチャンネルに割り当
てられたバッファのメモリ空間内のあらゆるポイントか
ら始めることが可能である。このことは、浪費されたバ
ッファ空間はなく、読み出し動作はバッファのあらゆる
ポイントから開始し得ることを意味する。これは、読み
出し動作が効率の悪さを伴う固定バッファ長を必要とす
るバッファの先頭から始まる従来の交換機とは対照的で
ある。

【０１９８】集中ネットワーク交換機は、バックプレー
ンバスがスロット識別子を与えないとき、共通制御部の
異なる中央処理装置ユニットを識別し得る機構を更に有
する。好ましい一実施例において、中央処理装置ユニッ
トの識別は、ＶＭＥバックプレーン上で行われる。ＶＭ
Ｅは従来より一般的なアービテーションであり、バーサ
モジュールユーロカード(Versa Module Eurocard) の略
である。ＶＭＥは、通常、集中交換機制御装置用のシェ
ルフ外のＣ（共通）バスである。Ｃ−バスへの接続に
は、図３に示す如く、ＣＰＵボードと、メモリと、ＶＣ
ＳＵ（Ｃ−バスサービスユニット）が含まれる。ＶＣＳ
Ｕは、呼処理装置と電話機制御ユニットの間の通信イン
タフェースを提供する。

【０１９９】図２を参照して説明した如く、回路ボード
は、シェルフに含まれる物理スロットに差し込まれてい
る。シェルフの一つは、呼処理ユニット及び電話機制御
ユニット用の共通機器部シェルフである。Ｃ−バスは、
呼処理ユニット用スロットのバックプレーン上にあり、
共通制御部の設置を助ける。従来の交換機において、各
物理スロットは、固有の機能を表わす。従って、スロッ
ト識別子は、スロット内に設けられたボードの機能を示
す。例えば、図２に示す如く、共通機器部シェルフの呼
処理ユニット部のスロット３、５、及び７は、ＶＣＰ
（仮想中央処理装置ユニット）の専用である。集中ネッ
トワーク交換機が単一の中央処理ユニットで実現可能で
あっても、３台の間で処理が共有される３台の中央処理
ユニットを用いて機能する場合に利点があるので、３ス
ロットが中央処理ユニット用に設けられている。かくし
て、システムのハードディスク装置を制御するマスター
ｃｐｕ又はＭＰＵ（マスタープロセッサユニット）と、
電話機制御システムを制御する電話機ｃｐｕ又はＴＰＵ
（電話機処理ユニット）と、上述のＣＡＰ／ＲＡＰ（呼
処理及び資源プログラム）を実行する補助ｃｐｕ又はＡ
ＰＵ（補助プロセッサユニット）が設けられてもよい。

【０２００】しかし、ＶＭＥ形の共通バスの場合、スロ
ット識別子は設けられていない。換言すれば、シェルフ
スロットは特定の機能に固有に識別されることがない。
各ｃｐｕに特定の機能を割り当て、特定の機能の識別子
をｃｐｕ内にプログラムすることが可能である。しか
し、上記の方法には、ｃｐｕの故障時に、そのｃｐｕの
機能がシステム内に共存するｃｐｕの中の一つに転送さ
れないという欠点がある。

【０２０１】本発明の特徴により、各ｃｐｕがシステム
のｃｐｕのいずれか少なくとも１台として機能し得るよ
うになる。換言すれば、３ｃｐｕシステムの場合、各ｃ
ｐｕは、ＭＰＵ、及び／又はＴＰＵ、及び／又はＡＰＵ
として動作する。本発明のこの特徴により、各ｃｐｕ
は、以下に説明する独特のｃｐｕ識別システムに基づい
てシステム初期化時に自動的に識別される。ｃｐｕ識別
は、あらゆるスロット配置とは無関係に行われ、識別情
報はｃｐｕにプログラミングされない。この結果、ｃｐ
ｕは予め割り当てられたシェルフスロットのいずれかに
取り付ける必要はなく、各ｃｐｕはＭＰＵ、ＴＡＵ、又
はＡＰＵの何れとしても動作することが可能である。

【０２０２】本発明の上記の面に従って、ｃｐｕ（Ｐ
１）は関連付けられた資格を有する。例えば、ＭＰＵは
システムのハードドライブ装置を制御するよう構成して
もよい。システムには１台のハードドライブ装置だけが
あると仮定する。ハードドライブ装置への接続は、資格
として指定することが可能である。初期時に、全てのプ
ロセッサは、ＭＰＵ（ｐ１）形のｃｐｕであるよう意図
されている。しかし、二つの理由によってこの意図は制
限される。最初に、以下に記載された疑似コードのライ
ン９で、処理装置は資格を得る（即ち、ハードドライブ
装置を取り付ける）必要がある。次いで、以下の疑似コ
ードのライン１０に示すように、ｃｐｕが先にＭＰＵ
（即ち、ｐ１）ではなかった場合、Ｐ１の位置を得るた
めに遅延を生じ、先に識別されたＭＰＵにそれ自体を識
別するための時間が与えられる。かくして、システムが
リブートされたとき、ＭＰＵは他のｃｐｕから邪魔され
ることなく、全体的に初期化する。

【０２０３】処理装置の識別のための資格は必要ではな
い。Ｐ１形ｃｐｕに関連付けられた資格がない場合を想
定する。ｃｐｕが先にＰ１形ｃｐｕであった場合、その
ｃｐｕは、他のｃｐｕがＰ１形ｃｐｕになるために競合
を始める前に遅延があるので競合に勝つ。一方、いずれ
の処理装置もＰ１形処理装置ではない場合、競合が発生
し、Ｐ１形処理装置になれる処理装置の中の１台が競合
に勝つ。次のリブート時に、Ｐ１形の処理装置は、他の
ｃｐｕがＰ１形処理装置になるため競合を開始する前の
遅延に起因してＰ１形処理装置になるための競合に常に
勝つという事実により、その位置を維持する。

【０２０４】一般的に競合の際、以下の２事象が生じる
に相違ない。第一に、同一の資格を有する少なくとも２
台のｃｐｕが存在する。上記ｃｐｕの一方だけが資格を
有する場合、ｃｐｕは自動的にＰ１形ｃｐｕと呼ばれ
る。第二に、前の識別子（例えば、ＭＰＵ、ＴＰＵ、又
は、未定義）が同一である少なくとも２台のｃｐｕが存
在する。

【０２０５】多数の処理装置、即ち、マルチプロセッサ
を識別する本発明の特徴を実現するため、以下のハード
ウェア部品が実装される。第一に、マルチプロセッサ用
の共有ＲＡＭが設けられている。共有ＲＡＭはバス上の
全プロセッサが利用し得るよう固定位置に形成される。
第二に、プロセッサ識別用の初期化されたハードウェア
レジスタが設けられている。このレジスタは同様にバス
上の全プロセッサが利用し得るよう固定位置に形成され
る。第三に、各プロセッサは、それ自体で常駐（即ち、
不揮発性）メモリを有する。

【０２０６】初期化時に、ＭＰＵは共有メモリを初期化
し、それを０に設定する。ＭＰＵの初期化後、初期化さ
れたハードウェアレジスタは、００１に増加される。メ
モリが００１に増加したとき、残りのプロセッサは、タ
ーンオンし、順々にＴＰＵ及びＡＰＵの位置であること
を想定する競合を開始する。次にターンオンするｃｐｕ
は、ＴＰＵと呼ばれ、最後にターンオンするｃｐｕは、
ＡＰＵと呼ばれる。

【０２０７】先に指定されたＴＰＵがリブート時に同一
の状態であるという仮定を保証するため、システムは、
前にＡＰＵであったｃｐｕに短い遅延を組み込むよう動
作する。ｃｐｕは、その不揮発性メモリに格納されたコ
ートによって最後の割り当てが分かる。従って、競合は
一定化し、先に指定されたＴＰＵが常に勝つ。このこと
は、前のＴＰＵは各リブートの際にその位置にあるとい
う仮定を保証する。その上、前のＡＰＵは、ＴＰＵが除
去された場合にはＴＰＵの位置にあり、前のＴＰＵとＭ
ＰＵの両方が除去された場合にはＭＰＵの位置にあると
いう仮定を保証することが可能である。

【０２０８】一般的に、本発明の改良された集中ネット
ワーク交換機は、相対的な位置情報（即ち、スロット番
号）を提供しないバス上のプロセッサを単独、かつ、矛
盾なく識別する。矛盾のないパターンに基づくプロセッ
サの識別子の動的な再割り当てを可能にさせる。これに
より、プロセッサボードは、ハードで符号化された構成
を用いることなく、バスからの取外し、及び、取付けが
可能になる。少なくとも一つのプロセッサボードに故障
がある場合、このシステムによれば、別のプロセッサが
次の初期化時に故障中のプロセッサを補償する。各プロ
セッサを別々に識別することにより、プロセッサ間で簡
単なタスクの分配を行うことが可能になる。各プロセッ
サを矛盾なく識別することにより、各プロセッサを別個
にデバッグすることが容易になる。例えば、インサーキ
ットエミュレータは、次のバスの初期化時に同一のプロ
セッサとして信頼性高く識別される特定のプロセッサに
取り付けることが可能になる。

【０２０９】その上、上記特有のシステムは、各プロセ
ッサに局部的な資源としての資格を与えることを可能に
する。例えば、大容量記憶装置を有するプロセッサだけ
をＭＰＵ又はプロセッサ番号１（Ｐ１）として識別する
ことが可能である。これによって、タスクの分配を簡単
にさせるため数種の資源を特定のプロセッサで利用する
ことが可能である。

【０２１０】上述の如く、本発明の特徴のためのハード
ウェア構成部品は、（１）バス上の全プロセッサからア
クセスすることが可能な固定位置にある共有ＲＡＭと、
（２）バス上の全プロセッサからアクセスすることが可
能な初期化された固定位置にあるハードウェアレジスタ
と、（３）各プロセッサ上の常駐、即ち、不揮発性メモ
リとを含む。

【０２１１】バスが初期化されたとき、バス上の各プロ
セッサは、固定パターンに従って矛盾なく識別される。
例えば、バス上に２台のプロセッサがあるとき、一方
は、ＭＰＵ（又は、一般的にＰ１）プロセッサとして常
に識別され、他方はＴＰＵ（又は一般的にＰ２）プロセ
ッサとして識別される。補助プロセッサがバスに追加さ
れるとき、それらは、Ｐ_n+1 として識別され、ここで、
ｎは既にバス上にあるプロセッサの数を表わす。Ｐ_n が
取り外されたとき、全プロセッサＰ_m （ここで、ｍ＞ｎ
である）は、次の初期化時にＰ_m-1 になる。その上、あ
らゆるプロセッサは資格機能を有する。例えば、Ｐ３は
大容量記憶装置、即ち、クォリファイ（Ｐ３）＝マスス
トレージである。

【０２１２】上記のハードウェアによる実装は、以下の
疑似コードに使用される関数及び手続きによって実現さ
れる。Qualify(processor number) （クォリファイ（プロセッ
サ番号）） は、現在のプロセッサがそのプロセッサの規
準に一致するとき真である。一致しない場合、この関数
は偽を返す。

【０２１３】PreviousId() （前のＩｄ（））は、プロ
セッサの不揮発性メモリから現在のプロセッサの前のＩ
Ｄ（即ち、Ｐ１、Ｐ２、Ｐ３等）を返す。Store(processor number) （格納（プロセッサ番号））
は、プロセッサ番号をそのプロセッサの不揮発性常駐メ
モリに格納する。Signal(semaphore number) （信号（セマフォー番
号）） は、特定のプロセッサに対するセマフォーが巧く
設定された場合、真を返す。次のプロセッサは、継続す
る前に第１のプロセッサが「進め」を合図するのを待
つ。この時間中、プロセッサＰ１が全ての共有資源を初
期化するのに適当である。Ｐ１に対するセマフォは、少
なくとも三つの値；未設定、設定、及び、「進め」を含
むことが可能な初期化されたハードウェアレジスタであ
る。

【０２１４】Test(semaphore nuber) （テスト（セマフ
ォー番号））は、そのプロセッサに対するセマフォーが
設定されている場合に真を返す。セマフォーが設定され
ていない場合、偽を返す。Delay() （遅延（）） は、各プロセッサの立ち上がり時
間の小さな変動を補償する短い遅延を発生する。

【０２１５】上記の関数及び手続きを用いて、以下の疑
似コードが実現される。 1. processor-number <- 0 2. processor-identified <- false 3. while (processor-number < MAXIMUM-PROCESSORS)
and(not processor-identified) 4. begin 5. processor-number <- processor+1 6. if processor-number then 7. while (not Test(goahead)) 8. wait 9. if Qualify(processor-number) then 10. if PreciousId()/= processor-nuber then 11. Delay() 12. ??? if Signal(processor-number) then 13. processor-identified <- true 14. StoreId(processor-number) 15. end 16. if processor-number=1 then 17. initialize shared memory 18. Signal(goahead) 上記の説明により、バスの初期化時に最初に初期化され
るプロセッサがＰ１である場合、補助プロセッサは、
（バス上に残され、故障していないと仮定するならば）
それらの前の識別子に対応してＰ２、Ｐ３等として初期
化される。

【０２１６】しかし、例えば、Ｐ１が取り除かれた場
合、上記の如く動作は進行し、バス上の残りのプロセッ
サはターンオンを開始する。かくして、残りのプロセッ
サは最初にターンオンするため競合する。最初にターン
ノオンしたプロセッサは、Ｐ１プロセッサになり、次に
ターンオンしたプロセッサは、Ｐ２プロセッサになり、
以下同様に続く。

【図面の簡単な説明】

【図１】従来の集中ネットワーク交換機のキャビネット
及びシェルフの割り当てを示す図である。

【図２】従来の集中ネットワーク交換機の共通装置のシ
ェルフのスロット割り当てを示す図である。

【図３】従来の冗長に構成された集中ネットワーク交換
機の共通制御部アーキテクチャを示す図である。

【図４】従来の集中ネットワーク交換機の電話機バスア
ーキテクチャの図である。

【図５】本発明の集中ネットワーク交換機のブロック系
統図である。

【図６】本発明の教示による電話機シェルフとＭＸＵの
間の相互接続配置を示す図である。

【図７】本発明の教示による電話機シェルフとＭＸＵの
間の他の相互接続配置を示す図である。

【図８】電話機シェルフからＭＸＵへの他の相互接続配
置を示す図である。

【図９】ＰＬＳＩのブロック系統図である。

【図１０】ＰＩＵのブロック系統図である。

【図１１】（ａ）及び（ｂ）は２フレーム長に一致する
連続的なバッファからの半モード読み出しの説明図であ
る。

【図１２】（ａ）及び（ｂ）は２フレーム長に一致する
連続的なバッファからの全モード読み出しの説明図であ
る。

【図１３】タイムスイッチのブロック系統図である。

【図１４】タイムスイッチの詳細なブロック系統図であ
る。

【図１５】（ａ）及び（ｂ）は本発明の教示によるＳＰ
Ｔ信号発出用の適合性のあるバッファの書込み及び読み
出しの説明図である。

【図１６】本発明の教示によるＳＰＴメッセージ読み出
しのフローチャートである。

【符号の説明】

２４ ディスクドライブ装置 ２５ 電源 ４１，４２，４４，４５ 電話機バスツリーのレベル ４３ 電話機周辺ユニット ４６ ＣＯＤＥＣ ４７ トリステートドライバ ５１ 周辺機器カード ５２ ポートグループバス ５４，６２ ポートグループケーブル ５５，６３，７１，７５，８４，８５，８６ ＰＳＬ
Ｉ（周辺機器シェルフリンクインタフェースユニット） ５６，６７ ＰＩＵ（周辺機器インタフェースユニッ
ト） ６１ 電話機シェルフ ６４ 送信バス ６５ 受信バス ６８ ＰＩＵペア ６９，６９₁ ，６９₂ ，．．．，６９₁₀ ＭＸＵ（マ
トリックススイッチングユニット） ７２，７３ Ｊ形シェルフ ７４ Ｈ形シェルフ ８１，８２，８３ 遠隔位置 ９０ チャンネルフォーマットメモリ ９１ タイムスロット比較器 ９２ 伝送シリアル−パラレル変換器 ９３，９５，１０２４ マルチプレクサ ９６ データバッファ ９７ 診断／制御マイクロコントローラ ９８ データバッファ １２１ 情報メモリ １２３ 接続メモリ １２５ タイムスロットカウンタ １３１ 関数レジスタ １３３ 大小比較器 １３５ 書込みポインタ ９００ ポートグループバッファインタフェース ９０１ アドレス指定可能なラッチ ９０３ ラッチ入力シフトレジスタ ９０４ アセンブリバッファ ９０５ 高速リンク ９０７ ＰＳＬＩクロック再生ロジック １０１０ リンク同期バッファ １０１２ Ｐｃｍ同期バッファ １０１４ 信号送出同期バッファ １０１６ タイムスロットカウンタ １０１８ クロック／フレーム再生ロジック １０２０ 平衡差動ドライバ １０２２ ラッチ １０２８ 調停ロジック １０３０ ＰＩＵマイクロコントローラ １０４４ リンク動作禁止押しボタン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン モンテシオ アメリカ合衆国 カリフォルニア 94948 ノヴァト ピー・オー・ボックス 5082 (72)発明者 シャド エイチ ミュエッジ アメリカ合衆国 カリフォルニア 94947 ノヴァト インヨ・サークル 33 (72)発明者 ポール エイ ヘンダーソン アメリカ合衆国 カリフォルニア 94947 ノヴァト エス・ノヴァト・ブルヴァー ド 1515 38号 (72)発明者 マーク ディー ストルプ アメリカ合衆国 カリフォルニア 94954 ペタルマ パイン・アヴェニュー 1701

Claims (14)

【特許請求の範囲】
1. 【請求項１】 周辺装置を接続するポートと、各々がフ
   レーム内の固定したタイムスロットを占有するポート間
   で上記フレームのフォーマットで形成された信号を選択
   的に切換えるスイッチング装置とを有し、 全フレーム又は半フレームのいずれかのフォーマットで
   該信号を選択的に切換える該スイッチング装置は、該ポ
   ートからのソースデータを格納する情報メモリと、ポー
   ト−ポート接続データを格納する接続メモリと、各タイ
   ムスロットに関連付けられた少なくとも二つのメモリセ
   ルを有する上記情報メモリのメモリアドレスにその各々
   が関連付けられたタイムスロットの情報を上記情報メモ
   リ及び上記接続メモリに供給するタイムスロットカウン
   タと、 半フレーム動作モード又は全フレーム動作モードの一方
   に従って上記フレームのフォーマットで形成された該信
   号を選択的に切換える手段とからなる、集中ネットワー
   ク交換機。
2. 【請求項２】 前記半フレーム及び全フレーム動作モー
   ドを選択的に切換える前記手段は、書込みポインタのア
   ドレスを指定する書込みポインタカウンタと、上記書込
   みポインタの大きさをソースアドレスと比較する比較器
   と、上記大きさ比較器の出力及び上記ソースアドレスの
   所定のビットを受ける関数レジスタとを有し、上記所定
   のビットは上記半フレーム動作モードと上記全フレーム
   動作モードの一方を指定し、上記関数レジスタは書込み
   ポインタの最上位ビットを更に受け、上記関数レジスタ
   の出力は上記情報メモリ内のソースアドレスの第１又は
   第２のメモリセルを確定する、請求項１記載の交換機。
3. 【請求項３】 タイムスロット交換器は、ソースポート
   からの少なくとも２フレームのデータを格納し得るよ
   う、上記集中ネットワーク交換機のソースポート毎に第
   １のフレームからのデータを格納する第１のメモリセル
   と、第２のフレームからのデータを格納する第２のメモ
   リセルとを有し、ソースポートから受けたデータを上記
   ソースポートに関連付けられたメモリ場所に格納する情
   報メモリと、 ポートツウポート通信を実現するようディスタネーショ
   ンポートに対応するタイムスロットで該情報メモリに格
   納されたデータを選択的に読み出す手段と、 ソースポートからディスタネーションポートへの情報の
   経路を表わすポート−ポート接続情報を格納する接続メ
   モリと、 該接続メモリに格納された情報に応答して、上記集中ネ
   ットワーク交換機が半フレーム動作モード、又は、全フ
   レーム動作モードの何れで動作しているかに応じて該第
   １のメモリセル又は該第２のメモリセルの何れかから、
   上記格納されたデータのディスタネーションポートに対
   応するタイムスロット中に該情報メモリに格納されたデ
   ータを読み出す手段と、 ソースポートが上記半フレーム動作モード又は全フレー
   ム動作モードで動作可能であるかどうかを標示する手段
   とからなり、 該格納されたデータを読み出す手段は該標示用手段に応
   答して動作する、請求項１又は２記載の交換機。
4. 【請求項４】 ソースポートに対応するメモリ場所で少
   なくとも第１及び第２のメモリセルに多数のフレーム情
   報を格納する多数のフレーム情報メモリと、ディスタネ
   ーションポート毎に情報メモリソースポートアドレスを
   格納する接続メモリとを有し、 半フレーム動作モードで上記集中ネットワーク交換機を
   動作させる手段と、 全フレーム動作モードで上記集中ネットワーク交換機を
   動作させる手段と、 半フレーム動作モード手段と全フレーム動作モードを選
   択的に動作可能な状態にさせる手段と、 ソースポートから書き込まれるべき該情報メモリのメモ
   リセルを含むメモリ場所を指定する書込みポインタとか
   らなり、 該全フレームモードで動作させる手段は、上記書込みポ
   インタに従って書き込まれた上記フレームの前のフレー
   ムの情報を格納するメモリセルから常に読み出す手段を
   有し、好ましくは、該半フレームモードで動作させる手
   段は、ディスタネーションポートに読み出されるべきメ
   モリ場所を指定するソースアドレスが上記書込みポイン
   タによって指定されたアドレスよりも大きいか或いは小
   さいかに依存して上記書込みポインタに従って書き込ま
   れた上記フレームの前のフレーム、或いは、上記書込み
   ポインタに従って書き込まれたフレームの何れかから読
   み出す手段を含む、請求項１乃至３のうちいずれか１項
   記載の集中ネットワーク交換機。
5. 【請求項５】 周辺機器用の周辺機器シェルフに各々が
   関連付けられたポートグループに割り当てられた複数の
   ポートと、 シェルフ上の該周辺機器に対応するポートを別の周辺機
   器に対応するポートに選択的に接続する複数の切換え手
   段を含む共通制御部と、上記共通制御部と上記周辺機器
   シェルフの間のインタフェースとを有し、 該複数の切換え手段の各々を識別する手段と、 上記シェルフのタイプと上記シェルフに関連付けられた
   ポート数とを含む周辺機器シェルフを識別する手段と、 上記切換え手段に接続されるべき各シェルフに関連付け
   られたポートに対し使用することができる切換え手段を
   識別する手段と、 シェルフのポートを切換え手段に動的に指定する手段と
   からなる、集中ネットワーク交換機。
6. 【請求項６】 各ポートグループが周辺機器シェルフに
   関連付けられたグループに割り当てられた複数のポート
   と、 該ポートグループ内のポートを選択的に相互接続する複
   数の切換え手段を含む共通制御部と、周辺機器シェルフ
   を連結するインタフェースと、 少なくとも上記シェルフのタイプと、上記シェルフに関
   連付けられたポート数とによって各周辺機器シェルフを
   識別する手段と、 シェルフのポートを切換え手段に動的に割り当てる手段
   とを更に有する、請求項５記載の交換機。
7. 【請求項７】 前記切換え手段の各々を識別する手段
   と、該切換え手段及び前記周辺機器シェルフの識別子を
   格納する記憶手段と、少なくとも第１のタイプの周辺機
   器シェルフと、第２のタイプの周辺機器シェルフとを含
   み、第１の周辺機器シェルフグループは、第１のシェル
   フグループを形成するよう前記共通制御部と並置され、
   第２の周辺機器シェルフグループは、少なくとも第２の
   シェルフグループを形成するよう該共通シェルフから離
   して置かれ、該第１のシェルフグループは、第１のタイ
   プのインタフェースを介して該共通制御部に接続され、
   該第２のシェルフグループは、第２のタイプのインタフ
   ェースを介して該共通制御部に接続されている、請求項
   ５又は６記載の交換機。
8. 【請求項８】 前記第１のタイプのインタフェースは銅
   のインタフェースであり、前記第２のタイプのインタフ
   ェースは光ファイバーのインタフェースである、請求項
   ５乃至７のうちいずれか１項記載の交換機。
9. 【請求項９】 シェルフのポートを切換え手段に動的に
   割り当てる手段は、シェルフ番号を切換え手段がマップ
   されるべき各周辺機器シェルフに割り当て、上記シェル
   フの識別子と共に上記シェルフ番号を格納する手段と、
   未使用のインタフェースをマップされるべき上記シェル
   フに割り当て、その割り当てを格納する手段と、上記イ
   ンタフェースを切換え手段に接続する手段とからなり、 該未使用のインタフェースをマップされるべき上記シェ
   ルフに割り当てる手段は、マップされるべき上記シェル
   フに関連付けられた上記インタフェースのタイプを識別
   する手段と、マップされるべき上記シェルフの上記シェ
   ルフグループがインタフェースに割り当てられたかどう
   かを判定する手段と、そのインタフェースのポートが利
   用可能な状態のままであるならば、マップされるべき上
   記シェルフを前に割り当てられた上記シェルフグループ
   のインタフェースに割り当て、上記シェルフのシェルフ
   グループがインタフェースに割り当てられていないか、
   又は、上記シェルフグループに前に割り当てられた上記
   インタフェースで利用できるポートがないならば、上記
   シェルフを利用可能なインタフェースに割り当てる手段
   とからなり、 該インタフェースは、該切換え手段に接続された第１の
   インタフェースグループと、該周辺機器シェルフに接続
   された第２のインタフェースグループとからなり、該第
   ２のグループの中のインタフェースは、該第２のグルー
   プの該インタフェースに選択的に接続され、 該第１のタイプの複数のシェルフグループと、該第２の
   タイプの複数のシェルフグループとを更に有する、請求
   項７又は８記載の交換機。
10. 【請求項１０】 周辺機器シェルフに各々が関連付けら
    れたポートグループに割り当てられた複数のポートと、 該ポートグループのポートを選択的に相互接続する複数
    の切換え手段を含む共通制御部と、上記共通制御部と上
    記周辺機器シェルフの間のインタフェースとを含む、請
    求項５乃至９のうちいずれか１項記載の集中ネットワー
    ク交換機において、 少なくとも上記シェルフのタイプと、上記シェルフに関
    連付けられたポート数によって各周辺機器シェルフを識
    別する段階と、 シェルフが集中ネットワークに追加される毎にシェルフ
    のポートを切換え手段に割り当てる段階と、 該切換え手段の各々を識別子で識別する段階と、 該切換え手段の上記識別子と、該周辺機器シェフルの上
    記識別子を格納する段階と、 該集中ネットワーク交換機に少なくとも第１のタイプ及
    び第２のタイプの周辺機器シェルフを設ける段階とから
    なる、上記周辺機器シェルフのポートを選択された切換
    え手段に動的に割り当てる方法。
11. 【請求項１１】 第１のシェルフグループを形成するた
    め第１のグループの周辺機器シェルフを前記共通制御部
    と並置する段階と、 少なくとも第２のシェルフグループを形成するため第２
    のグループの周辺機器シェルフを該共通シェルフから離
    して配置する段階と、 該第１のシェルフグループを第１のタイプのインタフェ
    ースを介して該共通制御部に接続する段階と、 該第２のシェルフグループを第２のタイプのインタフェ
    ースを介して該共通制御部に接続する段階と、 上記第１のタイプのインタフェースとして銅のインタフ
    ェースを設け、該第２のタイプのインタフェースとして
    光ファイバーのインタフェースを設ける段階を更に有す
    る、請求項１０記載の方法。
12. 【請求項１２】 特定のプロセッサに対し識別される場
    所がない数個の場所の中のいずれかにプロセッサを収容
    するシステムバックプレーンに関連付けられその中の一
    つが主プロセッサとして識別される複数のプロセッサ
    と、 上記バックプレーンに接続された各プロセッサを自動的
    に識別する手段を含み、 該自動的な識別手段は、選択されたプロセッサに関連付
    けられそのプロセッサに識別子を与える手段と、該交換
    機内で該資格の識別子を検出する手段と、資格の識別子
    が与えられていない各プロセッサ内で上記主プロセッサ
    の場所を引受けようとする試みを遅延させる手段とを有
    し、上記識別子のあるプロセッサは上記主プロセッサと
    して識別され、残りのプロセッサはそれに関連付けられ
    た遅延に基づいてプロセッサの場所を引受ける、集中ネ
    ットワーク交換機。
13. 【請求項１３】 １台は主プロセッサとして動作する多
    数のプロセッサを有し、該多数のプロセッサを収容する
    多数の場所を備え、特定のプロセッサに専用される場所
    はないバックプレーンを有するシステムにおいて、 該システムは、上記バックプレーン上の上記プロセッサ
    の場所とは無関係に主プロセッサ又は主ではないプロセ
    ッサとして上記バックプレーンに接続された各プロセッ
    サを指定する手段からなり、 該各プロセッサを指定する手段は、選択されたプロセッ
    サに上記選択されたプロセッサを上記主プロセッサとし
    て識別するための資格の識別子を与える手段と、システ
    ムリブート時に該資格の識別子を検出する手段と、該選
    択されたプロセッサ以外の各プロセッサにそのプロセッ
    サがシステムリブート後にシステム機能を実行しようと
    する時間を遅延させる遅延機能を与える手段とからな
    り、上記選択されたプロセッサが上記資格の識別子の検
    出時に上記システムによって上記主プロセッサとして指
    定され、上記別のプロセッサはそのプロセッサに関連付
    けられた上記遅延に基づいてシステム機能を引受ける、
    請求項１２記載の交換機。
14. 【請求項１４】 １台はシステムの主プロセッサとして
    動作し、他のプロセッサは下位レベルのプロセッサとし
    て動作し、特定のプロセッサに専用される場所はなく、
    かつ、単独にシステム機能として割り当てられたプロセ
    ッサのない該多数のプロセッサを収容する多数の場所を
    備えたバックプレーンを有するシステムにおいて、 該システムは、上記システムがリブートされたとき、該
    プロセッサの各々が上記主プロセッサとして認識させる
    ため動作し得る手段と、上記システムがリブートされた
    とき、上記システムによって検出された第１のプロセッ
    サを上記主プロセッサとして指定する手段と、該主プロ
    セッサに資格の識別子を割り当てる手段と、上記システ
    ムがリブートされた後に上記バックプレーン上に置かれ
    た全ての他のプロセッサにシステム機能を実行しようと
    する時間を遅延させる遅延機能を割り当てる手段と、シ
    ステムリブート時に該資格の識別子を検出する手段と共
    に、上記検出された資格の識別子で上記プロッサを上記
    主プロセッサとして指定する手段と、上記主プロセッサ
    以外の各プロセッサが上記プロセッサの遅延機能に対応
    する時間に亘ってシステム機能を取得することを遅延さ
    せる手段よりなる、請求項１２又は１３記載の交換機。