JP3121693B2

JP3121693B2 - Ａｄｍ装置

Info

Publication number: JP3121693B2
Application number: JP04323319A
Authority: JP
Inventors: 健直竹村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-12-02
Filing date: 1992-12-02
Publication date: 2001-01-09
Anticipated expiration: 2016-01-09
Also published as: JPH06177850A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ通信伝送路に設け
られるＡＤＭ（Add/Drop Multiplex）装置に関し、特に
多重化されたディジタル信号に対してチャネル単位でデ
ータ分離及び多重化を行うＡＤＭ装置に関する。

【０００２】従来、ＡＤＭ装置ではチャネル単位でデー
タ分離及び多重化を行うために、ＴＳＡ（Time Slot As
signment）機能及びＴＳＩ（Time Slot Interleave）機
能を必要としている。例えば、同期通信網の一つにメイ
ン信号に合わせてオーバーヘッド信号を伝送できるＳＴ
Ｓ−３フレーム構成を有する北米のＳＯＮＥＴ（Synchr
ous Optical NETwork ）では、伝送されるディジタル信
号に対して任意にデータを挿入（Add ）したり、抽出
（Drop）したりする必要のためである。

【０００３】ここで、ＴＳＡ機能とは入力されたサブ信
号を必要に応じてチャネルデータを入れ替えて出力する
機能であって、例えばデータ分離に使用される。また、
ＴＳＩ機能とは入力されたメイン信号又はサブ信号のい
ずれか一つを適宜選択し、必要に応じてチャネルデータ
を入れ替えて出力する機能であって、例えばデータ多重
化に使用される。

【０００４】

【従来の技術】図１０はＴＳＡ機能をデータ抽出部（Dr
op部）で実現する場合のブロック図を示す。図におい
て、ＴＳＡ機能をデータ抽出部で実現する場合は、入力
メイン信号ＭＩを入力して、データ出力信号ＤＯを出力
する間に分岐して、ＴＳＡスイッチ手段２００を設けて
いた。

【０００５】このＴＳＡスイッチ手段２００はロジック
回路によって構成され、入力メイン信号ＭＩのうち必要
なディジタルデータのみを抽出して、抽出信号ＳＤＯと
して出力する。

【０００６】図１１はＴＳＩ機能をデータ挿入部（Add
部）で実現する場合のブロック図を示す。図において、
ＴＳＩ機能をデータ挿入部（Add 部）で実現する場合
は、入力メイン信号ＭＩを受けるチャネルスイッチ手段
３０１、入力サブ信号ＳＩを受けるチャネルスイッチ手
段３０２及びこれらのチャネルスイッチ手段３０１，３
０２から出力されるディジタルデータを受けてデータを
挿入するデータ挿入手段３０３から構成される。

【０００７】チャネルスイッチ手段３０１はロジック回
路によって構成され、入力メイン信号ＭＩで入力される
チャネルごとのディジタルデータのうち必要なチャネル
のディジタルデータのみを出力する。同様に、チャネル
スイッチ手段３０２はロジック回路によって構成され、
入力サブ信号ＳＩで入力されるチャネルごとのディジタ
ルデータのうち必要なチャネルのディジタルデータのみ
を出力する。また、データ挿入手段３０３は、チャネル
スイッチ手段３０１から出力されるディジタルデータを
軸にして、必要に応じてチャネルスイッチ手段３０２か
ら出力されるディジタルデータを挿入してデータ出力信
号ＤＯとして出力する。

【０００８】

【発明が解決しようとする課題】しかし、従来はＴＳＡ
機能及びＴＳＩ機能を別々のＬＳＩ（Large Scale Inte
gration ）等のロジック回路によって実現していたの
で、全体の回路規模が２倍になっていた。このため、開
発にかかる工数及びコストも２倍以上になるという問題
点があった。

【０００９】本発明はこのような点に鑑みてなされたも
のであり、ＴＳＡ機能及びＴＳＩ機能を一つのＬＳＩ等
のロジック回路で構成して工数及びコストの低減を図っ
たＡＤＭ装置を、提供することを目的とする。

【００１０】

【課題を解決するための手段】図１は上記目的を達成す
る本発明の原理を説明するブロック図である。図におい
て、本発明のＡＤＭ装置のＴＳＡ／ＴＳＩ回路１００は
ＴＳＡ／ＴＳＩ手段１１０とデータ入替手段１２０との
要素から構成される。また、ＴＳＡ／ＴＳＩ手段１１０
は、第１の入力選択手段１１１、第２の入力選択手段１
１２、機能切替手段１１３及び主従選択手段１１４の要
素から構成される。

【００１１】第１の入力選択手段１１１は、入力制御信
号ＬＳに従って入力メイン信号ＭＡ，ＭＢ，・・・，Ｍ
ｎの中から選択メイン信号ＭＯを選択して出力する。第
２の入力選択手段１１２は、入力制御信号ＬＳに従って
入力サブ信号ＳＡ，ＳＢ，・・・，Ｓｎの中から選択サ
ブ信号ＳＯを選択して出力する。機能切替手段１１３
は、ＴＳＡ／ＴＳＩ信号に従ってＴＳＡ機能又はＴＳＩ
機能に切り替える。主従選択手段１１４は、切り替えら
れたＴＳＡ機能又はＴＳＩ機能と選択信号ＭＳとに従っ
て、第１の入力選択手段１１１から出力された選択メイ
ン信号ＭＯ又は第２の入力選択手段１１２から出力され
た選択サブ信号ＳＯのうちの一つの処理信号ＳＳを選択
して出力する。

【００１２】また、データ入替手段１２０は、入替制御
信号ＣＴに従って主従選択手段１１４から出力された処
理信号ＳＳに含まれるチャネルデータをチャネルごとに
入れ替え、所定のビット数だけ遅延させてデータ出力信
号ＤＯとして出力する。

【００１３】

【作用】第１の入力選択手段１１１へ入力された入力メ
イン信号ＭＡ，ＭＢ，・・・，Ｍｎは、入力制御信号Ｌ
Ｓに従って一つの選択メイン信号ＭＯに選択される。同
様に、第２の入力選択手段１１２へ入力された入力サブ
信号ＳＡ，ＳＢ，・・・，Ｓｎは、入力制御信号ＬＳに
従って一つの選択サブ信号ＳＯに選択される。そして、
この一つの選択メイン信号ＭＯ及び選択サブ信号ＳＯ
は、ＴＳＡ／ＴＳＩ信号及び選択信号ＭＳに従って一つ
の処理信号ＳＳに選択される。

【００１４】また、処理信号ＳＳに含まれるチャネルデ
ータは、データ入替手段１２０によって入替制御信号Ｃ
Ｔに従ってチャネルごとに入れ替えられ、所定のビット
数だけ遅延され、データ出力信号ＤＯとして出力され
る。

【００１５】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の原理を説明するブロック図であ
るとともに、第１の実施例を説明する図である。本発明
のＡＤＭ装置のＴＳＡ／ＴＳＩ回路１００は一つのＬＳ
Ｉに構成されるロジック回路であって、ＴＳＡ／ＴＳＩ
手段１１０とデータ入替手段１２０との要素から構成さ
れる。また、ＴＳＡ／ＴＳＩ手段１１０は、入力選択手
段１１１、入力選択手段１１２、機能切替手段１１３及
び主従選択手段１１４の各要素から構成される。

【００１６】入力選択手段１１１は、入力制御信号ＬＳ
に従って入力メイン信号ＭＡ，ＭＢ，・・・，Ｍｎの中
から一つの選択メイン信号ＭＯを選択して出力する。同
様に、入力選択手段１１２は、入力制御信号ＬＳに従っ
て入力サブ信号ＳＡ，ＳＢ，・・・，Ｓｎの中から一つ
の選択サブ信号ＳＯを選択して出力する。この入力選択
手段１１１，１１２によって複数の入力ハイウェイが一
つの入力ハイウェイに選択される。

【００１７】機能切替手段１１３は、ＴＳＡ／ＴＳＩ信
号に従ってＴＳＡ機能又はＴＳＩ機能に切り替える。主
従選択手段１１４は、切り替えられたＴＳＡ機能又はＴ
ＳＩ機能と選択信号ＭＳとに従って選択メイン信号ＭＯ
及び選択サブ信号ＳＯのうちの一つの処理信号ＳＳを選
択して出力する。これらの機能切替手段１１３及び主従
選択手段１１４によって一つの入力ハイウェイに含まれ
るメイン信号及びサブ信号の中から一つの信号が選択さ
れる。なお、ＴＳＡ／ＴＳＩ信号がＴＳＡ機能に切り替
えている場合は強制的に一つの入力ハイウェイに含まれ
るサブ信号のみが選択される。

【００１８】データ入替手段１２０はＡＤＭ装置の全体
を制御するプロセッサから出力される入替制御信号ＣＴ
に従って、主従選択手段１１４から出力された処理信号
ＳＳに含まれるチャネルデータをチャネルごとに入れ替
えた後、所定のビット数（例えば、入替制御信号ＣＴの
線数が３本ならば、３ビット）だけ遅延させてデータ出
力信号ＤＯとして出力する。

【００１９】次に、本発明のＡＤＭ装置のＴＳＡ／ＴＳ
Ｉ回路１００の動作について、図２〜図５のタイムチャ
ートを用いて説明する。図２及び図３は複数の入力ハイ
ウェイでＴＳＡ機能を実現する場合のタイムチャートで
ある。このタイムチャートは１２チャネル分のディジタ
ルデータが４つの入力ハイウェイで入力されるＴＳＡ／
ＴＳＩ回路１００内の各信号を時間の経過とともに変化
する過程を示した図であって、図面上部からクロックＣ
ＬＫ、入力メイン信号ＭＡ，ＭＢ，ＭＣ，ＭＤ、入力サ
ブ信号ＳＡ，ＳＢ，ＳＣ，ＳＤ、入力制御信号ＬＳ０，
ＬＳ１、選択メイン信号ＭＯ及び選択サブ信号ＳＯを図
２に示し、ＴＳＡ／ＴＳＩ信号、選択信号ＭＳ、処理信
号ＳＳ、入替制御信号ＣＴ１，ＣＴ２，ＣＴ３及びデー
タ出力信号ＤＯを図３に示す。なお、図中、「Ｈ」はハ
イレベルの信号レベルを、「Ｌ」はローレベルの信号レ
ベルをそれぞれ示す。

【００２０】図２において、時刻ｔ１１から時刻ｔ１２
の間には最初の１２チャネル分のディジタルデータが４
つハイウェイ、すなわち入力メイン信号ＭＡ，ＭＢ，Ｍ
Ｃ，ＭＤへ入力されている。したがって、一つの入力メ
イン信号には３チャネル分のディジタルデータが入力さ
れている。同様に、入力サブ信号ＳＡ，ＳＢ，ＳＣ，Ｓ
Ｄにも１２チャネル分のディジタルデータが３チャネル
ごとに入力されている。そして、入力制御信号ＬＳ０，
ＬＳ１の信号レベルをビットデータに対応させることに
よって、４つのハイウェイの中から一つのハイウェイが
選択される。具体的には、入力制御信号ＬＳ０がハイレ
ベル〔Ｈ〕であり、入力制御信号ＬＳ１がローレベル
〔Ｌ〕である場合は、図１の入力選択手段１１１によっ
て入力メイン信号ＭＢが選択されて、選択メイン信号Ｍ
Ｏとして出力され、入力選択手段１１２によって入力サ
ブ信号ＳＢが選択されて、選択サブ信号ＳＯとして出力
される。

【００２１】また、時刻ｔ１２から時刻ｔ１３の間には
２番目の１２チャネル分のディジタルデータが入力され
ている。ここで、入力制御信号ＬＳ０がローレベル
〔Ｌ〕であり、入力制御信号ＬＳ１がハイレベル〔Ｈ〕
である場合は、入力選択手段１１１によって入力メイン
信号ＭＣが選択されて、選択メイン信号ＭＯとして出力
され、入力選択手段１１２によって入力サブ信号ＳＣが
選択されて、選択サブ信号ＳＯとして出力される。

【００２２】このため、入力選択手段１１１へ入力され
た入力メイン信号ＭＡ，ＭＢ，ＭＣ，ＭＤは、入力制御
信号ＬＳ０，ＬＳ１に従って一つの選択メイン信号ＭＯ
に選択される。同様に、入力選択手段１１２へ入力され
た入力サブ信号ＳＡ，ＳＢ，ＳＣ，ＳＤは、入力制御信
号ＬＳ０，ＬＳ１に従って一つの選択サブ信号ＳＯに選
択される。

【００２３】図３において、ＴＳＡ／ＴＳＩ信号はＴＳ
Ａ機能を選択する場合はローレベル〔Ｌ〕と、ＴＳＩ機
能を選択する場合はハイレベル〔Ｈ〕と定義すれば、Ｔ
ＳＡ機能を実現するには常にローレベル〔Ｌ〕になる。
選択信号ＭＳはＴＳＡ／ＴＳＩ信号によって強制的にロ
ーレベル〔Ｌ〕に設定される。

【００２４】上記ＴＳＡ／ＴＳＩ信号及び選択信号ＭＳ
を受けて、図１の主従選択手段１１４は選択メイン信号
ＭＯ及び選択サブ信号ＳＯの中から選択サブ信号ＳＯを
選択して、処理信号ＳＳとして出力する。

【００２５】そして、クロックＣＬＫの３パルスの間に
入力される入替制御信号ＣＴ１，ＣＴ２，ＣＴ３によっ
て処理信号ＳＳのディジタルデータが入れ替えられて、
データ出力信号ＤＯとして出力される。すなわち、３パ
ルスの間に入力される３チャネルのディジタルデータの
順に対応して入替制御信号ＣＴ１，ＣＴ２，ＣＴ３がハ
イレベル〔Ｈ〕になるときの順位で処理信号ＳＳのディ
ジタルデータが入れ替えられる。

【００２６】具体的には、時刻ｔ１１から時刻ｔ１２に
入力されるクロックＣＬＫの順に入替制御信号がハイレ
ベル〔Ｈ〕になるのは、入替制御信号ＣＴ１がクロック
ＣＬＫの１番目のパルス、入替制御信号ＣＴ２がクロッ
クＣＬＫの３番目のパルス，入替制御信号ＣＴ３がクロ
ックＣＬＫの２番目のパルスであるから、処理信号ＳＳ
として入力されるチャネルデータCH4S1,CH5S1,CH6S1 は
２番目と３番目のデータがデータ入替手段１２０によっ
て入れ替えられ、チャネルデータCH4S1,CH6S1,CH5S1 の
順にデータ出力信号ＤＯとして時刻ｔ１２から時刻ｔ１
３に３パルスだけ遅れて出力される。

【００２７】したがって、この一つの選択メイン信号Ｍ
Ｏ及び選択サブ信号ＳＯはＴＳＡ／ＴＳＩ信号及び選択
信号ＭＳに従って一つの処理信号ＳＳに選択され、処理
信号ＳＳに含まれるチャネルデータはデータ入替手段１
２０によって入替制御信号ＣＴに従ってチャネルごとに
入れ替えられ、所定のビット数だけ遅延され、データ出
力信号ＤＯとして出力される。

【００２８】次に、本発明のＴＳＡ／ＴＳＩ回路１００
を複数の入力ハイウェイでＴＳＩ機能を実現する場合に
ついて説明する。図４及び図５は複数の入力ハイウェイ
でＴＳＩ機能を実現する場合のタイムチャートである。
このタイムチャートは１２チャネル分のディジタルデー
タが４つの入力ハイウェイで入力されるＴＳＡ／ＴＳＩ
回路１００内の各信号を時間の経過とともに変化する過
程を示した図であって、図面上部からクロックＣＬＫ、
入力メイン信号ＭＡ，ＭＢ，ＭＣ，ＭＤ、入力サブ信号
ＳＡ，ＳＢ，ＳＣ，ＳＤ、入力制御信号ＬＳ０，ＬＳ
１、選択メイン信号ＭＯ及び選択サブ信号ＳＯを図４に
示し、ＴＳＡ／ＴＳＩ信号、選択信号ＭＳ、処理信号Ｓ
Ｓ、入替制御信号ＣＴ１，ＣＴ２，ＣＴ３及びデータ出
力信号ＤＯを図５に示す。なお、図中、「Ｈ」はハイレ
ベルの信号レベルを、「Ｌ」はローレベルの信号レベル
をそれぞれ示す。

【００２９】ここで、図４は図２と同一であるので説明
を省略し、図５について説明する。図５において、ＴＳ
Ａ／ＴＳＩ信号は図３の説明と同様にＴＳＡ機能を選択
する場合はローレベル〔Ｌ〕と、ＴＳＩ機能を選択する
場合はハイレベル〔Ｈ〕と定義すれば、ＴＳＩ機能を実
現するには常にハイレベル〔Ｈ〕になる。

【００３０】上記ＴＳＡ／ＴＳＩ信号及び選択信号ＭＳ
を受けて、図１の主従選択手段１１４は選択メイン信号
ＭＯ及び選択サブ信号ＳＯの中から一つを選択して、処
理信号ＳＳとして出力する。すなわち、選択信号ＭＳが
ハイレベル〔Ｈ〕である間は選択メイン信号ＭＯを処理
信号ＳＳとして出力し、選択信号ＭＳがローレベル
〔Ｌ〕である間は選択サブ信号ＳＯを処理信号ＳＳとし
て出力する。具体的には、時刻ｔ１１から時刻ｔ１２の
間では１番目のクロックＣＬＫのときは選択信号ＭＳが
ハイレベル〔Ｈ〕なので、選択メイン信号ＭＯのチャネ
ルデータCH4M1 を処理信号ＳＳとして出力する。また、
２番目及び３番目のクロックＣＬＫのときは選択信号Ｍ
Ｓがローレベル〔Ｌ〕なので、選択サブ信号ＳＯのチャ
ネルデータCH5S1,CH6S1 を処理信号ＳＳとして出力す
る。

【００３１】そして、クロックＣＬＫの３パルスの間に
入力される入替制御信号ＣＴ１，ＣＴ２，ＣＴ３によっ
て処理信号ＳＳのディジタルデータが入れ替えられて、
データ出力信号ＤＯとして出力される。すなわち、３パ
ルスの間に入力される３チャネルのディジタルデータの
順に対応して入替制御信号ＣＴ１，ＣＴ２，ＣＴ３がハ
イレベル〔Ｈ〕になるときの順位で処理信号ＳＳのディ
ジタルデータが入れ替えられる。

【００３２】具体的には、時刻ｔ１１から時刻ｔ１２に
入力されるクロックＣＬＫの順に入替制御信号がハイレ
ベル〔Ｈ〕になるのは、入替制御信号ＣＴ１がクロック
ＣＬＫの１番目のパルス、入替制御信号ＣＴ２がクロッ
クＣＬＫの３番目のパルス，入替制御信号ＣＴ３がクロ
ックＣＬＫの２番目のパルスであるから、処理信号ＳＳ
として入力されるチャネルデータCH4M1,CH5S1,CH6S1 は
２番目と３番目のデータがデータ入替手段１２０によっ
て入れ替えられ、チャネルデータCH4M1,CH6S1,CH5S1 の
順にデータ出力信号ＤＯとして時刻ｔ１２から時刻ｔ１
３に３パルスだけ遅れて出力される。

【００３３】したがって、一つのＬＳＩ等のロジック回
路で構成されたＴＳＡ／ＴＳＩ回路１００を、ＴＳＡ／
ＴＳＩ信号に応じてＴＳＡ機能又はＴＳＩ機能のいずれ
をも実現することができる。このため、ＴＳＡ／ＴＳＩ
回路１００をデータ挿入部又はデータ抽出部等に適用す
ることによって、ＡＤＭ装置の開発にかかる工数及びコ
ストを低く抑えることができる。

【００３４】また、入力サブ信号ＳＡ，ＳＢ，・・・，
Ｓｎを入力する端子と、データ出力信号ＤＯを出力する
端子とを共用することによって、コストを低く抑えるこ
とができる。

【００３５】図６は本発明の第２の実施例を示すブロッ
ク図である。図１と異なる点は、ＴＳＡ／ＴＳＩ手段１
１０に代えて、ＴＳＡ／ＴＳＩ手段１１０ａをＴＳＡ／
ＴＳＩ回路１００に構成したことである。このＴＳＡ／
ＴＳＩ手段１１０ａは、入力選択手段１１１ａ、機能切
替手段１１３及び主従選択手段１１４ａの各要素から構
成される。

【００３６】機能切替手段１１３は、ＴＳＡ／ＴＳＩ信
号に従ってＴＳＡ機能又はＴＳＩ機能に切り替える。主
従選択手段１１４ａは、切り替えられたＴＳＡ機能又は
ＴＳＩ機能と選択信号ＭＳとに従って、入力メイン信号
ＭＡ，ＭＢ，・・・，Ｍｎ又は入力サブ信号ＳＡ，Ｓ
Ｂ，・・・，Ｓｎの中から一つのデータ入力信号ＤＡ，
ＤＢ，・・・，Ｄｎを選択して出力する。例えば、選択
信号ＭＳがハイレベル〔Ｈ〕である間は入力メイン信号
ＭＡ，ＭＢ，・・・，Ｍｎをデータ入力信号ＤＡ，Ｄ
Ｂ，・・・，Ｄｎとして出力し、選択信号ＭＳがローレ
ベル〔Ｌ〕である間は入力サブ信号ＳＡ，ＳＢ，・・
・，Ｓｎをデータ入力信号ＤＡ，ＤＢ，・・・，Ｄｎと
して出力する。

【００３７】これらの機能切替手段１１３及び主従選択
手段１１４ａによって入力ハイウェイに含まれるメイン
信号及びサブ信号の中から一つ系の信号が選択される。
なお、ＴＳＡ／ＴＳＩ信号がＴＳＡ機能に切り替えてい
る場合は強制的に一つの入力ハイウェイに含まれるサブ
信号のみが選択される。

【００３８】入力選択手段１１１ａは入力制御信号ＬＳ
に従ってデータ入力信号ＤＡ，ＤＢ，・・・，Ｄｎの中
から一つの処理信号ＳＳを選択して出力する。この入力
選択手段１１１ａによって複数の入力ハイウェイが一つ
の入力ハイウェイに選択される。

【００３９】このように入力選択手段と主従選択手段と
の順番を入れ替えても、同様に一つのＬＳＩ等のロジッ
ク回路で構成されたＴＳＡ／ＴＳＩ回路１００を、ＴＳ
Ａ／ＴＳＩ信号に応じてＴＳＡ機能又はＴＳＩ機能のい
ずれをも実現することができる。

【００４０】図７は本発明の第３の実施例を示すブロッ
ク図である。図１と異なる点は、入力を入力メイン信号
ＭＩ及び入力サブ信号ＳＩの１ハイウェイとするために
ＴＳＡ／ＴＳＩ手段１１０がなり、主従選択手段１１４
が選択メイン信号ＭＯ及び選択サブ信号ＳＯの代わりに
上記入力メイン信号ＭＩ及び入力サブ信号ＳＩを入力し
たことである。なお、他は同一であるので、説明を省略
する。

【００４１】次に、上記図７の構成における本発明のＡ
ＤＭ装置のＴＳＡ／ＴＳＩ回路１００の動作について、
図８，図９のタイムチャートを用いて説明する。図８は
１入力ハイウェイでＴＳＡ機能を実現する場合のタイム
チャートである。このタイムチャートは４チャネル分の
ディジタルデータが１つの入力ハイウェイで入力される
ＴＳＡ／ＴＳＩ回路１００内の各信号を時間の経過とと
もに変化する過程を示した図であって、図面上部からク
ロックＣＬＫ、入力メイン信号ＭＩ、入力サブ信号Ｓ
Ｉ、ＴＳＡ／ＴＳＩ信号、選択信号ＭＳ、処理信号Ｓ
Ｓ、入替制御信号ＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４及び
データ出力信号ＤＯを示す。なお、図中、「Ｈ」はハイ
レベルの信号レベルを、「Ｌ」はローレベルの信号レベ
ルをそれぞれ示す。

【００４２】図において、時刻ｔ３１から時刻ｔ３３の
間には最初の４チャネル分のディジタルデータが入力さ
れている。すなわち、クロックＣＬＫのパルスが立ち上
がるごとに、入力メイン信号ＭＩとしてチャネルデータ
M1,M2,M3,M4 が入力され、入力サブ信号ＳＩとしてチャ
ネルデータS1,S2,S3,S4 が入力されている。ＴＳＡ／Ｔ
ＳＩ信号はＴＳＡ機能を選択する場合はローレベル
〔Ｌ〕と、ＴＳＩ機能を選択する場合はハイレベル
〔Ｈ〕と定義すれば、ＴＳＡ機能を実現するには常にロ
ーレベル〔Ｌ〕になる。また、選択信号ＭＳはＴＳＡ／
ＴＳＩ信号によって強制的にローレベル〔Ｌ〕に設定さ
れる。

【００４３】上記ＴＳＡ／ＴＳＩ信号及び選択信号ＭＳ
を受けて、図７の主従選択手段１１４は入力メイン信号
ＭＩ及び入力サブ信号ＳＩの中から入力サブ信号ＳＩを
選択して、処理信号ＳＳとして出力する。

【００４４】そして、クロックＣＬＫの４クロックの間
に入力される入替制御信号ＣＴ１，ＣＴ２，ＣＴ３，Ｃ
Ｔ４によって処理信号ＳＳのディジタルデータが入れ替
えられて、データ出力信号ＤＯとして出力される。すな
わち、４クロックの間に入力される４チャネルのディジ
タルデータの順に対応して入替制御信号ＣＴ１，ＣＴ
２，ＣＴ３，ＣＴ４がハイレベル〔Ｈ〕になるときの順
位で処理信号ＳＳのディジタルデータが入れ替えられ
る。

【００４５】具体的には、時刻ｔ３１から時刻ｔ３２に
入力されるクロックＣＬＫの順に入替制御信号がハイレ
ベル〔Ｈ〕になるのは、入替制御信号ＣＴ１がクロック
ＣＬＫの３番目のパルス、入替制御信号ＣＴ２がクロッ
クＣＬＫの２番目のパルス、入替制御信号ＣＴ３がクロ
ックＣＬＫの４番目のパルス、入替制御信号ＣＴ３がク
ロックＣＬＫの１番目のパルスであるから、処理信号Ｓ
Ｓとして入力されるチャネルデータS1,S2,S3,S4 は上記
入替制御信号に従ってデータ入替手段１２０によって入
れ替えられ、チャネルデータS3,S2,S4,S1 の順にデータ
出力信号ＤＯとして時刻ｔ３２から時刻ｔ３３に４クロ
ックだけ遅れて出力される。

【００４６】次に、図７のＴＳＡ／ＴＳＩ回路１００を
１入力ハイウェイでＴＳＩ機能を実現する場合について
説明する。図９は１入力ハイウェイでＴＳＩ機能を実現
する場合のタイムチャートである。なお、図８と同一の
要素は同一番号で示し、説明を省略する。

【００４７】図において、ＴＳＡ／ＴＳＩ信号及び選択
信号ＭＳを受けて、図７の主従選択手段１１４は入力メ
イン信号ＭＩ及び入力サブ信号ＳＩの中から一つを選択
して、処理信号ＳＳとして出力する。すなわち、選択信
号ＭＳがハイレベル〔Ｈ〕である間は入力メイン信号Ｍ
Ｉを処理信号ＳＳとして出力し、選択信号ＭＳがローレ
ベル〔Ｌ〕である間は入力サブ信号ＳＩを処理信号ＳＳ
として出力する。具体的には、時刻ｔ４１から時刻ｔ４
２の間ではクロックＣＬＫの１番目と４番目のパルスの
ときは選択信号ＭＳがハイレベル〔Ｈ〕なので、入力メ
イン信号ＭＩのチャネルデータM1,M4 を処理信号ＳＳと
して出力する。また、クロックＣＬＫの２番目と３番目
のパルスときは選択信号ＭＳがローレベル〔Ｌ〕なの
で、入力サブ信号ＳＩのチャネルデータS2,S3 を処理信
号ＳＳとして出力する。

【００４８】そして、クロックＣＬＫの４クロックの間
に入力される入替制御信号ＣＴ１，ＣＴ２，ＣＴ３，Ｃ
Ｔ４によって処理信号ＳＳのディジタルデータが入れ替
えられて、データ出力信号ＤＯとして出力される。すな
わち、４クロックの間に入力される４チャネルのディジ
タルデータの順に対応して入替制御信号ＣＴ１，ＣＴ
２，ＣＴ３，ＣＴ４がハイレベル〔Ｈ〕になるときの順
位で処理信号ＳＳのディジタルデータが入れ替えられ
る。

【００４９】具体的には、時刻ｔ４１から時刻ｔ４２に
入力されるクロックＣＬＫの順に入替制御信号がハイレ
ベル〔Ｈ〕になるのは、入替制御信号ＣＴ１がクロック
ＣＬＫの３番目のパルス、入替制御信号ＣＴ２がクロッ
クＣＬＫの２番目のパルス、入替制御信号ＣＴ３がクロ
ックＣＬＫの４番目のパルス、入替制御信号ＣＴ３がク
ロックＣＬＫの１番目のパルスであるから、処理信号Ｓ
Ｓとして入力されるチャネルデータS1,S2,S3,S4 は上記
入替制御信号に従ってデータ入替手段１２０によって入
れ替えられ、チャネルデータS3,S2,S4,S1 の順にデータ
出力信号ＤＯとして時刻ｔ４２から時刻ｔ４３に４クロ
ックだけ遅れて出力される。

【００５０】したがって、入力メイン信号ＭＩ及び入力
サブ信号ＳＩはＴＳＡ／ＴＳＩ信号及び選択信号ＭＳに
従って一つの処理信号ＳＳに選択され、処理信号ＳＳに
含まれるチャネルデータはデータ入替手段１２０によっ
て入替制御信号ＣＴに従ってチャネルごとに入れ替えら
れ、所定のビット数だけ遅延され、データ出力信号ＤＯ
として出力される。

【００５１】これによって、図７の各要素で構成された
ＴＳＡ／ＴＳＩ回路１００をデータ挿入部又はデータ抽
出部等に適用して、ＡＤＭ装置の開発にかかる工数及び
コストをより低く抑えることができる。

【００５２】上記の説明では、ＡＤＭ装置の全体を制御
するプロセッサから出力される信号を入替制御信号ＣＴ
として処理するように構成したが、オペレータが任意に
操作できるマニュアルスイッチ等から出力される信号を
入替制御信号ＣＴとして処理するように構成することも
できる。

【００５３】また、データ入替手段１２０は入替制御信
号ＣＴの線数に対応するビット数だけ遅延させてデータ
出力信号ＤＯとして出力するように構成したが、設計す
るＡＤＭ装置に応じて他の任意のビット数だけ遅延させ
てデータ出力信号ＤＯとして出力するように構成するこ
ともできる。

【００５４】

【発明の効果】以上説明したように本発明では、第１の
入力選択手段へ入力された複数の入力メイン信号が入力
制御信号に従って一つの選択メイン信号に選択され、第
２の入力選択手段へ入力された複数の入力サブ信号が上
記入力制御信号に従って一つの選択サブ信号に選択さ
れ、ＴＳＡ／ＴＳＩ信号及び選択信号に従って主従選択
手段により一つの処理信号に選択され、入替制御信号に
従ってデータ入替手段によりチャネルごとに入れ替えら
れ、所定のビット数だけ遅延してデータ出力信号として
出力されるように構成したので、ＴＳＡ／ＴＳＩ回路を
データ挿入部又はデータ抽出部等に適用することによっ
て、ＡＤＭ装置の開発にかかる工数及びコストを低く抑
えることができる。

【図面の簡単な説明】

【図１】本発明の原理を説明するブロック図である。

【図２】複数の入力ハイウェイでＴＳＡ機能を実現する
場合のタイムチャートである。

【図３】複数の入力ハイウェイでＴＳＡ機能を実現する
場合のタイムチャートである。

【図４】複数の入力ハイウェイでＴＳＩ機能を実現する
場合のタイムチャートである。

【図５】複数の入力ハイウェイでＴＳＩ機能を実現する
場合のタイムチャートである。

【図６】本発明の第２の実施例を示すブロック図であ
る。

【図７】本発明の第３の実施例を示すブロック図であ
る。

【図８】１入力ハイウェイでＴＳＡ機能を実現する場合
のタイムチャートである。

【図９】１入力ハイウェイでＴＳＩ機能を実現する場合
のタイムチャートである。

【図１０】ＴＳＡ機能をデータ抽出部で実現する場合の
ブロック図である。

【図１１】ＴＳＩ機能をデータ挿入部で実現する場合の
ブロック図である。

【符号の説明】

１００ＴＳＡ／ＴＳＩ回路１１０ＴＳＡ／ＴＳＩ手段１１１第１の入力選択手段１１２第２の入力選択手段１１３機能切替手段１１４主従選択手段１２０データ入替手段

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04J 3/00 - 3/26 H04L 12/42 - 12/437

Claims

(57)【特許請求の範囲】

【請求項１】多重化されたディジタル信号に対して、
チャネル単位でデータ分離及び多重化を行うＡＤＭ（Ad
d/Drop Multiplex）装置において、少なくとも一つの入力メイン信号（ＭＡ，ＭＢ，・・
・，Ｍｎ）を受けて、入力制御信号（ＬＳ）に従って前
記入力メイン信号（ＭＡ，ＭＢ，・・・，Ｍｎ）の中か
ら選択メイン信号（ＭＯ）を選択する第１の入力選択手
段（１１１）と、前記入力メイン信号に対応する少なく
とも一つの入力サブ信号（ＳＡ，ＳＢ，・・・，Ｓｎ）
を受けて前記入力制御信号（ＬＳ）に従って前記入力サ
ブ信号（ＳＡ，ＳＢ，・・・，Ｓｎ）の中から選択サブ
信号（ＳＯ）を選択する第２の入力選択手段（１１２）
と、ＴＳＡ（Time Slot Assignment）／ＴＳＩ（Time S
lotInterleave）信号に従ってＴＳＡ機能又はＴＳＩ機
能に切り替える機能切替手段（１１３）と、前記切り替
えられたＴＳＡ機能又はＴＳＩ機能と選択信号（ＭＳ）
とに従って前記選択メイン信号（ＭＯ）及び前記選択サ
ブ信号（ＳＯ）のうちの一つの処理信号（ＳＳ）を選択
する主従選択手段（１１４）と、を備えた第１のＴＳＡ
／ＴＳＩ手段（１１０）と、入替制御信号（ＣＴ）に従って前記処理信号（ＳＳ）に
含まれるチャネルデータをチャネルごとに入れ替え、所
定のビット数だけ遅延させてデータ出力信号（ＤＯ）と
して出力するデータ入替手段（１２０）と、を備えたＴＳＡ／ＴＳＩ回路（１００）を有することを
特徴とするＡＤＭ装置。
【請求項２】前記第１のＴＳＡ／ＴＳＩ手段（１１
０）に代えて、少なくとも一つの入力メイン信号（Ｍ
Ａ，ＭＢ，・・・，Ｍｎ）及び前記入力メイン信号に対
応する入力サブ信号（ＳＡ，ＳＢ，・・・，Ｓｎ）を受
けて、ＴＳＡ（Time Slot Assignment）／ＴＳＩ（Time
Slot Interleave）信号に従ってＴＳＡ機能又はＴＳＩ
機能に切り替える機能切替手段（１１３）と、前記切り
替えられたＴＳＡ機能又はＴＳＩ機能と選択信号（Ｍ
Ｓ）とに従って前記入力メイン信号（ＭＡ，ＭＢ，・・
・，Ｍｎ）又は入力サブ信号（ＳＡ，ＳＢ，・・・，Ｓ
ｎ）のうちの一つの入力データ信号（ＤＡ，ＤＢ，・・
・，Ｄｎ）を選択する主従選択手段（１１４ａ）と、入
力制御信号（ＬＳ）に従って前記入力データ信号（Ｄ
Ａ，ＤＢ，・・・，Ｄｎ）の中から一つの処理信号（Ｓ
Ｓ）を選択する入力選択手段（１１１ａ）と、を備えた
第２のＴＳＡ／ＴＳＩ手段（１１０ａ）を有することを
特徴とする請求項１記載のＡＤＭ装置。
【請求項３】前記ＴＳＡ／ＴＳＩ回路（１００）は、
一つのＬＳＩ（Large Scale Integration ）で構成した
ことを特徴とする請求項１又は請求項２記載のＡＤＭ装
置。
【請求項４】前記ＴＳＡ／ＴＳＩ回路（１００）は、
入力する前記入力サブ信号（ＳＡ，ＳＢ，・・・，Ｓ
ｎ）と出力する前記データ出力信号（ＤＯ）とを一つの
入出力端子で共用するように構成したことを特徴とする
請求項１又は請求項２記載のＡＤＭ装置。
【請求項５】前記データ入替手段（１２０）は、所定
のビット数を前記入替制御信号（ＣＴ）の線数で構成し
たことを特徴とする請求項１又は請求項２記載のＡＤＭ
装置。
【請求項６】前記データ入替手段（１２０）に入力さ
れる前記入替制御信号（ＣＴ）は、プロセッサ又はマニ
ュアルスイッチ等から出力される信号であるように構成
したことを特徴とする請求項１又は請求項２記載のＡＤ
Ｍ装置。