JP3110104B2 - 交換機 - Google Patents
交換機Info
- Publication number
- JP3110104B2 JP3110104B2 JP25909691A JP25909691A JP3110104B2 JP 3110104 B2 JP3110104 B2 JP 3110104B2 JP 25909691 A JP25909691 A JP 25909691A JP 25909691 A JP25909691 A JP 25909691A JP 3110104 B2 JP3110104 B2 JP 3110104B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- conversion interface
- converter
- optical
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
- H04L2012/5605—Fibre
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は交換機、特にＮ本の出線
とＮ本の入線とを具備し、該入線からのＡＴＭ（Asynch
ronous Transfer Mode）セルを電気的に交換処理して所
定の出線に出力する自己ルーティングモジュール構成の
ＡＴＭスイッチを複数段縦属接続してなる交換機に関す
る。
とＮ本の入線とを具備し、該入線からのＡＴＭ（Asynch
ronous Transfer Mode）セルを電気的に交換処理して所
定の出線に出力する自己ルーティングモジュール構成の
ＡＴＭスイッチを複数段縦属接続してなる交換機に関す
る。
【０００２】上記自己ルーティングモジュール（以下、
ＳＲＭ（Self Routing Module ）とも称す）構成のＡＴ
Ｍスイッチは、その入線より入力されたＡＴＭセルを自
律的に方路決めし、所定の出線に出力するものであり、
通常はそのようなＡＴＭスイッチを複数段縦属接続して
なるＭＳＳＲ（Multi-Stage Self Routing）スイッチに
よって交換機を構成する。このようなＡＴＭスイッチに
よる交換機は、例えば画像データ等の大量データを高速
に交換処理できるものとして実用化されつつある。
ＳＲＭ（Self Routing Module ）とも称す）構成のＡＴ
Ｍスイッチは、その入線より入力されたＡＴＭセルを自
律的に方路決めし、所定の出線に出力するものであり、
通常はそのようなＡＴＭスイッチを複数段縦属接続して
なるＭＳＳＲ（Multi-Stage Self Routing）スイッチに
よって交換機を構成する。このようなＡＴＭスイッチに
よる交換機は、例えば画像データ等の大量データを高速
に交換処理できるものとして実用化されつつある。
【０００３】
【従来の技術】図９はＡＴＭセルを交換処理する交換機
の従来例を示す図である。本図では一例として、自己ル
ーティングモジュール（ＳＲＭ）構成のＡＴＭスイッチ
１１を３段縦属接続してＭＳＳＲスイッチ１０を構成し
た場合を示している。各段のＡＴＭスイッチ１１は４本
の出線１２と４本の入線１３とを具備し、いわゆる４×
４ＳＲＭを形成している。
の従来例を示す図である。本図では一例として、自己ル
ーティングモジュール（ＳＲＭ）構成のＡＴＭスイッチ
１１を３段縦属接続してＭＳＳＲスイッチ１０を構成し
た場合を示している。各段のＡＴＭスイッチ１１は４本
の出線１２と４本の入線１３とを具備し、いわゆる４×
４ＳＲＭを形成している。
【０００４】ＭＳＳＲスイッチ１０はＣＰＲ（Call Pro
cessor）１４によって呼処理、障害監視、保守等がなさ
れ、このＭＳＳＲスイッチ１０とＣＰＲ１４とによって
交換機の中核が構成される。この交換機は、他の交換機
と接続し、あるいは、配下の各加入者端末１９と、対応
する加入者回路（ＬＣ（Line Circuit））１８を介して
接続する。
cessor）１４によって呼処理、障害監視、保守等がなさ
れ、このＭＳＳＲスイッチ１０とＣＰＲ１４とによって
交換機の中核が構成される。この交換機は、他の交換機
と接続し、あるいは、配下の各加入者端末１９と、対応
する加入者回路（ＬＣ（Line Circuit））１８を介して
接続する。
【０００５】本発明は主として出線１２および入線１３
の部分に関連するものであり、従来は前段のＡＴＭスイ
ッチ１１で、例えば１．２Gbpsあるいは２．４Gbpsとい
う高いビットレートで交換されたＡＴＭセル（データ）
が、主として同軸ケーブルからなる出線１２および入線
１３を通して、次段のＡＴＭスイッチ１１に次々と転送
される。
の部分に関連するものであり、従来は前段のＡＴＭスイ
ッチ１１で、例えば１．２Gbpsあるいは２．４Gbpsとい
う高いビットレートで交換されたＡＴＭセル（データ）
が、主として同軸ケーブルからなる出線１２および入線
１３を通して、次段のＡＴＭスイッチ１１に次々と転送
される。
【０００６】図１０は４×４ＳＲＭの原理構成を示す図
であり、上述した４×４ＳＲＭ構成のＡＴＭスイッチ１
１を単純に表したものである。本図において、入線１３
および出線１２はマトリクス配線され、これらの各交点
（図中○印で示す）のいずれかを経由して、入線→出線
という交換ルートが形成される。どの交点が導通するか
は、ＡＴＭセルの制御情報（ヘッダ）によって自律的に
定まる。
であり、上述した４×４ＳＲＭ構成のＡＴＭスイッチ１
１を単純に表したものである。本図において、入線１３
および出線１２はマトリクス配線され、これらの各交点
（図中○印で示す）のいずれかを経由して、入線→出線
という交換ルートが形成される。どの交点が導通するか
は、ＡＴＭセルの制御情報（ヘッダ）によって自律的に
定まる。
【０００７】ＳＲＭは４×４構成に限らず、Ｎ本の出線
１２とＮ本の入線１３とによってＮ×Ｎ（Ｎは２以上の
整数）ＳＲＭも実現できる。なお、交換機は一般に完全
二重化冗長構成をとり、現用系と予備系とが構築される
が、簡略化のため、一方の系のみを示す（以下、同
様）。ところで、交換機には一般に増設という要請がし
ばしば生ずる。いわゆる回線の容量不足に対処するため
である。この増設に当っては通常、Ｎ×Ｎ構成のＳＲＭ
におけるＮを増加させるということが行われる。例え
ば、４×４構成のＳＲＭを８×８構成のＳＲＭに増設
し、あるいは１６×１６ＳＲＭ、６４×６４ＳＲＭとい
うように増設する。この様子を図に示すと、次のとおり
である。
１２とＮ本の入線１３とによってＮ×Ｎ（Ｎは２以上の
整数）ＳＲＭも実現できる。なお、交換機は一般に完全
二重化冗長構成をとり、現用系と予備系とが構築される
が、簡略化のため、一方の系のみを示す（以下、同
様）。ところで、交換機には一般に増設という要請がし
ばしば生ずる。いわゆる回線の容量不足に対処するため
である。この増設に当っては通常、Ｎ×Ｎ構成のＳＲＭ
におけるＮを増加させるということが行われる。例え
ば、４×４構成のＳＲＭを８×８構成のＳＲＭに増設
し、あるいは１６×１６ＳＲＭ、６４×６４ＳＲＭとい
うように増設する。この様子を図に示すと、次のとおり
である。
【０００８】図１１は８×８ＳＲＭ構成で増設した例を
示す図、図１２は１６×１６ＳＲＭ構成で増設した例を
示す図、図１３は６４×６４ＳＲＭ構成で増設した例を
示す図である。ただし、ＣＰＲ１４や、交換機外の加入
者回路１８および加入者端末１９については記載を省略
している。図１１，１２および１３から明らかなよう
に、スイッチ規模を拡大して行くと、各段間に布線され
る同軸ケーブルは膨大なものとなる。
示す図、図１２は１６×１６ＳＲＭ構成で増設した例を
示す図、図１３は６４×６４ＳＲＭ構成で増設した例を
示す図である。ただし、ＣＰＲ１４や、交換機外の加入
者回路１８および加入者端末１９については記載を省略
している。図１１，１２および１３から明らかなよう
に、スイッチ規模を拡大して行くと、各段間に布線され
る同軸ケーブルは膨大なものとなる。
【０００９】
【発明が解決しようとする課題】膨大な同軸ケーブルを
各ＡＴＭスイッチ１１間に接続するためには、段間のＡ
ＴＭスイッチ相互間にある程度のスペースをとりながら
各ＡＴＭスイッチ盤を架に搭載しなければならないが、
このようにして大量の同軸ケーブルを架に沿って引きま
わすと、最長の同軸ケーブルでは例えば１００ｍもの長
さに及んでしまう。
各ＡＴＭスイッチ１１間に接続するためには、段間のＡ
ＴＭスイッチ相互間にある程度のスペースをとりながら
各ＡＴＭスイッチ盤を架に搭載しなければならないが、
このようにして大量の同軸ケーブルを架に沿って引きま
わすと、最長の同軸ケーブルでは例えば１００ｍもの長
さに及んでしまう。
【００１０】ところで、これら同軸ケーブルには例えば
１．２Gbpsというような高速の電気信号が転送されるた
め、その長さが１００ｍにも及ぶと、漂遊容量等に起因
する信号の遅延が無視し得なくなり、データエラーが発
生するおそれを生じてくる。その対策として、１ハイウ
エイ当りの同軸ケーブルを例えば１２０本並列に束ね、
各同軸ケーブルに転送される電気信号のビットレートを
等価的に１／１２０（１０Mbps）に落す、という手法も
考えられる。しかしながらそうなると、交換機内の各架
はおびただしい数の同軸ケーブルで埋めつくされ、とて
も実用にはならない。
１．２Gbpsというような高速の電気信号が転送されるた
め、その長さが１００ｍにも及ぶと、漂遊容量等に起因
する信号の遅延が無視し得なくなり、データエラーが発
生するおそれを生じてくる。その対策として、１ハイウ
エイ当りの同軸ケーブルを例えば１２０本並列に束ね、
各同軸ケーブルに転送される電気信号のビットレートを
等価的に１／１２０（１０Mbps）に落す、という手法も
考えられる。しかしながらそうなると、交換機内の各架
はおびただしい数の同軸ケーブルで埋めつくされ、とて
も実用にはならない。
【００１１】したがって本発明は上記問題点に鑑み、Ａ
ＴＭスイッチの増設によって各ＡＴＭスイッチの段間に
布線される信号線（入線、出線）の長さが長くなっても
データエラーを生じさせることのない交換機を提供する
ことを目的とするものである。
ＴＭスイッチの増設によって各ＡＴＭスイッチの段間に
布線される信号線（入線、出線）の長さが長くなっても
データエラーを生じさせることのない交換機を提供する
ことを目的とするものである。
【００１２】
【課題を解決するための手段】図１は本発明の原理構成
を表す図である。本図において、参照番号２２，２３お
よび２４を付した構成要素が新たな構成要素であり、そ
れぞれ、出側変換インタフェース、入側変換インタフェ
ースおよび光ケーブルである。すなわち、隣接するＡＴ
Ｍスイッチ１１の間を接続するための出側変換インタフ
ェース２２および入側変換インタフェース２３を各ＡＴ
Ｍスイッチ１１の出側および入側にそれぞれ設ける。そ
して、出側インタフェース２２と、これに対向する入側
変換インタフェース２３との間を光ケーブル２４で接続
することによって交換機を構成する。
を表す図である。本図において、参照番号２２，２３お
よび２４を付した構成要素が新たな構成要素であり、そ
れぞれ、出側変換インタフェース、入側変換インタフェ
ースおよび光ケーブルである。すなわち、隣接するＡＴ
Ｍスイッチ１１の間を接続するための出側変換インタフ
ェース２２および入側変換インタフェース２３を各ＡＴ
Ｍスイッチ１１の出側および入側にそれぞれ設ける。そ
して、出側インタフェース２２と、これに対向する入側
変換インタフェース２３との間を光ケーブル２４で接続
することによって交換機を構成する。
【００１３】
【作用】増設によってＡＴＭスイッチ１１の数が増大
し、したがって伝送線（入線、出線）の長さが長くなっ
たとしても、その伝送線が光ケーブルであるので、既述
したデータエラーの発生は抑制される。なぜなら、周知
のように、光ケーブルは超高速の光データを数１０kmも
の長い距離に亘って伝送しても何の支障も生じさせない
からである。
し、したがって伝送線（入線、出線）の長さが長くなっ
たとしても、その伝送線が光ケーブルであるので、既述
したデータエラーの発生は抑制される。なぜなら、周知
のように、光ケーブルは超高速の光データを数１０kmも
の長い距離に亘って伝送しても何の支障も生じさせない
からである。
【００１４】この光ケーブルの導入のために、電気信号
で動作する各ＡＴＭスイッチ１１の出側および入側には
それぞれ変換インタフェース２２および２３が付設され
る。通常、隣接するＡＴＭ交換機の間、すなわちＡＴＭ
交換機の外部は光ケーブルで接続されるものの、その光
ケーブルをＡＴＭ交換機の内部にまで導入することは通
常考えられていない。この場合、別の見方をすれば、Ａ
ＴＭ交換機の内部を構成する複数のＡＴＭスイッチ１１
の各々が、出側および入側変換インタフェース２２，２
３を伴うことによって、あたかもＡＴＭ交換機そのもの
のように機能するように構成したものである。
で動作する各ＡＴＭスイッチ１１の出側および入側には
それぞれ変換インタフェース２２および２３が付設され
る。通常、隣接するＡＴＭ交換機の間、すなわちＡＴＭ
交換機の外部は光ケーブルで接続されるものの、その光
ケーブルをＡＴＭ交換機の内部にまで導入することは通
常考えられていない。この場合、別の見方をすれば、Ａ
ＴＭ交換機の内部を構成する複数のＡＴＭスイッチ１１
の各々が、出側および入側変換インタフェース２２，２
３を伴うことによって、あたかもＡＴＭ交換機そのもの
のように機能するように構成したものである。
【００１５】
【実施例】図２は出側変換インタフェースの一実施例を
示す図である。ただし簡略化のため任意の１本の光ケー
ブル２４について示す。他の光ケーブルについても全く
同様の構成である。第２図において、出側変換インタフ
ェース２２はまずその出力に電気／光変換器（Ｅ／Ｏ）
３３を備え、これより光信号を光ケーブル２４に出力す
る。
示す図である。ただし簡略化のため任意の１本の光ケー
ブル２４について示す。他の光ケーブルについても全く
同様の構成である。第２図において、出側変換インタフ
ェース２２はまずその出力に電気／光変換器（Ｅ／Ｏ）
３３を備え、これより光信号を光ケーブル２４に出力す
る。
【００１６】この電気／光変換器（Ｅ／Ｏ）３３の入力
側（前段）には、パラレル／シリアル変換器（Ｐ／Ｓ）
３２が設けられる。通常、ＡＴＭセルの交換処理には高
速化のために、各ＡＴＭセルをパラレル信号で処理して
いる。したがって、光ケーブル２４もパラレル線路とす
るのがよいが、実際には各光ケーブル相互間で光のジッ
ター等を生じ、ビット間のバラツキを生じてしまうので
光ケーブルの受側での処理が困難になる。そこで、光ケ
ーブルに適するようそのパラレル信号を一旦シリアル信
号に変換し、光シリアル信号を対向のＡＴＭスイッチへ
送るようにする。これがパラレル／シリアル変換器３２
の役割である。
側（前段）には、パラレル／シリアル変換器（Ｐ／Ｓ）
３２が設けられる。通常、ＡＴＭセルの交換処理には高
速化のために、各ＡＴＭセルをパラレル信号で処理して
いる。したがって、光ケーブル２４もパラレル線路とす
るのがよいが、実際には各光ケーブル相互間で光のジッ
ター等を生じ、ビット間のバラツキを生じてしまうので
光ケーブルの受側での処理が困難になる。そこで、光ケ
ーブルに適するようそのパラレル信号を一旦シリアル信
号に変換し、光シリアル信号を対向のＡＴＭスイッチへ
送るようにする。これがパラレル／シリアル変換器３２
の役割である。
【００１７】このパラレル／シリアル変換器３２の入力
側（前段）には、送信側同期制御部３１が設けられる。
光ケーブル２４の送信側と受信側との間で伝送光信号の
同期をとるためである。従来のように隣接するＡＴＭス
イッチ１１相互間が同軸ケーブルで直結されているなら
ばこのような同期制御部３１は不要であるが、パラレル
／シリアル変換およびシリアル／パラレル逆変換して光
信号の伝送を行うためには、送信側と受信側とで同期を
とらなければならない。
側（前段）には、送信側同期制御部３１が設けられる。
光ケーブル２４の送信側と受信側との間で伝送光信号の
同期をとるためである。従来のように隣接するＡＴＭス
イッチ１１相互間が同軸ケーブルで直結されているなら
ばこのような同期制御部３１は不要であるが、パラレル
／シリアル変換およびシリアル／パラレル逆変換して光
信号の伝送を行うためには、送信側と受信側とで同期を
とらなければならない。
【００１８】図３は送信側同期制御部の一構成例を示す
図である。送信側同期制御部３１は、図示するとおり、
光信号同期パターン付与部３６を備える。これは光ケー
ブル２４に伝送される光信号そのものの同期をとるため
である。具体的にはオーバーヘッドインサータ（Over H
ead Inserter）で実現される。これはＣＣＩＴＴで定め
られた５３バイト構成の各ＡＴＭセルのうち、前半５バ
イトのヘッダー部分を利用し、この中で未使用の特定の
エリアに特定のパターンを書き込む機能を有する。
図である。送信側同期制御部３１は、図示するとおり、
光信号同期パターン付与部３６を備える。これは光ケー
ブル２４に伝送される光信号そのものの同期をとるため
である。具体的にはオーバーヘッドインサータ（Over H
ead Inserter）で実現される。これはＣＣＩＴＴで定め
られた５３バイト構成の各ＡＴＭセルのうち、前半５バ
イトのヘッダー部分を利用し、この中で未使用の特定の
エリアに特定のパターンを書き込む機能を有する。
【００１９】図３の送信側同期制御部３１は図示すると
おり、ＡＴＭヘッダーパターン付与部３５を備える。こ
れは光ケーブル２４に伝送される光信号に含まれるＡＴ
Ｍセル自身の同期をとるためである。すなわち、光信号
のビット列の中から各ＡＴＭセルの単位を切り出すもの
である。具体的にはＣＣＩＴＴで定められた５３バイト
構成の各ＡＴＭセルのうち、前半の５バイトのヘッダー
部分にあるＨＥＣ（Header Error Control）エリアを利
用し、ここにＡＴＭセル自身の同期パターンを書き込
む。通常ＨＥＣは対向するＡＴＭ交換機相互間での各Ａ
ＴＭセルの同期検出に用いるが、ＡＴＭ交換機の内部に
おいては不要なので消去される。そこでこの消去された
ＨＥＣのエリアを利用して、対向するＡＴＭスイッチ相
互間での各ＡＴＭセルの同期検出に用いる。
おり、ＡＴＭヘッダーパターン付与部３５を備える。こ
れは光ケーブル２４に伝送される光信号に含まれるＡＴ
Ｍセル自身の同期をとるためである。すなわち、光信号
のビット列の中から各ＡＴＭセルの単位を切り出すもの
である。具体的にはＣＣＩＴＴで定められた５３バイト
構成の各ＡＴＭセルのうち、前半の５バイトのヘッダー
部分にあるＨＥＣ（Header Error Control）エリアを利
用し、ここにＡＴＭセル自身の同期パターンを書き込
む。通常ＨＥＣは対向するＡＴＭ交換機相互間での各Ａ
ＴＭセルの同期検出に用いるが、ＡＴＭ交換機の内部に
おいては不要なので消去される。そこでこの消去された
ＨＥＣのエリアを利用して、対向するＡＴＭスイッチ相
互間での各ＡＴＭセルの同期検出に用いる。
【００２０】図４は入側変換インタフェースの一実施例
を示す図である。まず入側変換インタフェース２３の入
力に設けられるのは、光／電気変換器（Ｏ／Ｅ）４１で
ある。ここで光ケーブル２４からの光シリアル信号は電
気シリアル信号に変換される。なお、送信側の説明と同
様、任意の１本の光ケーブル２４についてのみ示す。光
／電気変換器４１の出力側（後段）にはシリアル／パラ
レル変換器（Ｓ／Ｐ）４２が設けられ、ここでパラレル
信号に戻す。シリアル−パラレル変換の意義について
は、パラレル／シリアル変換器３２の説明において述べ
たとおりである。
を示す図である。まず入側変換インタフェース２３の入
力に設けられるのは、光／電気変換器（Ｏ／Ｅ）４１で
ある。ここで光ケーブル２４からの光シリアル信号は電
気シリアル信号に変換される。なお、送信側の説明と同
様、任意の１本の光ケーブル２４についてのみ示す。光
／電気変換器４１の出力側（後段）にはシリアル／パラ
レル変換器（Ｓ／Ｐ）４２が設けられ、ここでパラレル
信号に戻す。シリアル−パラレル変換の意義について
は、パラレル／シリアル変換器３２の説明において述べ
たとおりである。
【００２１】シリアル／パラレル変換器４２の出力側
（後段）には、受信側同期制御部４３が設けられる。こ
の受信側同期制御部４３は前述の送信側同期制御部３１
と協同して、光ケーブル２４に伝送される光信号の同期
をとるものである。図５は受信側同期制御部の一構成例
を示す図であり、図３に示した各部分３５，３６と対に
なって動作する。図５に示すようにこれらと対になって
いるのは光信号同期検出部４５およびＡＴＭヘッダー検
出部４６である。図３に示した送信側の構成例をもとに
すれば、光信号同期検出部４５は、前記オーバーヘッド
インサータにより特定のエリアに挿入された特定のパタ
ーンを検出して送信側との同期をとる。この場合、その
同期はＰＬＯ（Phase-Locked Oscillator ）により受信
信号に適応的に追従して行われる。また、ＡＴＭヘッダ
ー検出部４６は、送信側で前記ＨＥＣエリアに書き込ま
れた同期パターンを検出してＡＴＭセル自身の同期をと
る。
（後段）には、受信側同期制御部４３が設けられる。こ
の受信側同期制御部４３は前述の送信側同期制御部３１
と協同して、光ケーブル２４に伝送される光信号の同期
をとるものである。図５は受信側同期制御部の一構成例
を示す図であり、図３に示した各部分３５，３６と対に
なって動作する。図５に示すようにこれらと対になって
いるのは光信号同期検出部４５およびＡＴＭヘッダー検
出部４６である。図３に示した送信側の構成例をもとに
すれば、光信号同期検出部４５は、前記オーバーヘッド
インサータにより特定のエリアに挿入された特定のパタ
ーンを検出して送信側との同期をとる。この場合、その
同期はＰＬＯ（Phase-Locked Oscillator ）により受信
信号に適応的に追従して行われる。また、ＡＴＭヘッダ
ー検出部４６は、送信側で前記ＨＥＣエリアに書き込ま
れた同期パターンを検出してＡＴＭセル自身の同期をと
る。
【００２２】図６は図１の構成の変形例を示す図であ
り、図１の構成と異なるのは分離部（ＤＭＵＸ）５２と
多重部（ＭＵＸ）５３が、それぞれ各出線１２および各
入線１３対応に設けられたことである。前述のように各
ＡＴＭスイッチ１１は例えば１．２Gbpsという高速のビ
ットレートで動作している。したがって出側変換インタ
フェース２２および入側変換インタフェース２３にかか
る負担はかなり大になる。そこでそれぞれに分離部（デ
マルチプレクサ）５２と多重部（マルチプレクサ）５３
を付加する。そうすると、出側変換インタフェース２２
は、図６に示すように例えば２列（２系統）の出側変換
インタフェース２２ａおよび２２ｂに分離できる。これ
により上記の例によれば、各出側変換インタフェース２
２ａ，２２ｂは６００Mbpsで動作すればよいことにな
る。
り、図１の構成と異なるのは分離部（ＤＭＵＸ）５２と
多重部（ＭＵＸ）５３が、それぞれ各出線１２および各
入線１３対応に設けられたことである。前述のように各
ＡＴＭスイッチ１１は例えば１．２Gbpsという高速のビ
ットレートで動作している。したがって出側変換インタ
フェース２２および入側変換インタフェース２３にかか
る負担はかなり大になる。そこでそれぞれに分離部（デ
マルチプレクサ）５２と多重部（マルチプレクサ）５３
を付加する。そうすると、出側変換インタフェース２２
は、図６に示すように例えば２列（２系統）の出側変換
インタフェース２２ａおよび２２ｂに分離できる。これ
により上記の例によれば、各出側変換インタフェース２
２ａ，２２ｂは６００Mbpsで動作すればよいことにな
る。
【００２３】一方、２系統に分離された光ケーブル２４
ａおよび２４ｂからの光信号（６００Mbps）を次段のＡ
ＴＭスイッチ１１に入力するに際しては、これを元の
１．２Gbpsに戻す必要がある。そこでまず２列（２系
統）の入側変換インタフェース２３ａおよび２３ｂでそ
れぞれ６００Mbpsの光信号を受けた後、多重部５３でこ
れらを多重化し、１．２Gbpsの電気信号をＡＴＭスイッ
チ１１に入力する。なお、上記分離部５２で２系統に分
け、多重部５３で２系統を多重化する例を示したが、こ
れに限らず３以上の系統にすることもできる。
ａおよび２４ｂからの光信号（６００Mbps）を次段のＡ
ＴＭスイッチ１１に入力するに際しては、これを元の
１．２Gbpsに戻す必要がある。そこでまず２列（２系
統）の入側変換インタフェース２３ａおよび２３ｂでそ
れぞれ６００Mbpsの光信号を受けた後、多重部５３でこ
れらを多重化し、１．２Gbpsの電気信号をＡＴＭスイッ
チ１１に入力する。なお、上記分離部５２で２系統に分
け、多重部５３で２系統を多重化する例を示したが、こ
れに限らず３以上の系統にすることもできる。
【００２４】図７は図６の構成を２重化した例を示す図
である。既に述べたように、ＡＴＭ交換機は信頼性の向
上を図るため、完全二重化冗長構成をとっている。図７
はその完全二重化冗長構成を示すものであり、出側のセ
レクタ６２と入側のセレクタ６３が設けられており、こ
れらは連動して切り替わって、＃０系（現用系）ＡＴＭ
スイッチまたは＃１系（予備系）ＡＴＭスイッチを択一
的に選択する。
である。既に述べたように、ＡＴＭ交換機は信頼性の向
上を図るため、完全二重化冗長構成をとっている。図７
はその完全二重化冗長構成を示すものであり、出側のセ
レクタ６２と入側のセレクタ６３が設けられており、こ
れらは連動して切り替わって、＃０系（現用系）ＡＴＭ
スイッチまたは＃１系（予備系）ＡＴＭスイッチを択一
的に選択する。
【００２５】図８は本発明に基づく６４×６４スイッチ
構成のレイアウトを示す図である。各ＡＴＭスイッチ１
１は、８×８ＳＲＭ構成のスイッチであり、３段×８列
に配列されている。したがって総計６４本の入線と総計
６４本の出線が存在する。各段毎のＡＴＭスイッチはＣ
ＰＲ１４−１，１４−２および１４−３によって制御さ
れ、またこれらのＣＰＲはＭＰＲ（Main Processor）７
０によって統括制御される。
構成のレイアウトを示す図である。各ＡＴＭスイッチ１
１は、８×８ＳＲＭ構成のスイッチであり、３段×８列
に配列されている。したがって総計６４本の入線と総計
６４本の出線が存在する。各段毎のＡＴＭスイッチはＣ
ＰＲ１４−１，１４−２および１４−３によって制御さ
れ、またこれらのＣＰＲはＭＰＲ（Main Processor）７
０によって統括制御される。
【００２６】各ＡＴＭスイッチ１１には、出側変換イン
タフェース２２および入側変換インタフェース２３のい
ずれか一方または双方が付加されており、両変換インタ
フェース２２および２３の間は８本の光ケーブル２４で
接続される。
タフェース２２および入側変換インタフェース２３のい
ずれか一方または双方が付加されており、両変換インタ
フェース２２および２３の間は８本の光ケーブル２４で
接続される。
【００２７】
【発明の効果】以上説明したように本発明によれば、Ａ
ＴＭスイッチを増設するに当って、必然的にＡＴＭスイ
ッチ間を接続する伝送線の長さが長くなるが、交換機能
の劣化は殆んど生じさせない。したがって、ＡＴＭスイ
ッチの増設に容易に対応することが可能になる。
ＴＭスイッチを増設するに当って、必然的にＡＴＭスイ
ッチ間を接続する伝送線の長さが長くなるが、交換機能
の劣化は殆んど生じさせない。したがって、ＡＴＭスイ
ッチの増設に容易に対応することが可能になる。
【図１】本発明の原理構成を表す図である。
【図２】出側変換インタフェースの一実施例を示す図で
ある。
ある。
【図３】送信側同期制御部の一構成例を示す図である。
【図４】入側変換インタフェースの一実施例を示す図で
ある。
ある。
【図５】受信側同期制御部の一構成例を示す図である。
【図６】図１の構成の変形例を示す図。
【図７】図６の構成を２重化した例を示す図である。
【図８】本発明に基づく６４×６４スイッチ構成のレイ
アウトを示す図である。
アウトを示す図である。
【図９】ＡＴＭセルを交換処理する交換機の従来例を示
す図である。
す図である。
【図１０】４×４ＳＲＭの原理構成を示す図である。
【図１１】８×８ＳＲＭ構成で増設した例を示す図であ
る。
る。
【図１２】１６×１６ＳＲＭ構成で増設した例を示す図
である。
である。
【図１３】６４×６４ＳＲＭ構成で増設した例を示す図
である。
である。
１０…ＭＳＳＲスイッチ １１…ＡＴＭスイッチ １２…出線 １３…入線 ２２…出側変換インタフェース ２３…入側変換インタフェース ２４…光ケーブル ３１…送信側同期制御部 ３２…パラレル／シリアル変換器 ３３…電気／光変換器 ３５…ＡＴＭヘッダーパターン付与部 ３６…光信号同期パターン付与部 ４１…光／電気変換器 ４２…シリアル／パラレル変換器 ４３…受信側同期制御部 ４５…光信号同期検出部 ４６…ＡＴＭヘッダー検出部 ５２…分離部 ５３…多重部 ６２，６３…セレクタ
フロントページの続き (56)参考文献 特開 昭62−283974（ＪＰ，Ａ) 特開 平３−3447（ＪＰ，Ａ) 特開 平２−4069（ＪＰ，Ａ) 特開 平４−61593（ＪＰ，Ａ) 特開 平３−233819（ＪＰ，Ａ) 特開 平１−122236（ＪＰ，Ａ) 特開 平４−30129（ＪＰ，Ａ) 特開 平４−145744（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 12/28 H04Q 11/04 H04Q 3/52
Claims (12)
- 【請求項１】 Ｎ（Ｎは２以上の整数）本の出線とＮ本
の入線とを具備し、該入線からのＡＴＭセルを電気的に
交換処理して所定の該出線に出力する自己ルーティング
モジュール構成のＡＴＭスイッチを複数段縦属接続して
なる交換機において、 隣接する該ＡＴＭスイッチの間を接続するための出側変
換インタフェースおよび入側変換インタフェースを各該
ＡＴＭスイッチの出側および入側にそれぞれ設け、 前記出側変換インタフェースと、これに対向する前記入
側変換インタフェースとの間を光ケーブルで接続すると
共に、 各前記出側変換インタフェースには、その出力側に設け
られる電気／光変換器と、該電気／光変換器の入力側に
接続されるパラレル／シリアル変換器とを有し、各前記
入側変換インタフェースには、その入力側に設けられる
光／電気変換器と、該光／電気変換器の出力側に接続さ
れるシリアル／パラレル変換器とを有する ことを特徴と
する交換機。 - 【請求項２】 各前記出側変換インタフェースは、前記
パラレル／シリアル変換器の入力側に、送信側同期制御
部を備え、各前記入側変換インタフェースは、前記シリ
アル／パラレル変換器の出力側に受信側同期制御部を備
える請求項１に記載の交換機。 - 【請求項３】 前記送信側同期制御部およびこれに対向
する前記受信側同期制御部は、両者間の前記光ケーブル
に伝送される光信号の同期をとるための光信号同期パタ
ーン付与部および光信号同期検出部をそれぞれ有する請
求項２に記載の交換機。 - 【請求項４】 前記送信側同期制御部およびこれに対向
する前記受信側同期制御部は、両者間の前記光ケーブル
に伝送される前記光信号に含まれ各ＡＴＭセル自身の同
期をとるためのＡＴＭヘッダーパターン付与部およびＡ
ＴＭヘッダー検出部をそれぞれ有する請求項３に記載の
交換機。 - 【請求項５】 各前記出線に分離部を挿入し、該分離部
の出力側に前記出側変換インタフェースを複数列設ける
請求項１に記載の交換機。 - 【請求項６】 前記入側変換インタフェースを複数列設
け、これらの出力信号を多重化して各前記入線に入力す
るための多重部を設ける請求項１に記載の交換機。 - 【請求項７】 複数本の入力線と複数本の出力線とを備
えるスイッチを有し、固定長のパケットを該入力線から
該出力線へ、該固定長のパケットの制御情報により定め
られたルートを通して交換処理する交換機において、 前記スイッチは、縦属接続された複数の自己ルーティン
グモジュールを含んでなり、 各該自己ルーティングモジュールは、前記スイッチの前
記入力線の本数と等しいかまたはそれより少ない本数の
複数の入線と、前記スイッチの前記出力線の本数と等し
いかまたはそれより少ない本数の複数の出線とを有し、 隣接する前記自己ルーティングモジュールの出側および
入側にそれぞれ設けられる出側変換インタフェースおよ
び入側変換インタフェースと、 前記出側変換インタフェースと、これに対向する前記入
側変換インタフェースとの間を接続する光ケーブルとか
らなると共に、 各前記出側変換インタフェースには、その出力側に設け
られる電気／光変換器と、該電気／光変換器の入力側に
接続されるパラレル／シリアル変換器とを有し、各前記
入側変換インタフェースには、その入力側に設けられる
光／電気変換器と、該光／電気変換器の出力側に接続さ
れるシリアル／パラレル変換器とを有する ことを特徴と
する交換機。 - 【請求項８】 Ｎ（Ｎは２以上の整数）本の出線とＮ本
の入線とを具備し、該入線からのセルを電気的に交換処
理して所定の該出線に出力する自己ルーティングモジュ
ール構成のスイッチを複数段縦属接続してなる交換機に
おいて、 隣接する前記スイッチの間を接続するための出側変換イ
ンタフェースおよび入側変換インタフェースを各該スイ
ッチの出側および入側にそれぞれ設け、 前記出側変換インタフェースと、これに対向する前記入
側変換インタフェースとの間を光ケーブルで接続すると
共に、 各前記出側変換インタフェースには、その出力側に設け
られる電気／光変換器と、該電気／光変換器の入力側に
接続されるパラレル／シリアル変換器とを有し、各前記
入側変換インタフェースには、その入力側に設けられる
光／電気変換器と、該光／電気変換器の出力側に接続さ
れるシリアル／パラレル変換器とを有する さらに、 前記
出線に分離部を挿入し、該分離部の出力側に前記出側変
換インタフェースを設けることを特徴とする交換機。 - 【請求項９】 Ｎ（Ｎは２以上の整数）本の出線とＮ本
の入線とを具備し、該入線からのセルを電気的に交換処
理して所定の該出線に出力する自己ルーティングモジュ
ール構成のスイッチを複数段縦属接続してなる交換機に
おいて、 隣接する前記スイッチの間を接続するための出側変換イ
ンタフェースおよび入側変換インタフェースを各該スイ
ッチの出側および入側にそれぞれ設け、 前記出側変換インタフェースと、これに対向する前記入
側変換インタフェースとの間を光ケーブルで接続すると
共に、 各前記出側変換インタフェースには、その出力側に設け
られる電気／光変換器と、該電気／光変換器の入力側に
接続されるパラレル／シリアル変換器とを有し、各前記
入側変換インタフェースには、その入力側に設けられる
光／電気変換器と、該光／電気変換器の出力側に接続さ
れるシリアル／パラレル変換器とを有する 前記入側変換
インタフェースを複数列設け、これらの出力信号を多重
化して前記入線に入力するための多重部を設けることを
特徴とする交換機。 - 【請求項１０】 前記交換機が完全二重化冗長構成をと
り、現用系システムと予備系システムとの間を切り換え
るため出側のセレクタと入側のセレクタとを設ける請求
項９に記載の交換機。 - 【請求項１１】 縦属接続され、複数本の出線と複数本
の入線とを具備し、該入線からの固定長のパケットの同
期を検出するために用いる第１同期制御情報のフィール
ドを有する固定長のパケットを、該入線から該出線の間
で交換処理するための複数の自己ルーティングモジュー
ルと、 各前記自己ルーティングモジュールの出側に接続された
出側変換インタフェースと、 各前記自己ルーティングモジュールの入側に接続された
入側変換インタフェースと、 前記出側変換インタフェースと、隣接する前記自己ルー
ティングモジュールの前記入側変換インタフェースとの
間を接続するための光ケーブルとを有すると共に、 各前記出側変換インタフェースには、その出力側に設け
られる電気／光変換器と、該電気／光変換器の入力側に
接続されるパラレル／シリアル変換器とを有し、各前記
入側変換インタフェースには、その入力側に設けられる
光／電気変換器と、該光／電気変換器の出力側に接続さ
れるシリアル／パラレル変換器とを有する ここに、 前記
自己ルーティングモジュールの間で転送される前記固定
長のパケットの同期を検出するのに用いる第２同期制御
情報と共に該固定長のパケットが転送されることを特徴
とする交換システム。 - 【請求項１２】 前記固定長のパケットの前記第１同期
制御情報は消去される請求項１１に記載の交換システ
ム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25909691A JP3110104B2 (ja) | 1991-10-07 | 1991-10-07 | 交換機 |
| US07/957,173 US5648963A (en) | 1991-10-07 | 1992-10-07 | Input and output side conversion interfaces for an ATM exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25909691A JP3110104B2 (ja) | 1991-10-07 | 1991-10-07 | 交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102999A JPH05102999A (ja) | 1993-04-23 |
| JP3110104B2 true JP3110104B2 (ja) | 2000-11-20 |
Family
ID=17329267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25909691A Expired - Fee Related JP3110104B2 (ja) | 1991-10-07 | 1991-10-07 | 交換機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5648963A (ja) |
| JP (1) | JP3110104B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293834A (ja) * | 1995-04-24 | 1996-11-05 | Fujitsu Ltd | 光パラレル伝送方式および光伝送装置 |
| JPH09261232A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Ａｔｍ交換機における複数応答通信制御方法 |
| US6366713B1 (en) | 1998-09-04 | 2002-04-02 | Tellabs Operations, Inc. | Strictly non-blocking optical switch core having optimized switching architecture based on reciprocity conditions |
| US6363182B2 (en) | 2000-07-31 | 2002-03-26 | James D. Mills | Optical switch for reciprocal traffic |
| US6850662B1 (en) | 2000-07-31 | 2005-02-01 | Tellabs Operations, Inc. | Optical switch for reciprocal traffic |
| US7929522B1 (en) | 2001-07-02 | 2011-04-19 | Haw-Minn Lu | Systems and methods for upgrading scalable switching networks |
| US8391282B1 (en) | 2001-07-02 | 2013-03-05 | Haw-Minn Lu | Systems and methods for overlaid switching networks |
| US7912019B1 (en) | 2001-07-02 | 2011-03-22 | Haw-Minn Lu | Applications of upgradeable scalable switching networks |
| WO2006054704A1 (ja) * | 2004-11-18 | 2006-05-26 | Nec Corporation | スイッチ装置、スイッチ方法及びスイッチ制御用プログラム |
| US7613177B1 (en) * | 2005-05-31 | 2009-11-03 | Haw-Minn Lu | Method of adding stages to a scalable switching network |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701907C1 (en) * | 1986-02-03 | 2002-08-27 | Collins Mary | Dynamically reconfigurable time-space-time digital switch and network |
| JPS63171051A (ja) * | 1987-01-09 | 1988-07-14 | Hitachi Ltd | 装置診断方法 |
| CA1297567C (en) * | 1987-02-06 | 1992-03-17 | Kazuo Hajikano | Self routing-switching system |
| CA1311524C (en) * | 1988-08-26 | 1992-12-15 | Masakazu Mori | Drop/insert channel selecting system |
| US5101404A (en) * | 1988-08-26 | 1992-03-31 | Hitachi, Ltd. | Signalling apparatus for use in an ATM switching system |
| JP2578946B2 (ja) * | 1988-10-13 | 1997-02-05 | 富士通株式会社 | 光ａｔｍ交換方式 |
| JP2670312B2 (ja) * | 1988-10-13 | 1997-10-29 | 富士通株式会社 | 光交換機 |
| JPH02117243A (ja) * | 1988-10-27 | 1990-05-01 | Toshiba Corp | パケット通信装置 |
| US5072440A (en) * | 1989-03-01 | 1991-12-10 | Fujitsu Limited | Self-routing switching system having dual self-routing switch module network structure |
| US5058111A (en) * | 1989-06-19 | 1991-10-15 | Oki Electric Industry Co., Ltd. | Subscriber line interface circuit in a switching system |
| JPH03104451A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 多段リンク交換システムのルート切替え方式 |
| JP2677703B2 (ja) * | 1990-08-20 | 1997-11-17 | 富士通株式会社 | Ｍｓｓｒ通話路のスイッチ段番号設定方式 |
| JP3130571B2 (ja) * | 1991-07-24 | 2001-01-31 | 富士通株式会社 | 半導体レーザアレイ装置 |
| JP3158213B2 (ja) * | 1991-09-12 | 2001-04-23 | 富士通株式会社 | 並列伝送方法および装置 |
| JP3244543B2 (ja) * | 1991-12-17 | 2002-01-07 | 富士通株式会社 | 並列伝送処理方式 |
| US5386109A (en) * | 1992-08-19 | 1995-01-31 | Fujitsu Limited | Pre-amplifier for optical receiving and optical receiver using the same |
-
1991
- 1991-10-07 JP JP25909691A patent/JP3110104B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-07 US US07/957,173 patent/US5648963A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102999A (ja) | 1993-04-23 |
| US5648963A (en) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031838A (en) | ATM switching system | |
| KR0150367B1 (ko) | 완결 결합형 에이티엠 스위칭 장치 | |
| US6317439B1 (en) | Architecture for a SONET line unit including optical transceiver, cross-connect and synchronization subsystem | |
| EP0468498B1 (en) | Routing system capable of effectively processing routing information | |
| KR100477332B1 (ko) | 광대역네트워크를하측대역폭네트워크구조에적합하게하는회선인터페이스장치 | |
| US5970072A (en) | System and apparatus for telecommunications bus control | |
| US20020097745A1 (en) | Service unit for a hub having multiple star interconnect configurations | |
| JPH0795203A (ja) | 系の切替え方式 | |
| KR0126848B1 (ko) | 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치 | |
| US6693902B1 (en) | Cross-connection architecture for SDH signals comprising time-and-space division switch groups | |
| US5787085A (en) | Data transmission optimization system and method | |
| KR960706730A (ko) | 협소대역 통신용 ATM 망(ATM networks for narrowband communications) | |
| JP3110104B2 (ja) | 交換機 | |
| US5799001A (en) | Composite network protective/recovering device for synchronous digital hierarchy DXC | |
| EP1181838B1 (en) | Method and apparatus for switching signals of multiple different communication protocols | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| EP0355797B1 (en) | Signalling apparatus for use in an ATM switching system | |
| Eng et al. | A high-performance prototype 2.5 Gb/s ATM switch for broadband applications | |
| JPH05114892A (ja) | 光インタフエース方式 | |
| US6144642A (en) | Signal transfer device in a telecommunications network | |
| US6757244B1 (en) | Communication bus architecture for interconnecting data devices using space and time division multiplexing and method of operation | |
| KR100284004B1 (ko) | 수요밀집형 광가입자 전송장치에 있어서의 호스트 디지털 터미널 | |
| Eng et al. | A prototype growable 2.5 Gb/s ATM switch for broadband applications | |
| JP2834030B2 (ja) | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム | |
| JPH10257580A (ja) | クロスコネクト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |