JP2012165190A - シリアル通信回路、シリアル通信制御方法および半導体集積回路装置 - Google Patents

シリアル通信回路、シリアル通信制御方法および半導体集積回路装置 Download PDF

Info

Publication number
JP2012165190A
JP2012165190A JP2011024208A JP2011024208A JP2012165190A JP 2012165190 A JP2012165190 A JP 2012165190A JP 2011024208 A JP2011024208 A JP 2011024208A JP 2011024208 A JP2011024208 A JP 2011024208A JP 2012165190 A JP2012165190 A JP 2012165190A
Authority
JP
Japan
Prior art keywords
pattern
bit
bit string
serial communication
indicating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011024208A
Other languages
English (en)
Other versions
JP5670775B2 (ja
Inventor
Takuya Ito
卓哉 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011024208A priority Critical patent/JP5670775B2/ja
Priority to CN201210026014.1A priority patent/CN102629891B/zh
Priority to US13/367,848 priority patent/US9100168B2/en
Publication of JP2012165190A publication Critical patent/JP2012165190A/ja
Application granted granted Critical
Publication of JP5670775B2 publication Critical patent/JP5670775B2/ja
Priority to US14/753,493 priority patent/US20150301879A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】シリアル通信回路において、伝送速度決定までの時間を短縮する。
【解決手段】シリアル通信回路は、データ抽出部と、パタン判定部と、周期性判定部と、伝送速度設定部とを具備する。データ抽出部は、最高速度の受信クロックに基づいて受信データを取り込む。パタン判定部は、受信データを示すビット列と、特徴パタンに含まれる複数の所定のビット列の各々とを比較して複数の所定のビット列のうちのいずれかに一致したときに、特徴パタンとの一致を通知する。周期性判定部は、パタン判定部からの通知に基づいて、受信データと特徴パタンとが一致する周期を求め、受信データのストリーム中に特徴パタンが周期毎に連続して出現することを検出し、一致した特徴パタンに基づいて送信速度と受信速度との世代差を判定する。伝送速度設定部は、世代差と最高速度とに基づいて、受信データを送信する対向装置との伝送速度を決定する。
【選択図】図２

Description

本発明は、高速のシリアル通信回路、シリアル通信制御方法および半導体集積回路装置に関し、特にシリアル通信回路の通信速度設定およびそのシリアル通信回路を搭載する半導体集積回路装置に関する。
近年、高速シリアルインタフェースを搭載した半導体装置が増加している。その高速シリアルインタフェースの１つであるシリアルＡＴＡ（Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）規格に準拠したインタフェースを有する半導体集積回路は、動画の高画質化や高精細化などにより通信するデータ量の肥大化に伴い、通信速度のより一層の高速化が求められている。したがって、下記非特許文献１に示されるように、シリアルＡＴＡ規格は、ジェネレーション１（以降第１世代またはＧｅｎ１と称する）では１．５Ｇｂｐｓ、ジェネレーション２（以降第２世代またはＧｅｎ２と称する）では３．０Ｇｂｐｓ、ジェネレーション３（以降第３世代またはＧｅｎ３と称する）では６．０Ｇｂｐｓと伝送速度の高速化が進められた。
このようにシリアルＡＴＡ規格では、規格の改定により高速な伝送速度の規格が追加された。そのため複数の接続スピードモードを持ち、ホスト装置に接続されるデバイス装置との間で個々に接続スピードモードを決定する必要がある。すなわち、どのスピードモードでデータの送受信を行うのかを通信を開始する前に判定する必要がある。例えば、パーソナルコンピュータ等のホスト装置と、ハードディスクドライブ（ＨＤＤ）等のデバイス装置とをシリアルＡＴＡインタフェースによって接続する場合、その伝送速度を決定しなければ通信することができない。双方の装置が通信開始時にスピードネゴシエーションと称される手順によりどの伝送速度によってデータの送受を行なうか決定される。
また、今後も新ジェネレーションで高速化が進むことも予想される。ホスト装置とデバイス装置との世代差が大きくなるにつれ、スピードネゴシエーションの回数が増加している。
このような通信速度を判定するシリアルデータ受信回路が、特開２００８−２３６１７８号公報に開示されている。このシリアルデータ受信回路は、周期パルス発生部が発生したパルス信号の間隔内に信号の変化点の数が所定の数の範囲内であるか否かを判断することで受信信号の通信速度を判定する。
図１に、ホスト装置におけるシリアルＡＴＡの通信開始時の初期化動作の状態遷移図が示される。但し、本発明に関連する非特許文献１に記載の、状態ＨＰ１、状態ＨＰ７〜状態ＨＰ１１についてのみ示す。図示しないが、通信開始時は、まずＯＯＢシーケンスが実施され、ホスト装置がデバイス装置からＣＯＭＷＡＫＥを受信すると、状態ＨＰ７に遷移する。状態ＨＰ７では、ホスト装置はデバイス装置が送信するＣＯＭＷＡＫＥの終了を待つ。デバイス装置がＣＯＭＷＡＫＥの出力をやめると、状態ＨＰ８に遷移し、スピードネゴシエーションが始まる。
状態ＨＰ８では、ホスト装置は、Ｄ１０．２コードをデバイス装置へ最低速度（１．５Ｇｂｐｓ）で送信しつつ、デバイス装置から送信されるＡＬＩＧＮプリミティブを最高速度で受信し、デバイス装置から送信されるデータの伝送速度を判定する。ホスト装置は、速度が一致していてＡＬＩＧＮプリミティブを検出できると状態ＨＰ９に遷移して伝送速度の設定を行い、状態ＨＰ１０へ遷移する。ホスト装置は、デバイス装置が送信している伝送速度と同一速度でＡＬＩＧＮプリミティブをデバイス装置へ返信し、スピードネゴシエーションが完了する。さらに、デバイス装置からＡＬＩＧＮ以外のプリミティブが送信され、ホスト装置が受信すると、状態ＨＰ１１に遷移し、接続確立が完了する。一方、ホスト装置がデバイス装置よりも受信速度が速く、状態ＨＰ８において、ホスト装置が最長８７３．８μｓの間ＡＬＩＧＮプリミティブを検出できない場合、ホスト装置は受信速度を１世代落として、状態ＨＰ１に戻り初期設定を始めからやり直し、ＯＯＢシーケンスを実施し、ＡＬＩＧＮプリミティブが検出できるまで繰り返す。
このように、ホスト装置が最新のジェネレーションの動作スピードモードから最も古いジェネレーションの動作スピードモードまで順番にタイムアウトを待った後に、順次接続試行を接続確立できるまで繰り返す。そのため、ホスト装置が、対向デバイスのジェネレーションよりも新しい場合、接続スピードモードの検出が即座にできない。したがって、接続確立まで長い時間を要することがある。
本発明は、伝送速度決定までの時間を短縮するシリアル通信回路、シリアル通信制御方法および半導体集積回路装置を提供する。
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の観点では、シリアル通信回路（１００）は、データ抽出部（３２０）と、パタン判定部（２１０）と、周期性判定部（２２０）と、伝送速度設定部（２５０）とを具備する。データ抽出部（３２０）は、最高速度の受信クロックに基づいて受信データを取り込む。パタン判定部（２１０）は、受信データを示すビット列と、特徴パタンに含まれる複数の所定のビット列の各々とを比較して複数の所定のビット列のうちのいずれかに一致したときに、特徴パタンとの一致を通知する。周期性判定部（２２０）は、パタン判定部（２１０）からの通知に基づいて、受信データと特徴パタンとが一致する周期を求め、受信データのストリーム中に特徴パタンが周期毎に連続して出現することを検出し、一致した特徴パタンに基づいて送信速度と受信速度との世代差を判定する。伝送速度設定部（２５０）は、世代差と最高速度とに基づいて、受信データを送信する対向装置との伝送速度を決定する。
本発明の他の観点では、シリアル通信制御方法は、最高速度の受信クロックに基づいて受信データを取り込むステップと、受信データを示すビット列と、特徴パタンに含まれる複数の所定のビット列の各々とを比較して複数の所定のビット列のうちのいずれかに一致したときに、特徴パタンとの一致を通知するステップと、通知に基づいて受信データと特徴パタンとが一致する周期を求めるステップと、受信データのストリーム中に特徴パタンが周期毎に連続して出現することを検出し、一致した特徴パタンに基づいて送信速度と受信速度との世代差を判定するステップと、世代差と最高速度とに基づいて、受信データを送信する対向装置との伝送速度を決定するステップとを具備する。
本発明によれば、対向する装置とのスピードネゴシエーションにおいて、伝送速度決定までの時間を短縮するシリアル通信回路、シリアル通信制御方法および半導体集積回路装置を提供することができる。
シリアルＡＴＡの通信開始時におけるホスト装置の初期化の概略を示す状態遷移図の一部である。 本発明の実施の形態に係るシリアル通信装置の受信部の構成を示すブロック図である。 世代差と受信データのビットパタンの関係を説明する図である。 本発明の実施の形態に係るホスト装置のスピードネゴシエーション時のパタン判定部の動作を説明するフローチャートである。 本発明の実施の形態に係るホスト装置のスピードネゴシエーション時の周期性判定部の動作を説明するフローチャートである。 本発明の実施の形態に係るホスト装置のスピードネゴシエーション時の伝送速度設定部の動作を説明するフローチャートである。 本発明の実施の形態に係るホスト装置のスピードネゴシエーション時の初期設定動作を説明するフローチャートである。
図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係るシリアル通信装置の受信部の構成を示すブロック図である。シリアル通信装置の受信部１００は、制御部３１０、データ抽出部３２０、レシーバ３３０、信号検出部３４０、判定部２００、伝送速度設定部２５０を具備する。判定部２００は、パタン判定部２１０と、周期性判定部２２０とを備える。この受信部１００はホスト装置の受信部として説明する。
レシーバ３３０は、差動入力信号ＲＸ±を入力して量子化し、シリアルデータ信号ＳＤＴをデータ抽出部３２０およびパタン判定部２１０に出力する。データ抽出部３２０は、シリアルデータ信号ＳＤＴからクロックおよびデータを分離抽出し、直並列変換されたパラレルデータ信号ＰＤＴと受信再生クロック信号ＲＣＬＫとを出力する。受信再生クロック信号ＲＣＬＫは、パタン判定部２１０に入力される。信号検出部３４０は、差動入力信号ＲＸ±に基づいて、ＯＯＢ（Ｏｕｔ Ｏｆ Ｂａｎｄ）信号を検出し、ＣＯＭＩＮＩＴ検出信号ＣＩＮＩＴおよびＣＯＭＷＡＫＥ検出信号ＣＷＡＫＥを出力する。ＣＯＭＷＡＫＥ検出信号ＣＷＡＫＥは、パタン判定部２１０に入力される。また、信号検出部３４０は、差動入力信号ＲＸ±に閾値を超える信号が含まれるか否かを示すスケルチ出力信号ＳＱＯをパタン判定部２１０に出力する。
制御部３１０は、伝送速度設定部２５０から出力されるスピードモード設定信号ＳＰＤＳとシステムクロックＳＣＬＫとに基づいて、受信用の基準クロックＲＦＣをデータ抽出部３２０に供給する。また、対向装置とのスピードネゴシエーションが成立して通信可能であることをコミュニケーション確立信号ＲＤＹによってパタン判定部２１０に通知する。
判定部２００は、スピードネゴシエーションに用いられるＡＬＩＧＮプリミティブのパタンが所定の期間連続するか否かを判定し、速度判定有効信号ＳＥＮと世代差判定信号ＧＮＧとを伝送速度設定部２５０に供給する。すなわち、パタン判定部２１０は、信号検出部３４０から入力されるスケルチ信号ＳＱＯが信号受信を示すと、周期カウンタ開始信号ＣＳＴを周期性判定部２２０に出力し、シリアルデータ信号ＳＤＴに基づいてＡＬＩＧＮプリミティブの所定のパタンの出現を監視し、所定のパタンを検出し、前回検出した世代差と同じとき、パタン有効信号ＰＥＮと、パタン検出信号ＰＤＴとを周期性判定部２２０に出力する。また、所定のパタンを検出し、前回検出した世代差と異なるときは、周期性判定リセット信号ＣＲＳを周期性判定部２２０に出力する。周期性判定部２２０は、パタン判定部２１０から入力される周期カウンタ開始信号ＣＳＴに基づいて周期カウントを開始し、所定のパタンが所定の回数以上周期性を有して検出されるか否かを監視し、速度判定有効信号ＳＥＮと世代差判定信号ＧＮＧとを伝送速度設定部２５０に出力する。所定のパタンの検出周期が所定の周期に一致しないとき、周期性判定部２２０は、パタン判定リセット信号ＰＲＳをパタン判定部２１０に出力する。本実施の形態では、シリアルデータ信号ＳＤＴでの例を示すが、同様にパラレルデータＰＤＴでも実施可能である。
伝送速度設定部２５０は、図示されないＬＩＮＫ層から出力されるスピード設定信号ＳＰＳに基づいて、伝送速度の初期値を設定する。また、伝送速度設定部２５０は、判定部２００から出力される速度判定有効信号ＳＥＮと世代差判定信号ＧＮＧとに基づいて適切な伝送速度を求める。伝送速度設定部２５０は、伝送速度をスピードモード設定信号ＳＰＤＳによって制御部３１０に通知する。
判定部２００における伝送速度判定方法を説明する。ＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）規格では、第１世代（Ｇｅｎ１）の伝送速度は１．５Ｇｂｐｓ、第２世代（Ｇｅn２）の伝送速度は３．０Ｇｂｐｓ、第３世代（Ｇｅｎ３）の伝送速度は６．０Ｇｂｐｓとなっている。ホスト装置・デバイス装置間において互いにサポートできる最速の伝送速度で通信することが好ましく、通信を開始する前に伝送速度の調整が行なわれる。この調整がスピードネゴシエーションと呼ばれる。
ホスト装置とデバイス装置との間では、まず、ＯＯＢ（Ｏｕｔ Ｏｆ Ｂａｎｄ）信号により接続を確認するための手順が実行される。ＯＯＢ信号は、差動信号が１．５Ｇｂｐｓの伝送速度で何らかの動作をしているバースト状態の時間と、差動信号が同電位となって動作していないアイドル状態の時間とによって、ＣＯＭＲＥＳＥＴ／ＣＯＭＩＮＩＴ、ＣＯＭＷＡＫＥを示す。ＯＯＢ信号による手続きは以下となる。
（１）ホスト装置からデバイス装置へＣＯＭＲＥＳＥＴが送られる。ただし、デバイス装置から先にＣＯＭＩＮＩＴが送られた場合は省略される。
（２）デバイス装置でＣＯＭＲＥＳＥＴを検出すると、デバイス装置からホスト装置へＣＯＭＩＮＩＴが送られる。
（３）ＣＯＭＩＮＩＴをホスト装置が検出すると、ホスト装置からデバイス装置へＣＯＭＷＡＫＥが送られる。
（４）ホスト装置から送られるＣＯＭＷＡＫＥをデバイス装置が検出すると、デバイス装置からホスト装置へＣＯＭＷＡＫＥが送られる。
（５）デバイス装置からＣＯＭＷＡＫＥを送信した後、スピードネゴシエーションが開始される。
スピードネゴシエーションには、ＡＬＩＧＮプリミティブと称されるビット列が使用される。
ＡＬＩＧＮプリミティブは、転送制御用に定義された制御コード（プリミティブ）の１種であり、８ｂ／１０ｂ変換でいうＫ２８．５コードを先頭に、Ｄ１０．２、Ｄ１０．２、Ｄ２７．３の４つのコードシンボルの列で示される。それぞれランニングディスパリティ（ＲＤ）の値（＋または−）に応じてビットパタンが定義されているが、ＲＤ−から始まる場合のコードを例にビット列で示すと、
Ｋ２８．５ＲＤ−：００１１１１１０１０
Ｄ１０．２ＲＤ＋：０１０１０１０１０１
Ｄ２７．３ＲＤ＋：００１００１１１００
となる。したがって、ＲＤ−から始まる場合のＡＬＩＧＮプリミティブは、“００１１１１１０１００１０１０１０１０１０１０１０１０１０１００１００１１１００”という４０ビットのビット列で示される。この４０ビットのビット列が伝送路を送信側から受信側へ転送される。すなわち、レシーバ３３０から出力されるシリアルデータ信号ＳＤＴは、伝送速度が一致していればこのようなビット列として観測できる。
受信側のホスト装置がＧｅｎ２をサポートし、発信側のデバイス装置がＧｅｎ１をサポートしている場合を例にすると、発信側のデバイス装置がＧｅｎ１（１．５Ｇｂｐｓ）で送信したＡＬＩＧＮプリミティブを受信側のホスト装置がＧｅｎ２（３．０Ｇｂｐｓ）で受信することになる。すなわち、受信側のホスト装置は、受信されたＡＬＩＧＮプリミティブを２倍のクロックでサンプリングすることになる。この場合、図３（ｂ）に示されるように、それぞれのビットが２回ずつ検出される。したがって、ＡＬＩＧＮプリミティブのビットパタンは、８０ビットのパタンとして受信される。すなわち、世代差が１であれば、伝送クロックが２倍あるいは１／２倍になり、１ビット分の時間が１／２あるいは２倍になる（図３（ｂ）（ｃ））。世代差が２であれば、２２、２-２の関係になる（図３（ａ））。同じ世代差の装置であれば、伝送速度が異なっていても同じパタンが検出される（図３（ｂ）（ｃ））。したがって、上記ＡＬＩＧＮプリミティブのビット列の２倍、４倍…のビット列パタンを保持し、受信したデータのビット列と比較することにより、一致したパタンに基づいて世代差を求めることができる。受信側のホスト装置は、自体の受信速度と求めた世代差とに基づいて、送信側のデバイス装置が送信しているＡＬＩＧＮプリミティブの送信速度を求めることができ、受信速度をデバイス装置の送信速度に等しい速度に設定し、スピードネゴシエーションが成立する。
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄを参照して、第１の実施の形態に係るシリアル通信装置のスピードネゴシエーションの動作を説明する。
図４Ａは、ホスト装置のスピードネゴシエーション時のパタン判定部２１０の動作を示すフローチャートである。図４Ｂは、ホスト装置のスピードネゴシエーション時の周期性判定部２２０の動作を示すフローチャートである。図４Ｃは、ホスト装置のスピードネゴシエーション時の伝送速度設定部２５０の動作を示すフローチャートである。図４Ｄは、判定部２００の起動時の動作を示すフローチャートである。ここでは、ホスト装置は第３世代（Ｇｅｎ３）、デバイス装置は第１世代（Ｇｅｎ１）をそれぞれサポートするものとして説明する。
パタン判定部２１０は、コミュニケーション確立信号ＲＤＹを確認し、スピードネゴシエーションを開始するか否かを判定する（ステップＳ１０２）。コミュニケーション確立信号ＲＤＹは、アクティブであればホスト装置とデバイス装置との間の接続が確立しており、インアクティブであれば接続が確立していない状態、すなわちスピードネゴシエーションする必要がある状態を示す。したがって、コミュニケーション確立信号ＲＤＹがアクティブであれば（ステップＳ１０２：Ｙｅｓ）、処理せずにスピードネゴシエーションが必要になるまで待機する。コミュニケーション確立信号ＲＤＹがインアクティブであれば（ステップＳ１０２：Ｎｏ）、スピードネゴシエーションを開始する。
パタン判定部２１０は、デバイス装置からＯＯＢ信号によるＣＯＭＷＡＫＥの応答を検出したことを示すＣＯＭＷＡＫＥ検出信号ＣＷＡＫＥがアクティブになっているか否かを判定する（ステップＳ１０４）。デバイス装置からのＣＯＭＷＡＫＥを検出するまで待ち（ステップＳ１０４：Ｎｏ）、ＣＯＭＷＡＫＥを検出すると（ステップＳ１０４：Ｙｅｓ）、判定部２００は、初期設定を開始する。
初期設定として、パタン判定部２１０は、周期性判定部２２０に含まれるデータパタン検出の周期性を観測するための周期カウンタ、連続性を観測する連続検出カウンタ、パタン判定部２１０に含まれるビットパタンを判定するためのフラグ等をリセットする（ステップＳ１０６）。
また、伝送速度設定部２５０は、伝送速度として設定可能な最大速度をスピードモード設定信号ＳＰＤＳによって制御部３１０に指示する（ステップＳ４０２）。ここでは、第３世代の速度である６．０Ｇｂｐｓが設定される。制御部３１０は、システムクロックＳＣＬＫに基づいて、設定された速度のクロック信号を生成し、受信用の基準クロックＲＦＣとしてデータ抽出部３２０に供給する。
パタン判定部２１０は、受信信号から抽出されるビットパタンを示す検出データパタンを設定する（ステップＳ２０２）。すなわち、パタン判定部２１０は、デバイス装置から送信されるＡＬＩＧＮプリミティブのデータパタンを検出するためのひな型パタンを世代差に対応付けて設定する。本実施の形態では、第３世代が基準となり、２倍に引き伸ばした第２世代用（１世代差）パタン、４倍に引き伸ばした第１世代用（２世代差）パタンが生成される。ここでは、ＲＤ−から始まるＡＬＩＧＮデータパタンについて示す。
・原パタン（世代差なし：第３世代）／４０ビット
Ｋ２８．５：００１１１１１０１０
Ｄ１０．２：０１０１０１０１０１
Ｄ１０．２：０１０１０１０１０１
Ｄ２７．３：００１００１１１００
・１世代差パタン（第２世代）／８０ビット
Ｋ２８．５：００００１１１１１１１１１１００１１００
Ｄ１０．２：００１１００１１００１１００１１００１１
Ｄ１０．２：００１１００１１００１１００１１００１１
Ｄ２７．３：００００１１００００１１１１１１００００
・２世代差パタン（第１世代）／１６０ビット
Ｋ２８．５：００００００００１１１１１１１１１１１１１１１１１１１１００００１１１１００００
Ｄ１０．２：００００１１１１００００１１１１００００１１１１００００１１１１００００１１１１
Ｄ１０．２：００００１１１１００００１１１１００００１１１１００００１１１１００００１１１１
Ｄ２７．３：００００００００１１１１００００００００１１１１１１１１１１１１００００００００
パタン判定部２１０は、信号検出部３４０から出力されるスケルチ信号ＳＱＯを監視し、スケルチ信号ＳＱＯが信号受信を示すとパタン判定を開始する（ステップＳ２０６）。ここで、スケルチ信号ＳＱＯが信号受信を示すということは、デバイス装置からスピードネゴシエーションのためのＡＬＩＧＮプリミティブを受信していることを示している。したがって、このＡＬＩＧＮプリミティブのパタンマッチングが開始される。
パタン判定が開始されると（ステップＳ２０６：Ｙｅｓ）、パタン判定部は周期カウンタ開始信号ＣＳＴをオンとして周期性判定部２２０に出力する（ステップＳ２１２）。周期性判定部２２０は、周期カウンタ開始信号ＣＳＴがオンになるまで待機しており（ステップＳ３０２）、周期カウンタ開始信号ＣＳＴがオンとなると、抽出されるビットパタンの周期を求める周期カウンタを起動してカウントを開始する（ステップＳ３０４）。すなわち、周期カウンタは、検出データパタンにマッチングする周期をビット数でカウントする。
パタン判定部２１０は、デバイス装置から送信されるデータであるＡＬＩＧＮプリミティブを示すシリアルデータ信号ＳＤＴを受信し、受信再生クロック信号ＲＣＬＫに基づいてサンプリングする（ステップＳ２１４）。このときパタン判定が継続しているかを信号検出部３４０から出力されるスケルチ信号ＳＱＯを監視し、スケルチ信号ＳＱＯが信号受信を示しているかを判定する。（ステップＳ２１６）。ここで、スケルチ信号ＳＱＯが信号受信を示していない場合（ステップＳ２１６：Ｎｏ）はパタン判定せず、周期性判定リセット信号ＣＲＳをオン、周期カウンタ開始信号ＣＳＴをオフとし（ステップＳ２４８）、ステップＳ２０６に戻り、スケルチ信号ＳＱＯが信号受信を示すまで待つ。スケルチ信号ＳＱＯが信号受信を示している場合（ステップＳ２１６：Ｙｅｓ）、周期性判定部２２０から入力されるパタン判定リセット信号ＰＲＳを監視し（ステップＳ２１８）、パタン判定リセット信号ＰＲＳがオフの場合（ステップＳ２１８：オフ）、サンプリングして得られるシリアルデータは、検出データパタンと比較される。パタン判定リセット信号ＰＲＳがオンの場合（ステップＳ２１８：オン）、保持しているパタン検出信号ＰＤＴの世代差をリセットし（ステップＳ２４２）、パタン判定有効信号ＰＥＮをオフ、周期性判定リセット信号ＣＲＳをオフとし（ステップＳ２４６）、ステップＳ２１６に戻る。
比較の結果、原パタンを２２倍に引き伸ばした１６０ビットデータの２世代差パタン（ここでは第１世代）と一致していると（ステップＳ２２２：Ｙｅｓ）、パタン判定部２１０は、パタン検出信号ＰＤＴに“２世代差”を示す“２”を設定し（ステップＳ２３２）、前回検出した世代差と同じか判定し（ステップＳ２３７）、同じであれば（ステップＳ２３７：Ｙｅｓ）パタン判定有効信号ＰＥＮをアクティブ（オン）にして周期性判定部２２０に通知する（ステップＳ２３８）。コミュニケーション確立信号ＲＤＹを確認し、スピードネゴシエーションが完了したか否かを判定し（ステップＳ２５２）、コミュニケーション確立信号ＲＤＹがアクティブであればパタン検出を終了し（ステップＳ２５２：Ｙｅｓ）、インアクティブであれば、ステップＳ２１６へ戻り、パタン判定を継続する。また、前回検出した世代差と異なる場合（ステップＳ２３７：Ｎｏ）、周期性判定リセット信号ＣＲＳをオンに設定し、周期性判定部２２０へ出力し（ステップＳ２４４）、パタン判定有効信号ＰＥＮをオフ、周期性判定リセット信号ＣＲＳをオフとし（ステップＳ２４６）、ステップＳ２１６へ戻る。
比較の結果、原パタンを２１倍に引き伸ばした８０ビットデータの１世代差パタン（ここでは第２世代）と一致していると（ステップＳ２２４：Ｙｅｓ）、パタン判定部２１０は、パタン検出信号ＰＤＴに“１世代差”を示す“１”を設定し（ステップＳ２３４）、前回検出した世代差と同じか判定し（ステップＳ２３７）、同じであれば（ステップＳ２３７：Ｙｅｓ）パタン判定有効信号ＰＥＮをアクティブ（オン）にして周期性判定部２２０に通知する（ステップＳ２３８）。コミュニケーション確立信号ＲＤＹを確認し、スピードネゴシエーションが完了したか否かを判定し（ステップＳ２５２）、コミュニケーション確立信号ＲＤＹがアクティブであればパタン検出を終了し（ステップＳ２５２：Ｙｅｓ）、インアクティブであれば、ステップＳ２１６へ戻り、パタン判定を継続する。また、前回検出した世代差と異なる場合（ステップＳ２３７：Ｎｏ）、周期性判定リセット信号ＣＲＳをオンに設定し、周期性判定部２２０へ出力し（ステップＳ２４４）、パタン判定有効信号ＰＥＮをオフ、周期性判定リセット信号ＣＲＳをオフとし（ステップＳ２４６）、ステップＳ２１６へ戻る。
比較の結果、同一世代の原パタン（ここでは第３世代）の４０ビットパタンと一致していると（ステップＳ２２６：Ｙｅｓ）、パタン判定部２１０は、パタン検出信号ＰＤＴに“同一世代”を示す“０”を設定し（ステップＳ２３６）、前回検出した世代差と同じか判定し（ステップＳ２３７）、同じであれば（ステップＳ２３７：Ｙｅｓ）パタン判定有効信号ＰＥＮをアクティブ（オン）にして周期性判定部２２０に通知する（ステップＳ２３８）。コミュニケーション確立信号ＲＤＹを確認し、スピードネゴシエーションが完了したか否かを判定し（ステップＳ２５２）、コミュニケーション確立信号ＲＤＹがアクティブであればパタン検出を終了し（ステップＳ２５２：Ｙｅｓ）、インアクティブであれば、ステップＳ２１６へ戻り、パタン判定を継続する。また、前回検出した世代差と異なる場合（ステップＳ２３７：Ｎｏ）、周期性判定リセット信号ＣＲＳをオンに設定し、周期性判定部２２０へ出力し（ステップＳ２４４）、パタン判定有効信号ＰＥＮをオフ、周期性判定リセット信号ＣＲＳをオフとし（ステップＳ２４６）、ステップＳ２１６へ戻る。ここでは、２世代差パタンまで設定されている例で説明するが、ｎ世代差パタンまで設定されている場合は、同様にｎ世代差パタンから同一世代パタンまで比較される。設定されている検出データパタンに一致しなければ（ステップＳ２２６：Ｎｏ）、パタン判定部２１０は、パタン判定有効信号ＰＥＮをオフ、周期性判定リセット信号ＣＲＳをオフとし（ステップＳ２４６）、ステップＳ２１６へ戻り上記動作を繰り返す。また、どのステップにいる場合でもＣＯＭＷＡＫＥを受信するとステップＳ１０６に戻る。
周期性判定部２２０は、周期性判定リセット信号ＣＲＳがオフであり、パタン判定有効信号ＰＥＮがオンである場合、周期カウンタの値が４０×２ｎを示しているか否かを判定する（ステップＳ３１０）。周期性判定部２２０は、周期カウンタを備えており、パタン判定部２１０から出力される周期カウンタ開始信号ＣＳＴがオンである場合（ステップＳ３０２：オン）、周期カウンタを開始し(ステップＳ３０４）、オフの場合（ステップＳ３０２：オフ）、ステップＳ３０２に戻りオンになるまで待つ。周期カウンタの開始後、周期性判定リセット信号ＣＲＳがオフの場合（ステップＳ３０６：オフ）、パタン判定有効信号ＰＥＮの状態を判断する（ステップＳ３０８）。周期性判定リセット信号ＣＲＳがオンの場合（ステップＳ３０６：オン）、周期カウンタ、連続検出カウンタをリセットし（ステップＳ３２２）、パタン判定リセット信号ＰＲＳをオフにし（ステップＳ３２６）、その時、周期カウンタ開始信号ＣＳＴがオン（ステップＳ３４２：オン）の場合、ステップＳ３０６へ戻る。また、周期カウンタ開始信号ＣＳＴがオフ（ステップＳ３４２：オフ）の場合、ステップＳ３０２に戻り、周期カウンタ開始信号ＣＳＴがオンになるまで待つ。ステップＳ３０６で周期性判定リセット信号ＣＲＳがオフの場合（ステップＳ３０６：オフ）、パタン判定有効信号ＰＥＮがオン（ステップＳ３０８：オン）の場合、周期カウンタの値を判定する(ステップＳ３１０）。パタン判定有効信号ＰＥＮがオフ（ステップＳ３０８：オフ）の場合、ステップＳ３０６に戻り、周期性判定リセット信号ＣＲＳの状態を確認する。周期カウンタの値が４０×２ｎを示していない場合（ステップＳ３１０：≠４０×２ｎ）、周期性判定部２２０は、検出周期が不良であるとして、パタン判定リセット信号ＰＲＳをアクティブ（オン）にして不一致をパタン判定部２１０に通知し（ステップＳ３２４）、周期カウンタ、連続検出カウンタをリセットする（ステップＳ３２２）。パタン判定部２１０は、パタン判定リセット信号ＰＲＳのオンを受け取ると、保持している世代差をリセットし（ステップＳ２４２）、パタン判定有効信号ＰＥＮをオフ、周期性判定リセットＣＲＳをオフとし（ステップＳ２４６）、ステップＳ２１６へ戻る。周期性判定部２２０は、パタン判定リセット信号ＰＲＳをオフとし（ステップＳ３２６）、周期カウンタ開始信号ＣＳＴを確認し（ステップＳ３４２）、オンのままであれば（ステップＳ３４２：オン）、ステップＳ３０６から繰り返す。周期カウンタ開始信号ＣＳＴがオフとなっている場合（ステップＳ３４２：オフ）、ステップＳ３０２に戻り、周期カウンタ開始信号ＣＳＴがオンとなるのを待つ。すなわち、デバイス装置から送信されるＡＬＩＧＮプリミティブのサンプリングをやり直すことになる。したがって、ＡＬＩＧＮプリミティブを誤ってサンプリングをしたとしても、ＡＬＩＧＮプリミティブのビットパタンの周期である、４０×２ｎ（ｎ＝０、１、…）毎に検出データパタンに一致するデータを受信していることを確認することにより、誤検出なく正しくスピードネゴシエーションを行うことができる。
周期カウンタの値が４０×２ｎを示す場合（ステップＳ３１０：＝４０×２ｎ）、周期性判定部２２０は、デバイス装置が送信するＡＬＩＧＮプリミティブを受信再生クロック信号ＲＣＬＫに基づいて所定の周期でサンプリングすることができたとして、周期カウンタをリセットする（ステップＳ３１２）。ここでは、ホスト装置は第３世代の速度、デバイス装置は第１世代の速度をそれぞれサポートする装置であるから、周期カウンタは２世代差として４０×２２すなわち１６０をカウントし、リセットされる。また、周期性判定部２２０は、連続検出カウンタをカウントアップする（ステップＳ３１４）。
周期性判定部２２０は、カウントアップされた連続検出カウンタの値が所定の数（ｍ）に達したか否かを判定する（ステップＳ３３２）。すなわち、ＡＬＩＧＮプリミティブのパタンが連続してｍ回検出されるまで（ステップＳ３３２：＜ｍ）、ステップＳ３０６に戻り、上記処理が繰り返される。連続検出カウンタの値がｍ以上を示すと（ステップＳ３３２：≧ｍ）、周期性判定部２２０は、所定の周期でｍ回以上連続してデバイス装置からのＡＬＩＧＮプリミティブを検出できたとする。したがって、周期性判定部２２０は、パタン検出信号ＰＤＴに設定された世代差を示すｎ（ここでは“２”）を世代差判定信号ＧＮＧに設定し、速度判定有効信号ＳＥＮをアクティブにして世代差判定処理を完了したことを伝送速度設定部２５０に通知する（ステップＳ３３４）。
伝送速度設定部２５０は、ステップＳ４０２で設定可能な最大速度を設定後、速度判定有効信号ＳＥＮがアクティブになるまで待機する（ステップＳ４０４）。速度判定有効信号ＳＥＮがアクティブになると（ステップＳ４０４：オン）、伝送速度設定部２５０は、世代差判定信号ＧＮＧに設定された値と、ＬＩＮＫ層から出力されるスピード設定信号ＳＰＳに設定された値とに基づいて、適切な伝送速度を求める。伝送速度設定部２５０は、求められた伝送速度をスピードモード設定信号ＳＰＤＳに設定して制御部３１０に通知する（ステップＳ４０６）。ここでは、スピード設定信号ＳＰＳには“３”が設定され、世代差判定信号ＧＮＧには“２”が設定されているため、スピードモード設定信号ＳＰＤＳには“１”が設定される。すなわち、第１世代の伝送速度である１．５Ｇｂｐｓがデバイス装置との間でスピードネゴシエーションされた伝送速度として設定される。
このように、スピードネゴシエーション時にデバイス装置から送信されるデータパタンは、ホスト装置の最高速度の受信クロックでサンプリングされ、世代差（ｎ）に対応して２ｎ倍（ｎ＝０，１，２，３・・・）に引き伸ばされたデータパタンとして受信される。そのデータパタンに基づいてホスト装置とデバイス装置との世代差を判別することにより、１回のスピードネゴシエーションで、デバイス装置から送信されるＡＬＩＧＮプリミティブの伝送速度を判別することができる。したがって、本発明によれば、接続確立までの時間を短縮できる。また、受信部がサポートする最高速度の受信クロックでサンプリングするため、それ以上の速度のクロック信号を持つ必要がない。
（第２の実施の形態）
上記第１の実施の形態においては、検出データパタンは、ＡＬＩＧＮプリミティブの全てのビットが比較の対象となっている。第２の実施の形態においては、４０ビットのＡＬＩＧＮプリミティブのうちの特徴的な部分のビット列を検出データパタンとして世代差を判定する。したがって、装置構成は第１の実施の形態と同じであるため説明を省略し、処理手順は第１の実施の形態と相違する部分を説明する。
第２の実施の形態では、検出データパタンの設定が異なっている。すなわち、ステップＳ２０２において、設定される検出データパタンは、ＡＬＩＧＮプリミティブのうちの特徴的な部分として、例えば、Ｋ２８．５コードの全体あるいは、一部のビット列とする。
Ｋ２８．５コードを示すビット列は、“００１１１１１０１０”と示され、Ｋ２８．５コードの特徴的な部分として、連続する５ビットの“１”に注目する。連続５ビットの“１”のビット列は、ＡＬＩＧＮプリミティブの中で最長の“１”の連続部分であり、ＡＬＩＧＮプリミティブの４０ビットのビット列に１か所にしか出現しない。この連続５ビットを確実に判定するために、前後１ビットを連結した“０１１１１１０”パタンに注目し、４０×２ｎビット毎に１度の出現を確認することにより、その周期を判定することができる。
検出データパタンとして設定されるビット列は、
・原パタン（世代差なし）／７ビット：０１１１１１０
・１世代差パタン／１２ビット ：０１１１１１１１１１１０
・２世代差パタン／２２ビット ：０１１１１１１１１１１１１１１１１１１１１０
というように、連続する５×２ｎビットの“１”と前後に０が付加された（５×２ｎ＋２）ビットのビット列となる（ｎは世代差）。
パタン判定部２１０は、設定された検出データパタンに基づいて、ＡＬＩＧＮプリミティブの受信パタンを判定し（ステップＳ２２２〜Ｓ２３６）、上記パタンが検出されると、前回検出の世代差と同じか判定し（ステップＳ２３７）、同じ世代差であれば（ステップＳ２３７：Ｙｅｓ）、周期性判定部２２０に通知する（ステップＳ２３８）。周期性判定部２２０は、周期カウンタの値が４０×２ｎ（ｎ＝０、１、…）であること確認してＡＬＩＧＮプリミティブの一部であることを判定する（ステップＳ３１０）。その判定が所定の回数（ｍ回）連続することを連続検出カウンタの値によって確認し（ステップＳ３３２）、周期性判定部２２０は、伝送速度を確定する（ステップＳ３３４）。
このように、周期カウンタによる検出データパタンの一致の周期の判定、連続検出カウンタによる連続検出回数の判定を行うことにより、正確にスピードネゴシエーションができる。
ＡＬＩＧＮプリミティブは、他にも特徴的なビットパタンを有している。例えば、
（１）Ｋ２８．５コードの反転パタンにおける連続５ビットの“０”と前後に“１”を付加した部分
Ｋ２８．５コードには、ランニングディスパリティ（ＲＤ）の値に応じて使い分ける２つのビットパタンが定義されている。上記で説明されたＫ２８．５は、Ｋ２８．５ＲＤ−：００１１１１１０１０であり、反転されたパタンであるＫ２８．５は、Ｋ２８．５ＲＤ＋：１１０００００１０１となる。Ｋ２８．５ＲＤ＋パタンの連続する５ビットの０も特徴的パタンとなる。連続５ビットを確実に判定するために、前後１ビットを連結した“１０００００１”パタンが特徴的なパタンとなる。
（２）Ｋ２８．５コード全体
Ｋ２８．５コードは、上記のように、２パタンが定義されているため、以下の１０ビットの２パタンが特徴的パタンとなる。
Ｋ２８．５ＲＤ−：００１１１１１０１０
Ｋ２８．５ＲＤ＋：１１０００００１０１
（３）Ｄ２７．３コードの全体
Ｄ２７．３コードにもランニングディスパリティ（ＲＤ）の値に応じて使い分ける２つのビットパタンが定義されている。したがって、以下の１０ビットの２パタンが特徴的パタンとなる。
Ｄ２７．３ＲＤ＋：００１００１１１００
Ｄ２７．３ＲＤ−：１１０１１０００１１
（４）Ｄ１０．２コードと続くＤ２７．３コードの先頭の２ビット
Ｄ１０．２コードは、ＡＬＩＧＮプリミティブの中に２回出現するが、Ｄ２７．３コードの先頭の２ビットを連結させると、そのパタンは１回の出現となる。Ｄ１０．２コードは、０１０１０１０１０１であり、Ｄ２７．３コードは、上記のように２パタンが定義されているため、以下の１２ビットの２パタンが特徴的パタンとなる。
（Ｄ１０．２）＋（Ｄ２７．３ＲＤ−の２ビット）：０１０１０１０１０１００
（Ｄ１０．２）＋（Ｄ２７．３ＲＤ＋の２ビット）：０１０１０１０１０１１１
（５）Ｄ２７．３コードとＫ２８．５コードに含まれる“１００１１１００００１１１１１”または“０１１０００１１１１０００００”のビット列
Ｄ２７．３コードからＫ２８．５コードにわたり“１”、“０”を示すビットが交互に１ビット、２ビット連続、３ビット連続、４ビット連続、５ビット連続して出現する部分がある。下記のように、２つのコードを並べると
Ｄ２７．３ＲＤ＋ Ｋ２８．５ＲＤ−
００１００１１１００ ００１１１１１０１０
←−−−−−−− −−−−−−→
または、反転パタン
Ｄ２７．３ＲＤ− Ｋ２８．５ＲＤ＋
１１０１１０００１１ １１０００００１０１
←−−−−−−− −−−−−−→
となり、１５ビットの２パタンが特徴的パタンとなる。
このように、検出データパタンには、世代差を誤解釈、誤検出せずに判別できる全ての特徴的なパタンを使用することができる。これらの検出データパタンを使用しても同様にスピードネゴシエーションをすることができる。このように短い検出データパタンとすることにより、ビットパタンの比較器を簡素化できる。
上述のように、シリアル通信装置の受信部が有する最高速度の受信クロックを用いて受信データをサンプリングするため、受信部の回路を高速化せずに設計することができ、回路設計の負担を軽減することができる。また、規格更新によって、より高速化された場合にもサポートする世代差をｎからｎ＋１にするだけでよく、同じ論理を適用することができる。
以上、実施の形態を参照して本願発明を説明したが、上記実施の形態は、矛盾のない限り組み合わせて実施の可能である。また、本願発明は上記実施の形態に限定されるものではなく、本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
１００ 受信部
２００ 判定部
２１０ パタン判定部
２２０ 周期性判定部
２５０ 伝送速度設定部
３１０ 制御部
３２０ データ抽出部
３３０ レシーバ
３４０ 信号検出器

Claims (17)

  1. 最高速度の受信クロックに基づいて受信データを取り込むデータ抽出部と、
    前記受信データを示すビット列と、特徴パタンに含まれる複数の所定のビット列の各々とを比較して前記複数の所定のビット列のうちのいずれかに一致したときに、前記特徴パタンとの一致を通知するパタン判定部と、
    前記パタン判定部からの通知に基づいて、前記受信データと前記特徴パタンとが一致する周期を求め、前記受信データのストリーム中に前記特徴パタンが前記周期毎に連続して出現することを検出し、一致した前記特徴パタンに基づいて送信速度と受信速度との世代差を判定する周期性判定部と、
    前記世代差と前記最高速度とに基づいて、前記受信データを送信する対向装置との伝送速度を決定する伝送速度設定部と
    を具備する
    シリアル通信回路。
  2. 前記特徴パタンは、スピードネゴシエーションにおいて送信されるビット列を示す原パタンの各ビットを２ｎ個連結して生成される引き伸ばしパタンを含み、
    前記ｎは、０から前記世代差までの整数とする
    請求項１に記載のシリアル通信回路。
  3. 周期性判定部は、所定の回数以上連続して周期的に前記特徴パタンが出現することを検出したとき、前記受信データに一致する前記引き伸ばしパタンを示す前記ｎを前記世代差と判定する
    請求項２に記載のシリアル通信回路。
  4. 前記原パタンは、ＡＬＩＧＮデータパタンを示す４０ビットのビット列とする
    請求項２または請求項３に記載のシリアル通信回路。
  5. 前記原パタンは、ＡＬＩＧＮデータパタンを示す４０ビットのビット列のうちの一部のビット列に合致し、他の部分とは不一致となるビット列とする
    請求項２または請求項３に記載のシリアル通信回路。
  6. 前記原パタンは、ＡＬＩＧＮデータパタンのうちのＫ２８．５コードまたはＤ２７．３コードを示すビット列とする
    請求項５に記載のシリアル通信回路。
  7. 前記原パタンは、
    ＡＬＩＧＮデータパタンのうちのＤ１０．２コードとＤ２７．３コードの先頭の２ビットとを連結したビット列、または、
    “１”、“０”を示すビットが交互に１ビット、２ビット連続、３ビット連続、４ビット連続、５ビット連続して連結された１５ビットのビット列とする
    請求項５に記載のシリアル通信回路。
  8. 前記原パタンは、
    ＡＬＩＧＮデータパタンを示す４０ビットのビット列のうちの“１”を示すビットまたは“０”を示すビットが連続する最長部のビット列とその前後１ビットとを連結したビット列とする
    請求項５に記載のシリアル通信回路。
  9. 請求項１から請求項８のいずれかに記載のシリアル通信回路を具備する
    半導体集積回路装置。
  10. 最高速度の受信クロックに基づいて受信データを取り込むステップと、
    前記受信データを示すビット列と、特徴パタンに含まれる複数の所定のビット列の各々とを比較して前記複数の所定のビット列のうちのいずれかに一致したときに、前記特徴パタンとの一致を通知するステップと、
    前記通知に基づいて前記受信データと前記特徴パタンとが一致する周期を求めるステップと、
    前記受信データのストリーム中に前記特徴パタンが前記周期毎に連続して出現することを検出し、一致した前記特徴パタンに基づいて送信速度と受信速度との世代差を判定するステップと、
    前記世代差と前記最高速度とに基づいて、前記受信データを送信する対向装置との伝送速度を決定するステップと
    を具備する
    シリアル通信制御方法。
  11. スピードネゴシエーションにおいて送信されるビット列を示す原パタンに基づいて、各ビットを２ｎ個連結して引き伸ばした引き伸ばしパタンを生成するステップと、
    前記引き伸ばしパタンを前記特徴パタンとして保持するステップと
    をさらに具備し、
    前記ｎは、０から前記世代差までの整数とする
    請求項１０に記載のシリアル通信制御方法。
  12. 前記世代差を判定するステップは、所定の回数以上連続して周期的に前記特徴パタンが出現することを検出したとき、前記受信データに一致する前記引き伸ばしパタンを示す前記ｎを前記世代差と判定するステップを備える
    請求項１１に記載のシリアル通信制御方法。
  13. 前記原パタンは、ＡＬＩＧＮデータパタンを示す４０ビットのビット列とする
    請求項１１または請求項１２に記載のシリアル通信制御方法。
  14. 前記原パタンは、ＡＬＩＧＮデータパタンを示す４０ビットのビット列のうちの一部のビット列に合致し、他の部分とは不一致となるビット列とする
    請求項１１または請求項１２に記載のシリアル通信制御方法。
  15. 前記原パタンは、ＡＬＩＧＮデータパタンのうちのＫ２８．５コードまたはＤ２７．３コードを示すビット列とする
    請求項１４に記載のシリアル通信制御方法。
  16. 前記原パタンは、
    ＡＬＩＧＮデータパタンのうちのＤ１０．２コードとＤ２７．３コードの先頭の２ビットとを連結したビット列、または、
    “１”、“０”を示すビットが交互に１ビット、２ビット連続、３ビット連続、４ビット連続、５ビット連続して連結された１５ビットのビット列とする
    請求項１４に記載のシリアル通信制御方法。
  17. 前記原パタンは、
    ＡＬＩＧＮデータパタンを示す４０ビットのビット列のうちの“１”を示すビットまたは“０”を示すビットが連続する最長部のビット列とその前後１ビットとを連結したビット列とする
    請求項１４に記載のシリアル通信制御方法。
JP2011024208A 2011-02-07 2011-02-07 シリアル通信回路、シリアル通信制御方法および半導体集積回路装置 Expired - Fee Related JP5670775B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011024208A JP5670775B2 (ja) 2011-02-07 2011-02-07 シリアル通信回路、シリアル通信制御方法および半導体集積回路装置
CN201210026014.1A CN102629891B (zh) 2011-02-07 2012-02-07 串行通信电路、半导体设备以及串行通信控制方法
US13/367,848 US9100168B2 (en) 2011-02-07 2012-02-07 Serial communication circuit, semiconductor device, and serial communication controlling method
US14/753,493 US20150301879A1 (en) 2011-02-07 2015-06-29 Semiconductor device having a serial communication circuit for a host unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011024208A JP5670775B2 (ja) 2011-02-07 2011-02-07 シリアル通信回路、シリアル通信制御方法および半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2012165190A true JP2012165190A (ja) 2012-08-30
JP5670775B2 JP5670775B2 (ja) 2015-02-18

Family

ID=46588055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011024208A Expired - Fee Related JP5670775B2 (ja) 2011-02-07 2011-02-07 シリアル通信回路、シリアル通信制御方法および半導体集積回路装置

Country Status (3)

Country Link
US (2) US9100168B2 (ja)
JP (1) JP5670775B2 (ja)
CN (1) CN102629891B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9710420B2 (en) * 2014-11-21 2017-07-18 Toshiba Corporation System and method for improving the efficiency of a serial interface protocol
CN112230752A (zh) * 2020-10-14 2021-01-15 天津津航计算技术研究所 一种使用带外信号对硬盘阵列上电进行控制的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188060A (ja) * 1988-01-21 1989-07-27 Fujitsu Ltd 調歩同期伝送の自動伝送速度設定方式
JPH08125712A (ja) * 1994-10-20 1996-05-17 Casio Comput Co Ltd 通信パラメータの判別方法及び判別装置
JPH08331118A (ja) * 1995-06-02 1996-12-13 Yupiteru Ind Co Ltd デジタル無線電話装置の基準クロック再生方法及び装置
JP2002531888A (ja) * 1998-12-02 2002-09-24 エミュレックス コーポレーション ８ｂ／１０ｂデータ転送速度の自動検出
JP2011015180A (ja) * 2009-07-02 2011-01-20 Fuji Xerox Co Ltd 情報伝送システム、情報伝送装置及びプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926447A (en) * 1988-11-18 1990-05-15 Hewlett-Packard Company Phase locked loop for clock extraction in gigabit rate data communication links
JP2000124913A (ja) * 1998-10-16 2000-04-28 Sony Corp デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法
US6680970B1 (en) * 2000-05-23 2004-01-20 Hewlett-Packard Development Company, L.P. Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers
US6658363B2 (en) * 2001-01-18 2003-12-02 Hewlett-Packard Development Company, L.P. Digital data pattern detection methods and arrangements
US6944248B2 (en) * 2001-05-17 2005-09-13 Bluebrook Associates Llc Data rate calibration for asynchronous serial communications
US6798869B1 (en) * 2003-03-31 2004-09-28 Research In Motion Limited Bit rate matching system and method
US7076033B2 (en) * 2003-03-31 2006-07-11 Research In Motion Limited Bit rate matching system and method
KR100677568B1 (ko) * 2005-02-07 2007-02-02 삼성전자주식회사 무선랜 상의 데이터 수신에 대한 제어 응답 프레임의 전송속도 결정 방법
DE102005006890B4 (de) * 2005-02-15 2007-04-26 Siemens Ag Verfahren zur Bestimmung einer optimalen Datenübertragungsrate über ein Übertragungsmedium
US8769152B2 (en) * 2006-02-14 2014-07-01 Jds Uniphase Corporation Align/notify compression scheme in a network diagnostic component
JP2008236178A (ja) 2007-03-19 2008-10-02 Ricoh Co Ltd シリアルデータ受信回路
US8599973B2 (en) * 2008-04-30 2013-12-03 HGST Netherlands B.V. Detection of synchronization mark from output of matched filter upstream of Viterbi detector
US8036314B2 (en) * 2008-05-29 2011-10-11 Lsi Corporation Automatic correction of data polarity on a differential serial bus
US8184685B2 (en) * 2008-11-20 2012-05-22 Applied Micro Circuits Corporation System and method for identifying a non-predetermined input data rate
US8111792B2 (en) * 2009-03-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for digital adaptive equalizer in serial receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188060A (ja) * 1988-01-21 1989-07-27 Fujitsu Ltd 調歩同期伝送の自動伝送速度設定方式
JPH08125712A (ja) * 1994-10-20 1996-05-17 Casio Comput Co Ltd 通信パラメータの判別方法及び判別装置
JPH08331118A (ja) * 1995-06-02 1996-12-13 Yupiteru Ind Co Ltd デジタル無線電話装置の基準クロック再生方法及び装置
JP2002531888A (ja) * 1998-12-02 2002-09-24 エミュレックス コーポレーション ８ｂ／１０ｂデータ転送速度の自動検出
JP2011015180A (ja) * 2009-07-02 2011-01-20 Fuji Xerox Co Ltd 情報伝送システム、情報伝送装置及びプログラム

Also Published As

Publication number Publication date
JP5670775B2 (ja) 2015-02-18
CN102629891B (zh) 2017-04-05
US20120201313A1 (en) 2012-08-09
US9100168B2 (en) 2015-08-04
CN102629891A (zh) 2012-08-08
US20150301879A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
US8635371B2 (en) Method and apparatus for processing timestamp using signature information on physical layer
US10511406B1 (en) Power saving in a twisted wire pair communication network
JP5861230B2 (ja) 試験測定機器及び方法
JP5936030B2 (ja) 情報処理装置、情報処理方法、及びプログラム
JP2011166383A (ja) シリアルデータ受信回路装置及びシリアルデータ受信方法
WO2012065497A1 (zh) 一种数据码块同步的方法及装置
JP4322946B2 (ja) 通信装置
JP5670775B2 (ja) シリアル通信回路、シリアル通信制御方法および半導体集積回路装置
JP5027876B2 (ja) クロック復元装置およびクロック復元方法
JP2009303178A (ja) データ受信装置、データ受信方法及びデータ受信プログラム
US6385319B1 (en) Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler
JP2009164833A (ja) データ処理装置およびデータ処理方法並びにプログラム
JP2009130425A (ja) 共通鍵生成システム、共通鍵生成方法及びそれを用いるノード
JP4419867B2 (ja) データ処理装置
JP2017050734A (ja) シリアル通信装置、通信システム及び通信方法
TWI427942B (zh) 具傳輸速率偵測功能的通訊裝置及其傳輸速率偵測方法
JP5383856B2 (ja) 送信回路
Jyothi et al. Implementation of low complex and high secured SPI communication system for multipurpose applications
JP2013070184A (ja) シリアル同期検出回路及び同期検出方法
JP2013080426A (ja) シリアル通信システム
JP2018152643A (ja) 調歩同期式シリアルデータ通信装置のデータ受信回路
JP2008236178A (ja) シリアルデータ受信回路
JP2022176355A (ja) 誤り検出装置および誤り検出方法
JP2002305550A (ja) 制御データの送信方法、送信ノード装置、制御データの受信方法、受信ノード装置、制御データの通信方法、通信システム及びプログラム
JP2007288660A (ja) データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141218

R150 Certificate of patent or registration of utility model

Ref document number: 5670775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees