CN102629891B - 串行通信电路、半导体设备以及串行通信控制方法 - Google Patents

串行通信电路、半导体设备以及串行通信控制方法 Download PDF

Info

Publication number
CN102629891B
CN102629891B CN201210026014.1A CN201210026014A CN102629891B CN 102629891 B CN102629891 B CN 102629891B CN 201210026014 A CN201210026014 A CN 201210026014A CN 102629891 B CN102629891 B CN 102629891B
Authority
CN
China
Prior art keywords
pattern
bit pattern
generation
serial communication
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210026014.1A
Other languages
English (en)
Other versions
CN102629891A (zh
Inventor
伊藤卓哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102629891A publication Critical patent/CN102629891A/zh
Application granted granted Critical
Publication of CN102629891B publication Critical patent/CN102629891B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及串行通信电路、半导体设备以及串行通信控制方法。在一种串行通信电路中，数据提取部件以最大速度基于接收时钟信号提取接收数据。模式确定部件将与特征模式相对应的接收数据的接收位模式和对于该特征模式的多个检测位模式中的每一个相比较，并且在接收位模式与多个检测位模式中的一个相匹配时通知模式匹配的通知。周期性确定部件基于来自模式确定部件的通知，在接收位模式与检测位模式相匹配时确定周期，检测每个周期检测位模式连续地出现在接收数据流中，并基于检测位模式确定传输速度和接收速度之间的代差。传输速率设置部件基于代差和最大速度确定发射接收数据的所连接的设备的传输速度。

Description

串行通信电路、半导体设备以及串行通信控制方法
技术领域
本发明涉及高速串行通信电路、半导体设备和串行通信控制方法，并且例如，本发明涉及在串行通信电路和安装有串行通信电路的半导体设备中设置传输速度。
背景技术
近年来，具有高速串行接口的半导体设备正在增加。在具有基于作为高速串行接口中的一种的串行ATA(Advanced Technology Attachment：高级技术附件)标准的接口的半导体设备中，随着需要大量的通信数据用于传输高质量和高分辨率的视频数据，传输速度需要进一步增加。因此，如非专利文献1所示，在串行ATA标准中已推进传输速度的增加，如代1(第一代或Gen1)中为1.5Gbps、在代2(第二代或Gen2)中为3.0Gbps并且在代3(第三代或Gen3)中为6.0Gbps。
这样，在串行ATA标准中，已通过修订该标准来添加高传输速度的标准。因此，存在多个连接速度模式，并且连接速度模式中的一个必须在主机单元和连接主机单元的设备单元之间确定。即，有必要在通信开始前确定用于数据传输和接收的连接模式。例如，当通过串行ATA接口连接诸如个人计算机的主机单元和诸如硬盘驱动器(HDD)的设备单元时，如果没有确定传输速度，则不可能进行通信。在该两个单元之间用于数据传输和接收的传输速度在通信开始时通过称为速度协商的过程来确定。
并且，期望传输速度在将来的新一代中继续增加。由于主机单元和设备单元之间的代差(generation difference)变大，增加了速度协商的次数。
在专利文献1(JP 2008-236178A)中公开了以这种方式确定传输速度的串行数据接收电路。这种串行数据接收电路通过确定由周期脉冲生成部件生成的两个脉冲之间的信号改变点的数目是否在预定的数目内来确定信号的传输速度。
图1是示出主机单元的串行ATA接口中在通信开始时的初始化操作的状态转移图。然而，在与本发明相关的非专利文献1中仅示出状态HP1和状态HP7-HP11。虽然没有示出，但是在通信开始时首先执行OOB序列，并且当主机单元从设备单元接收COMWAKE时，状态转移到状态HP7。在状态HP7中，主机单元等待从设备单元发射的COMWAKE结束。当设备单元停止COMWAKE的传输时，状态转移至状态HP8以便开始速度协商。
在状态HP8中，主机单元以最大速度接收从设备单元发射的ALIGN原语，同时以最小速度(1.5Gbps)向设备单元发射D10.2码，并且确定从设备单元发射的数据的传输速度。当速度彼此吻合使得可以检测ALIGN原语时，主机单元转移到状态HP9以设置传输速度，并随后转移到状态HP10。主机单元以与设备单元所使用的传输速度相同的传输速度向设备单元应答ALIGN原语，并完成速度协商。此外，当从设备单元发射除ALIGN以外的原语并且主机单元接收该原语时，主机单元转移至状态HP11并完成连接建立。
另一方面，当由于主机单元的接收速度比设备单元的传输速度快，因而主机单元在状态HP8中的最长时段873.8μs期间不能检测到ALIGN原语时，主机单元将接收速度降低为1代并返回到状态HP1以从头开始执行初始化操作。
主机单元执行OOB序列，并且重复执行直到能够检测到ALIGN原语。
这样，主机单元重复连接尝试直到能够建立连接，同时其将操作速度模式从最新代改变至最旧代，并等待超时。因此，即使主机单元比所连接的设备的代更新，也不能立即检测到连接速度模式。因此，有时直到连接建立需要花费很长时间。
引用列表：
[专利文献1]：JP 2008-236178A
[非专利文献1]：“Information Technology-AT Attachment with PacketInterface-7Volume 3-Serial Transport Protocols and Physical Interconnect(ATA/ATAPI-7V3)(信息技术-带数据包接口的AT连接-7第3卷-连续传输协议和物理互联(ATA/ATAPI-7V3)”(修订4b，2004年4月21日)
发明内容
本发明提供了一种用于减少确定传输速度的时间的技术。
在一种串行通信电路中，数据提取部件以最大速度基于接收时钟信号提取接收数据。模式确定部件将与特征模式相对应的接收数据的接收位模式和对于该特征模式的多个检测位模式中的每一个相比较，并且在接收位模式与多个检测位模式中的一个相匹配时通知模式匹配的通知。周期性确定部件响应于来自模式确定部件的通知，在接收位模式与检测位模式相匹配时确定周期，检测每个周期接收位模式都出现在接收数据流中，并基于该检测位模式确定传输速度和接收速度之间的代差。传输速率设置部件基于代差和最大速度确定发射接收数据的所连接的设备的传输速度。
一种半导体设备，该半导体设备包括串行通信电路，其中该串行通信电路具有：数据提取部件，被配置为以最大速度基于接收时钟信号提取接收数据；模式确定部件，被配置为将与特征模式相对应的接收数据的接收位模式和对于该特征模式的多个检测位模式中的每一个相比较，并且在接收位模式与多个检测位模式中的一个相匹配时通知模式匹配的通知；周期性确定部件，被配置为响应于来自模式确定部件的通知，在接收位模式与检测位模式相匹配时确定周期，检测每个周期接收位模式都出现在接收数据流中，并基于该检测位模式确定传输速度和接收速度之间的代差；以及传输速率设置部件，被配置为基于代差和最大速度确定发射接收数据的所连接的设备的传输速度。
一种串行通信控制方法，该方法通过以下步骤而实现：以最大速度基于接收时钟信号提取接收数据；将与特征模式相对应的接收数据的接收位模式和对于该特征模式的多个检测位模式中的每一个相比较，以在接收位模式与多个检测位模式中的一个相匹配时通知模式匹配的通知；响应于来自模式确定部件的通知，在接收位模式与检测位模式相匹配时确定周期；检测每个周期接收位模式都出现在接收数据流中；基于该检测位模式确定传输速度和接收速度之间的代差；以及基于代差和最大速度确定发射接收数据的所连接的设备的传输速度。
根据本发明，提供了能够减少在与所连接的设备的速度协商中的传输速度确定的时间的串行通信电路，控制串行通信的方法和半导体设备。
附图说明
图1是示出串行ATA中在通信开始时通过主机单元的常规初始化的概览的状态转移图；
图2是示出第一实施例中的串行通信电路的接收部件配置的框图；
图3A至3C是示出接收数据的位模式和代差的关系的示图；
图4A是示出第一实施例中在速度协商时主机单元的模式确定部件的操作的流程图；
图4B是示出第一实施例中在速度协商时主机单元的周期性确定部件的操作的流程图；
图4C是示出第一实施例中在速度协商时主机单元的传输速率设置部件的操作的流程图；以及
图4D是示出第一实施例中在速度协商时主机单元的初始设置操作的流程图。
具体实施方式
下文中，将参考附图描述实施例中的串行通信装置。
[第一实施例]
图2是示出第一实施例中的串行通信装置的接收部件配置的框图。串行通信装置的接收部件100具有控制部件310、数据提取部件320、接收机330、信号检测部件340、确定部件200、和传输速率设置部件250。确定部件200具有模式确定部件210和周期性确定部件220。接收部件100将被描述为主机单元的接收部件。
接收机330输入并量化差分输入信号RX±，并将串行数据信号SDT输出到数据提取部件320和模式确定部件210。数据提取部件320从串行数据信号SDT分离并提取时钟信号和数据，并通过串/并转换输出并行数据信号PDT和接收恢复时钟信号RCLK。将接收恢复时钟信号RCLK提供到模式确定部件210。信号检测部件340根据差分输入信号RX±检测OOB(OutOf Band：带外)信号，并输出COMINIT检测信号CINIT、COMWAKE检测信号CWAKE和静噪(squelch)输出信号SQO。将COMWAKE检测信号CWAKE提供到模式确定部件210。并且，信号检测部件340将静噪输出信号SQO输出到模式确定部件210以示出超过阈限值的信号是否包含在差分输入信号RX±中。
控制部件310基于系统时钟信号SCLK和从传输速率设置部件250输出的速度模式设置信号SPDS向数据提取部件320提供基准接收时钟信号RFC。并且，控制部件310向模式确定部件210输出通信建立信号RDY来通知与所连接的设备的速度协商结论为允许通信。
确定部件200确定用于速度协商的ALIGN原语模式在预定的时段期间是否连续，并向传输速率设置部件250提供速度确定生效信号SEN和代差确定信号GNG。即，当从信号检测部件340提供的静噪信号SQO示出信号接收，模式确定部件210将周期计数开始信号CST输出到周期性确定部件220、基于串行数据信号SDT监测ALIGN原语的预定模式的出现、并且在检测ALIGN原语的预定模式以确定当前代差与上一个代差相同时，将模式生效信号PEN和模式检测信号PDT输出到周期性确定部件220。并且，当检测ALIGN原语的预定模式以确定当前代差与上一个代差不同时，模式确定部件210向周期性确定部件220输出周期性确定重置信号CRS。
周期性确定部件220响应于从模式确定部件210提供的周期计数开始信号CST开始周期计数，并且监测ALIGN原语的预定模式是否被周期地检测超过预定的次数，并向传输速率设置部件250输出速度确定生效信号SEN和代差确定信号GNG。当ALIGN原语的预定模式的检测周期与预定的周期不吻合时，周期性确定部件220向模式确定部件210输出模式确定重置信号PRS。
在本实施例中，示出了串行数据信号SDT的示例，但是可以以相同的方式将该实施例应用到并行数据信号PDT。
传输速率设置部件250基于从LINK层(链路层，未示出)提供的速度设置信号SPS来设置传输速度的初始值。并且，传输速率确定部件250基于从确定部件200输出的速度确定生效信号SEN和代差确定信号GNG来确定适当的传输速度。传输速率设置部件250通过速度模式设置信号SPDS向控制部件310通知传输速度。
将描述确定部件200的传输速度确定方法。在SATA(Serial Advanced TechnologyAttachment：串行高级技术附件)标准中，传输速度在第一代(Gen1)的情况下确定为1.5Gbps、在第二代(Gen2)的情况下确定为3.0Gbps、并且在第三代(Gen3)的情况下确定为6.0Gbps。期望的是在主机单元和设备单元之间以能够支持的最快的传输速度进行通信，并且在通信前进行传输速度的调节。这样的调节称为速度协商。
在主机单元和设备单元之间，首先，基于OOB(带外)信号执行确认连接的过程。OOB信号基于处于差分信号以1.5Gbps的传输速度执行任意操作的突发状态的时间和处于差分信号具有不执行任何操作的相等电压的空闲状态的时间来示出COMRESET、COMINIT和COMWAKE中的一个。基于OOB信号的过程如下：
(1)从主机单元向设备单元发送COMRESET。在此，当更早先从设备单元发送COMINIT时，省略COMRESET。
(2)当通过设备单元检测到COMRESET时，从设备单元向主机单元发送COMINIT。
(3)当主机单元检测到COMINIT时，从主机单元向设备单元发送COMWAKE。
(4)当设备单元检测到从主机单元发送的COMWAKE时，从设备单元向主机单元发送COMWAKE。
(5)在从设备单元发射COMWAKE后，开始速度协商。
称为ALIGN原语的位串的模式用于速度协商。
ALIGN原语是一种为传输控制而定义的控制码(原语)，并且通过8b/10b转换中的K28.5码以及随后D10.2、D10.2和D27.3的四个码符号串示出。根据运行差异(RD)的值(+或-)为该四个码符号串中的每一个定义位模式。将在位串通过使用以RD-开始的情形下的码来示出的情况作为示例：
K28.5RD-：0011111010
D10.2RD+：0101010101
D27.3RD+：0010011100。
因此，在以RD-开始时，ALIGN原语被示出为40位的位串“0011111010010101010101010101010010011100”。这40位的位串在传输路径上从发射侧发射至接收侧。即，如果传输速度彼此吻合，可以观察到从接收机330输出的串行数据信号SDT为这样的位串。
作为示例，当接收侧的主机单元支持Gen2并且发射侧的设备单元支持Gen1时，接收侧的主机单元以Gen2(3.0Gbps)接收从发射侧的设备单元以Gen1(1.5Gbps)发射的ALIGN原语。即，接收侧的主机单元以两倍于时钟信号的频率对接收的ALIGN原语采样。在这样的情况下，如图3B所示，每个位被检测两次。因此，ALIGN原语的位模式被接收为80位模式。即，如果代差为1，传输时钟信号的频率是2倍或1/2倍，并且用于1位的时间变成1/2或2倍(图3B和图3C)。如果代差为2，传输时钟信号的频率处于22或2-2的关系(图3A)。在相同的代差中，即使传输速度不同也检测到相同的模式(图3B和图3C)。因此，如果保留ALIGN原语的位串的2倍、4倍……的位模式，将接收的数据的位模式与保留的位模式比较，并且基于匹配的模式能够确定代差。接收侧的主机单元可以基于主机单元的接收速度和确定的代差来确定从发射侧的设备单元发射的ALIGN原语的传输速度，并将接收速度设置为设备单元的传输速度。因而完结速度协商。
将参考图4A、图4B、图4C和图4D来描述根据第一实施例的串行通信装置的速度协商的操作。
图4A是示出在主机单元的速度协商时模式确定部件210的操作的流程图。图4B是示出在主机单元的速度协商时周期性确定部件220的操作的流程图。图4C是示出在主机单元的速度协商时传输速率设置部件250的操作的流程图。图4D是示出在开始时确定部件200的操作的流程图。在此，假设主机单元是第三代(Gen3)而设备单元是第一代(Gen1)，将给出以下描述。
模式确定部件210确认通信建立信号RDY(准备就绪)并且确定速度协商是否应该开始(图4D中的步骤S102)。处于活动状态的通信建立信号RDY示出主机单元和设备单元之间的连接已经建立，并且处于非活动状态的通信建立信号RDY示出连接尚未建立，即速度协商是必要的。因此，如果通信建立信号RDY处于活动状态(步骤S102：是)，则主机单元等待而不做任何处理直到速度协商变成必要的。如果通信建立信号RDY处于非活动状态(步骤S102：否)，则主机单元开始速度协商。
模式确定部件210确定示出了从设备单元输出的OOB信号中检测到COMWAKE的响应的COMWAKE检测信号CWAKE是否处于活动状态(步骤S104)。主机单元等待直到从设备单元检测到COMWAKE(步骤S104：否)。当检测到COMWAKE时(步骤S104：是)，确定部件200开始初始设置。
作为该初始设置，模式确定部件210重置用于检测数据模式检测的周期性的周期计数器和用于检测连续性的连续检测计数器，这些计数器包含在周期性确定部件220中，并且模式确定部件210重置用于确定包含在模式确定部件210中的位模式的标记等(步骤S106)。
并且，传输速率设置部件250通过速度模式设置信号SPDS指令可以设置的最大速度作为到控制部件310的传输速度(图4C中的步骤S402)。在此，设置的是作为第三代速度的6.0Gbps。控制部件310基于系统时钟信号SCLK生成设置的速度的时钟信号，并将其作为接收基准时钟信号RFC提供到数据提取部件320。
模式确定部件210将检测数据模式设置为与从接收信号提取的位模式相比较(图4A中的步骤S202)。即，模式确定部件210设置模型模式(检测数据模式)，该模型模式用于检测与代差相关的从设备单元发射的ALIGN原语的位模式。在本实施例中，第三代作为基准，第二代模式(1代差)被展开2倍，第一代模式(2代差)被展开4倍。在此，示出了以RD-开始的ALIGN原语的位模式。
·原始模式(无代差：第三代)/40位：
K28.5：0011111010
D10.2：0101010101
D10.2：0101010101
D27.3：0010011100
·1代差模式(第二代)/80位：
K28.5：00001111111111001100
D10.2：00110011001100110011
D10.2：00110011001100110011
D27.3：00001100001111110000
·2代差模式(第一代)/160位：
K28.5：0000000011111111111111111111000011110000
D10.2：0000111100001111000011110000111100001111
D10.2：0000111100001111000011110000111100001111
D27.3：0000000011110000000011111111111100000000
模式确定部件210监测从信号检测部件340输出的静噪信号SQO，并在静噪信号SQO示出信号接收时开始模式确定(步骤S206)。在此示例中，静噪信号SQO示出信号接收这一事实意指已从设备单元接收用于速度协商的ALIGN原语。因此，开始ALIGN原语的模式匹配。
当开始模式确定(步骤206：是)时，模式确定部件210打开周期计数器开始信号CST并将其输出到周期性确定部件220(步骤S212)。周期性确定部件220处于等待状态直到周期计数器开始信号CST处于打开(ON)状态(图4B中的步骤S302)。当周期计数器开始信号CST处于打开状态时，周期性确定部件220启动周期计数器以确定提取的位模式的周期(步骤S304)。即，周期计数器对于与检测数据模式匹配的周期计数位的数目。
模式确定部件210接收示出作为从设备单元发射的数据的ALIGN原语的串行数据信号SDT，并且基于接收恢复时钟信号RCLK对其采样(图4A中的步骤S214)。模式确定部件210监测从信号检测部件340输出的静噪信号SQO，并基于该静噪信号SQO确定信号接收处于连续状态(步骤S216)。
在此，当静噪信号SQO没有示出信号接收(步骤S216：否)时，不执行模式确定。在这样的情况下，打开周期性确定重置信号CRS，并且关闭周期计数器开始信号CST(步骤S248)。随后，控制流返回到步骤S206以等待直到静噪信号SQO示出信号接收。
当静噪信号SQO示出信号接收(步骤S216：是)时，模式确定部件210监测从周期性确定部件220提供的模式确定重置信号PRS(步骤S218)。当模式确定重置信号PRS处于关闭(OFF)状态(步骤S218：否)时，通过采样获取的提取的数据模式与检测数据模式进行比较。当模式确定重置信号PRS处于打开状态(步骤S218：打开)时，模式确定部件210重置模式检测信号PDT的保留的代差(步骤S242)，并关闭模式确定生效信号PEN以及关闭周期性确定重置信号CRS(步骤S246)。随后，控制流返回到步骤S216。
作为比较的结果，当采样的数据模式与作为通过将原始模式展开22倍而获得的160位的位模式(在此示例中，设备单元为第一代)的2代差检测数据模式相匹配(步骤S222：是)时，模式确定部件210将模式检测信号PDT设置为“2”来示出“2代差”(步骤S232)。模式确定部件210确定当前检测代差与上一个检测代差是否相同(步骤S237)。如果相同(步骤S237：是)，模式确定部件210打开模式确定生效信号PEN，并将其通知到周期性确定部件220(步骤S238)。模式确定部件210确认通信建立信号RDY，以确定速度协商是否完成(步骤S252)。如果通信建立信号RDY处于活动状态(步骤S252：是)，模式检测完成。如果通信建立信号RDY处于非活动状态，则控制流返回至步骤S216来继续模式确定。
并且，在当前检测代差不同于上一个检测代差(步骤S237：否)时，模式确定部件210打开周期性确定重置信号CRS并将其输出到周期性确定部件220(步骤S244)。并且，模式确定部件210关闭模式确定生效信号PEN并关闭周期性确定重置信号CRS(步骤S246)。随后，控制流返回至步骤S216。
作为比较的结果，当提取的数据模式与作为通过将原始模式展开21倍而获得的80位的位模式的1代差检测数据模式(在此示例中为第二代)相匹配(步骤S224：是)时，模式确定部件210将模式检测信号PDT设置为“1”来示出“1代差”(步骤S234)。模式确定部件210确定当前检测代差与上一个检测代差是否相同(步骤S237)。如果相同(步骤S237：是)，模式确定部件210打开模式确定生效信号PEN，并将其通知到周期性确定部件220(步骤S238)。模式确定部件210确认通信建立信号RDY，以确定速度协商是否完成(步骤S252)。如果通信建立信号RDY处于打开状态(步骤S252：是)，模式确定结束。如果通信建立信号RDY处于非活动状态，则控制流返回至步骤S216来继续模式确定。
并且，在当前检测代差不同于上一个检测代差(步骤S237：否)时，模式确定部件210打开周期性确定重置信号CRS并将其输出到周期性确定部件220(步骤S244)。并且，关闭模式确定生效信号PEN并关闭周期性确定重置信号CRS(步骤S246)。随后，控制流返回至步骤S216。
作为比较的结果，当提取的数据模式与作为相同代(在此示例中为第三代)的原始模式的40位的位模式的检测数据模式相匹配(步骤S226：是)时，模式确定部件210将模式检测信号PDT设置为“0”来示出“相同代”(步骤S236)。模式确定部件210确定当前检测代差与上一个检测代差是否相同(步骤S237)。如果相同(步骤S237：是)，模式确定部件210打开模式确定生效信号PEN，并将其通知到周期性确定部件220(步骤S238)。并且，模式确定部件210确认通信建立信号RDY，以确定速度协商是否完成(步骤S252)。如果通信建立信号RDY处于打开状态(步骤S252：是)，模式确定结束。
如果通信建立信号RDY处于关闭状态，则控制状态返回至步骤S216以继续进行模式确定。
并且，在当前检测代差不同于上一个检测代差(步骤S237：否)时，模式确定部件210打开周期性确定重置信号CRS，并将其输出到周期性确定部件220(步骤S244)。并且，模式确定部件210关闭模式确定生效信号PEN并关闭周期性确定重置信号CRS(步骤S246)。随后，控制流返回至步骤S216。
在此，已描述了其中准备了达到2代差的检测数据模式的示例。然而，当准备了达到n代差的检测数据模式时，以相同的方式将提取的数据模与从n代差到相同代的检测数据模式进行比较。
如果提取的数据模式与检测数据模式中的任何一个都不匹配(步骤S226：否)，则模式确定部件210关闭模式确定生效信号PEN并关闭周期性确定重置信号CRS(步骤S246)。随后，控制流返回至S216以重复以上操作。
并且，当即使在任意步骤中接收COMWAKE时，控制流返回至步骤S106。
当周期性确定重置信号CRS处于关闭状态，并且模式确定生效信号PEN处于打开状态时，周期性确定部件220确定周期计数器的计数值是否示出40×2n(步骤S310)。当从模式确定部件210输出的周期计数器开始信号CST处于打开状态时(图4B中步骤S302：打开)，周期性确定部件220启动周期计数器(步骤S304)，并且当处于关闭状态时，控制流返回至步骤S302来等待直到周期计数器开始信号CST处于打开状态(步骤S302：关闭)。
在周期计数器启动后，当周期性确定重置信号CRS处于关闭状态(步骤S306：关闭)时，周期性确定部件220确定模式确定生效信号PEN是否处于打开状态(步骤S308)。当周期性确定重置信号CRS处于打开状态(步骤S306：打开)时，周期性确定部件220重置周期计数器和连续检测计数器(步骤S322)，并关闭模式确定重置信号PRS(步骤S326)。随后，当周期计数器开始信号CST处于打开状态(步骤S342：打开)时，控制流返回至步骤S306，并且当周期计数器开始信号CST处于关闭状态(步骤S342：关闭)时，控制流返回至步骤S302来等待直到周期计数开始信号CST打开。
当在步骤S306处周期性确定重置信号处于关闭状态时(步骤S306：关闭)，如果模式确定生效信号PEN处于打开状态(步骤S308：打开)，周期性确定部件220确定周期计数器的计数值(步骤S310)。当模式确定生效信号PEN处于关闭状态时(步骤S308：关闭)，控制流返回至步骤S306以便确认周期性确定重置信号CRS的状态。
当周期计数器的计数值没有示出40×2n(步骤S310：≠40×2n)时，周期性确定部件220确定检测的周期是有问题的，并打开模式确定重置信号PRS以将该不匹配通知到模式确定部件210(步骤S324)。并且，周期性确定部件220重置周期计数器和连续检测计数器(步骤S322)。
当接收到处于打开状态的模式确定重置信号PRS时，模式确定部件210重置保留的代差(步骤S242)。并且，模式确定部件210关闭周期性确定重置信号CRS和模式确定生效信号PEN(步骤S246)，并且控制流返回至步骤S216。
周期性确定部件220关闭模式确定重置信号PRS(步骤S326)，并确认周期计数器开始信号CST(步骤S342)。如果仍处于打开状态(步骤S342：打开)，控制流返回至步骤S306。如果周期计数器开始信号CST处于关闭状态(步骤S342：关闭)，控制流返回至步骤S302来等待直到周期计数器开始信号打开。
即，再次执行对从设备单元发射的ALIGN原语的采样。因此，即使ALIGN原语被错误地采样，也可以通过确认接收到每40×2n(n＝0，1，...)与检测数据模式相匹配的提取的数据模式，并且40×2n是ALIGN原语的位模式的周期，以无错误地正确执行速度协商。
当周期计数器的计数值为40×2n(步骤S310：＝40×2n)时，周期性确定部件220确定可以基于接收恢复时钟信号RCLK对从设备单元发射的ALIGN原语采样，并重置周期计数器(步骤S312)。在此示例中，因为主机单元以第三代的速度操作而设备单元以第一代的速度操作，周期计数器计数为2代差的40×22，即160，并且周期计数器随后被重置。并且，周期性确定部件220将连续检测计数器加1(步骤S314)。
周期性确定部件220确定连续检测计数器的计数值是否达到预定数值m(步骤S332)。即，控制流返回至步骤S306以重复上述过程直到ALIGN原语的位模式被连续检测m次(步骤S332：＜m)。当连续检测计数器的计数值等于或大于m(步骤S332：≥m)时，周期性确定部件220确定可以在预定的时段中连续m次或更多次检测到来自设备单元的ALIGN原语。因此，周期性确定部件220在代差确定信号GNG中设置n(此示例中为“2”)以示出设置到模式检测信号PDT的代差。随后，周期性确定部件220打开速度确定生效信号SEN并通知传输速率设置部件250代差确定过程完成(步骤S334)。
在设置了可以设置的最大速度后，在步骤402处，传输速率设置部件250等待直到速度确定生效信号SEN处于打开状态(步骤S404)。当速度确定生效信号SEN处于打开状态时(步骤S404：打开)，传输速率设置部件250基于代差确定信号GNG中设置的值和从LINK层输出的速度设置信号SPS中设置的值确定适当的传输速度。传输速率设置部件250将确定的传输速度设置到速度模式设置信号SPDS，并通知到控制部件310(步骤S406)。在此示例中，速度设置信号SPS设置为“3”并且代差确定信号GNG设置为“2”，所以速度模式设置信号SPDS设置为“1”。即，根据与设备单元的速度协商，将第一代中的传输速度1.5Gbps设置作为传输速度。
这样，以主机单元的最大速度用接收时钟信号对在速度协商时从设备单元发射的数据模式采样，并根据代差n将该数据模式接收为展开2n倍(n＝0，1，2，3，...)的位模式。通过基于位模式确定主机单元和设备单元之间的代差，可以通过一次速度协商来确定从设备单元发射的ALIGN原语的传输速度。因此，根据本发明，缩短了连接建立所需的时间。并且，由于以接收部件支持的最大的速度用接收时钟信号对信号进行取样，因此不必具有较快的时钟信号。
[第二实施例]
在第一实施例中，检测数据模式的ALIGN原语的全部位模式是比较的对象。然而，在第二实施例中，通过使用40位ALIGN原语的特征部分的位模式作为检测位模式来确定代差。因此，因为设备配置与第一实施例相同，所以省略了对其解释。将仅描述不同于第一实施例的过程。
第二实施例与第一实施例的不同之处在于检测数据模式的设置。即，在步骤S202处，假设设置的检测数据模式是作为ALIGN原语的特征部分的K28.5码的全部或部分的位模式。
假设示出K28.5的位模式示出为“0011111010”，并且注意作为K28.5码的特征部分的5个连续位“1”。5个连续位“1”的位模式是ALIGN原语中最长的连续“1”部分，并且仅是ALIGN原语的40位的位模式的一部分。注意通过在该5个连续位的前侧和后侧的每一侧添加1位而获得的“0111110”模式，以无疑地确定该5个连续位。通过确认每40×2n位出现一次，可以确定周期。
因而，检测数据模式被设置为(5×2n+2)位的位串，通过将“0”添加到连续的5×2n位(n是代差)“1”的前侧和后侧的每一侧来获得该位串，诸如：
·原始模式(无代差)/7位：0111110
·1代差模式/12位：011111111110
·2代差模式/22位：0111111111111111111110
模式确定部件210基于设置的检测数据模式确定ALIGN原语的接收位模式(步骤S222到S236)。当检测到以上模式时，确定当前检测代差与上一个检测代差是否相同(步骤S237)。如果是相同的代差(步骤S237：是)，将其通知到周期性确定部件220(步骤S238)。周期性确定部件220确认周期计数器的计数值为40×2n(n＝0，1，...)，并且确定该模式为ALIGN原语的一部分(步骤S310)。确认的是，该确定基于连续检测计数器的计数值而连续预定的次数(m次)(步骤S332)，并且周期性确定部件220确定传输速度(步骤S334)。
这样，可以通过由周期计数器确定的与检测数据模式相匹配的周期和由连续检测计数器确定的连续确定的次数来正确地进行速度协商。
ALIGN原语具有另外的特征位模式。例如，
(1)在K28.5码的反转模式中的5个连续位“0”，并且将“1”添加在该5个连续位的前侧和后侧上的模式。
在K28.5码中定义了根据运行差异(RD)的值使用的两个位模式。以上提及的K28.5是K28.5RD-：0011111010和反转模式的K28.5RD+：1100000101。还使用了K28.5RD+模式中的5个连续位“0”。模式“1000001”是特征模式，其中将“1”添加为前位和后位以无疑地确定5个连续位。
(2)全部K28.5码
如上所述，在K28.5码中，因为定义了两个模式，以下两个10位模式是特征模式：
K28.5RD-：0011111010
K28.5RD+：1100000101
(3)全部D27.3码
在D27.3码中定义了根据运行差异(RD)的值使用的两个位模式。因此，以下两个10位模式是特征模式：
D27.3RD+：0010011100
D27.3RD-：1101100011
(4)D10.2码和随后的D27.3码的头2位
D10.2码在ALIGN原语中出现两次，但是当连接D27.3码的头2位时，该模式仅出现一次。D10.2码为“0101010101”，并且如上所述，因为为D27.3码定义了两个模式，以下两个12位模式是特征模式。
(D10.2)+(D27.3RD-的2位)：010101010100
(D10.2)+(D27.3RD+的2位)：010101010111
(5)包含在D27.3码和K28.5码中的“100111000011111”或“011000111100000”的位模式
在从D27.3码到K28.5码的位模式中存在这样的位部分，其中，位“0”或“1”交替地连续1位、2位、3位、4位、5位。当如下布置两个码时，
D27.3RD+K28.5RD-：
00100111000011111010
←——————→
或，反转模式
D27.3RD-K28.5RD+
11011000111100000101
←——————→。
因而，两个15位模式是特征模式。
这样，所有的特征模式可以用作检测数据模式而没有代差的曲解和误检测。即使使用这些检测数据模式，也可以以相同的方式进行速度协商。通过以此方式采用短检测数据模式，可以简化位模式的比较器。
如上所述，通过在串行通信装置的接收部件中以最大速度使用接收时钟信号来对接收数据信号采样，无需为加速而改进接收部件的设计，并减少电路设计的负载。并且，在由于标准的更新而需要加速的情况下，仅需将代差从n设置到n+1，并且可以应用相同的逻辑。
因此，已描述了多个实施例。在此，只要不存在矛盾，可以结合以上实施例。并且，本发明不限于该些实施例，并且本领域技术人员可以在本发明的范围内修改本发明的配置和操作。

Claims (20)

1.一种串行通信电路，包括：
数据提取部件，所述数据提取部件被配置为以最大速度基于接收时钟信号提取接收数据；
模式确定部件，所述模式确定部件被配置为将与特征模式相对应的接收数据的接收位模式和对于所述特征模式的多个检测位模式中的每一个相比较，并且在所述接收位模式与所述多个检测位模式中的一个相匹配时通知模式匹配的通知；
周期性确定部件，所述周期性确定部件被配置为基于来自所述模式确定部件的通知，在所述接收位模式与所述检测位模式相匹配时确定周期，检测每个所述周期所述检测位模式连续地出现在所述接收数据流中，并基于所述检测位模式确定传输速度和接收速度之间的代差；以及
传输速率设置部件，所述传输速率设置部件被配置为基于所述代差和所述最大速度确定发射所述接收数据的所连接的设备的所述传输速度。
2.根据权利要求1所述的串行通信电路，其中所述多个检测位模式是通过将指示以速度协商发射的位模式的原始数据的所述特征模式的每一位链接2n次而生成的模式，并且n指示从“0”到最大代差的整数中的每一个。
3.根据权利要求2所述的串行通信电路，其中所述周期性确定部件在检测到所述检测位模式周期地并连续地出现超过预定的次数时确定所述代差。
4.根据权利要求2或3所述的串行通信电路，其中所述特征模式为ALIGN数据的40位的位模式。
5.根据权利要求2或3所述的串行通信电路，其中所述特征模式是与ALIGN数据的40位的位模式的一部分相匹配而与其另一部分不相匹配的位模式。
6.根据权利要求5所述的串行通信电路，其中所述特征模式是指示ALIGN数据的K28.5码或D27.3码的位模式。
7.根据权利要求5所述的串行通信电路，其中所述特征模式是通过将ALIGN数据模式的D10.2码的模式和D27.3码的2位头模式相连接而获得的位模式，或者是通过将交替示出“1”和“0”的位连续地连接1位、2位、3位、4位和5位而获得的15位模式。
8.根据权利要求5所述的串行通信电路，其中所述特征模式是通过将所述ALIGN数据的40位的位模式的“1”或“0”的最长连续模式和所述最长连续模式的前侧和后侧上的1位相连接而获得的位模式。
9.一种半导体设备，所述半导体设备包括串行通信电路，其中所述串行通信电路包括：
数据提取部件，所述数据提取部件被配置为以最大速度基于接收时钟信号提取接收数据；
模式确定部件，所述模式确定部件被配置为将与特征模式相对应的接收数据的接收位模式和对于所述特征模式的多个检测位模式中的每一个相比较，并且在所述接收位模式与所述多个检测位模式中的一个相匹配时通知模式匹配的通知；
周期性确定部件，所述周期性确定部件被配置为基于来自所述模式确定部件的通知，在所述接收位模式与所述检测位模式相匹配时确定周期，检测每个所述周期所述检测位模式连续地出现在所述接收数据流中，并基于所述检测位模式确定传输速度和接收速度之间的代差；以及
传输速率设置部件，所述传输速率设置部件被配置为基于所述代差和所述最大速度确定发射所述接收数据的所连接的设备的所述传输速度。
10.根据权利要求9所述的半导体设备，其中所述多个检测位模式是通过将指示以速度协商发射的位模式的原始数据的所述特征模式的每一位链接2n次而生成的模式，并且n指示从“0”到最大代差的整数中的每一个。
11.根据权利要求10所述的半导体设备，其中所述周期性确定部件在检测到所述检测位模式周期地并连续地出现超过预定的次数时确定所述代差。
12.根据权利要求10或11所述的半导体设备，其中所述特征模式是与ALIGN数据的40位的位模式的一部分相匹配而与其另一部分不相匹配的位模式。
13.一种串行通信控制方法，包括：
以最大速度基于接收时钟信号提取接收数据；
将与特征模式相对应的接收数据的接收位模式和对于所述特征模式的多个检测位模式中的每一个相比较，以在所述接收位模式与所述多个检测位模式中的一个相匹配时通知模式匹配的通知；
基于所述通知，在所述接收位模式与所述检测位模式相匹配时确定周期；
检测每个所述周期所述检测位模式连续地出现在所述接收数据流中；
基于所述检测位模式确定传输速度和接收速度之间的代差；以及
基于所述代差和所述最大速度确定发射所述接收数据的所连接的设备的所述传输速度。
14.根据权利要求13的串行通信控制方法，其中所述多个检测位模式是通过将指示以速度协商发射的位模式的原始数据的所述特征模式的每一位链接2n次而生成的模式，并且n指示从“0”到最大代差的整数中的每一个。
15.根据权利要求14所述的串行通信控制方法，其中所述确定代差包括：
在检测到所述检测位模式周期地并连续地出现超过预定的次数时确定所述代差。
16.根据权利要求14或15所述的串行通信控制方法，其中所述特征模式是与ALIGN数据的40位的位模式的一部分相匹配而与其另一部分不相匹配的位模式。
17.根据权利要求14或15所述的串行通信控制方法，其中所述特征模式是与ALIGN数据的40位的位模式的一部分相匹配的位模式。
18.根据权利要求17所述的串行通信控制方法，其中所述特征模式是指示ALIGN数据的K28.5码或D27.3码的位模式。
19.根据权利要求17所述的串行通信控制方法，其中所述特征模式是通过将ALIGN数据模式的D10.2码的模式和D27.3码的2位头模式相连接而获得的位模式，或者是通过将交替示出“1”和“0”的位连续地连接1位、2位、3位、4位和5位而获得的15位模式。
20.根据权利要求17所述的串行通信控制方法，其中所述特征模式是通过将所述ALIGN数据的40位的位模式的“1”或“0”的最长连续模式和所述最长连续模式的前侧和后侧上的1位相连接而获得的位模式。
CN201210026014.1A 2011-02-07 2012-02-07 串行通信电路、半导体设备以及串行通信控制方法 Expired - Fee Related CN102629891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-024208 2011-02-07
JP2011024208A JP5670775B2 (ja) 2011-02-07 2011-02-07 シリアル通信回路、シリアル通信制御方法および半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN102629891A CN102629891A (zh) 2012-08-08
CN102629891B true CN102629891B (zh) 2017-04-05

Family

ID=46588055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210026014.1A Expired - Fee Related CN102629891B (zh) 2011-02-07 2012-02-07 串行通信电路、半导体设备以及串行通信控制方法

Country Status (3)

Country Link
US (2) US9100168B2 (zh)
JP (1) JP5670775B2 (zh)
CN (1) CN102629891B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9710420B2 (en) * 2014-11-21 2017-07-18 Toshiba Corporation System and method for improving the efficiency of a serial interface protocol
CN112230752A (zh) * 2020-10-14 2021-01-15 天津津航计算技术研究所 一种使用带外信号对硬盘阵列上电进行控制的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000033166A1 (en) * 1998-12-02 2000-06-08 Emulex Corporation Automatic detection of 8b/10b data rates
CN1258173A (zh) * 1998-10-16 2000-06-28 索尼公司 数字串行数据接口设备和数据传输速率选择方法
CN101835206A (zh) * 2005-02-07 2010-09-15 三星电子株式会社 确定用于确认数据接收的控制响应帧的传输率的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188060A (ja) * 1988-01-21 1989-07-27 Fujitsu Ltd 調歩同期伝送の自動伝送速度設定方式
US4926447A (en) * 1988-11-18 1990-05-15 Hewlett-Packard Company Phase locked loop for clock extraction in gigabit rate data communication links
JP3493754B2 (ja) * 1994-10-20 2004-02-03 カシオ計算機株式会社 通信パラメータの判別方法及び判別装置
JPH08331118A (ja) * 1995-06-02 1996-12-13 Yupiteru Ind Co Ltd デジタル無線電話装置の基準クロック再生方法及び装置
US6680970B1 (en) * 2000-05-23 2004-01-20 Hewlett-Packard Development Company, L.P. Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers
US6658363B2 (en) * 2001-01-18 2003-12-02 Hewlett-Packard Development Company, L.P. Digital data pattern detection methods and arrangements
US6944248B2 (en) * 2001-05-17 2005-09-13 Bluebrook Associates Llc Data rate calibration for asynchronous serial communications
US7076033B2 (en) * 2003-03-31 2006-07-11 Research In Motion Limited Bit rate matching system and method
CA2424213C (en) * 2003-03-31 2007-06-12 Research In Motion Limited Bit rate matching system and method
DE102005006890B4 (de) * 2005-02-15 2007-04-26 Siemens Ag Verfahren zur Bestimmung einer optimalen Datenübertragungsrate über ein Übertragungsmedium
US8769152B2 (en) * 2006-02-14 2014-07-01 Jds Uniphase Corporation Align/notify compression scheme in a network diagnostic component
JP2008236178A (ja) 2007-03-19 2008-10-02 Ricoh Co Ltd シリアルデータ受信回路
US8599973B2 (en) * 2008-04-30 2013-12-03 HGST Netherlands B.V. Detection of synchronization mark from output of matched filter upstream of Viterbi detector
US8036314B2 (en) * 2008-05-29 2011-10-11 Lsi Corporation Automatic correction of data polarity on a differential serial bus
US8184685B2 (en) * 2008-11-20 2012-05-22 Applied Micro Circuits Corporation System and method for identifying a non-predetermined input data rate
US8111792B2 (en) * 2009-03-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for digital adaptive equalizer in serial receiver
JP5487762B2 (ja) 2009-07-02 2014-05-07 富士ゼロックス株式会社 情報伝送システム、情報伝送装置及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258173A (zh) * 1998-10-16 2000-06-28 索尼公司 数字串行数据接口设备和数据传输速率选择方法
WO2000033166A1 (en) * 1998-12-02 2000-06-08 Emulex Corporation Automatic detection of 8b/10b data rates
CN101835206A (zh) * 2005-02-07 2010-09-15 三星电子株式会社 确定用于确认数据接收的控制响应帧的传输率的方法

Also Published As

Publication number Publication date
JP2012165190A (ja) 2012-08-30
US20150301879A1 (en) 2015-10-22
CN102629891A (zh) 2012-08-08
US20120201313A1 (en) 2012-08-09
JP5670775B2 (ja) 2015-02-18
US9100168B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
JP4652261B2 (ja) パラレル変換回路
US20040120353A1 (en) Method and apparatus for double data rate serial ATA phy interface
CN107431614B (zh) 用于自动偏移补偿的方法和装置
CN101809556B (zh) 横跨串行流交织和串行化/去串行化lcd、照相机、键区和gpio数据的方法和电路
CN103678211B (zh) Usb接口的信号传输方法及其装置
CN103312636A (zh) 信息处理装置、串行通信系统和装置以及通信初始化方法
US10114790B2 (en) Port mirroring for peripheral component interconnect express devices
TW200417189A (en) Communication apparatus with failure detect function
CN102629891B (zh) 串行通信电路、半导体设备以及串行通信控制方法
TW201706864A (zh) 在計算裝置上的埠選擇技術
JP2008234222A (ja) Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法
CN101907683B (zh) 数字基带芯片中i2c模块的自动测试方法
CN106961337B (zh) 网络连接装置与线路检测方法
US7610422B2 (en) Isolation and transmission of digital signals in intended direction
EP1814234B1 (en) Concurrent code checker and hardware efficient high- speed I/O having built- in self- test and debug features
CN114442514B (zh) 一种基于fpga的usb3.0/3.1控制系统
JP2009164833A (ja) データ処理装置およびデータ処理方法並びにプログラム
EP1538791A2 (en) Data communication
US8941516B2 (en) Signal processing apparatus and signal processing method thereof
JP2023553613A (ja) ライン診断のためのシステム及び技法
CN111026590B (zh) 接口电路的数据验证方法及平台
CN110209624B (zh) 串行总线的数据传输方法和系统
JP2003254996A (ja) 波形測定装置
Sadoudi et al. First experimental solution for channel noise sensibility in digital chaotic communications
KR101565584B1 (ko) Spi 통신 기반의 데이터 전송 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405

Termination date: 20210207

CF01 Termination of patent right due to non-payment of annual fee